KR101321424B1 - Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth - Google Patents

Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth Download PDF

Info

Publication number
KR101321424B1
KR101321424B1 KR1020110122272A KR20110122272A KR101321424B1 KR 101321424 B1 KR101321424 B1 KR 101321424B1 KR 1020110122272 A KR1020110122272 A KR 1020110122272A KR 20110122272 A KR20110122272 A KR 20110122272A KR 101321424 B1 KR101321424 B1 KR 101321424B1
Authority
KR
South Korea
Prior art keywords
plasma
gas
substrate
hydrogen
thin film
Prior art date
Application number
KR1020110122272A
Other languages
Korean (ko)
Other versions
KR20130056595A (en
Inventor
김일욱
Original Assignee
김일욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김일욱 filed Critical 김일욱
Priority to KR1020110122272A priority Critical patent/KR101321424B1/en
Publication of KR20130056595A publication Critical patent/KR20130056595A/en
Application granted granted Critical
Publication of KR101321424B1 publication Critical patent/KR101321424B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32825—Working under atmospheric pressure or higher

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일 실시 예에 의한 반도체 소자의 표면 처리 방법이 개시된다. 상기 반도체 소자의 표면 처리 방법은 먼저, 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 발생 장치에 공급하여 대기압 플라즈마를 발생시킨다. 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정한다.Disclosed is a method for surface treatment of a semiconductor device according to one embodiment. In the surface treatment method of the semiconductor element, first, a process gas made of hydrogen gas and an inert gas is supplied to a plasma generating device to generate an atmospheric pressure plasma. The substrate is dry cleaned using hydrogen radicals activated by the atmospheric pressure plasma.

Description

반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치{Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth}Method of surface treatment and thin film growth of semiconductor devices, and surface treatment and thin film growth apparatus for implementing the same {Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth}

본 발명은 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치에 관한 것으로서, 보다 상세하게는, 대기압 플라즈마를 이용한 표면 처리 방법, 대기압 플라즈마를 이용하여 박막을 성장시키는 방법 및 이를 구현하는 표면 처리 장치 및 박막 성장 장치에 관한 것이다.The present invention relates to a method for surface treatment and thin film growth of a semiconductor device, and a surface treatment and thin film growth apparatus for implementing the same, and more particularly, a surface treatment method using an atmospheric pressure plasma, and a method for growing a thin film using an atmospheric pressure plasma. And a surface treatment apparatus and a thin film growth apparatus to implement the same.

일반적으로 반도체 또는 박막 트랜지스터(Thin Film Transistor, 이하 TFT), 액정 디스플레이(Liquid Crystal Display, 이하 LCD), 평판 디스플레이(Flat Panel Display, 이하 FPD) 등의 집적 회로 제조에 있어서, 폴리 실리콘(poly-Si) 혹은 단결정 실리콘(single crystal Si) 기판 상에 형성된 소자들을 상부 전도층(conducting layer) 혹은 금속 배선(metal line)에 연결하기 위해 폴리 실리콘(Poly-Silicon) 증착공정 혹은 실리콘 에픽택셜 막 성장공정 그리고 금속 배선공정(Metalization)이 필요하며, 이를 위해서는 콘택 홀의 형성이 선행되어야 한다. In general, in manufacturing integrated circuits such as semiconductors or thin film transistors (TFTs), liquid crystal displays (LCDs), and flat panel displays (FPDs), poly-Si Or poly-silicon deposition process or silicon epitaxial film growth process to connect devices formed on a single crystal Si substrate to an upper conducting layer or metal line. Metallization is required, and this requires the formation of contact holes.

콘택 홀은 플라즈마(Plasma)를 이용한 산화막 혹은 절연막의 건식 식각(Dry Etch)에 의하여 일반적으로 구현되며，이 콘택 홀을 형성하는 과정에서 하부의 실리콘 표면이 드러나게 된다. 이러한 건식 식각공정을 진행하는 동안 실리콘 표면은 플라즈마 내에 존재하는 높은 에너지를 갖는 이온(Ion)에 의한 충격 등으로 표면에 손상층（Damaged Layer)이 형성되며，또한 식각을 위한 반응성 가스들로부터 해리된 물질들과 식각된 물질들로 구성된 오염물질들이 실리콘 표면 및 측벽에 부착되게 된다. 이러한 손상 층 및 오염물질은 콘택 접촉 저항(Contact Resistance)의 증가나 누설전류(Leakage Current) 증가 등의 원인이 되어 소자특성을 열화시키는 치명적인 결함의 원인이 될 수 있기 때문에，일반적으로 집적회로 제조공정에서는 건식세정 또는 습식세정을 통하여 이들 층을 제거하고 있다．또한 이러한 손상층 및 흡착된 불순물 이외에도 실리콘 표면에는 다음 공정을 위한 이동 시 대기 중의 산소와 반응하여 자연 산화막(Native Oxide layer)이 또한 생성되므로, 콘택 홀 형성 이후 전도성 물질의 증착 이전에 건식세정 또는 습식세정 등의 표면 사전 처리 공정이 필요하게 된다. The contact hole is generally implemented by dry etching of an oxide film or an insulating film using plasma, and the bottom silicon surface is exposed in the process of forming the contact hole. During the dry etching process, a damaged layer is formed on the surface of the silicon surface due to the impact of high energy ions present in the plasma, and is released from the reactive gases for etching. Contaminants consisting of materials and etched materials are attached to the silicon surface and sidewalls. Since such damaged layers and contaminants may cause an increase in contact resistance or an increase in leakage current, they may cause fatal defects that deteriorate device characteristics. Is removing these layers by dry or wet cleaning. In addition to these damaging and adsorbed impurities, the silicon surface also reacts with oxygen in the atmosphere during migration for the next process, thus creating a native oxide layer. In addition, a surface pretreatment process such as dry cleaning or wet cleaning is required after the formation of the contact hole and before the deposition of the conductive material.

하지만 기존의 화학적 표면 습식 세정 과정에서 자체 생성되는 얇은 산화막 또는 절연막도 전기적 특성 열화의 원인이 된다. 실리콘 표면에 식각 후처리 공정에서 과산화수소(H202), 황산(H2S04), 불순(HF) 및 탈이온수(Dionized Water)의 혼합용액을 사용하는데, 이때 화학적 산화막(Chemical Oxide)이 형성되기도 한다. 이렇게 형성된 산화막은 후속 공정에 영향을 주고 전기적 접촉 특성을 나쁘게 하는 등 제조된 반도체, TFT, LCD 소자의 특성을 저하시키는 원인이 된다．However, the thin oxide film or insulating film generated by the conventional chemical surface wet cleaning process also causes deterioration of electrical characteristics. On the silicon surface, a mixed solution of hydrogen peroxide (H 2 0 2 ), sulfuric acid (H 2 S0 4 ), impurity (HF), and deionized water is used in the etching post-treatment process. It may also form. The oxide film thus formed affects the subsequent processes and degrades the electrical contact characteristics, causing deterioration of the characteristics of the manufactured semiconductor, TFT and LCD devices.

최근에는 집적회로 선폭의 감소추세가 가속화됨에 따라 콘택 홀의 크기가 수 나노미터(nm) 정도로 미세화되어 있으며, 이 나노미터 크기의 홀에서 상기 여러 이유로 생성된 산화막을 포함한 절연막은 기존의 습식 건식 세정 방법으로는 제거가 용이하지 않음은 물론 기존에는 어느 정도 용납되던 아주 소량의 산화막으로도 치명적인 수율 저하를 일으킴으로 공정상 각별한 주의가 요망되고 있다. In recent years, as the trend of decreasing the width of integrated circuits is accelerated, the size of contact holes has been reduced to about several nanometers (nm), and the insulating film containing the oxide film formed in the nanometer-sized holes for the above-mentioned reasons is a conventional wet dry cleaning method. In addition, it is not easy to remove, and even a small amount of oxide film, which has been tolerated to some extent, causes fatal yield reduction, so special care is required in the process.

식각 후 생성된 산화막등의 절연막을 제거하는 기존의 방법은 크게 습식 세정 방법과 플라즈마를 이용한 건식세정 2가지로 분류가 된다. 도 1은 대표적인 습식 세정 방법에 관한 것으로 종래의 불산 도포장치의 개략적인 구성도이다. 불산 액(1), 가열 챔버(2), 기판(3), 기판 적재부(4), 불산 용액 저장 탱크(5), 상기 탱크내의 불산 용액(6), 불산이 공급되는 유입 관(7, 8) 등을 구비한다. 이 방법은 산화막 형성을 방지하기 위하여 실리콘 표면에 산소와 반응하는 불산 층을 형성하여 산소를 사전에 제거함으로써 자연 산화막의 형성을 방지하는 방법으로 미세한 공정변수들을 효과적으로 제어하기 어렵다는 문제가 있다.Existing methods for removing insulating films such as oxide films formed after etching are largely classified into wet cleaning methods and dry cleaning using plasma. 1 is a schematic configuration diagram of a conventional hydrofluoric acid coating apparatus as a representative wet cleaning method. Hydrofluoric acid solution 1, heating chamber 2, substrate 3, substrate loading part 4, hydrofluoric acid solution storage tank 5, hydrofluoric acid solution 6 in said tank, inlet pipe 7 to which hydrofluoric acid is supplied, 8) and the like. This method has a problem in that it is difficult to effectively control fine process parameters by forming a hydrofluoric acid layer that reacts with oxygen on the silicon surface to prevent the formation of an oxide film, thereby preventing the formation of a natural oxide film by removing oxygen in advance.

도 2는 대표적인 종래의 건식 세정 방법으로, 플라즈마를 이용한 식각장치의 개략적인 구성도이다. 제1공정가스 유입부(9)로 수소(H2) 가스와 질소(N2) 가스를 유입시켜 플라즈마 발생부(10)에서 플라즈마를 발생시킨 후 제2가스 유입구(11)를 통해 삼불화질소(NF3) 가스를 유입시키는 방법이다. 이렇게 하여 반응기(14) 내의 실리콘 기판(12)을 식각하고 배출구(13)를 통하여 가스가 배출된다. 이 방법은 상기 삼불화질소 가스를 공정 가스로 주로 사용하는데, 이 경우 플라즈마에 의한 해리 및 활성화가 활발하여 식각 과정에 직접 참여하는 불소 원자 및 이온의 발생이 과다하여 실리콘 표면이 손상 층을 넘어 과다 식각되거나 이 때 식각되지 말아야 할 산화막 또는 질화 막이 함께 식각되는 문제가 발생할 수 있다.FIG. 2 is a schematic configuration diagram of an etching apparatus using plasma as a typical conventional dry cleaning method. Referring to FIG. Hydrogen (H 2 ) gas and nitrogen (N 2 ) gas are introduced into the first process gas inlet 9 to generate plasma in the plasma generator 10, and then nitrogen trifluoride through the second gas inlet 11. (NF 3 ) A method of introducing a gas. In this way, the silicon substrate 12 in the reactor 14 is etched and the gas is discharged through the outlet 13. In this method, the nitrogen trifluoride gas is mainly used as a process gas. In this case, the dissociation and activation by the plasma are active, and the generation of fluorine atoms and ions directly participating in the etching process is excessive, resulting in excessive silicon surface crossing the damage layer. A problem may occur in which an oxide film or a nitride film which is to be etched or not to be etched together is etched together.

한편, 콘택 홀을 건식 식각한 후, 상기 여러 이유로 홀 표면에 생성된 산화막을 상기와 같은 방법으로 제거하고 상부 전도층과 연결하기 위한 연결막으로 일반적으로 폴리 실리콘(Poly-Silicon)을 사용한다. 그러나 소자 집적도가 높아지면서 예를 들어, 20 나노미터 급 소자의 경우, 연결 막으로 사용되는 폴리 실리콘은 시장에서 요구되는 소자의 성능을 만족시키지 못해, 연결 막이 폴리 실리콘에서 실리콘 에피택셜 막(Silicon Epitaxial layer)으로 대체되고 있다. Meanwhile, after dry etching the contact hole, poly-silicon is generally used as a connection layer for removing the oxide film formed on the hole surface in the above manner and connecting the upper conductive layer. However, as the device density increases, for example, in the case of 20 nanometer devices, the polysilicon used as the connection film does not satisfy the performance of the device required in the market, so that the connection film is a silicon epitaxial film in the polysilicon. layer).

일반적으로 에피택셜 막의 성장은 여러 가지 방법이 있지만, 현재 주로 사용되는 방법은 화학기상증착(CVD)을 사용하여 이루어진다. 도 3a내지 도 3d는 여러 가지 에픽택셜 성장 반응기를 도시하고 있다. 이들 도면들을 참조하면, 기판 웨이퍼(51)가 CVD 반응기 내부로 로딩되며, 일 예로서, 서셉터(susceptor, 52) 상에 배치될 수 있다. 그 후 CVD 반응기는 헬륨(He), 아르곤(Ar), 질소(N2), 또는 수소(H2)와 같은 비반응성 가스로 퍼지된다. 열원 방식에 따라 RF 히터(50) 방식, 복사(Radiant) 히터(53) 방식, 램프 히터(54) 방식 등으로 반응기의 온도는 상승하며, 캐리어 가스와 반응성 가스의 혼합물은 반응기 내부로 도입된다. 일 예로서, 실리콘 에픽택셜 성장을 위한 반응성 가스는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 디클로로실란(SiH2Cl2), 트리클로로실란(SiHCl3), 및 실리콘 테트라클로라이드(SiCl4)를 포함할 수 있지만 이에 제한되지는 않는다. 또한, 아르신(AsH3), 포스핀(PH3), 및 디보란(B2H6)과 같은 도펀트 가스(dopant gases)가 추가적으로 도입될 수 있다. 통상적으로 캐리어 가스는 수소이다. 에피택셜 막의 희망 두께가 얻어지면, 반응기를 퍼지하는데 비반응성 가스가 다시 사용되며, 온도는 하강한다.In general, the growth of the epitaxial film has a number of methods, but currently the main method is using chemical vapor deposition (CVD). 3A-3D illustrate various epitaxial growth reactors. Referring to these figures, the substrate wafer 51 is loaded into the CVD reactor and may be placed on a susceptor 52 as an example. The CVD reactor is then purged with a non-reactive gas such as helium (He), argon (Ar), nitrogen (N 2 ), or hydrogen (H 2 ). According to the heat source method, the temperature of the reactor is increased by the RF heater 50 method, the radiant heater 53 method, the lamp heater 54 method, and the like, and the mixture of the carrier gas and the reactive gas is introduced into the reactor. As an example, the reactive gas for silicon epitaxial growth may include silane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), dichlorosilane (SiH 2 Cl 2 ), trichlorosilane ( SiHCl 3 ), and silicon tetrachloride (SiCl 4 ), but is not limited thereto. In addition, dopant gases such as arsine (AsH 3 ), phosphine (PH 3 ), and diborane (B 2 H 6 ) may additionally be introduced. Typically the carrier gas is hydrogen. Once the desired thickness of the epitaxial film is obtained, the non-reactive gas is used again to purge the reactor and the temperature drops.

그러나 에피택셜 프로세스를 성공적으로 실행하기 위해서는 결정성 기판상에 존재하는 자연 혹은 화학적 산화물의 양이 최소화되어야 하는 것이 중요하다. 기판의 표면 산화막이 잔존하는 경우, 산소 원자가 시드 기판상의 증착 재료의 결정학적 배치를 방해하기 때문에, 에피택셜 성장 프로세스에 유해한 영향을 준다. 따라서, 에피택셜 증착 프로세스 전에 잔류 산화물이 결정성 기판으로부터 제거되어야 한다. 예를 들면, 기판은 종래 기술에서 수소 사전-베이크(hydrogen pre-bake)로 지칭될 수 있는 것을 이용하여, 1000℃를 초과한 온도에서 산화막을 수소로 환원 반응하여 제거할 수 있다. 하지만 이 고온 환원 방법은 온도가 너무 높아 소자 특성에 악 영향을 주어 최근에는 에피탁시 반응기 내부로 로딩하기 전에 산화막을 제거하기 위한 별도의 건식 세정 반응기를 구비하여 건식 식각 프로세스를 진행한다.However, it is important to minimize the amount of natural or chemical oxides present on the crystalline substrate in order to successfully execute the epitaxial process. If the surface oxide film of the substrate remains, oxygen atoms adversely affect the crystallographic arrangement of the deposition material on the seed substrate, thus adversely affecting the epitaxial growth process. Therefore, residual oxide must be removed from the crystalline substrate before the epitaxial deposition process. For example, the substrate can be removed by reducing the oxide film with hydrogen at a temperature above 1000 ° C., using what can be referred to as hydrogen pre-bake in the prior art. However, this high temperature reduction method has a high temperature, which adversely affects device characteristics, and recently, a dry etching process is performed with a separate dry cleaning reactor for removing an oxide film before loading into the reactor during epitaxy.

하지만 별도의 건식 식각 반응 중에 부산물로 생성되는 파티클이 치명적인 수율 저하를 야기시키며 또한 건식 식각 반응기와 에피탁시 반응기가 별도로 있게 됨으로 장치의 전체 크기가 증가하여 생산성 문제를 야기한다. However, particles generated as by-products during separate dry etching reactions cause fatal yield reduction and separate dry etching reactors and epitaxy reactors increase the overall size of the device, causing productivity problems.

에픽택셜 막은 기판상에 선택적으로 혹은 비선택적으로(Blanket) 성장될 수 있다. 선택적 성장은, 그 내부에 반도체 여러 패턴들이 이미 통합되어 있는 기판 상의 특정 지점에 에피택셜 막이 성장된다는 것을 의미한다. 예를 들어, 기판은 게이트 전극, 스페이서, 극도로-얕은(ultra-shallow) 접합부, 또는 다른 모양들을 위한 패턴들을 포함할 수 있다. 제조 동안 이러한 접합부들이 손상되는 것을 방지하기 위해, 에피택셜 막의 성장 동안 저온 프로세스를 이용하는 것이 바람직하다. 그러나, 낮은 프로세스 온도는 화학 반응 속도를 늦추게 되며, 이는 막 특성에 악영향을 미칠 뿔만 아니라, 장치의 시간당 처리 웨이퍼 수인 스루풋(Through-Put)이 낮아지게 되어 장치의 생산성이 없게 된다. The epitaxial film may be grown selectively or blanketly on the substrate. Selective growth means that the epitaxial film is grown at a specific point on the substrate where several semiconductor patterns are already integrated therein. For example, the substrate may include patterns for gate electrodes, spacers, ultra-shallow junctions, or other shapes. In order to prevent these junctions from being damaged during manufacture, it is desirable to use a low temperature process during the growth of the epitaxial film. However, low process temperatures slow down the chemical reaction rate, which not only adversely affects film properties, but also results in lower throughput, the throughput of the device, the number of wafers processed per hour, resulting in inefficient device productivity.

따라서 최근에 고집적화된 소자의 특성을 만족시키려면 고순도의 에픽택셜 막이 필요하며, 이를 위해서는 표면 산화막을 에피택셜 공정 전에 완벽히 제거해야 하고 동시에 또한 에피택셜 공정은 일 예로서, 700℃ 이하의 저온에서 진행되야 하며 높은 성장률을 구현할 수 있는 장치가 요구되고 있다.Therefore, in order to satisfy the characteristics of recently integrated devices, a high purity epitaxial film is required, and for this purpose, the surface oxide film must be completely removed before the epitaxial process, and at the same time, the epitaxial process is performed at a low temperature of 700 ° C. or less, for example. There is a need for a device capable of achieving high growth rates.

본 발명의 일 측면에 따라 해결하고자 하는 과제는, 수소와 불활성 가스로 이루어진 공정가스를 이용하여 대기압 플라스마를 발생시켜 반응성이 높은 라디칼을 생성시킨 후, 생성된 수소 라디칼을 이용하여 건식 세정을 수행하는 반도체 소자의 표면 처리 방법 및 그 표면 처리 장치를 제공하는 것이다. The problem to be solved according to an aspect of the present invention, by generating an atmospheric pressure plasma using a process gas consisting of hydrogen and an inert gas to generate a highly reactive radical, performing a dry cleaning using the generated hydrogen radicals The present invention provides a surface treatment method of a semiconductor element and a surface treatment apparatus thereof.

본 발명의 다른 측면에 따라 해결하고자 하는 과제는 수소와 사일렌계 물질의 공정 가스를 이용하여 동 반응기에서 대기압 프라즈마를 발생시켜 사일렌 계열의 라디칼을 생성한 후, 그 발생된 라디칼을 이용하여 저온 박막을 성장시키는 방법 및 그 성장 장치를 제공함에 있다.The problem to be solved according to another aspect of the present invention is to generate an atmospheric pressure plasma in the same reactor using a process gas of hydrogen and xylene-based material to generate a silylene-based radical, and then to generate a low temperature thin film using the generated radicals The present invention provides a method for growing the same and a growth apparatus thereof.

상술한 기술적 과제를 해결하기 위한 본 출원의 일 실시 예에 의한 반도체 소자의 표면 처리 방법이 개시된다. 상기 반도체 소자의 표면 처리 방법은 먼저, 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 발생 장치에 공급하여 대기압 플라즈마를 발생시킨다. 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정한다.Disclosed is a method for treating a surface of a semiconductor device according to an embodiment of the present application for solving the above technical problem. In the surface treatment method of the semiconductor element, first, a process gas made of hydrogen gas and an inert gas is supplied to a plasma generating device to generate an atmospheric pressure plasma. The substrate is dry cleaned using hydrogen radicals activated by the atmospheric pressure plasma.

상술한 기술적 과제를 해결하기 위한 본 출원의 다른 실시 예에 의한 반도체 소자의 박막 형성 방법이 개시된다. 상기 반도체 소자의 박막 형성 방법은 먼저, 제1 플라즈마 발생 장치에 수소 및 불활성 가스로 이루어지는 공정 가스를 이용하여 제1 대기압 플라즈마를 발생시킨다. 상기 제1 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정한다. 제2 플라즈마 발생 장치에 수소, 불활성 가스 및 사일렌 계 물질을 포함하는 공정 가스를 이용하여 제2 대기압 플라즈마를 발생시킨다. 상기 제2 대기압 플라즈마에 의해 활성화된 사일렌 라디칼을 이용하여 상기 건식 세정된 기판 상에 박막을 형성한다.Disclosed is a method of forming a thin film of a semiconductor device according to another embodiment of the present application for solving the above technical problem. In the method of forming a thin film of the semiconductor device, first, a first atmospheric pressure plasma is generated by using a process gas made of hydrogen and an inert gas in the first plasma generating apparatus. The substrate is dry cleaned using hydrogen radicals activated by the first atmospheric pressure plasma. The second atmospheric pressure plasma is generated in the second plasma generating apparatus by using a process gas including hydrogen, an inert gas, and a xylene-based material. A thin film is formed on the dry cleaned substrate using the xylene radicals activated by the second atmospheric pressure plasma.

상술한 기술적 과제를 해결하기 위한 본 출원의 또다른 실시 예에 의한 반도체 장치가 제공된다. 상기 반도체 장치는 건식 세정 및 에픽택셜 박막 성장용 플라즈마 챔버부 및 상기 플라즈마 챔버부로 적어도 하나의 공정 가스를 공급하는 가스 유입구를 포함한다. 상기 적어도 하나의 공정 가스는 수소, 암모니아, 산소, 이산화탄소 및 사일렌 계 가스로 이루어지는 그룹에서 선택된다. 상기 플라즈마 챔버부는 상부 다공성 전극, 상기 상부 다공성 전극과 대향하도록 위치하고 기판이 배치되는 하부 전극, 및 상기 다공성 전극 및 상기 하부전극에 전력을 인가하는 제너레이터를 포함한다. 상기 상부 다공성 전극은 상기 가스 유입구로 공급되는 상기 공정 가스를 상기 플라즈마 챔버부로 공급한다. 상기 플라즈마 챔버부는 상기 적어도 하나의 공정 가스를 이용하여 대기압 플라즈마를 발생시킨다.A semiconductor device according to another embodiment of the present application for solving the above technical problem is provided. The semiconductor device includes a plasma chamber portion for dry cleaning and epitaxial thin film growth and a gas inlet for supplying at least one process gas to the plasma chamber portion. The at least one process gas is selected from the group consisting of hydrogen, ammonia, oxygen, carbon dioxide and xylene based gases. The plasma chamber part includes an upper porous electrode, a lower electrode disposed to face the upper porous electrode, and a substrate disposed thereon, and a generator for applying electric power to the porous electrode and the lower electrode. The upper porous electrode supplies the process gas supplied to the gas inlet to the plasma chamber part. The plasma chamber unit generates an atmospheric pressure plasma using the at least one process gas.

본 출원의 일 실시예에 따르는 건식 세정 공정은 수소(H2)만을 반응 가스로 사용하여 대기압 플라스마 상태에서 진행되기 때문에 기존의 건식 세정(Dry Cleaning) 장치의 치명적인 약점인 공정 파티클 발생의 문제를 근원적으로 차단할 수 있다. 또한, 기판 표면의 자연 산화막 또는 화학적 산화막을 효율적으로 제거하기 때문에 후속의 박막 형성 공정에서 양질의 박막을 성장시킬 수 있다. Since the dry cleaning process according to the embodiment of the present application proceeds in an atmospheric plasma state using only hydrogen (H 2 ) as a reaction gas, the problem of process particle generation, which is a fatal weakness of the existing dry cleaning apparatus, is fundamental. Can be blocked by In addition, since the natural oxide film or the chemical oxide film on the surface of the substrate is efficiently removed, a good quality thin film can be grown in a subsequent thin film formation process.

또한, 본 출원의 일 실시 예에 따르는 박막 형성 공정은 종래의 열화학 증착법(Thermal CVD)보다 성장속도가 상대적으로 높으며, 또한 성장 온도도 기존의 열 화학증착 방식에서는 증착이 어려운 것으로 알려진 낮은 온도에서도 증착을 달성할 수 있는 장점이 있다.In addition, the thin film formation process according to an embodiment of the present application has a relatively high growth rate than the conventional thermal CVD, and the growth temperature is also deposited at a low temperature known to be difficult to deposit in the conventional thermal chemical vapor deposition method. There is an advantage to achieve this.

도 1은 대표적인 습식 세정 방법에 관한 것으로 종래의 불산 도포장치의 개략적인 구성도이다.
도 2는 대표적인 종래의 건식 세정 방법으로, 플라즈마를 이용한 식각장치의 개략적인 구성도이다.
도 3a내지 도 3d는 종래의 다양한 형태의 에픽택셜 성장 반응기를 개략적으로 도시하는 도면이다.
도 4는 본 발명의 일 실시 예에 따른 반도체 소자의 표면 처리 및 에피택셜 막을 성장시키는 장치를 나타내는 도면이다.
도 5 내지 도 8는 본 발명의 일 실시 예에 따른 반도체 소자의 표면 처리 방법을 설명하기 위한 도면들이다.
도 9는 본 발명의 일 실시 예에 따른 기판의 표면 처리 및 에피택셜 막 성장 방법을 개략적으로 설명하기 위한 순서이다.
도 10a 내지 도 10c는 본 발명의 일실시 예에 따른 반도체 소자의 표면 처리및 에피택셜 막을 성장시킨 다음 SIMS로 분석한 도면이다.
도 11은 본 발명의 일 실시 예에 따르는 표면 처리 및 에피택셜 막 형성 방법을 종래의 방법과 비교 도시하는 그래프이다.
도 12은 본 발명의 일 실시 예에 따라 표면 처리를 실시하고, 에피택셜 막 형성법에 의하여 성장시킨 에피택셜 막을 단면 투과 전자 현미경(X-TEM)으로 분석한 사진을 보여주는 도면이다. 1 is a schematic configuration diagram of a conventional hydrofluoric acid coating apparatus as a representative wet cleaning method.
FIG. 2 is a schematic configuration diagram of an etching apparatus using plasma as a typical conventional dry cleaning method. Referring to FIG.
3A-3D schematically illustrate various types of epitaxial growth reactors in the prior art.
4 is a diagram illustrating an apparatus for growing a surface treatment and an epitaxial film of a semiconductor device according to an embodiment of the present disclosure.
5 to 8 are views for explaining a surface treatment method of a semiconductor device according to an embodiment of the present invention.
FIG. 9 is a flowchart for schematically describing a method for treating a surface of a substrate and growing an epitaxial film according to an embodiment of the present disclosure.
10A to 10C are diagrams of surface treatment and epitaxial films of semiconductor devices according to an embodiment of the present invention, followed by growth by SIMS.
FIG. 11 is a graph illustrating a method of surface treatment and epitaxial film formation according to an embodiment of the present invention compared with a conventional method. FIG.
FIG. 12 is a view showing a photograph obtained by analyzing a epitaxial film grown by an epitaxial film formation method according to an embodiment of the present invention with a cross-sectional transmission electron microscope (X-TEM).

이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고, 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. Embodiments of the present application will now be described in more detail with reference to the accompanying drawings. However, the techniques disclosed in this application are not limited to the embodiments described herein but may be embodied in other forms. It should be understood, however, that the embodiments disclosed herein are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. In the drawings, the width, thickness, and the like of the components are enlarged in order to clearly illustrate the components of each device. It is to be understood that when an element is described as being located on another element, it is meant that the element is directly on top of the other element or that additional elements can be interposed between the elements . It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. In the drawings, the same reference numerals denote substantially the same elements.

본 명세서에서 대기압 이란 용어는, 500 Torr 내지 900 Torr 범위의 압력을 지칭하는 것으로 사용될 수 있다.As used herein, the term atmospheric pressure may be used to refer to a pressure in the range of 500 Torr to 900 Torr.

본 명세서에서 사일렌계 물질 이란 용어는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 그리고 네오펜탄실란(Neo Pentane Silane, NPS) 중 적어도 하나를 지칭하는 것으로 사용될 수 있다.
As used herein, the term silylene-based material refers to at least one of silane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), and neopentane silane (NPS). Can be used.

도 4는 본 발명의 일 실시 예에 따른 반도체 소자의 표면 처리 및 에피택셜 막을 성장시키는 장치를 나타내는 도면이다. 도 4를 참조하면, 본 장치(400)는, 상부 다공성 전극(402)과 하부전극(406) 그리고 전력을 인가하는 제너레이터(404)를 포함한다. 제너레이터(404)는 일 예로서, 초단파(very high frequency, VHF) 제너레이터일 수 있다. 하부전극(406)은 히터로서의 기능을 동시에 수행할 수 있다. 하부전극(406) 상에는 기판(407)이 배치된다. 상부 다공성 전극(402)과 하부전극(406) 사이의 플라즈마 챔버부(408) 내에서 플라스마가 형성된다. 또한, 본 장치(400)는 공정가스 유입부(410), 반응 생성 가스 배출부(405), 상부 전극 냉각부(401) 및 전극 스톱퍼(403, 409)를 포함한다. 4 is a diagram illustrating an apparatus for growing a surface treatment and an epitaxial film of a semiconductor device according to an embodiment of the present disclosure. Referring to FIG. 4, the apparatus 400 includes an upper porous electrode 402, a lower electrode 406, and a generator 404 for applying power. The generator 404 may be, for example, a very high frequency (VHF) generator. The lower electrode 406 may simultaneously perform a function as a heater. The substrate 407 is disposed on the lower electrode 406. Plasma is formed in the plasma chamber portion 408 between the upper porous electrode 402 and the lower electrode 406. In addition, the apparatus 400 includes a process gas inlet 410, a reaction product gas outlet 405, an upper electrode cooling unit 401, and electrode stoppers 403 and 409.

본 발명의 일 실시 예에 따른 본 장치(400)는 건식 세정 장치로 작용할 수 있다. 구체적으로, 수소 가스와 불활성 가스를 유입하고 플라스마 챔버부(408)에서 대기압 플라스마를 발생시킨다. 상기 불활성 가스는 일 예로서, 헬륨(He) 또는 아르곤(Ar) 가스일 수 있다. 상기 대기압 플라즈마는 자연 산화막과 반응성이 매우 큰 수소 라디칼(H*)을 다량 포함하며, 상기 수소 라디칼(H*)이 기판(407) 상부에 존재하는 자연 산화막과 반응하여 건식 세정을 수행하게 된다. 아울러, 본 발명의 일 실시 예에 따른 본 장치(400)는 상술한 수소 가스와 불활성 가스에 사일렌 계열의 가스를 추가로 유입시켜 대기압 플라즈마를 발생시키고 이를 이용하여 엑피택셜 막을 성장시키는 장치로 구현될 수 있다. The apparatus 400 according to an embodiment of the present invention may function as a dry cleaning apparatus. Specifically, hydrogen gas and inert gas are introduced to generate atmospheric pressure plasma in the plasma chamber 408. The inert gas may be, for example, helium (He) or argon (Ar) gas. The atmospheric pressure plasma contains a large amount of hydrogen radicals H * which are highly reactive with the natural oxide film, and the hydrogen radicals H * react with the natural oxide film on the substrate 407 to perform dry cleaning. In addition, the apparatus 400 according to an embodiment of the present invention implements an apparatus for generating an atmospheric pressure plasma by additionally introducing a gas of a silylene-based gas into the above-described hydrogen gas and an inert gas and growing an epitaxial film using the same. Can be.

몇몇 실시 예들에서 본 장치(400)는 반도체 또는 TFT, LCD, PFD 등 집적회로의 제조 과정에서 대기 중의 산소가 실리콘 기판과 반응하여 표면에 생성되는 자연 산화막(Native oxide)이나 제조 공정 과정에서 실리콘 표면에 화학적으로 성장된 산화막을 포함한 절연막, 건식 식각 과정에서 발생되는 실리콘 표면의 손상 층(Damaged layer) 또는 실리콘 표면 및 콘택 홀(Contact hole)의 측벽에 발생되는 오염 물질 등의 얇은 막(예를 들어 10nm 이하)을 제거하고, 건식 세정의 결과 상기 절연막, 손상층 또는 오염 물질의 막이 제거된 기판의 표면 상에 연속하여 에피택셜 막을 성장시키는 기능을 수행할 수 있다.In some embodiments, the device 400 may include a silicon oxide surface in a process of manufacturing a semiconductor or a native oxide in which oxygen in the atmosphere reacts with a silicon substrate in a manufacturing process of a semiconductor or an integrated circuit such as a TFT, LCD, PFD, or the like. Thin films (e.g., insulating films containing chemically grown oxide films, damaged layers of silicon surfaces generated during the dry etching process, or contaminants generated on the silicon surfaces and sidewalls of contact holes, e.g. 10 nm or less), and as a result of the dry cleaning, the epitaxial film can be continuously grown on the surface of the substrate from which the insulating film, the damage layer, or the film of contaminants are removed.

플라즈마 챔버부(408)는 상부 다공성 전극(402), 하부전극(406) 및 전력을 인가하는 제너레이터(404)를 포함하며, 공정가스 유입부(410)에서 유입되고 이어서 상부 다공성 전극(402)을 통과해 플라즈마 챔버부(408) 내부로 주입되는 혼합 가스를 이용하여 플라즈마를 발생시킬 수 있다. 구체적으로, 플라즈마 챔버부(408)는 제너레이터(404)를 통하여 인가되는 전력을 이용하여 플라즈마를 발생시킬 수 있다. 이 경우 제너레이터(404)를 통하여 인가되는 전력은 1,000 W 내지 40,000 W의 범위, 예를 들어 10,000 W가 될 수 있다.The plasma chamber portion 408 includes an upper porous electrode 402, a lower electrode 406, and a generator 404 for applying power, and flows in from the process gas inlet 410 and then the upper porous electrode 402. The plasma may be generated using the mixed gas that passes through the plasma chamber 408. In detail, the plasma chamber 408 may generate plasma using power applied through the generator 404. In this case, the power applied through the generator 404 may be in the range of 1,000 W to 40,000 W, for example 10,000 W.

한편, 플라즈마 챔버부(408)는 상부 다공성 전극(402)과 하부 전극(406)의 간격이 전극 스톱퍼(403, 409)에 의해 그 거리가 조절될 수 있다. 또한 경우에 따라서는 플라즈마 챔버부(408)를 구현하는 반응기 외곽에 자기력을 발생시키는 전자석을 구비할 수 있다. 또한, 플라즈마 챔버부(408)에서 플라즈마를 발생시키기 위한 방식으로 CCP(Capactior Coupled Plasma)형을 사용할 수도 있다.Meanwhile, the distance between the upper porous electrode 402 and the lower electrode 406 of the plasma chamber 408 may be controlled by the electrode stoppers 403 and 409. In some cases, an electromagnet generating magnetic force may be provided outside the reactor for implementing the plasma chamber 408. In addition, a Capacitor Coupled Plasma (CCP) type may be used as a method for generating plasma in the plasma chamber 408.

공정가스 유입부(400)는 상부 다공성 전극(402)을 통해 공정가스 즉, 반응가스를 플라즈마 챔버부(408)로 유입시킨다. 상기 공정가스는 일 예로서, 불활성 가스, 수소 또는 사일렌계 물질을 포함할 수 있다. 상기 불활성 가스는 일 예로서, 헬륨(He), 아르곤(Ar), 또는 질소(N2)를 포함할 수 있다. 상기 예시된 불활성 가스는 단독으로 사용되거나 또는 둘 이상 혼합하여 사용될 수 있다. 건식 세정을 수행하는 경우, 일 예로서, 헬륨 가스와 같은 불활성 가스 및 수소 가스가 사용될 수 있다. 실리콘 에픽택셜막을 형성하는 경우, 헬륨 가스, 수소 가스 및 사일렌계 물질을 포함할 수 있다. 표면 처리와 표면 처리를 진행한 웨이퍼 기판 위에 에피택셜 막 성장의 경우, 불활성 가스로서 헬륨(He)의 유량은 일 예로서, 약 1 내지 100 slm, 수소(H2) 가스의 유량은 일 예로서, 약 1 내지 100 sccm, 사일렌(SiH4) 가스의 유량은 일 예로서, 약 1 내지 100 sccm 의 범위 일수 있다. The process gas inlet 400 introduces a process gas, that is, a reaction gas, into the plasma chamber 408 through the upper porous electrode 402. The process gas may include, for example, an inert gas, hydrogen, or a silylene-based material. For example, the inert gas may include helium (He), argon (Ar), or nitrogen (N 2 ). The inert gas exemplified above may be used alone or in combination of two or more. In the case of performing dry cleaning, as an example, an inert gas such as helium gas and hydrogen gas may be used. When the silicon epitaxial layer is formed, helium gas, hydrogen gas, and xylene-based materials may be included. In the case of epitaxial film growth on a wafer substrate subjected to surface treatment and surface treatment, the flow rate of helium (He) as an inert gas is one example, about 1 to 100 slm, and the flow rate of hydrogen (H 2 ) gas is one example. , About 1 to 100 sccm, the flow rate of the Siylene (SiH4) gas may be in the range of about 1 to 100 sccm, for example.

플라스마 챔버부(408)는 760 Torr의 상압 유지가 가능한 상태로, 플라스마 챔버부(408) 내에서는 대기압 플라즈마를 발생시킴으로써, 실리콘 기판(407)의 세정 및 폴리 실리콘 혹은 에피택셜 막의 성장이 이루어질 수 있다. 예를 들어, 실리콘 기판(407) 표면 상에 형성된 폴리머층, 불순물막 및 실리콘 산화막 등에 대한 세정이 이루어질 수 있다. 플라스마 챔버부(408)의 압력은 약 500 ~ 900 Torr, 예를 들어, 약 760 Torr 정도가 될 수 있으며, 밸브를 통해 조절할 수 있다. The plasma chamber 408 may maintain atmospheric pressure of 760 Torr. The plasma chamber 408 may generate atmospheric pressure plasma in the plasma chamber 408, thereby cleaning the silicon substrate 407 and growing a polysilicon or epitaxial film. . For example, cleaning of the polymer layer, the impurity film, the silicon oxide film, etc. formed on the surface of the silicon substrate 407 may be performed. The pressure of the plasma chamber portion 408 may be about 500 to 900 Torr, for example, about 760 Torr, and may be adjusted through a valve.

상부 다공성 전극(402)은 공정 가스를 플라스마 챔버부(408)에 유입시키는 주입구 역할과 실질적으로 플라스마를 발생시키는 전극으로서의 역할을 동시에 한다. 플라즈마 챔버부(408)로의 상기 공정 가스 유입은 상부 다공성 전극(402)을 통과해서만 이루어진다. 도시된 바와 같이, 수직 방향으로 플라즈마 챔버부(408)로 공정 가스가 유입된다. 종래의 경우에는, 플라즈마 챔버부(408)의 측면에서 배치되는 공정 가스 유입구로부터 플라즈마를 발생시키는 공정 가스가 유입되었는데, 가스 분포가 국부적으로 불균일하여 플라즈마 밀도가 위치별로 불균일하였다. 본 발명의 일 실시 예에 의하면, 수직 방향의 상기 공정 가스의 주입은 대기압 플라즈마의 밀도를 상대적으로 균일하게 만들 수 있다는 장점이 있다. 하부 전극(406)은 플라즈마 전극 역할과 함께 기판(407)을 적재하여 열을 제공하는 히터의 기능을 동시에 수행한다. 또한, 하부 전극(406)은 상기 기판의 온도를 일정 온도로 유지시키기 위한 히터를 포함하는 형태로도 구현될 수 있다. 이 경우, 상기 기판의 온도는 약 100 내지 800 ℃, 예를 들어, 약 500 ℃가 될 수 있다. 상기 플라즈마 발생 장치에서 상기 플라즈마를 발생시키기 위한 제너레이터(404)의 전력은 일 예로서, 약 1,000 W 내지 40,000 W의 범위일 수 있다. 또한, 상기 플라즈마 발생 장치에서 상기 플라즈마를 발생시키기 위한 상기 전력의 주파수는 일 예로서, 약 50MHz 내지 200MHz의 범위일 수 있다. 여기서 플라즈마가 생성되는 상부 다공성 전극과 히터 위에 위치한 상기 기판 간의 간격은 일 예로서, 약 0.1 mm 내지 10mm의 범위에 있을 수 있다. 여기서, 사용된 공정 가스는 배출구(405)를 통해 배출될 수 있다. The upper porous electrode 402 simultaneously serves as an injection port for introducing the process gas into the plasma chamber 408 and substantially serves as an electrode for generating plasma. The process gas inlet into the plasma chamber portion 408 only occurs through the upper porous electrode 402. As shown, process gas flows into the plasma chamber 408 in the vertical direction. In the conventional case, a process gas for generating plasma was introduced from the process gas inlet disposed at the side of the plasma chamber 408, but the gas distribution was locally nonuniform and the plasma density was nonuniform by location. According to one embodiment of the invention, the injection of the process gas in the vertical direction has the advantage that the density of the atmospheric plasma can be made relatively uniform. The lower electrode 406 simultaneously performs the function of a heater that provides heat by loading the substrate 407 together with the role of the plasma electrode. In addition, the lower electrode 406 may be implemented in a form including a heater for maintaining the temperature of the substrate at a constant temperature. In this case, the temperature of the substrate may be about 100 to 800 ℃, for example, about 500 ℃. The power of the generator 404 for generating the plasma in the plasma generating apparatus may be in the range of about 1,000 W to 40,000 W as an example. In addition, the frequency of the power for generating the plasma in the plasma generating device may be, for example, in the range of about 50MHz to 200MHz. The spacing between the upper porous electrode where the plasma is generated and the substrate positioned on the heater may be, for example, in a range of about 0.1 mm to 10 mm. Here, the used process gas may be discharged through the outlet 405.

또한, 도면에는 도시되지 않았지만, 전체 반응기의 벽면을 소정 온도로 유지하도록 하는 가열부(미도시)를 더 포함할 수 있다. 또한, 식각 세정이 완료된 이후에 전도성 물질, 예를 들어 에피택셜 실리콘, 폴리 실리콘 또는 실리콘 게르마늄, 또는 에피택셜 실리콘 게르마늄 또는 그 밖에 금속을 실리콘 기판 상(407)에 형성할 수도 있다. 또한, 경우에 따라서는, 상술한 대기압 플라즈마에 의한 건식 세정이 이루어지기 전에 실리콘 기판(407) 상에서 습식 세정을 실시할 수도 있다. 여기서, 습식 세정에는 불산(HF), BOE(Buffered Oxide Etchant), 황산(H2SO4) 및 과산화수소(H2O2) 등이 이용될 수 있다.In addition, although not shown in the drawings, a heating unit (not shown) may be further included to maintain the wall surface of the entire reactor at a predetermined temperature. In addition, a conductive material such as epitaxial silicon, polysilicon or silicon germanium, or epitaxial silicon germanium or other metal may be formed on the silicon substrate 407 after the etch cleaning is completed. In some cases, the wet cleaning may be performed on the silicon substrate 407 before the dry cleaning by the atmospheric pressure plasma described above is performed. Here, hydrofluoric acid (HF), buffered oxide etchant (BOE), sulfuric acid (H 2 SO 4 ), hydrogen peroxide (H 2 O 2 ), and the like may be used for the wet cleaning.

한편, 이하에서는 본 출원의 일 실시 예에 따른 장비를 적용하는 공정을 예를 들어 간략히 설명하도록 한다. 우선, 반도체 장치 내 플러그(Plug)용 에피택셜 실리콘(또는 에피 실리콘-게르마늄 증착) 성장 장비에서 본 발명은 인시츄(In-situ) 세정과 동시에 에피택셜 막을 성장시키는 장비로 사용될 수 있다. 기존의 에피 실리콘 증착을 위해 사전 습식 세정(Wet Chemical Cleaning)으로 표면 산화물을 제거한 후, 이동 중에 형성된 자연 산화막은 900 ℃ 이상의 고온에서 수소(H2) 베이킹(baking)을 적용하여 제거하였는데, 이 방법은 높은 열 부담(thermal budget)으로 사용이 제한적이다. 구체적으로 본 발명은 이를 대체할 경우 열부담을 크게 낮출 수 있다.Meanwhile, hereinafter, the process of applying the equipment according to an embodiment of the present application will be briefly described. First, in the epitaxial silicon (or epi silicon-germanium deposition) growth equipment for a plug in a semiconductor device, the present invention may be used as an equipment for growing an epitaxial film simultaneously with in-situ cleaning. After removing the surface oxide by wet chemical cleaning for conventional epi silicon deposition, the natural oxide film formed during the transfer was removed by applying hydrogen (H 2 ) baking at a high temperature of 900 ° C. or higher. Is limited in use due to its high thermal budget. Specifically, the present invention can significantly lower the heat burden when replacing it.

또한, 본 출원의 일 실시예에 따르는 건식 세정 공정은 반도체 공정에서 건식 식각 손상(Dry Etch Damage)을 받은 실리콘 기판 표면층을 제거하기 위해 현재 적용 중인 미소 건식 식각(Light-Etch) 방법을 적용하는 모든 공정에 적용될 수 있다. 일 실시 예에 따르는 건식 세정 공정은, 예를 들어, 게이트 전극 식각(Gate Etch), 게이트 스페이서 식각(Gate Spacer Etch), 플러그(Plug) 또는 메탈(Metal) 컨택(Contact) 오픈 식각(Open Etch) 등의 공정에 적용될 수 있다. 이에 따라 콘택 홀 형성을 위한 절연막 식각시 노출되는 다결정 혹은 단결정 실리콘 표면에 형성된 자연 산화막, 화학적 산화막, 실리콘 표면의 손상층, 콘택 홀 표면 및 측면 오염물질을 제거함으로써 콘택 홀 저항 증가 및 누설전류의 증가를 억제할 수 있다. 특히, 수소(H2)만을 반응 가스로 사용하여 대기압 플라스마를 발생시키기 때문에 기존의 건식 세정(Dry Cleaning) 장치의 치명적인 약점인 공정 파티클 발생의 문제를 근원적으로 차단할 수 있다. 또한, 하부의 폴리 실리콘 층과 배선을 위한 콘택 홀 식각 시，콘택 홀 측벽과 하부의 폴리 실리콘 층 상부에 발생하는 실리콘 산화막 및 폴리머 등의 오염물질을 제거할 수 있다. 또한, 에피택셜(Epitaxial) 실리콘 성장 공정에서 실리콘 표면의 자연 산화막 또는 화학적 산화막을 완전히 제거하기 때문에 양질의 에피택셜 실리콘을 성장시킬 수 있다.
In addition, the dry cleaning process according to the embodiment of the present application applies all the light-etch methods currently applied to remove the silicon substrate surface layer subjected to the dry etching damage in the semiconductor process. Applicable to the process. The dry cleaning process according to an embodiment may include, for example, a gate electrode etch, a gate spacer etch, a plug, or a metal contact open etch. It can be applied to such a process. Accordingly, the contact hole resistance and the leakage current are increased by removing the natural oxide film, the chemical oxide film, the damage layer on the silicon surface, the contact hole surface and the side contaminants formed on the surface of the polycrystalline or single crystal silicon exposed during the etching of the insulating film for forming the contact hole. Can be suppressed. In particular, since only atmospheric hydrogen (H 2 ) is used as a reaction gas to generate atmospheric pressure plasma, the problem of process particle generation, which is a fatal weakness of the existing dry cleaning apparatus, can be fundamentally prevented. In addition, during the etching of the contact hole for the lower polysilicon layer and the wiring, contaminants such as a silicon oxide film and a polymer generated on the contact hole sidewall and the upper polysilicon layer may be removed. In addition, the epitaxial silicon growth process completely removes the natural oxide film or the chemical oxide film on the silicon surface, thereby making it possible to grow high quality epitaxial silicon.

도 5 내지 도 8는 본 발명의 일 실시 예에 따른 반도체 소자의 표면 처리 방법을 설명하기 위한 도면들이다. 도 5는 본 발명의 일 실시 예에 따라 디램(DRAM, Dynamic Random Access Memory) 제조 공정 중 랜딩 플러그(Landing Plug) 콘택홀 영역의 중간 절연층(520)을 선택적으로 식각한 후, 식각 방지층(Barrier Layer)으로써 질화막(SiNx)을 증착 후, 스페이서(Gate Spacer) 식각 공정까지 진행하여 상기 질화막으로부터 게이트 스페이서(510)를 형성한 시료의 단면도를 도시한다.5 to 8 are views for explaining a surface treatment method of a semiconductor device according to an embodiment of the present invention. FIG. 5 is an etching barrier layer after selectively etching the intermediate insulating layer 520 of the landing plug contact hole region during a DRAM (DRAM) manufacturing process according to an embodiment of the present invention. After the deposition of the nitride film (SiNx) as a layer, a cross-sectional view of a sample in which the gate spacer 510 is formed from the nitride film by proceeding to a gate spacer etching process is illustrated.

도 5에 도시된 각각의 참조 부호는 소자 분리 역할을 하는 소자 분리 산화막(Shallow Trench Isolation Oxide layer, 501), 전도층 분리를 위한 층간 절연층(520), 리세스 게이트 폴리 실리콘층(530), 게이트 텅스텐 실리사이드층(550), 게이트 산화막(540) 및 질화 하드 마스크층(560)을 나타낸다. Each reference numeral shown in FIG. 5 denotes a shallow trench isolation oxide layer 501 serving as device isolation, an interlayer insulating layer 520 for separating a conductive layer, a recess gate polysilicon layer 530, The gate tungsten silicide layer 550, the gate oxide film 540, and the nitride hard mask layer 560 are shown.

먼저, 도 5는 식각 방지층인 질화막층인 게이트 스페이서(510)를 형성한 후 랜딩 플러그(Landing-plug) 콘택 홀(contact hole) 영역을 식각한 상태를 나타낸다．이 때, 콘택 영역의 노출된 실리콘 기판(580)의 표면이 콘택홀 식각시 손상되어 손상층이 형성되고 그 상부에 자연 산화막(570)이 형성될 수 있다. 이 경우, 손상층과 자연 산화막(570)은 콘택 저항을 증가시켜 소자특성을 저하시키는 치명적인 결함요인으로 작용하므로 이를 제거하는 공정이 필요하게 된다．First, FIG. 5 illustrates a state in which a landing-plug contact hole region is etched after forming the gate spacer 510, which is a nitride layer, which is an etch stop layer. In this case, the exposed silicon of the contact region is etched. The surface of the substrate 580 may be damaged when the contact hole is etched to form a damage layer, and a natural oxide layer 570 may be formed thereon. In this case, the damage layer and the natural oxide film 570 act as a fatal defect that increases the contact resistance and degrades the device characteristics, so a process for removing the damage layer and the natural oxide film 570 is required.

이어서, 도 6는 수소(H2) 가스와 헬륨(He) 가스의 혼합 가스를 유입시키고 상부 전극에 전력을 인가하여 대기압 플라즈마를 발생시키고, 이에 따라 자연 산화막(570)과 반응성이 매우 강한 수소 라디칼(H*)이 다량 형성되는 상태를 나타낸다. 본 출원의 일 실시 예의 수소 라디칼은 대기압 플라즈마에 의해 생성된다. 따라서, 대기압 이하의 상대적으로 낮은 압력의 플라즈마에 발생될 때와 비교하면, 발생되는 수소 라디칼의 량이 많다. 또한, 대기압 플라즈마에 의해 플라즈마 반응기 내에서 상기 공정 가스 또는 비활성 가스의 이온이 발생되는데, 이때 발생되는 이온의 에너지는 저압에서 플라즈마가 발생될 때의 이온 에너지보다 낮다. 낮은 에너지를 갖는 플라즈마 내 이온은 세정 공정 중에 기판과의 충돌 빈도가 적거나, 충격량이 작아서, 상대적으로 적은 손상을 기판에 가할 수 있다.Subsequently, FIG. 6 illustrates the introduction of a mixed gas of hydrogen (H 2 ) gas and helium (He) gas and applying electric power to an upper electrode to generate an atmospheric pressure plasma, thereby generating hydrogen radicals that are highly reactive with the natural oxide film 570. It shows the state in which a large amount of (H * ) is formed. Hydrogen radicals in one embodiment of the present application are generated by atmospheric pressure plasma. Thus, the amount of hydrogen radicals generated is large compared to when generated in a relatively low pressure plasma below atmospheric pressure. In addition, the atmospheric pressure plasma generates ions of the process gas or inert gas in the plasma reactor, wherein the energy of ions generated is lower than the ion energy when the plasma is generated at low pressure. The ions in the plasma having low energy have a low collision frequency with the substrate or a small impact amount during the cleaning process, and thus relatively little damage can be applied to the substrate.

이어서, 도 7은 플라즈마에 형성된 수소 라디칼(H*)이 실리콘 기판(580) 상부에 존재하는 자연 산화막(570)의 구성성분과 아래 반응식 1과 같이 반응하여 기체 상태의 실리콘산화물(SiO) 및 물(H2O)의 반응 생성물을 만들고, 이를 콘택 홀 영역 밖으로 방출시킴으로써, 실리콘 기판으로부터 자연 산화막(570)을 분해 제거하는 동작을 모식적으로 나타낸다. 아래 반응은 50℃ 이상부터는 자유에너지가 음수이기 때문에(예, -28,105[J/mole] @600℃), 산화막 세정이 자발적으로 일어나게 된다. Subsequently, in FIG. 7, hydrogen radicals H * formed in the plasma react with the constituents of the natural oxide film 570 on the silicon substrate 580 as shown in Scheme 1 below to form a gaseous silicon oxide (SiO) and water. The operation of decomposing and removing the native oxide film 570 from the silicon substrate is schematically illustrated by making a reaction product of (H 2 O) and releasing it out of the contact hole region. In the reaction below, since the free energy is negative (eg, -28,105 [J / mole] @ 600 ° C) from 50 ° C or higher, the oxide film cleaning occurs spontaneously.

[반응식 1][Reaction Scheme 1]

SiO2(s) + 2H* → SiO(g) + H2O(g)
SiO2 (s) + 2H * → SiO (g) + H2O (g)

아래 표 1은 본 발명의 일 실시 예의 건식 세정 공정에서, 수소 가스(H2) 만을 공정가스로 사용하였을 경우와 종래의 불화질소(NF3) 가스를 공정가스로 사용하였을 경우의 플라즈마 식각 특성을 비교한 표를 나타낸다. 본 발명의 일 실시 예의 경우, 수소만을 플라즈마 공정 가스로 사용하여 대기압 플라즈마를 발생시켜 세정을 실시한 결과이다Table 1 below shows plasma etching characteristics in the case of using only hydrogen gas (H 2 ) as the process gas and using conventional nitrogen fluoride (NF 3 ) gas as the process gas in the dry cleaning process of an embodiment of the present invention. The comparison table is shown. In an exemplary embodiment of the present invention, the cleaning is performed by generating atmospheric pressure plasma using only hydrogen as the plasma process gas.

항목Item 본 발명의 실시예(H2)Embodiment (H2) of the present invention 기존 발명의
비교예(NF3)Of the existing invention
Comparative Example (NF3) 참조Reference 산화막 식각 속도
(Å/min)Oxide etching rate
(Å / min) 40~5040 to 50 30~4030 to 40 질화막 식각 속도
(Å/min)Nitride Etch Rate
(Å / min) <1<1 3~73 to 7 실리콘 식각 속도
(Å/min)Silicon etch rate
(Å / min) <1<1 5~105 to 10 표면 거칠기
(RMS:nm)Surface roughness
(RMS: nm) 0.05~0.10.05 to 0.1 0.25~0.40.25-0.4 0.1050.105

비교예로서의 불화질소(NF3)를 공정가스로 사용하는 플라즈마 세정의 경우, 대기압보다 낮은 저압에서 진행된 결과이다.In the case of plasma cleaning using nitrogen fluoride (NF 3 ) as a process gas as a comparative example, the result is performed at a low pressure lower than atmospheric pressure.

표 1에 기재된 바와 같이, 본 발명의 일 실시 예에 따른 건식 세정을 수행하게 되면 식각율(Etch Rate)과 실리콘 기판 평탄도 등의 항목에서 종래의 불화질소를 사용하는 경우보다 크게 개선됨을 알 수 있다．특히 종래의 방법에서는 불소(F)를 포함하는 가스를 사용하기 때문에 질화막(510)과 실리콘 기판(580)의 식각이 필연적으로 발생되지만, 본 실시 예는 수소(H2) 가스만을 사용함으로 대부분의 공정 조건에서 질화막(510) 혹은 실리콘 기판(580)의 식각 현상이 발생되지 않는다. 이에 따라 실리콘 기판이 식각되지 않음으로써 기판의 표면 거칠기(Roughness)도 크게 개선됨을 알 수 있다. 특히, 본 실시 예는 반응 가스로 수소 가스만을 사용하고, 불활성 가스를 혼합하여 진행하기 때문에, 기존의 불화 질소를 사용하는 경우에 비하여 부산물이나 파티클(particle) 발생이 상대적으로 적다. 발명자에 의하면, 이러한 수소 가스 만을 공정 가스로 하는 건식 식각을 열반응에 의하여만 진행하려면, 900℃ 이상의 고온이 필요하다. 이러한 고온은 건식 세정을 수행하려는 기판에 형성된 물질층을 열화시킬 수 있으므로 바람직하지 못하다. 본 출원의 일 실시 예에 의한 방법은 대기압 플라즈마에 의하여, 상대적으로 저온에서 수소 라디칼을 다량 발생시킴으로써, 상기 고온 공정을 대체할 수 있는 장점이 있다. 몇몇 다른 실시 예에 있어서, 상술한 수소 라디칼을 이용하는 건식 세정 방법은 반도체 공정 중 기판 상에 형성된 폴리머층을 제거하는 공정에도 적용될 수 있다.As shown in Table 1, it can be seen that the dry cleaning according to an embodiment of the present invention is greatly improved compared to the case of using conventional nitrogen fluoride in terms of etching rate and silicon substrate flatness. In particular, in the conventional method, since the gas containing fluorine (F) is used, etching of the nitride film 510 and the silicon substrate 580 inevitably occurs, but the present embodiment uses only hydrogen (H 2 ) gas. In most process conditions, the etching of the nitride film 510 or the silicon substrate 580 does not occur. Accordingly, it can be seen that the surface roughness of the substrate is also greatly improved by not etching the silicon substrate. In particular, the present embodiment uses only hydrogen gas as a reaction gas and proceeds by mixing an inert gas, and thus, less by-products and particles are generated than in the case of using conventional nitrogen fluoride. According to the inventor, a high temperature of 900 ° C. or higher is required in order to proceed with dry etching using only hydrogen gas as a process gas only by thermal reaction. Such high temperatures are undesirable because they can degrade the material layer formed on the substrate to be subjected to dry cleaning. The method according to an embodiment of the present application has an advantage of replacing the high temperature process by generating a large amount of hydrogen radicals at a relatively low temperature by an atmospheric pressure plasma. In some other embodiments, the dry cleaning method using the hydrogen radicals described above may be applied to a process of removing a polymer layer formed on a substrate during a semiconductor process.

이어서, 도 8은 본 출원의 일 실시 예에 따르는 대기압 플라즈마에 의해 형성된 사일렌(SiH4) 계열 물질의 라디칼이 실리콘 기판 상부에 실리콘 에픽택셜 막(390)을 성장시키는 모습을 모식적으로 나타낸다. 상기 사일렌 계열 물질의 라디칼은 일 예로서, 실리콘(Si)과 수소(H)가 결합된 고 반응성 물질일 수 있다. 본 출원의 실시 예에 따라 에픽택셜 막을 성장시키는 경우, 대기압 플라즈마에 의해 상기 반응성 사일렌 계열 물질의 라디칼이 다량 발생하게 된다. 상기 발생하는 반응성 라디칼의 양은 종래의 저압 플라즈마에 의해 발생시킬 때보다 상대적으로 많다. 따라서, 에픽택셜 막의 성장 속도는 종래의 열 CVD(Thermal CVD) 법에 비해 상대적으로 커질 수 있다. 종래의 열 CVD 법에서는, 열에너지에 의해 사일렌(SiH4) 계열의 물질이 분해되고, 분해된 반응성 사일렌 계열의 물질이 증착 반응에 관여하기 때문이다. 따라서, 본 출원의 일 실시 예에 의한 에픽택셜 막 형성 방법이 종래의 열 CVD 법보다 성장 속도가 빠를 수 있다. 또한, 본 출원의 일 실시 예에 의한 에픽택셜 막 형성 방법은 반응성이 크므로, 종래의 열 CVD 법보다 낮은 온도에서 공정을 진행할 수 있는 장점이 있다.Subsequently, FIG. 8 schematically shows the growth of the silicon epitaxial layer 390 on the silicon substrate by the radicals of the silylene (SiH 4 ) -based material formed by the atmospheric pressure plasma according to the embodiment of the present application. The radical of the silylene-based material may be, for example, a highly reactive material in which silicon (Si) and hydrogen (H) are combined. When the epitaxial film is grown according to an embodiment of the present application, a large amount of radicals of the reactive xylene-based material are generated by atmospheric pressure plasma. The amount of reactive radicals generated is relatively higher than when generated by conventional low pressure plasmas. Therefore, the growth rate of the epitaxial film can be relatively large as compared with the conventional thermal CVD (Thermal CVD) method. This is because in the conventional thermal CVD method, a silylene (SiH 4 ) -based material is decomposed by thermal energy, and the decomposed reactive xylene-based material is involved in the deposition reaction. Therefore, the epitaxial film formation method according to an embodiment of the present application may be faster than the conventional thermal CVD method. In addition, since the epitaxial film forming method according to an embodiment of the present application is highly reactive, there is an advantage that the process can be performed at a lower temperature than the conventional thermal CVD method.

도 9는 본 발명의 일 실시 예에 따른 기판의 표면 처리 및 에피택셜 막 성장 방법을 개략적으로 설명하기 위한 순서이다. 먼저, 910 블록에서, 불활성 가스와 수소(H2)로 이루어지는 공정가스를 플라즈마 챔버부 내로 유입하여 대기압 플라즈마를 생성한다. 여기서, 불활성 가스는 일 예로서, 헬륨(He), 아르곤(Ar), 제논(Xe) 또는 질소(N2)를 포함할 수 있다. 상기 예시된 불활성 가스는 단독으로 사용되거나 또는 둘 이상 혼합하여 사용될 수 있다. 불활성 가스인 헬륨의 유량은 일 예로서, 약 1 내지 100 slm, 수소(H2) 가스의 유량은 일 예로서, 약 1 내지 100 sccm의 범위 일수 있다. 여기서 플라스마 챔버부(408)의 압력은 약 500 내지 900 Torr, 예를 들어, 760 Torr 정도가 될 수 있으며, 밸브를 통해 조절할 수 있다. FIG. 9 is a flowchart for schematically describing a method for treating a surface of a substrate and growing an epitaxial film according to an embodiment of the present disclosure. First, in block 910, a process gas consisting of an inert gas and hydrogen (H 2 ) is introduced into a plasma chamber to generate an atmospheric pressure plasma. Here, the inert gas may include, for example, helium (He), argon (Ar), xenon (Xe), or nitrogen (N 2 ). The inert gas exemplified above may be used alone or in combination of two or more. The flow rate of helium, which is an inert gas, is, for example, about 1 to 100 slm, and the flow rate of hydrogen (H 2) gas may be, for example, in a range of about 1 to 100 sccm. In this case, the pressure of the plasma chamber 408 may be about 500 to 900 Torr, for example, about 760 Torr, and may be adjusted through a valve.

일 실시 예에 있어서, 수소 가스를 유입시키기 전에 기판온도 안정화/균일화를 위해 일 예로서, 질소 및 아르곤 가스와 같은 불활성 가스를 흘리면서 760 Torr와 같은 고압을 유지하도록 할 수 있다. 일 실시 예에 있어서, 수소 및 불활성 가스를 포함하는 공정가스를 유입함에 있어서 두 개의 가스를 각각 별개의 공급 라인으로 독립적으로 제공하거나, 다르게는 미리 혼합한 혼합 가스로서 제공하거나, 또는 혼합기를 사용하여 상기 플라즈마 챔버로의 유입 전에 혼합하여 사용할 수 있다. 플라즈마 발생 장치에서 상기 대기압 플라즈마를 발생시키기 위한 제너레이터의 전력은 일 예로서, 약 1,000 W 내지 40,000 W의 범위일 수 있다. 또한, 상기 플라즈마 발생 장치에서 상기 대기압 플라즈마를 발생시키기 위한 상기 전력의 주파수는 일 예로서, 약 50MHz 내지 200MHz의 범위일 수 있다. 여기서, 상기 대기압 플라즈마가 생성되는 전극과 히터 위에 위치한 기판 간의 간격은 일 예로서, 약 0.1 mm ~ 10 mm의 범위에 있을 수 있다. 몇몇 실시 예들에 있어서, 발명자는 대기압 플라즈마를 발생시키는 전력의 주파수 또는 플라즈마 내에서의 전극과 기판 간의 간격이 상기 건식 세정에 중요한 영향을 미칠 수 있다고 판단한다. 상기 전력의 주파수가 상기 50 MHz 미만일 경우는, 발생된 플라즈마 내 이온의 에너지가 커져서, 세정 대상인 기판에 손상을 가할 수 있다고 판단한다. 또한, 발명자는 대기압 플라즈마 발생시, 반응을 촉진시키기 위해서 상술한 범위의 전극-웨이퍼 간의 간격을 유지하는 것을 발명하였다.In one embodiment, it is possible to maintain a high pressure such as 760 Torr while flowing an inert gas, such as nitrogen and argon gas, for example to stabilize the substrate temperature before the hydrogen gas is introduced. In one embodiment, in introducing a process gas comprising hydrogen and an inert gas, the two gases are each independently provided as separate supply lines, alternatively as a premixed mixed gas, or using a mixer. It may be used after mixing before entering the plasma chamber. The power of the generator for generating the atmospheric pressure plasma in the plasma generating apparatus may be in the range of about 1,000 W to 40,000 W, for example. In addition, the frequency of the power for generating the atmospheric pressure plasma in the plasma generating apparatus may be in the range of about 50MHz to 200MHz. Here, an interval between the electrode on which the atmospheric plasma is generated and the substrate positioned on the heater may be in the range of about 0.1 mm to 10 mm. In some embodiments, the inventors believe that the frequency of power generating the atmospheric plasma or the spacing between the electrode and the substrate in the plasma can have a significant effect on the dry cleaning. If the frequency of the electric power is less than the 50 MHz, it is determined that the energy of generated ions in the plasma increases, which may damage the substrate to be cleaned. In addition, the inventor has invented to maintain the gap between the electrode and the wafer in the above-mentioned range in order to promote the reaction when the atmospheric plasma is generated.

920 블록에서, 생성된 플라즈마에 의해 활성화된 수소 라디칼(Radical)을 이용하여 소정 시간 동안 건식 에칭을 진행하여 상기 기판의 표면을 세정한다. 상기 세정을 진행하는 과정에서, 상기 기판의 온도는 25℃ 내지 800℃ 의 범위를 유지할 수 있다. 이어서, 플라즈마 전력을 오프시키고, 반응가스의 상기 플라즈마 챔버로의 유입을 정지시킬 수 있다. 이때, 생성 가스를 챔버 내에서 제거하기 위한 공정을 저 진공 단계를 수행할 수 있다. 본 건식 세정 방법은, 반도체, FPD 또는 LCD 공정 중 불화 탄소(F-C) 계열의 식각 가스를 사용하여 산화막 건식 식각 후 기판 표면에 발생된 산화막이나 불순물 및 폴리머를 제거하는 데 적용될 수 있다. 또한, 상기 산화막을 보다 효과적으로 제거하기 위해 상기 산화막 제거 전에 일 예로서, 헬륨(He), 수소(H2), 실란(SiH4), 디실란(Si2H6) 및 트리실란(Si3H8) 각각 또는 이 중 둘 이상의 혼합 가스로 미리 반응기 내부를 컨디셔닝(Conditioning) 또는 시즈닝(Seasoning) 할 수 있다. In block 920, the surface of the substrate is cleaned by performing dry etching for a predetermined time using hydrogen radicals activated by the generated plasma. In the process of performing the cleaning, the temperature of the substrate may be maintained in the range of 25 ℃ to 800 ℃. Subsequently, plasma power may be turned off and the inflow of the reaction gas into the plasma chamber may be stopped. At this time, a process for removing the product gas in the chamber may be performed a low vacuum step. The dry cleaning method may be applied to remove oxide film, impurities and polymer generated on the substrate surface after oxide dry etching using a fluorocarbon (FC) -based etching gas during a semiconductor, FPD or LCD process. Also, in order to remove the oxide film more effectively, helium (He), hydrogen (H 2 ), silane (SiH 4 ), disilane (Si 2 H 6 ), and trisilane (Si 3 H) may be removed before the oxide film is removed. 8 ) Conditioning or seasoning of the inside of the reactor may be performed in advance with each or two or more of these mixed gases.

930 블록에서, 상기 플라즈마 챔버부에 수소, 비활성 가스 및 사일렌계 물질을 포함하는 공정가스를 유입하여 대기압 플라즈마를 생성한다. 상기 플라즈마 발생장치에 불활성 가스와 수소(H2) 및 사일렌(SiH4) 계열의 물질을 포함하는 공정가스를 유입하여 대기압 플라즈마를 생성한다. 여기서, 상기 사일렌계 물질은 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 그리고 네오펜탄실란(Neo Pentane Silane, NPS) 중 적어도 하나가 될 수 있다. 적어도 하나 즉, 각각을 사용하거나, 이들을 단독 또는 둘 이상 혼합하여 사용할 수 있다. 또한, 공정 가스를 유입시키기 전에 기판 온도의 안정화/균일화를 위해, 아르곤, 질소 또는 헬륨과 같은 불활성 가스를 흘리면서 약 760 Torr의 상압으로 고압을 유지하도록 할 수 있다. 또한, 수소 및 사일렌계 물질을 포함하는 공정가스를 유입시킨 후에 압력을 공정 압력으로 조절할 수 있다. 불활성 가스인 헬륨의 유량은 일 예로서, 약 1 내지 100 slm, 수소(H2) 가스의 유량은 일 예로서, 약 1 내지 100 sccm, 사일렌(SiH4) 가스의 유량은 일 예로서, 약 1 내지 100 sccm 의 범위 일수 있다. 여기서 플라스마 챔버부(408)의 압력은 약 500 내지 900 Torr, 예를 들어, 760 Torr 정도가 될 수 있으며, 밸브를 통해 조절할 수 있다. 또한, 하부 히터는(406)는 웨이퍼 온도를 일정 온도로 유지시키기 위한 히터를 포함하는 형태로 구현될 수 있다. 이 경우 상기 기판의 온도는 약 0℃ 내지 800 ℃, 예를 들어, 500 ℃가 될 수 있다. 상기 플라즈마 발생 장치에서 상기 플라즈마를 발생시키기 위해 전력을 인가하는 제너레이터는 일 예로서, 약 1,000 W 내지 40,000 W의 전력을 제공할 수 있다. 또한, 상기 플라즈마 발생 장치에서 상기 플라즈마를 발생시키기 위한 전력의 주파수는 일 예로서, 약 50MHz 내지 200MHz의 범위를 발생시킬 수 있다. 여기서 플라즈마가 생성되는 상부 다공성 전극과 히터 위에 위치한 웨이퍼 간의 간격은 일 예로서, 약 0.1mm 내지 10mm의 범위에 있을 수 있다. 또한, 실리콘 기판 온도를 유지시키기 위해, 전기 저항형 히터에 의한 컨벡션 방법이나 혹은 적외선 램프를 통한 전도 방법이 사용될 수 있다. In block 930, a process gas including hydrogen, an inert gas, and a silylene-based material is introduced into the plasma chamber to generate an atmospheric pressure plasma. An atmospheric pressure plasma is generated by introducing a process gas including an inert gas, hydrogen (H 2), and a silylene (SiH 4) -based material into the plasma generator. Here, the silylene-based material may be at least one of silane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), and neo-pentane silane (NPS). At least one, that is, each may be used, or these may be used alone or in combination of two or more. In addition, it is possible to maintain a high pressure at an atmospheric pressure of about 760 Torr while flowing an inert gas such as argon, nitrogen or helium for stabilizing / homogenizing the substrate temperature before introducing the process gas. In addition, the pressure may be adjusted to the process pressure after introducing a process gas including hydrogen and xylene-based material. The flow rate of helium, which is an inert gas, is, for example, about 1 to 100 slm, the flow rate of hydrogen (H2) gas is, for example, about 1 to 100 sccm, and the flow rate of xylene (SiH 4 ) gas is, for example, about It may range from 1 to 100 sccm. In this case, the pressure of the plasma chamber 408 may be about 500 to 900 Torr, for example, about 760 Torr, and may be adjusted through a valve. In addition, the lower heater 406 may be implemented in a form including a heater for maintaining a wafer temperature at a constant temperature. In this case, the temperature of the substrate may be about 0 ℃ to 800 ℃, for example, 500 ℃. The generator that applies power to generate the plasma in the plasma generator may provide, for example, about 1,000 W to 40,000 W of power. In addition, the frequency of the power for generating the plasma in the plasma generating apparatus may generate a range of about 50MHz to 200MHz, for example. The spacing between the upper porous electrode where the plasma is generated and the wafer positioned on the heater may be, for example, in a range of about 0.1 mm to 10 mm. In addition, in order to maintain the silicon substrate temperature, a convection method by an electric resistance heater or a conduction method through an infrared lamp may be used.

940 블록에서, 생성된 플라즈마에 의해 활성화된 라디칼을 이용하여 표면이 세정된 상기 기판 상에 박막을 성장시킨다. 상기 박막은 일 예로서, 에피택셜 실리콘, 폴리 실리콘, 실리콘 게르마늄 또는 에피 실리콘 게르마늄 일 수 있다. 상기 박막을 성장시키는 동안, 상기 기판의 온도를 0℃ 내지 800℃ 범위로 유지시킬 수 있다.At block 940, a thin film is grown on the surface cleaned substrate using radicals activated by the generated plasma. The thin film may be, for example, epitaxial silicon, polysilicon, silicon germanium, or epi silicon germanium. During the growth of the thin film, the temperature of the substrate may be maintained in the range of 0 ° C to 800 ° C.

몇몇 실시 예들에 의하면, 910 블록 및 920 블록의 공정 만을 진행하여, 기판 표면의 건식 세정 공정을 진행할 수 있다. 다른 몇몇 실시 예들에 의하면, 930 블록 및 940 블록의 공정 만을 진행하여 박막 형성 공정을 기판 상에 진행할 수 있다. 다른 몇몇 실시 예들에 의하면, 910 블록 내지 940 블록의 공정을 동일한 플라즈마 챔버 내에서 순차적으로 진행할 수 있다. 다른 몇몇 실시 예들에 의하면, 910 블록 및 920 블록의 기판 건식 세정 공정을 일 챔버 내에서 진행하고, 930 블록 및 940 블록의 박막 형성 공정을 다른 챔버 내에서 상기 건식 세정 공정이 수행된 상기 기판 상에서 진행할 수 있다.According to some embodiments, only the processes of 910 and 920 blocks may be performed to perform a dry cleaning process of the substrate surface. According to some other embodiments, the thin film forming process may be performed on the substrate by only performing the processes of 930 and 940 blocks. According to some other embodiments, the processes of blocks 910 to 940 may be sequentially performed in the same plasma chamber. According to some embodiments, the substrate dry cleaning process of blocks 910 and 920 may be performed in one chamber, and the thin film formation process of blocks 930 and 940 may be performed on the substrate on which the dry cleaning process is performed in another chamber. Can be.

몇몇 실시 예들에 의하면, 930 블록에서, 상기 플라즈마 발생 장치에 수소, 비활성 가스 및 사일렌계 물질을 포함하는 공정가스에 암모니아(NH3) 가스를 추가로 유입시켜 플라즈마를 생성한다. 이를 통해, 940 블록에서, 반도체 표면이 세정된 기판 상에 실리콘 질화막을 형성할 수 있다.According to some embodiments, in block 930, plasma is generated by additionally introducing ammonia (NH 3 ) gas into a process gas including hydrogen, an inert gas, and a silylene-based material. As a result, in block 940, a silicon nitride film may be formed on the substrate on which the semiconductor surface is cleaned.

또다른 몇몇 실시 예들에 의하면, 930 블록에서, 상기 플라즈마 발생 장치에 수소, 비활성 가스 및 사일렌계 물질을 포함하는 공정가스에 산소(O2) 가스를 추가로 유입시켜 플라즈마를 생성한다. 이를 통해, 740 블록에서, 반도체 표면이 세정된 기판 상에 실리콘 산화막을 형성할 수 있다.According to some other embodiments, in block 930, the plasma is further generated by introducing oxygen (O 2 ) gas into a process gas including hydrogen, an inert gas, and a silylene-based material. As a result, in block 740, a silicon oxide layer may be formed on the substrate on which the semiconductor surface is cleaned.

몇몇 실시 예들에 의하면, 수소(H2) 가스와 소정의 불활성 가스의 혼합 가스의 플라즈마를 사용하여 원하지 않는 실리콘 산화막을 제거시키기 위한 제1 챔버부를 별도의 시스템 장치로 구현할 수 있다. 이후에, 다른 방식의 에피택셜 장치(예, CVD)로 에피택셜 막 성장, 폴리 실리콘 증착 혹은 메탈 증착용 제2 챔버부를 제조한다. 그리고, 상기 제1 챔버부와 상기 제2 챔버부를 하나의 시스템 장치 내에 클러스터로 구성하여, 산화막 제거 기능과 에피택셜 막 성장, 폴리 실리콘 혹은 메탈층을 증착하는 기능을 동시에 시행할 수 있도록 구현할 수도 있다. According to some embodiments, the first chamber may be implemented as a separate system device for removing the unwanted silicon oxide layer using a plasma of a mixed gas of hydrogen (H 2 ) gas and a predetermined inert gas. Thereafter, a second chamber portion for epitaxial film growth, polysilicon deposition, or metal deposition is prepared by another epitaxial device (eg, CVD). In addition, the first chamber portion and the second chamber portion may be configured as a cluster in one system device so that the oxide film removing function, the epitaxial film growth, and the deposition of the polysilicon or metal layer may be simultaneously performed. .

도 10a 내지 도 10c는 본 발명의 일실시 예에 따른 반도체 소자의 표면 처리 효과를 보기 위해 상기 방법으로 표면 처리와 에피택셜 막을 성장시킨 다음 SIMS로 분석하여 웨이퍼 기판과 성장한 막 속에 함유된 산소 농도의 데이터를 보여주는 도면이다. 10A to 10C are graphs illustrating the concentration of oxygen contained in a wafer substrate and a grown film by growing the surface treatment and epitaxial film by SIMS and then analyzing the surface treatment and epitaxial film by the above-described method to see the surface treatment effect of the semiconductor device according to the embodiment of the present invention. The figure shows the data.

도 10a에 따르면, 약 20초간 수소가스를 이용하는 대기압 플라즈마 건식 세정 후에, 사일렌(SiH4) 가스를 이용한 20초간 에피택셜 막 성장을 한 후, SIMS 분석 결과를 도시한다. 이 결과에 따르면, 웨이퍼 기판(A1)과 성장한 에피택셜막(B2) 사이에 산화막(C)이 잔존하고 있어, 세정 과정에서 충분히 제거되지 않음을 알 수 있다.According to FIG. 10A, after the atmospheric pressure plasma dry cleaning using hydrogen gas for about 20 seconds, after epitaxial film growth for 20 seconds using a Siylene (SiH 4 ) gas, SIMS analysis results are shown. According to this result, it can be seen that the oxide film C remains between the wafer substrate A1 and the grown epitaxial film B2 and is not sufficiently removed in the cleaning process.

도 10b에 따르면, 약 90초간 수소가스를 이용하는 대기압 플라즈마 건식 세정 후에, 사일렌(SiH4) 가스를 이용한 140초간 에피택셜 막 성장을 한 후, SIMS 분석 결과를 도시한다. 이 결과에 따르면 웨이퍼 기판(A2)과 성장한 에피택셜막(B2) 사이에 산화막이 거의 않음을 알 수 있다.According to FIG. 10B, after the atmospheric pressure plasma dry cleaning using hydrogen gas for about 90 seconds, epitaxial film growth for 140 seconds using the Siylene (SiH 4 ) gas, and the results of SIMS analysis are shown. According to this result, it can be seen that there is almost no oxide film between the wafer substrate A2 and the grown epitaxial film B2.

도 10c에 따르면, 약 150초간 수소가스를 이용하는 대기압 플라즈마 건식 세정 후에, 사일렌(SiH4) 가스를 이용한 160초간 에피택셜 막 성장을 한 후, SIMS 분석 결과를 도시한다. 이 결과에 따르면 웨이퍼 기판(A3)과 성장한 에피택셜 막(B3) 사이에 산화막이 완전히 제거되었음을 알 수 있다. 이에 따라 폴리머 막 및 원하지 않는 산화막 구성 물질을 분해하여 세정할 수 있다.According to FIG. 10C, after an atmospheric pressure plasma dry cleaning using hydrogen gas for about 150 seconds, epitaxial film growth for 160 seconds using a silica (SiH 4 ) gas is shown, and the results of SIMS analysis are shown. This result shows that the oxide film is completely removed between the wafer substrate A3 and the grown epitaxial film B3. This may decompose and clean the polymer film and unwanted oxide film constituents.

도 11은 본 발명의 일 실시 예에 따르는 표면 처리와 에피택셜 막 형성 방법에 따라 에피택셜막을 성장시킨 결과를 종래의 결과와 비교 도시하는 그래프이다. 구체적으로, 본 출원의 일 실시에 따르는 표면 처리와 에피택셜 막 형성 방법에 의해 형성된 막의 두께를 측정하여, 이를 성장속도로 환산한 데이터(1100)를 구한다. 그리고, 기존의 열 화학증착(Thermal CVD) 방식의 장치에서 형성된 막의 두께에 대한 환산 데이터(1101, 1102, 1103)들을 도시하고 있다. 도 11의 본 특허 장치 실험 결과(500)는 각각 420℃, 470℃, 520℃, 및 570℃의 기판 온도, 760 Torr의 공정 압력, 6kW의 플라즈마 전력, 전극 간격 약 0.8 mm의 조건에서 90초간 에피택셜 막 성장을 시킨 데이터이다. FIG. 11 is a graph illustrating a result of growing an epitaxial film according to a surface treatment and an epitaxial film forming method according to an embodiment of the present invention compared with a conventional result. Specifically, by measuring the thickness of the film formed by the surface treatment and epitaxial film forming method according to an embodiment of the present application, the data 1100 converted into the growth rate is obtained. In addition, conversion data 1101, 1102, and 1103 for the thickness of a film formed in a conventional thermal CVD apparatus are shown. Experimental results of the present patent device 500 shown in FIG. The epitaxial film is grown.

도 11에 도시된 바와 같이, 기존의 열 화학증착(Thermal CVD) 방식의 장치에서 구한 데이터(1101, 1102, 1103)들은 기판 온도 증감에 따라 성장 속도가 상대적으로 크게 변화하는 경향을 관찰할 수 있다. 이에 비해, 본 출원의 일 실시 예에 따르는 에피텍셜 막 형성 방법은 기판 온도 변화에 따라 성장 속도 변화가 상대적으로 크지 않음을 관찰할 수 있다. As shown in FIG. 11, data 1101, 1102, and 1103 obtained from a conventional thermal CVD apparatus may observe a relatively large change in growth rate according to substrate temperature increase and decrease. . In contrast, the epitaxial film forming method according to the exemplary embodiment of the present application may observe that the growth rate change is relatively large according to the substrate temperature change.

또한, 본 특허의 형성 방법에 의한 성장속도가 기판 온도 600 ℃ 내외에서 종래의 증착방식보다 최대 100배 이상 높음을 알 수 있으며, 또한 성장 온도도 기존의 열 화학증착(Thermal CVD) 방식의 장치에서는 증착이 힘든 것으로 알려진 400℃ 근방의 낮은 온도에서도 가능함을 알 수 있다.In addition, it can be seen that the growth rate by the formation method of the present patent is up to 100 times higher than the conventional deposition method in the substrate temperature of about 600 ℃, and also the growth temperature in the conventional thermal CVD method It can be seen that even at low temperatures near 400 ° C., which are known to be difficult to deposit.

도 12은 본 발명의 일 실시 예에 따라 표면 처리를 실시하고, 에피택셜 막 형성법에 의하여 성장시킨 에피택셜 막을 단면 투과 전자 현미경(X-TEM)으로 분석한 사진을 보여주는 도면이다. 도 12의 결과를 얻은 본 특허 장치 실험 조건은 470℃, 520 ℃ 및 570℃의 기판 온도, 760 Torr의 공정 압력, 6kW의 플라즈마 전력, 전극 간격 0.8 mm의 조건에서 90초간 에피택셜 막 성장을 시킨 데이터이다. FIG. 12 is a view showing a photograph obtained by analyzing a epitaxial film grown by an epitaxial film formation method according to an embodiment of the present invention with a cross-sectional transmission electron microscope (X-TEM). The experimental conditions of the patented device obtained with the results of FIG. 12 are 90 seconds of epitaxial film growth under conditions of substrate temperature of 470 ° C, 520 ° C and 570 ° C, process pressure of 760 Torr, plasma power of 6 kW, and electrode spacing of 0.8 mm. Data.

도 12를 참조하면, 본 발명의 일 실시 예에 따라 성장시킨 에픽택셜 막의 경우, 상기 에픽택셜 막 내부 뿐만 아니라 기판(A4, A5, A6)과 에피택셜 막(B4, B5, B6)의 경계면에서도 결점이 없이 완벽한 에피택셜 막(B4, B5, B6)이 각각 형성되었음을 알 수 있다. Referring to FIG. 12, in the case of an epitaxial film grown according to an embodiment of the present invention, not only inside the epitaxial film but also at the interface between the substrates A4, A5, A6 and the epitaxial films B4, B5, and B6. It can be seen that perfect epitaxial films B4, B5, and B6 were formed without defects, respectively.

상술한 바와 같이 본 발명의 일 실시 예가 적용되는 응용 분야로서, 반도체 공정의 콘택홀 절연막 식각 후 노출되는 실리콘 표면에 형성되는 자연 산화막, 화학적 산화막 및 식각 시 발생하는 실리콘표면 손상부위를 제거하여 콘택홀 저항 증가 및 콘택 부위 누전을 방지할 수 있다. 또한, 다른 응용 분야로서, 반도체 공정의 메탈 콘택홀 식각할 때 콘택홀 측벽과 하부메탈 경계부위에 존재하는 폴리머등 유기오염물을 제거하여 메탈 콘택 저항을 작게 할 수 있다. 또한, 에피택셜(Epitaxial) 실리콘 성장 공정에서 실리콘 표면의 자연 산화막 또는 화학적 산화막을 제거하여 양질의 에피택셜 실리콘을 성장시킬 수 있다.
As described above, as an application field to which an embodiment of the present invention is applied, a contact hole is removed by removing a natural oxide film, a chemical oxide film, and a silicon surface damaged portion that are formed on an exposed silicon surface after etching a contact hole insulating film in a semiconductor process. Increasing resistance and short-circuit contact can be prevented. In addition, as another application field, the metal contact resistance may be reduced by removing organic contaminants such as polymers present at the contact hole sidewalls and the lower metal boundary when the metal contact hole is etched in the semiconductor process. In addition, it is possible to grow high quality epitaxial silicon by removing a natural oxide film or a chemical oxide film on the silicon surface in an epitaxial silicon growth process.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시들은, 예를 들어 LCD 제조 공정 중 저온 폴리 실리콘막 증착 공정, 버퍼 실리콘 질화막 공정에 적용 등에 적용가능하므로, 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.Although the above has been illustrated and described with respect to preferred embodiments of the present invention, the present invention is not limited to the above-described specific embodiments, it is usually in the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and the modifications can be applied to, for example, low-temperature polysilicon film deposition processes and buffer silicon nitride film processes in LCD manufacturing processes. It should not be understood individually from ideas or prospects.

1: 불산 액, 2: 가열 챔버, 3: 기판, 4: 기판 적재부, 5: 불산 용액 저장 탱크, 6: 불산 용액, 7,8: 유입관,
9: 유입부, 10: 플라즈마 발생부, 11: 제2 가스 유입구, 12: 실리콘 기판, 13: 배출구, 14: 반응기,
50: RF 히터, 51: 웨이퍼, 52: 서셉터, 53: 복사 히터, 54: 램프 히터,
400: 표면 처리 및 에피택셜막 성장 장치, 401: 상부 전극 냉각부, 402: 상부 다공성 전극, 403: 스토퍼, 404: 제너레이터, 405: 반응 생성 가스 배출부, 406: 하부전극, 407: 기판, 408: 플라즈마 챔버부, 409: 스토퍼, 410: 공정가스 유입부,
501: 소자 분리 산화막, 510: 게이트 스페이서, 520: 층간 절연층, 530: 리세스 게이트 폴리 실리콘층, 540: 게이트 산화막, 550: 게이트 텅스텐 실리사이드층, 560: 질화 하드 마스크층, 570: 자연 산화막, 580: 기판, 590: 에픽택셜 막,
1100: 본 출원의 일 실시 예에 의한 방법으로 제조한 박막, 1101, 1102, 1103: 종래의 열 화학증착법에 의한 방법으로 제조한 박막.1: hydrofluoric acid solution, 2: heating chamber, 3: substrate, 4: substrate loading portion, 5: hydrofluoric acid solution storage tank, 6: hydrofluoric acid solution, 7,8: inlet tube,
9: inlet, 10: plasma generator, 11: second gas inlet, 12: silicon substrate, 13: outlet, 14: reactor,
50: RF heater, 51: wafer, 52: susceptor, 53: radiant heater, 54: lamp heater,
400: surface treatment and epitaxial film growth apparatus, 401: upper electrode cooling unit, 402: upper porous electrode, 403: stopper, 404: generator, 405: reaction product gas discharge unit, 406: lower electrode, 407: substrate, 408 : Plasma chamber part, 409: stopper, 410: process gas inlet part,
501: device isolation oxide, 510: gate spacer, 520: interlayer insulating layer, 530: recess gate polysilicon layer, 540: gate oxide film, 550: gate tungsten silicide layer, 560: nitride hard mask layer, 570: natural oxide film, 580: substrate, 590: epitaxial film,
1100: Thin film manufactured by the method according to an embodiment of the present application, 1101, 1102, 1103: Thin film manufactured by the method by the conventional thermal chemical vapor deposition method.

Claims (25)

삭제delete 삭제delete (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
상기 불활성 가스의 유량은 1 slm 내지 100 slm 이며, 상기 수소 가스의 유량은 1 sccm 내지 100 sccm 인 반도체 소자의 표면 처리 방법.(a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
The flow rate of the inert gas is 1 slm to 100 slm, the flow rate of the hydrogen gas is 1 sccm to 100 sccm surface treatment method of a semiconductor device. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
(b) 과정은 500 Torr 내지 900 Torr의 공정 압력에서 진행되는
반도체 소자의 표면 처리 방법.(a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
(b) the process is carried out at a process pressure of 500 Torr to 900 Torr
Surface treatment method of a semiconductor device. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
상기 대기압 플라즈마를 발생시키기 위한 전력은 1,000 W 내지 40,000 W의 범위인 반도체 소자의 표면 처리 방법.(a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
The power for generating the atmospheric pressure plasma surface treatment method of a semiconductor device in the range of 1,000 W to 40,000 W. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
상기 건식 세정하는 과정에서, 상기 기판의 온도는 25℃ 내지 800℃의 범위인 반도체 소자의 표면 처리 방법.(a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
In the dry cleaning process, the temperature of the substrate is in the range of 25 ° C to 800 ° C surface treatment method. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
상기 대기압 플라즈마를 발생시키기 위한 전력의 주파수는 50 MHz 내지 200 MHz의 범위인 반도체 소자의 표면 처리 방법. (a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
And a frequency of electric power for generating the atmospheric pressure plasma is in the range of 50 MHz to 200 MHz. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
(a) 과정은,
하부 전극 및 상부 다공성 전극을 구비하는 상기 플라즈마 챔버부를 제공하는 과정;
상기 하부 전극 상에 상기 기판을 배치시키는 과정을 포함하되,
상기 상부 다공성 전극과 상기 기판 사이의 간격은 0.1 mm 내지 10 mm의 범위인 반도체 소자의 표면 처리 방법. (a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
(a) process,
Providing the plasma chamber portion having a lower electrode and an upper porous electrode;
Disposing the substrate on the lower electrode;
And a gap between the upper porous electrode and the substrate is in the range of 0.1 mm to 10 mm. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
(a) 과정은,
상기 수소 가스 및 상기 불활성 가스를 각각 별개의 공급 라인으로 상기 플라즈마 챔버부에 공급하거나, 상기 수소 가스 및 상기 불활성 가스를 미리 혼합하여 혼합 가스의 형태로서 상기 플라즈마 챔버부에 공급하는 반도체 소자의 표면 처리 방법.(a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
(a) process,
Surface treatment of a semiconductor element for supplying the hydrogen gas and the inert gas to the plasma chamber portion in separate supply lines, or mixing the hydrogen gas and the inert gas in advance and supplying the hydrogen gas and the inert gas in the form of a mixed gas. Way. (a) 수소 가스 및 불활성 가스로 이루어지는 공정 가스를 플라즈마 챔버부에 공급하여 대기압 플라즈마를 발생시키는 과정; 및
(b) 상기 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정을 포함하되,
상기 불활성 가스는 수소(H2), 아르곤(Ar), 제논(Xe) 및 질소(N2)로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는 반도체 소자의 표면 처리 방법.(a) supplying a process gas composed of hydrogen gas and an inert gas to the plasma chamber to generate an atmospheric plasma; And
(b) dry cleaning the substrate using hydrogen radicals activated by the atmospheric plasma,
And the inert gas comprises at least one selected from the group consisting of hydrogen (H 2 ), argon (Ar), xenon (Xe), and nitrogen (N 2 ). (a) 제1 플라즈마 발생 장치에 수소 및 불활성 가스로 이루어지는 공정 가스를 이용하여 제1 대기압 플라즈마를 발생시키는 과정;
(b) 상기 제1 대기압 플라즈마에 의해 활성화된 수소 라디칼을 이용하여 기판을 건식 세정하는 과정;
(c) 제2 플라즈마 발생 장치에 수소, 불활성 가스 및 사일렌 계 물질을 포함하는 공정 가스를 이용하여 제2 대기압 플라즈마를 발생시키는 과정; 및
(d) 상기 제2 대기압 플라즈마에 의해 활성화된 사일렌 라디칼을 이용하여 상기 건식 세정된 기판 상에 박막을 형성하는 과정을 포함하는
반도체 소자의 박막 형성 방법. (a) generating a first atmospheric pressure plasma using a process gas consisting of hydrogen and an inert gas in the first plasma generating apparatus;
(b) dry cleaning the substrate using the hydrogen radicals activated by the first atmospheric pressure plasma;
(c) generating a second atmospheric pressure plasma using a process gas including hydrogen, an inert gas, and a xylene-based material in the second plasma generator; And
(d) forming a thin film on the dry cleaned substrate using the xylene radicals activated by the second atmospheric pressure plasma;
Thin film formation method of a semiconductor device. 제11 항에 있어서,
상기 제1 플라즈마 발생 장치와 상기 제2 플라즈마 발생 장치는 동일 장치이며, (a) 공정 내지 (d) 공정은 순차적으로 진행되는 반도체 소자의 박막 형성 방법.12. The method of claim 11,
The first plasma generating device and the second plasma generating device are the same device, and the steps (a) to (d) are sequentially performed. 제11 항에 있어서,
상기 박막은 에피택셜 실리콘, 폴리 실리콘, 실리콘 게르마늄, 및 에피 실리콘 게르마늄으로 이루어진 그룹에서 선택되는 어느 하나의 전도성 물질인
반도체 소자의 박막 형성 방법.12. The method of claim 11,
The thin film is any one conductive material selected from the group consisting of epitaxial silicon, polysilicon, silicon germanium, and epi silicon germanium.
Thin film formation method of a semiconductor device. 제11 항에 있어서,
(c) 과정에서,
상기 제2 플라즈마 발생 장치에 제공되는 상기 불활성 가스의 유량은 1 slm 내지 100 slm 이며, 상기 수소 가스의 유량은 1 sccm 내지 100 sccm 이며, 상기 사일렌 계열 물질의 유량은 1 sccm 내지 100 sccm 범위인 반도체 소자의 박막 형성 방법. 12. The method of claim 11,
(c) in the process,
The flow rate of the inert gas provided to the second plasma generating device is 1 slm to 100 slm, the flow rate of the hydrogen gas is 1 sccm to 100 sccm, the flow rate of the xylene-based material is in the range of 1 sccm to 100 sccm Thin film formation method of a semiconductor device. 제11 항에 있어서,
상기 제1 및 제2 대기압 플라즈마를 발생시키기 위한 전력은 1,000 W 내지 40,000 W의 범위인 반도체 소자의 박막 형성 방법.12. The method of claim 11,
The power for generating the first and second atmospheric pressure plasma is a method of forming a thin film of a semiconductor device in the range of 1,000W to 40,000W. 제11 항에 있어서,
(b) 및 (d) 과정은 500 Torr 내지 900 Torr의 공정 압력에서 진행되는
반도체 소자의 박막 형성 방법.12. The method of claim 11,
Processes (b) and (d) are carried out at a process pressure of 500 Torr to 900 Torr.
Thin film formation method of a semiconductor device. 제11 항에 있어서,
(d) 과정에서, 상기 기판의 온도를 0℃ 내지 800℃ 범위로 유지시키는
반도체 소자의 박막 형성 방법. 12. The method of claim 11,
In the process of (d), maintaining the temperature of the substrate in the range of 0 ℃ to 800 ℃
Thin film formation method of a semiconductor device. 제11 항에 있어서,
상기 제1 및 제2 대기압 플라즈마를 발생시키기 위한 전력의 주파수는 50 MHz 내지 200 MHz의 범위인 반도체 소자의 박막 형성 방법. 12. The method of claim 11,
And a frequency of power for generating the first and second atmospheric pressure plasmas is in a range of 50 MHz to 200 MHz. 제11 항에 있어서,
(c) 과정은,
하부 전극 및 상부 다공성 전극을 구비하는 플라즈마 발생 장치를 제공하는 과정;
상기 하부 전극 상에 상기 기판을 배치시키는 과정을 포함하되,
상기 상부 다공성 전극과 상기 기판 사이의 간격은 0.1 mm 내지 10 mm의 범위인 반도체 소자의 박막 형성 방법.12. The method of claim 11,
(c) process,
Providing a plasma generating device having a lower electrode and an upper porous electrode;
Disposing the substrate on the lower electrode;
The gap between the upper porous electrode and the substrate is a method for forming a thin film of a semiconductor device ranges from 0.1 mm to 10 mm. 제11 항에 있어서,
(c) 과정은
암모니아(NH3), 산소(O2) 및 이산화탄소(CO2)로 이루어진 그룹에서 선택되는 적어도 하나의 가스를 추가로 유입시키는 과정을 포함하며,
(d) 과정은 상기 제2 대기압 플라즈마에 의해 상기 적어도 하나의 가스로부터 발생되는 라디칼에 의해 상기 기판 상에 실리콘 질화막 또는 실리콘 산화막을 형성하는 반도체 소자의 박막 형성 방법.12. The method of claim 11,
(c) process
And further introducing at least one gas selected from the group consisting of ammonia (NH 3 ), oxygen (O 2 ), and carbon dioxide (CO 2 ),
(D) the method of forming a thin film of a semiconductor device to form a silicon nitride film or a silicon oxide film on the substrate by the radicals generated from the at least one gas by the second atmospheric pressure plasma. 제11 항에 있어서,
(c) 과정은,
상기 수소 가스, 상기 불활성 가스 및 상기 사일렌 계 물질을 포함하는 공정 가스를 각각 별개의 공급 라인으로 상기 플라즈마 발생 장치에 공급하거나, 상기 수소 가스, 상기 불활성 가스 및 상기 사일렌 계 물질을 포함하는 공정 가스를 미리 혼합하여 혼합 가스의 형태로서 상기 제2 플라즈마 발생 장치에 공급하는 반도체 소자의 박막 형성 방법.12. The method of claim 11,
(c) process,
A process gas including the hydrogen gas, the inert gas and the xylene-based material is supplied to the plasma generator in a separate supply line, or the process gas includes the hydrogen gas, the inert gas and the xylene-based material. A method of forming a thin film of a semiconductor device in which a gas is mixed in advance and supplied to the second plasma generating device in the form of a mixed gas. 반도체 장치에 있어서,
건식 세정 및 에픽택셜 박막 성장 공정을 위해 구성되는 플라즈마 챔버부; 및
상기 플라즈마 챔버부로 수소, 암모니아, 산소, 이산화탄소 및 사일렌 계 가스로 이루어지는 그룹에서 선택되는 적어도 하나의 공정 가스를 공급하는 가스 유입구를 포함하되,
상기 플라즈마 챔버부는
상부 다공성 전극;
상기 상부 다공성 전극과 대향하도록 위치하고 기판이 배치되는 하부 전극; 및
상기 다공성 전극 및 상기 하부전극에 전력을 인가하는 제너레이터를 포함하고,
상기 상부 다공성 전극은 상기 가스 유입구로 공급되는 상기 공정 가스를 상기 상부 다공성 전극을 통과시켜 상기 플라즈마 챔버부로 공급하며,
상기 플라즈마 챔버부는 상기 적어도 하나의 공정 가스를 이용하여 대기압 플라즈마를 발생시키는
반도체 장치.In the semiconductor device,
A plasma chamber portion configured for dry cleaning and epitaxial thin film growth processes; And
It includes a gas inlet for supplying at least one process gas selected from the group consisting of hydrogen, ammonia, oxygen, carbon dioxide and xylene-based gas to the plasma chamber,
The plasma chamber portion
An upper porous electrode;
A lower electrode positioned to face the upper porous electrode and disposed on a substrate; And
A generator for applying electric power to the porous electrode and the lower electrode,
The upper porous electrode supplies the process gas supplied to the gas inlet through the upper porous electrode to supply the plasma chamber,
The plasma chamber unit generates an atmospheric pressure plasma using the at least one process gas.
A semiconductor device. 제22 항에 있어서,
상기 제너레이터는 1,000W 내지 20,000W의 범위의 전력을 인가하는 반도체 장치.23. The method of claim 22,
The generator applies a power in the range of 1,000W to 20,000W. 제22 항에 있어서,
상기 제너레이터는 50 MHz 내지 200 MHz의 주파수 범위의 전력을 인가하는 반도체 장치. 23. The method of claim 22,
The generator applies a power in the frequency range of 50 MHz to 200 MHz. 제22 항에 있어서,
상기 상부 다공성 전극과 상기 기판 사이의 간격은 0.1 mm 내지 10 mm의 범위인 반도체 장치.
23. The method of claim 22,
The gap between the upper porous electrode and the substrate is in the range of 0.1 mm to 10 mm.
KR1020110122272A 2011-11-22 2011-11-22 Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth KR101321424B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110122272A KR101321424B1 (en) 2011-11-22 2011-11-22 Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110122272A KR101321424B1 (en) 2011-11-22 2011-11-22 Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth

Publications (2)

Publication Number Publication Date
KR20130056595A KR20130056595A (en) 2013-05-30
KR101321424B1 true KR101321424B1 (en) 2013-10-22

Family

ID=48664583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122272A KR101321424B1 (en) 2011-11-22 2011-11-22 Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth

Country Status (1)

Country Link
KR (1) KR101321424B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3338300A4 (en) * 2015-08-17 2019-08-14 Ontos Equipment Systems Epitaxial growth using atmospheric plasma preparation steps

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150376792A1 (en) * 2014-06-30 2015-12-31 Lam Research Corporation Atmospheric plasma apparatus for semiconductor processing
KR101946570B1 (en) * 2016-10-13 2019-02-11 한국에너지기술연구원 Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof
US10354883B2 (en) 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
CN112219260B (en) * 2018-06-11 2024-08-06 玛特森技术公司 Generation of hydrogen reactive species for processing workpieces
KR102114857B1 (en) * 2018-11-15 2020-05-25 연세대학교 산학협력단 Method of forming thin film selectively using atmospheric pressure plasma
US10403492B1 (en) * 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication
KR20230046822A (en) * 2021-09-30 2023-04-06 충북대학교 산학협력단 Method And Apparatus for Fabricating Silicon Film Stack Including Porous Silicon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06210445A (en) * 1992-10-30 1994-08-02 L'air Liquide Method and device for dry flux treatment
KR20000057736A (en) * 1999-02-10 2000-09-25 윤종용 Method of filling contact hole preceded by pre-dry cleaning for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06210445A (en) * 1992-10-30 1994-08-02 L'air Liquide Method and device for dry flux treatment
KR20000057736A (en) * 1999-02-10 2000-09-25 윤종용 Method of filling contact hole preceded by pre-dry cleaning for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3338300A4 (en) * 2015-08-17 2019-08-14 Ontos Equipment Systems Epitaxial growth using atmospheric plasma preparation steps

Also Published As

Publication number Publication date
KR20130056595A (en) 2013-05-30

Similar Documents

Publication Publication Date Title
KR101321424B1 (en) Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US10861693B2 (en) Cleaning method
TWI671787B (en) Cleaning method
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
CN102569136A (en) Method and apparatus for cleaning a substrate surface
KR20030054726A (en) Method of removing native oxide film
US20220189777A1 (en) Film formation method and film formation apparatus
WO2013171988A1 (en) Film deposition method and film deposition apparatus
KR102709945B1 (en) Methods for reducing or eliminating defects in tungsten films
JP5888674B2 (en) Etching apparatus, etching method and cleaning apparatus
US9824919B2 (en) Recess filling method and processing apparatus
JP2002539327A (en) Method and apparatus for forming a metal oxide on a substrate surface by chemical vapor deposition
JP4490760B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US20200328086A1 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
KR101333831B1 (en) Surface processing method of semiconductor device and surface processing method thereof
US12057318B2 (en) Method for forming film layer
US7101435B2 (en) Methods for epitaxial silicon growth
WO2023137849A1 (en) Semiconductor structure and forming method and manufacturing device therefor
CN112017953B (en) Epitaxial growth method
US20240128089A1 (en) Method to selectively etch silicon nitride to silicon oxide using water crystallization
CN109891555B (en) Low temperature epitaxial layer forming method
US20240332027A1 (en) Silicon-and-germanium etching
US9653282B2 (en) Silicon-containing substrate cleaning procedure
TW202343548A (en) Contact formation process for cmos devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee