JP2011007569A - 磁気検出装置及び磁気検出装置のテスト方法 - Google Patents

Abstract

【課題】 特に、出力のオフセットが許容所定内であるか否かを簡単に検出することが出来る磁気検出装置及び磁気検出装置のテスト方法を提供することを目的とする。
【解決手段】 複数の磁気検出素子を接続して成るブリッジ回路には、一方の直列回路の入力端子Ｖｄｄ側に設けられた出力部ａ１とグランド端子ＧＮＤ側に設けられた出力部ａ２の間、及び他方の直列回路の入力端子Ｖｄｄ側に設けられた出力部ａ３とグランド端子ＧＮＤ側に設けられた出力部ａ４との間に、第１，第２の抵抗部２５，２６が接続されている。各第１，第２の抵抗部２５，２６にテスト用抵抗部３３，３４を並列接続する。続いて、出力テストを行い、Low信号が出力されれば良品、High信号が出力されれば不良品とする。出力テスト終了後、前記テスト用抵抗部３３，３４を回路的に切り離して製品化する。
【選択図】図１

Description

本発明は、高分解能磁気エンコーダ等に用いられる磁気検出装置及びそのテスト方法に関する。

図１８は、従来の高分解能磁気エンコーダに使用される磁気検出装置（磁気センサ）の信号処理回路図及び出力波形図である。

図１８（ａ）に示すように、複数の磁気検出素子Ｒ５０〜Ｒ６１によりブリッジ回路が構成されている。このうち、複数の磁気検出素子Ｒ５０〜Ｒ５５が直列に接続され、複数の磁気検出素子Ｒ５０〜Ｒ５５を同数ずつに分ける中間点からの出力電圧が差動増幅器（差動アンプ）１に入力される。また複数の磁気検出素子Ｒ５６〜Ｒ６１が直列に接続され、複数の磁気検出素子Ｒ５６〜Ｒ６１を同数ずつに分ける中間点からの出力電圧が差動増幅器１に入力される。

また図１８（ｂ）に示す波形図ａは、差動増幅器１からの出力波形を示す。図１８（ａ）に示すように差動増幅器１の出力側には二股に分かれて夫々、コンパレータ２、３に接続される。図１８（ｂ）の波形図ｂに示すように、コンパレータ２では閾値電圧ＶＴＨよりも高い出力電圧に対してパルス信号が出力され、図１８（ｂ）の波形図ｃに示すように、コンパレータ３では、閾値電圧ＶＴＬよりも低い出力電圧に対してパルス信号が出力される。

そして、図１８（ａ）に示すように、コンパレータ２，３の出力側には、ＯＲ回路４が接続される。ＯＲ回路４では、コンパレータ２にて生成されたパルス信号と、コンパレータ３にて生成されたパルス信号とが合成され、図１８（ｂ）の波形図ｄに示すパルス信号が得られる。

しかしながら図１８（ａ）に示す従来の回路構成では、ブリッジやコンパレータの製造ばらつき等により出力電圧にオフセットが生じている場合、オフセット量を簡単に知ることができない問題があった。そして、オフセットにより誤動作が生じやくなった。

外部磁界を全ての磁気検出素子Ｒ５０〜Ｒ６１に均一印加した状態、あるいは前記外部磁界を取り除いた状態では、図１８（ｂ）に示す基準電圧Ｖ０となる。このとき、相当に大きなオフセットが存在して、基準電圧Ｖ０が閾値電圧ＶＴＨ，（−ＶＴＬ）を越えてHigh信号が出力されれば、不良品であると判別できるが、オフセットが存在しても、Low信号が出力されれば、オフセットの存在を判別できず、ましてやどの程度のオフセット量があるのか簡単に知ることができない。

特許文献１，２には磁気センサに関する発明が開示されている。しかしながらこれら特許文献にはいずれも上記したオフセットを知るためのテスト方法及びオフセットを簡単に知ることができる回路構成に関する発明は開示されていない。特許文献２に記載された発明では、オフセット電圧のばらつきを従来課題とし、オフセット電圧を制御する回路構成に関する発明が開示されている。しかしながら特許文献２では、元々存在するオフセットが許容範囲内に収まっているか否かを測定するテスト方法に関するものではないし、また特許文献２に記載された発明では回路構成が複雑化する問題もある。

特開平４−１３３２２１号公報 特開平９−５４１３号公報

そこで本発明は上記従来の課題を解決するためのものであり、特に、出力のオフセットが許容所定内であるか否かを簡単に検出することが出来る磁気検出装置及び磁気検出装置のテスト方法を提供することを目的とする。

本発明は、外部磁界に対して電気特性が変化する磁気検出素子が複数設けられたブリッジ回路を有する磁気検出装置のテスト方法であって、
前記ブリッジ回路の各直列回路の中間位置には夫々、前記磁気検出素子により構成される検出部とは別に抵抗部が接続され、各検出部と各抵抗部の間が出力部となっており、
各抵抗部に対しテスト用抵抗部を並列接続する工程、
出力に基づいて良品か否かを選別する工程、
出力テスト終了後、前記テスト用抵抗部を回路的に切り離す工程、
を有することを特徴とするものである。

また本発明における磁気検出装置は、外部磁界に対して電気特性が変化する磁気検出素子が複数設けられてブリッジ回路が構成されており、
前記ブリッジ回路の各直列回路の中間位置には夫々、前記磁気検出素子により構成される検出部とは別に抵抗部が接続され、各検出部と各抵抗部の間が出力部となっており、
各抵抗部に対しテスト用抵抗部が並列接続され、あるいは、前記テスト用抵抗部が回路的に切り離された状態とされていることを特徴とするものである。

本発明では、上記のように、各直列回路を構成する各検出部の間に抵抗部を挟んだブリッジ回路の構成にし、さらに出力テスト時には、テスト用抵抗部を前記抵抗部に並列接続し、閾値電圧を小さくした状態で出力測定を行えば、出力のオフセット量が許容所定内であるか否かを簡単にチェックすることが出来る。そして、出力テスト終了後、テスト用抵抗部を回路的に切り離せば製品化することができる。

本発明では、前記テスト用抵抗部を、取り外し可能な外部抵抗として構成し、前記出力テスト終了後、前記テスト用抵抗部を取り外すことが好ましい。具体的には、各検出部と各抵抗部の間に接続される配線部と、前記配線部の先端に設けられた電極パッドとを備え、前記電極パッド間に、前記テスト用抵抗部を取り付け、出力テスト終了後に、前記テスト用抵抗部を取り外すことが好ましい。これにより磁気検出装置に対して簡単に出力テストを行うことが出来る。また製品化された磁気検出装置にはテスト用抵抗部を接続するための電極パッドが残されるので、テスト用抵抗部を並列接続して出力テストが施された製品であることを判別できる。

あるいは本発明では、前記テスト用抵抗部を、内部抵抗として各検出部と各抵抗部の間に配線部を介して接続形成し、出力テスト終了後に、前記配線部を電気的に切断することが好ましい。このとき、製品化された磁気検出装置には少なくとも配線部の一部が残されるので、テスト用抵抗部を並列接続して出力テストが施された製品であることを判別できる。

または本発明では、前記テスト用抵抗部を、抵抗部とスイッチング素子とを有して構成し、前記スイッチング素子により前記抵抗部を回路的に接続してテストを行い、前記出力テスト終了後に、前記スイッチング素子により前記抵抗部を回路的に切り離すことが好ましい。これにより磁気検出装置に対して簡単に出力テストを行うことが出来る。また製品化された磁気検出装置にはスイッチング素子が残されるので、テスト用抵抗部を並列接続して出力テストが施された製品であることを判別できる。

上記において、前記スイッチング素子はトランジスタであることが好ましい。また、前記トランジスタ自体を前記抵抗部として用い、ゲート電圧にて抵抗値を制御することが出来る。

また本発明では、各検出部には、複数の磁気検出素子が直列接続されている構成とすることで高分解能磁気エンコーダを構成できる。

また本発明では、前記ブリッジ回路を構成する第１の直列回路には、第１の検出部及び第２の検出部を構成する各磁気検出素子が直列に接続されており、前記第１の検出部は入力端子に接続され、前記第２の検出部はグランド端子に接続され、前記第１の検出部と前記第２の検出部の間には第１の抵抗部が接続されており、前記第１の検出部と前記第１の抵抗部の間に第１の出力部が、前記第２の検出部と前記第１の抵抗部の間に第２出力部が設けられており、
前記ブリッジ回路を構成する第２の直列回路には、前記第１の検出部とともに抵抗変化する第４の検出部及び前記第２の検出部とともに抵抗変化する第３の検出部が設けられ、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子が直列に接続されており、前記第３の検出部は前記入力端子に接続され、前記第４の検出部はグランド端子に接続され、第３の検出部と前記第４の検出部の間には第２の抵抗部が接続されており、前記第３の検出部と前記第２の抵抗部の間に第３の出力部が、前記第４の検出部と前記第２の抵抗部の間に第４の出力部が設けられており、
前記第１の出力部と前記第４の出力部とが第１のコンパレータに接続され、前記第２の出力部と前記第３の出力部とが第２のコンパレータに接続されていることが好ましい。このように出力部に直接、コンパレータを接続できるので、コンパクトな回路構成に出来る。

本発明によれば、出力のオフセット量が許容範囲内であるか否かを簡単に検出することが出来る。

本実施形態の磁気検出装置の回路構成図、 出力電圧とオフセットとの関係を示す模式図、 図２の（ａ）〜（ｅ）の各状態に対する、テスト用抵抗部Ｒ_TSTの抵抗値と出力信号との関係を示す模式図、 テスト用抵抗部Ｒ_TSTの抵抗値と閾値電圧ＶＴＨとの関係を示す一例、 本実施形態におけるテスト用抵抗部Ｒ_TSTの構成図、 別の実施形態におけるテスト用抵抗部Ｒ_TSTの構成図、 別の実施形態におけるテスト用抵抗部Ｒ_TSTの構成図、 別の実施形態におけるテスト用抵抗部Ｒ_TSTの構成図、 別の実施形態におけるテスト用抵抗部Ｒ_TSTの構成図、 別の実施形態におけるテスト用抵抗部Ｒ_TSTの構成図、 本実施形態における高分解能磁気エンコーダの平面図、 図１１に示す高分解能磁気エンコーダの断面図、 図１に示す本実施形態の磁気検出装置の配置構成図及び磁石との関係を示す模式図、 第２実施形態の磁気検出装置の回路構成図、 図１４に示す第２実施形態の磁気検出装置の配置構成図、 第３実施形態の磁気検出装置の回路構成図、 図１６に示す第３実施形態の磁気検出装置の配置構成図、 従来の高分解能磁気エンコーダに使用される磁気検出装置（磁気センサ）の信号処理回路図及び出力波形図、

図１は、本実施形態の磁気検出装置の回路構成図、図２は、出力電圧とオフセットとの関係を示す模式図、図３は、図２の（ａ）〜（ｅ）の各状態に対する、テスト用抵抗部Ｒ_TSTの抵抗値と出力信号との関係を示す模式図、図４は、テスト用抵抗部Ｒ_TSTの抵抗値と閾値電圧ＶＴＨとの関係を示す一例、図５〜図１０は、テスト用抵抗部Ｒ_TSTの各構成図、図１１は、本実施形態における高分解能磁気エンコーダの平面図、図１２は、図１１に示す高分解能磁気エンコーダの断面図、図１３は、第１実施形態の磁気検出装置の配置構成図及び磁石との関係を示す模式図である。

図１に示すように、磁気検出装置（磁気センサ）２０には複数の磁気検出素子Ｒ１１〜Ｒ２２が設けられる。各磁気検出素子は例えばＧＭＲ素子（巨大磁気抵抗効果素子）であり、反強磁性層／固定磁性層／非磁性層／フリー磁性層の基本積層構成を備える。

また図１に示すように、入力端子Ｖｄｄと第１の出力部ａ１との間には、磁気検出素子Ｒ１１，Ｒ１２，Ｒ１３が直列に接続されて第１の検出部２１が形成されている。また、図１に示すように、グランド端子ＧＮＤと第２の出力部ａ２との間には、磁気検出素子Ｒ１４，Ｒ１５，Ｒ１６が直列に接続されて第２の検出部２２が形成されている。

また、図１に示すように、入力端子Ｖｄｄと第３の出力部ａ３との間には、磁気検出素子Ｒ１７，Ｒ１８，Ｒ１９が直列に接続されて第３の検出部２３が形成されている。また、図１に示すように、グランド端子ＧＮＤと第４の出力部ａ４との間には、磁気検出素子Ｒ２０，Ｒ２１，Ｒ２２が直列に接続されて第４の検出部２４が形成されている。

各磁気検出素子Ｒ１１〜Ｒ２２は同じ層構成で且つ同じ平面形状を備えて形成され、各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値は略同一となっている。また各磁気検出素子Ｒ１１〜Ｒ２２は抵抗値を大きくするためにミアンダ形状で形成されていることが好適である。

以上により複数の磁気検出素子Ｒ１１〜Ｒ２２を有するブリッジ回路２７が構成される。図１に示すように、ブリッジ回路２７の第１の直列回路２８には第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６が直列に接続されており、これら磁気検出素子Ｒ１１〜Ｒ１６を同数に分ける中間点に２つの出力部ａ１，ａ２が設けられる。そして本実施形態では図１に示すように、第１の出力部ａ１と第２の出力部ａ２の間に第１の抵抗部２５が接続されている。また図１に示すように、ブリッジ回路２７の第２の直列回路２９には第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２が直列に接続されており、これら磁気検出素子Ｒ１７〜Ｒ２２を同数に分ける中間点に２つの出力部ａ３，ａ４が設けられる。そして本実施形態では図１に示すように、第３の出力部ａ３と第４の出力部ａ４の間に第２の抵抗部２６が接続されている。

この実施形態では、第１の抵抗部２５及び第２の抵抗部２６は固定抵抗（磁石１１からの外部磁界により抵抗変化しない）である。

そして本実施形態では、図１に示すように、第１の出力部ａ１と第４の出力部ａ４とが第１のコンパレータ３０に直接、接続されている。また図１に示すように、第２の出力部ａ２と第３の出力部ａ３とが第２のコンパレータ３１に直接、接続されている。コンパレータ３０，３１には標準的なオペアンプを使用できる。

図１に示すように、第１のコンパレータ３０の出力側と第２のコンパレータ３１の出力側はＯＲ回路３２に接続されている。

また図１に示すように、第１の抵抗部２５及び第２の抵抗部２６には夫々、テスト用抵抗部３３，３４が並列接続されている。

図２には、図１に示す回路構成を有する磁気検出装置２０を磁気エンコーダに組み込んだときの磁気エンコーダの動作時出力が示されている。図２に示すように、基準電圧Ｖ０を上回る上側出力電圧と、基準電圧Ｖ０を下回る下側出力電圧とが複数個ずつ交互に現れる。

外部磁界を全ての磁気検出素子Ｒ１１〜Ｒ２２に均一印加した状態、あるいは前記外部磁界を取り除いた状態では、全ての磁気検出素子Ｒ１１〜Ｒ２２が設計上、同一抵抗となり、図２に示す基準電圧Ｖ０を示す。

図２に示す閾値電圧ＶＴＨ，ＶＴＬは、システムとしての閾値であり、コンパレータ３０，３１自体の閾値は実質的に０Ｖであるため、ブリッジ回路２７の抵抗とブリッジ電源電圧により決定される。ここで閾値電圧ＶＴＨ，（−ＶＴＬ）は、｛Ｒ_FIX／（６・Ｒ_GMR）｝Ｖｄｄで近似される。Ｒ_FIXは第１，第２の抵抗部２５，２６の抵抗値であり、Ｒ_GMRは各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値である。

ブリッジ回路２７の各直列回路２８，２９の中間位置に接続された第１，第２の抵抗部２５，２６は、双極出力の上側パルスと下側パルスを作るための閾値を発生させるためのものであり、出力電圧が閾値電圧ＶＴＨを上回ると上側パルスが作られ、出力電圧が閾値電圧ＶＴＬを下回ると下側パルスが作られ、これらパルスはいずれもHighレベルの信号として出力される。

図２に示すように、出力電圧にオフセットがない図２（ｃ）の状態が理想的である。図２（ｃ）では、基準電圧Ｖ０及び閾値電圧ＶＴＨ間の距離と、基準電圧Ｖ０及び閾値電圧ＶＴＬ間の距離は等しくなっている。

ところが製造ばらつき等によって、各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値Ｒ_GMRが等しくない場合や、コンパレータ３０，３１に入力オフセットが存在すると、図２（ｃ）の状態から出力電圧にオフセットが生じて、例えば、図２（ａ）（ｂ）（ｄ）（ｅ）のいずれかの状態になる。図２（ａ）（ｅ）はオフセットが大きい状態を示し、図２（ｂ）（ｄ）はオフセットが小さい状態を示している。

本実施形態では、磁気検出装置２０をオフセットの観点から出力テストし、オフセット量が許容範囲内にあるか否かを選別できるように図１に示す回路構成としたのである。

すなわち図１に示すように、各直列回路２８，２９の中間位置にシステムとしての閾値発生のための第１，第２の抵抗部２５，２６を設け、さらにテスト用抵抗部３３，３４を前記第１，第２の抵抗部２５，２６に並列に接続した。

これにより閾値電圧ＶＴＨ，（−ＶＴＬ）は、｛Ｒ_T／（６・Ｒ_GMR）｝Ｖｄｄで近似される。ここでＲ_Tは、（Ｒ_FIX//Ｒ_TST）であり、Ｒ_TSTは、テスト用抵抗部３３，３４の抵抗値を指す。なお、厳密には、上記式において｛Ｒ_T／（６・Ｒ_GMR＋Ｒ_T）｝となるが、Ｒ_GMRがＲ_Tに比べて極めて大きいとして近似している。また、//は並列を意味している。

出力テストは、全ての磁気検出素子Ｒ１１〜Ｒ２２に均一な磁場を印加した状態、あるいは、均一磁場を印加後、前記磁場を取り除いた状態として行う。上記したように、これにより全ての磁気検出素子Ｒ１１〜Ｒ２２が同じ状態となり、全ての磁気検出素子Ｒ１１〜Ｒ２２が設計上、同一抵抗となる。

そして本実施形態では、テスト用抵抗部３３，３４を第１，第２の抵抗部２５，２６に並列接続しており、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTを小さくしていくと、閾値電圧ＶＴＨ，（−ＶＴＬ）は徐々に小さくなっていく。このとき、図３に示すように、オフセットが大きい図２（ａ）（ｅ）の場合、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTが比較的大きい状態でLowレベルからHighレベルの信号が出力されてしまう。さらに、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTを小さくしていくと、次にオフセットが大きい図２（ｂ）（ｄ）の状態の場合に、LowレベルからHighレベルの信号が出力され、オフセットがない図２（ｃ）の場合は、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTをゼロにしたときに、LowレベルからHighレベルの信号が出力されることになる。

図４は、出力テスト時に、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTを変化させたときの閾値電圧ＶＴＨの変化を示す一例である。

図４の測定に用いたブリッジ回路２７は図１と同じであり、各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値Ｒ_GMRを７５０Ω、第１，第２の抵抗部２５，２６の抵抗値Ｒ_FIXを４０Ωとして、閾値電圧ＶＴＨ（又は−ＶＴＬ）の抵抗値Ｒ_TST依存性を求めた。

図４に示すように、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTを小さくしていけば、閾値電圧は徐々に低下していくことがわかる。

このため、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTを、システム全体のオフセットのスペックに基づいて、ある値に設定し、Lowレベルの信号を出力した場合を良品（合格）とし、Highレベルの信号を出力した場合を不良品（不合格）とすれば、オフセットの観点で、良品・不良品の選別を簡単に行うことが可能である。

ここで閾値電圧ＶＴＨが図４に示す抵抗値Ｒ_TST依存性を有すると仮定すると、システム全体のオフセットのスペックが例えば１０ｍＶであれば、テスト用抵抗部３３，３４の抵抗値Ｒ_TSTを２０Ωに設定することで、Lowレベルの信号を出力する場合は、良品（合格）、Highレベルの信号を出力した場合は、不良品（不合格）と選別できる。

またテスト用抵抗部３３，３４の抵抗値Ｒ_TSTを可変できる形態であれば、前記抵抗値Ｒ_TSTを徐々に小さくしていき、信号がHighレベルからLowレベルとなったときの抵抗値Ｒ_TSTにより出力のオフセット量を検出することが出来る。

上記した出力テスト終了後、テスト用抵抗部３３，３４を回路的に切り離す。「回路的に切り離す」とはテスト用抵抗部３３，３４自体を磁気検出装置２０から除去する場合のほか、磁気検出装置２０に残しておいても、ブリッジ回路２７から電気的に切断された状態を含む。またテスト用抵抗部３３，３４を回路的に切り離すのは製品化される良品に対してのみ行えばよい。

上記のようにテスト用抵抗部３３，３４を回路的に切り離すことで、製品化することが出来る。

テスト用抵抗部３３，３４の構成について説明する。なお以下では第１の抵抗部２５と並列接続されるテスト用抵抗部３３について説明するが、第２の抵抗部２６に並列接続されるテスト用抵抗部３４についても同様である。

図５の実施形態では、第１の抵抗部２５の両端（各検出部２１，２２との間の位置）に配線部３５，３６が設けられ、配線部３５，３６の先端に幅の広い電極パッド３７，３８が形成されている。そしてテスト用抵抗部３３を構成する外部抵抗３９をプローブ４４，４４を介して電極パッド３７，３８に接続している。

図５の実施形態では、外部抵抗３９の抵抗値Ｒ_TSTを所定値に設定し、出力テスト終了後、外部抵抗３９を電極パッド３７，３８から取り外す。製品化された磁気検出装置２０には図５に示す配線部３５，３６及び電極パッド３７，３８が残される。よって製品化された磁気検出装置２０にテスト用抵抗部３３が無くても、テスト用抵抗部３３，３４を第１，第２の抵抗部２５，２６に並列接続して出力テストが施された製品であることを判別することが出来る。

図６の実施形態では、図５の外部抵抗３９に代えて、抵抗値Ｒ_TSTを可変可能な外部抵抗４５を接続している。よって図６の実施形態では、抵抗値Ｒ_TSTを可変させながら出力テストを行うことでオフセット量を測定することが可能である。また図５の実施形態と同様に図６の実施形態では、製品化された磁気検出装置２０に図６に示す配線部３５，３６及び電極パッド３７，３８が残される。

図７の実施形態では、テスト用抵抗部３３を内部抵抗４６として第１の抵抗部２５の両側（各検出部２１，２２との間の位置）に配線部４７，４８を介して接続形成している。例えば内部抵抗４６を抵抗部２５と同時に同じ基板上に形成することができる。

そして出力テスト終了後、図７に示す配線部４７をレーザ等により切断する。このとき配線部４７，４８の少なくとも一方を切断すればよい。これにより、テスト用抵抗部３３を回路的に切り離して製品化できる。この実施形態では、内部抵抗４６や配線部４７，４８が製品化された磁気検出装置２０に残される。

また図８の実施形態では、図７の構成に代えて内部抵抗４９を例えばブリッジ回路２７とは別のチップ内に配置して図８のように配線部４７，４８を介して接続し、出力テストをウェハ状態で行った後、ダイシングにより磁気検出装置２０をチップ化したときにテスト用抵抗部３３を切り離す。

図８の実施形態では、製品化された磁気検出装置２０にテスト用抵抗部３３（内部抵抗４６）が残されていないが、配線部４７，４８の一部が抵抗部２５の両側に残されるので、テスト用抵抗部３３，３４を第１，第２の抵抗部２５，２６に並列接続して出力テストが施された製品であると推測できる。

なお図８の形態に限らず他の実施形態においても出力テストをウェハ状態で行うことが好ましい。

図９に示す実施形態では、テスト用抵抗部３３を抵抗部５０とスイッチング素子５１とを有して構成している。そしてスイッチング素子５１により抵抗部５０をブリッジ回路２７に接続して出力テストを行い、出力テスト終了後に、スイッチング素子により抵抗部５０を回路的に切り離す。

図９に示す実施形態では、スイッチング素子５１にトランジスタを用いている。
あるいは図１０に示すようにスイッチング素子（トランジスタ）５１自体を抵抗として用い、ゲート電圧にて抵抗値を制御する構成であってもよい。

図９、図１０に示す実施形態では、製品化された磁気検出装置２０にテスト用抵抗部３３としてのスイッチング素子（トランジスタ）が残されるので、テスト用抵抗部３３，３４を第１，第２の抵抗部２５，２６に並列接続して出力テストが施された製品であると判別できる。また図９、図１０により出力テスト時に用いるプローブ用端子を大幅に削減できる。

製品化された磁気検出装置２０は、図１１，図１２に示す高分解能磁気エンコーダ１０に組み込まれる。高分解能磁気エンコーダ１０は、回転角度、回転方向又は回転速度等を検出する装置である。高分解能磁気エンコーダ１０は、磁石１１、磁石１１を回転自在に支持する回転体１２、回転体１２を回転自在に支持する筐体９、及び磁気検出装置２０とを有して構成される。

図１１に示すように、例えば磁石１１はリング状であり、その内面側に回転体１２の外周面が固定されている。磁石１１の外周面１１Ａには、Ｎ極及びＳ極からなる複数の磁極が交互に着磁されている。

磁石１１と回転体１２は、筐体９に設けられた円形状の凹部９Ａ内に配置されている。図１２に示すように、筐体９の中心には、貫通孔９ａが形成されている。そして回転体１２の中心に設けられた回転軸１２ａが前記貫通孔９ａに挿通されている。

磁石１１は、回転体１２の回転軸１２ａを軸中心として、凹部９Ａ内で反時計方向ｒａ１、及び時計方向ｒａ２に回転自在に支持されている。

筐体９には、凹部９Ａの一部を外周方向に切り欠いた切欠き部９ｂが形成されている。磁気検出装置２０は、切欠き部９ｂ内に固定され、磁石１１の外周面１１Ａと対向している。

図１３に示すように磁気検出装置２０を構成する各磁気検出素子Ｒ１１〜Ｒ２２は、磁石１１の回転接線方向（相対移動方向；Ｘ方向）に向けて配列されている。図１３に示すように、第１の検出部２１を構成する磁気検出素子Ｒ１１，Ｒ１２，Ｒ１３と、第２の検出部２２を構成する磁気検出素子Ｒ１４，Ｒ１５，Ｒ１６は、相対移動方向（Ｘ方向）に向けて交互に配列されている。

また、図１３に示すように、第３の検出部２３を構成する磁気検出素子Ｒ１７，Ｒ１８，Ｒ１９と、第４の検出部２４を構成する磁気検出素子Ｒ２０，Ｒ２１，Ｒ２２は、相対移動方向（Ｘ方向）に向けて交互に配列されている。

図１３に示すように、第１の検出部２１を構成する各磁気検出素子Ｒ１１〜Ｒ１３と、第４の検出部２４を構成する各磁気検出素子Ｒ２０〜Ｒ２２とは、相対移動方向（図示Ｘ方向）に対して直交する方向（Ｙ方向）に対向配置されている。

また図１３に示すように、第２の検出部２２を構成する各磁気検出素子Ｒ１４〜Ｒ１６と、第３の検出部２３を構成する各磁気検出素子Ｒ１７〜Ｒ１９とは、相対移動方向（図示Ｘ方向）に対して直交する方向（Ｙ方向）に対向配置されている。

図１３に示すように、磁気検出装置２０に設けられた全ての磁気検出素子Ｒ１１〜Ｒ２２が、磁石１１のＮ極（又はＳ極）の１極の範囲内に収まるように配置されている。図１３では、各検出部２１〜２４の夫々において、各検出部２１〜２４を構成する複数の磁気検出素子間が、λ／３ピッチ（λは磁極幅）であり、第１の検出部２１（第３の検出部２３）を構成する各磁気検出素子と第２の検出部２２（第４の検出部２４）を構成する各磁気検出素子間が、λ／６ピッチとなっている。

各磁気検出素子Ｒ１１〜Ｒ２２は同じ層構成で且つ同じ平面形状を備えて形成され、また各磁気検出素子Ｒ１１〜Ｒ２２は抵抗値を大きくするためにミアンダ形状で形成されていることが好適である。

また図１３に示すように、例えばミアンダ状の第１の抵抗部２５及び第２の抵抗部２６が設けられている。図１３は、出力テスト終了後、例えば、図５や図６に示す外部抵抗３９，４５によるテスト用抵抗部３３，３４を取り外した状態を示しており、図１３に示すように、配線部３５，３６及び電極パッド３７，３８が基板上に残された状態となっている。

全ての磁気検出素子Ｒ１１〜Ｒ２２の抵抗値が略同一である状態から、磁石１１が例えば図１３のｒａ１方向に回転し、磁気検出素子Ｒ１３及び磁気検出素子Ｒ２０の抵抗値が変化すると、第１の出力部ａ１及び第２の出力部ａ２からの出力電圧は磁気検出素子Ｒ１３の抵抗変化分だけ変化する。また、第３の出力部ａ３及び第４の出力部ａ４からの出力電圧は磁気検出素子Ｒ２０の抵抗変化分だけ変化する。

さらに磁石１１が回転移動し、磁気検出素子Ｒ１３，Ｒ２０と共に磁気検出素子Ｒ１４，Ｒ１９の抵抗値が変化すると、第１の検出部２１の合成抵抗値と、第２の検出部２２の合成抵抗値とが同等の抵抗値になることで、第１の出力部ａ１及び第２の出力部ａ１の出力電圧は、初期状態の電圧にほぼ戻る。同様に、第３の検出部２３の合成抵抗値と、第４の検出部２４の合成抵抗値とが同等の抵抗値になることで、第３の出力部ａ３及び第４の出力部ａ４の出力電圧は、初期状態の電圧にほぼ戻る。

磁石１１の回転により上記した出力電圧の変動が繰り返され、各コンパレータ３０，３１にて生成された出力電圧がシステムとしての閾値電圧ＶＴＨ，（−ＶＴＬ）（ここでは、｛Ｒ_FIX／（６・Ｒ_GMR）｝Ｖｄｄで近似される）を越えたときにHighレベルのパルス波形が生成される。本実施形態の磁気検出装置２０を用いることで、λピッチの磁石回転内に複数のパルス信号を得ることが可能な高分解能磁気エンコーダを構成できる。

図１４は、第２の実施形態における磁気検出装置のブリッジ回路図、図１５は、第２の実施形態の磁気検出装置の配置構成図及び磁石との関係を示す模式図である。

図１４に示す実施形態では、第１の検出部２１と第２の検出部２２の間に接続される第１の抵抗部４０は、６個の磁気検出素子Ｒ２３〜Ｒ２８が直列接続されてなる構成である。第１の抵抗部４０に設けられる磁気検出素子Ｒ２３〜Ｒ２８の個数は、第１の検出部２１及び第２の検出部２２を構成する磁気検出素子Ｒ１１〜Ｒ１６の合計数と同じである。また第３の検出部２３と第４の検出部２４の間に接続される第２の抵抗部４１は、６個の磁気検出素子Ｒ２９〜Ｒ３４が直列接続されてなる構成である。第２の抵抗部４１に設けられる磁気検出素子Ｒ２９〜Ｒ３４の個数は、第３の検出部２３及び第４の検出部２４を構成する磁気検出素子Ｒ１７〜Ｒ２２の合計数と同じである。

図１５に示すように、第１の抵抗部４０を構成する各磁気検出素子Ｒ２３〜Ｒ２８は、第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。また図１５に示すように第２の抵抗部４１を構成する各磁気検出素子Ｒ２９〜Ｒ３４は、第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。

検出部２１〜２４を構成する磁気検出素子Ｒ１１〜Ｒ２２、及び、抵抗部４０，４１を構成する磁気検出素子Ｒ２３〜Ｒ３４は、例えば全てＧＭＲ素子であり、しかも全てのＧＭＲ素子において、固定磁性層の磁化方向が同一方向となっている。

図１，図１３に示す実施形態での第１の抵抗部２５及び第２の抵抗部２６は固定抵抗であるため、磁石１１の回転により検出部２１〜２４の抵抗値が変化しても第１，第２の抵抗部２５，２６の抵抗値Ｒ_FIXは常に一定である。このため、磁石１１の回転により各出力部ａ１〜ａ４から基準電圧が出力される際の各出力部ａ１〜ａ４における分圧比が変動する結果、各出力部ａ１〜ａ４における基準電圧が磁石１１の回転に伴ってばらつき、システムとしての閾値電圧ＶＴＨ，（−ＶＴＬ）がばらつきやすくなる。

一方、図１４，図１５に示す実施形態では、第１の抵抗部４０及び第２の抵抗部４１を複数の磁気検出素子を直列接続した構造としたことで、磁石１１の回転により、検知部２１〜２４とともに第１の抵抗部４０及び第２の抵抗部４１の抵抗値も変動し、このとき、各出力部ａ１〜ａ４から基準電圧が出力される際の各出力部ａ１〜ａ４における分圧比の変動を抑制できる。したがって、各出力部ａ１〜ａ４における基準電圧が磁石１１の回転に伴ってばらつくのを抑制することが出来、システムとしての閾値電圧ＶＴＨ，（−ＶＴＬ）のばらつきを小さくできる。よって効果的に動作安定性を向上させることが可能である。

図１６は、第３の実施形態における磁気検出装置のブリッジ回路図、図１７は、第３の実施形態の磁気検出装置における配置構成図、である。

この実施形態では、第１の検出部２１と第２の検出部２２の間に接続される第１の抵抗部４２は、６個の磁気検出素子Ｒ３５〜Ｒ４０が並列接続されてなる構成である。第１の抵抗部４２に設けられる磁気検出素子Ｒ３５〜Ｒ４０の個数は、第１の検出部２１及び第２の検出部２２を構成する磁気検出素子Ｒ１１〜Ｒ１６の合計数と同じである。また第３の検出部２３と第４の検出部２４の間に接続される第２の抵抗部４３は、６個の磁気検出素子Ｒ４１〜Ｒ４６が並列接続されてなる構成である。第２の抵抗部４３に設けられる磁気検出素子Ｒ４１〜Ｒ４６の個数は、第３の検出部２３及び第４の検出部２４を構成する磁気検出素子Ｒ１７〜Ｒ２２の合計数と同じである。

図１７に示すように、第１の抵抗部４２を構成する各磁気検出素子Ｒ３５〜Ｒ４０は、第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。また図１７に示すように第２の抵抗部４３を構成する各磁気検出素子Ｒ４１〜Ｒ４６は、第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。

検出部２１〜２４を構成する磁気検出素子Ｒ１１〜Ｒ２２、及び、抵抗部４２，４３を構成する磁気検出素子Ｒ３５〜Ｒ４６は、例えば全てＧＭＲ素子であり、しかも全てのＧＭＲ素子において、固定磁性層の磁化方向が同一方向となっている。

図１６，図１７のように、第１の抵抗部４２及び第２の抵抗部４３を複数の磁気検出素子による並列接続の構成にすることで、各出力部における基準電圧のばらつきを、図１及び図１３のように固定抵抗とした場合に比べて改善でき、システムとしての閾値電圧ＶＴＨ，（−ＶＴＬ）のばらつきを小さくできる。ただし、複数の磁気検出素子を直列接続して抵抗部４０，４１を構成した図１４，図１５の構成のほうが、より効果的に、ばらつきを小さく抑えることができる。

また、複数の磁気検出素子Ｒ３５〜Ｒ４６を並列接続して各抵抗部４２，４３を形成した構成は、複数の磁気検出素子Ｒ２３〜Ｒ３４を直列接続して各抵抗部４０，４１を形成した構成に比べて、各磁気検出素子に必要とされる抵抗値を大きくできるため、各磁気検出素子Ｒ３５〜Ｒ４６の構成を容易化できる。

また図１４及び図１６に示す実施形態では、検出部２１〜２４と同様に各抵抗部４０〜４３も全て磁気検出素子で構成したことで、各磁気検出素子の抵抗値や温度特性のばらつきを小さくできる。

図１５及び図１７は、出力テスト終了後、図５や図６に示す外部抵抗３９，４５によるテスト用抵抗部３３，３４を取り外した状態を示しており、図１５や図１７に示すように、配線部３５，３６及び電極パッド３７，３８が基板上に残された状態となっている。

本実施形態は、製造ばらつき等により各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値Ｒ_GMRが等しくない場合や、コンパレータの入力オフセットが存在する場合に、容易に出力のオフセットが許容範囲内であるか否かをテストできる磁気検出装置２０及び磁気検出装置２０のテスト方法に関するものであり、本実施形態では直列回路２８，２９を構成する各検出部２１〜２４の間に第１，第２の抵抗部２５，２６が介在していることを特徴構成の一つとしている。

そして前記第１，第２の抵抗部２５，２６にテスト用抵抗部３３，３４を並列に接続することで、オフセット量が許容範囲内か否かを簡単にチェックすることができる。出力テスト終了後、テスト用抵抗部３３，３４を回路的に切り離せば、製品化することができる。製品化された磁気検出装置２０には、第１，第２の抵抗部２５，２６が残されるが、このような構成とすることで、同じコンパレータに接続される第１の出力部ａ１と第４の出力部ａ４からの夫々の出力電圧の基準電圧間に、予めブリッジ回路２７にて電位差を生じさせることが出来、同様に、同じコンパレータに接続される第２の出力部ａ２と第３の出力部ａ３からの夫々の出力電圧の基準電圧間に、予めブリッジ回路２７にて電位差を生じさせることが出来、前記電位差に基づいてシステムとしての閾値電圧を規定できる。図１に示すように、本実施形態では、各出力部ａ１〜ａ４と各コンパレータ３０，３１とを直接接続できるため、よりコンパクトで簡単な回路構成に出来る。

検出部２１〜２４を構成する各磁気検出素子Ｒ１１〜Ｒ２２、及び抵抗部４０〜４３が複数の磁気検出素子にて構成される場合には、各抵抗部４０〜４３の磁気検出素子としてはＡＭＲ素子等も例示できるが、抵抗変化率が大きいＧＭＲ素子やＴＭＲ素子とすることで、出力電圧を大きくでき、検出精度を向上させることが可能である。

上記した実施形態では磁石１１が回転型であるが、例えば磁石１１が棒状で直線移動する形態のエンコーダでもよい。また、磁石が固定で、磁気センサが移動する形態にしてもよい。

上記実施形態では、磁気検出装置２０を磁気エンコーダ用としたが、磁気エンコーダ以外にも適用可能である。

Ｒ１１〜Ｒ４６ 磁気検出素子
ａ１〜ａ４ 出力部
１０ 磁気エンコーダ
１１ 磁石
１２ 回転体
２０ 磁気検出装置（磁気センサ）
２１〜２４ 検出部
２５、２６、４０、４１、４２、４３ 抵抗部
２７ ブリッジ回路
２８、２９ 直列回路
３０、３１ コンパレータ
３３、３４ テスト用抵抗部
３５、３６、４７、４８ 配線部
３７、３８ 電極パッド
３９、４５ 外部抵抗
４６、４９ 内部抵抗
５１ スイッチング素子

Claims (10)

1. 外部磁界に対して電気特性が変化する磁気検出素子が複数設けられたブリッジ回路を有する磁気検出装置のテスト方法であって、
   前記ブリッジ回路の各直列回路の中間位置には夫々、前記磁気検出素子により構成される検出部とは別に抵抗部が接続され、各検出部と各抵抗部の間が出力部となっており、
   各抵抗部に対しテスト用抵抗部を並列接続する工程、
   出力に基づいて良品か否かを選別する工程、
   出力テスト終了後、前記テスト用抵抗部を回路的に切り離す工程、
   を有することを特徴とする磁気検出装置のテスト方法。
2. 前記テスト用抵抗部を、取り外し可能な外部抵抗として構成し、前記出力テスト終了後、前記テスト用抵抗部を取り外す請求項１記載の磁気検出装置のテスト方法。
3. 各検出部と各抵抗部の間に接続される配線部と、前記配線部の先端に設けられた電極パッドとを備え、前記電極パッド間に、前記テスト用抵抗部を取り付け、出力テスト終了後に、前記テスト用抵抗部を取り外す請求項２記載の磁気検出装置のテスト方法。
4. 前記テスト用抵抗部を、内部抵抗として各検出部と各抵抗部の間に配線部を介して接続形成し、出力テスト終了後に、前記配線部を電気的に切断する請求項１記載の磁気検出装置のテスト方法。
5. 前記テスト用抵抗部を、抵抗部とスイッチング素子とを有して構成し、前記スイッチング素子により前記抵抗部を回路的に接続してテストを行い、前記出力テスト終了後に、前記スイッチング素子により前記抵抗部を回路的に切り離す請求項１記載の磁気検出装置のテスト方法。
6. 前記スイッチング素子はトランジスタである請求項５記載の磁気検出装置のテスト方法。
7. 前記トランジスタ自体を前記抵抗部として用い、ゲート電圧にて抵抗値を制御する請求項６記載の磁気検出装置のテスト方法。
8. 各検出部には、複数の磁気検出素子が直列接続されている請求項１ないし７のいずれか１項に記載の磁気検出装置のテスト方法。
9. 外部磁界に対して電気特性が変化する磁気検出素子が複数設けられてブリッジ回路が構成されており、
   前記ブリッジ回路の各直列回路の中間位置には夫々、前記磁気検出素子により構成される検出部とは別に抵抗部が接続され、各検出部と各抵抗部の間が出力部となっており、
   各抵抗部に対しテスト用抵抗部が並列接続され、あるいは、前記テスト用抵抗部が回路的に切り離された状態とされていることを特徴とする磁気検出装置。
10. 前記ブリッジ回路を構成する第１の直列回路には、第１の検出部及び第２の検出部を構成する各磁気検出素子が直列に接続されており、前記第１の検出部は入力端子に接続され、前記第２の検出部はグランド端子に接続され、前記第１の検出部と前記第２の検出部の間には第１の抵抗部が接続されており、前記第１の検出部と前記第１の抵抗部の間に第１の出力部が、前記第２の検出部と前記第１の抵抗部の間に第２出力部が設けられており、
    前記ブリッジ回路を構成する第２の直列回路には、前記第１の検出部とともに抵抗変化する第４の検出部及び前記第２の検出部とともに抵抗変化する第３の検出部が設けられ、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子が直列に接続されており、前記第３の検出部は前記入力端子に接続され、前記第４の検出部はグランド端子に接続され、第３の検出部と前記第４の検出部の間には第２の抵抗部が接続されており、前記第３の検出部と前記第２の抵抗部の間に第３の出力部が、前記第４の検出部と前記第２の抵抗部の間に第４の出力部が設けられており、
    前記第１の出力部と前記第４の出力部とが第１のコンパレータに接続され、前記第２の出力部と前記第３の出力部とが第２のコンパレータに接続されている請求項９記載の磁気検出装置。

Images