JP2010529614A - ガス放電ランプを駆動するための装置 - Google Patents

Abstract

ガス放電ランプ１１を駆動するためのドライバ１０は、少なくとも２つの制御可能なスイッチＭ１、Ｍ２と該スイッチを制御するためのコントローラ１２とを有する。該コントローラは、一方のスイッチＭ１が導通状態となり他方のスイッチＭ２が非導通状態となる第１の動作状態と、該他方のスイッチＭ２が導通状態となり第１のスイッチＭ１が非導通状態となる第２の動作状態と、を持つ。該コントローラは、それぞれがバイナリ値（「０」；「１」）を含む複数のメモリ要素２１を有するメモリ装置２０を有し、最後のメモリ要素２１（Ｎ）の値が該コントローラの動作状態を決定する。クロック装置３０により生成されるクロック信号Ｓ_ＣＬに応答して、該メモリ装置は、各メモリ要素２１（ｉ）の内容を、隣接するメモリ要素２１（ｉ＋１）へとシフトさせ、最後のメモリ要素２１（Ｎ）の内容を、第１のメモリ要素２１（１）へとシフトさせる。

Description

本発明は、一般的に、交流のランプ電流を用いてガス放電ランプを駆動するための方法及び装置に関する。本発明は具体的には、例えば高圧ナトリウムランプ、高圧水銀ランプ、ハロゲン化金属ランプのような、高輝度放電ランプ（ＨＩＤ）即ち高圧ランプの駆動に関する。以下、本発明はＨＩＤランプについて具体的に説明されるが、本発明の用途はＨＩＤランプに限定されるものではなく、本発明は他のタイプのガス放電ランプにも一般的に適用され得る。

ガス放電ランプは本分野において知られており、ガス放電ランプの詳細な説明はここでは必要とはされない。ガス放電ランプは、イオン化ガス又は蒸気により満たされた閉じられた容器に配置された２つの電極を有することのみ述べておく。該容器は典型的には石英又はセラミック、特に多結晶アルミナ（ＰＣＡ）である。これら電極は互いから一定の距離をおいて配置され、動作の間、電気アークがこれら電極の間に維持される。

ガス放電ランプの重要な問題は、典型的に（これに限るものではない）９ｋＨｚ乃至１ＭＨｚの範囲で生じる音響共振、即ち圧力共振の可能性であり、この問題はＨＩＤランプの場合に特に深刻となる。音響共振の結果、アークの挙動が予測不可能となり、ことによると不安定となり、アークが容器に触れて該容器を損傷したり、アークが消滅したりし得る。

音響共振は共振圧力変動を含み、圧力変動の重要な発生源はパワー変動である。ランプのパワーが変動すると、アークにおけるパワー消失が変化し、生成される熱、及びそれ故圧力の変動を引き起こす。斯くして、一定のパワーでランプを動作させることが望ましい。

一定のパワーで放電ランプを動作させる１つの明確な方法は、ＤＣ動作である。しかしながら、ＤＣ動作は、電極の非対称な腐食及び色分離を含む幾つかの欠点も含む。これら欠点を回避するために、交流電流又は整流ＤＣ電流（即ち一定の大きさを持つが交番する向きを持つランプ電流）により放電ランプを動作させることが知られている。斯かる動作は本質的に、電流変動により引き起こされる圧力変動を含む。

交流電流を生成するためのドライバは、「低周波方形波」タイプ又は共振タイプのものであり得る。前者の場合においては、固定電流を生成するための電流源は、整流器によって後続される。ランプは共振回路の一部ではなく、整流器は共振パワー変換の一部ではない。スイッチ周波数は、典型的に約１００Ｈｚのオーダーである。後者の場合においては、整流器と電流源とが実質的に一体化され、即ち整流器が共振パワー変換の一部を形成する。効率的なパワー変換のため、周波数は典型的に１００乃至５００ｋＨｚの範囲内である。

典型的な例においては、ＨＩＤランプのためのドライバは、例えばフルブリッジ又はハーフブリッジ型の整流回路のようなブリッジ回路を有し、該ブリッジ回路は電源に接続された入力端子を持ち、該ブリッジ回路はまたランプを該入力端子に結合するためのスイッチを有する。該ブリッジは２つの動作状態をとる。第１の動作状態においては、スイッチは回路ノードが一方の入力端子に接続される状態となり、第２の動作状態においては、スイッチは該回路ノードが他方の入力端子に接続される状態となる。一方の動作状態から他方の動作状態への該ブリッジの切り換わりは、以下「ブリッジ状態の反転」と呼ぶ。該ドライバは更に、ブリッジ回路のスイッチを制御するためのコントローラを有する。該コントローラからの出力制御信号の出力周波数が、ランプ電流周波数を決定する。

基本的に、該コントローラは、ブリッジ状態が反転されるべき時点を決定する必要がある。該決定は、プロセッサにおける計算によって為される。正確なタイミングのため、プロセッサは、電流周波数よりも高い、非常に高い周波数で動作する必要がある。音響共振の問題を避けるため、１ＭＨｚよりも高い電流周波数を利用することが知られている。必要とされる高い周波数でプロセッサを動作させることは、斯かるプロセッサを比較的高価なものとする。

１ＭＨｚよりも高い電流周波数が利用される場合には、回路要素に関連する設計上の問題が生じる。これら問題は典型的に、効率、サイズ及びコストに関連するものである。斯かる設計上の問題を回避するためには、電流周波数が１００乃至５００ｋＨｚの範囲内であると、より有利となり得る。しかしながら、この範囲内では一般に、多くの音響共振が生じる。正確な共振周波数は、ランプタイプ毎に異なり、個々のランプ毎にも異なり、またランプ寿命及び動作時間によって異なり得る。斯くして、音響周波数が生じないことが保証される周波数設定を見つけ出すことは、非常に困難なものとなり得る。

この問題を解決しようとする既知の方法は、電流周波数を変調させることである。変調方式を適切に選択することにより、電流変動により引き起こされる圧力変動は、もはや１つの特定の周波数を持つ周期的なものではなくなり、或る周波数範囲に広がるものとなり、１つの周波数におけるパワー寄与が著しく低減させられる。電流周波数が一時的に音響共振周波数に一致するとしても、音響共振周波数が完全に発現する時間を持つ前に該電流周波数は再び変化させられることとなる。

その結果の電流周波数スペクトルは、当業者には明らかであるように、利用される厳密な変調方式に依存する。本発明は、改善された変調方式を提供することを目的とするものではない点に、留意されたい。望ましい電流周波数スペクトルを実際に達成するためには、変調方式が可能な限り正確に実行される必要がある。このことは、ここでもまた、プロセッサに対して、非常に高い動作周波数を要求し得る。更に、変調方式をプロセッサに実行させることは斯かるプロセッサのかなりの能力を消費し得、必要とされる回路は比較的複雑なものとなり得る。

本発明の目的は、以上の問題を克服するか又は少なくとも低減させることにある。具体的には、本発明は、変調方式を実装するための代替の方法を提供することを目的とする。

本発明によれば、コントローラが、それぞれが例えば０か又は１のような２つのとり得る値のうちの一方を含む複数のメモリ要素を有する、不揮発性メモリ装置を有する。各値はブリッジ状態を表す。コントローラは更に、制御出力部とクロック入力部とを有し、該クロック入力部はクロック装置からのクロック信号を受信するために結合され、該制御出力部は、ブリッジのための制御信号を供給する。該制御出力部は常にメモリ要素の一方に等しい値を持ち、クロック信号により定義される時点において、制御出力値が他方のメモリ要素に等しくされる。斯くして、メモリ要素の順序として示される所定の方法で、制御出力値が連続的にメモリ要素の値をとる。

更なる有利な改善は、従属請求項において言及される。

本発明により提案される実装の重要な利点は、クロック装置とメモリ装置とが、互いに対して独立して機能する、独立した「スタンドアロン型」装置となる点である。本発明は、電圧制御された発振器の利用を可能とし、比較的単純な回路実装に帰着し、更にＶＣＯが特にクロック信号を正確に生成するために設計され、プロセッサとは対照的に、ＶＣＯはクロック信号を生成する以外の更なるタスクを持たない。更なる利点は、クロック装置とメモリ装置とが、比較的単純な構成要素である点であり、プロセッサにより疑似ランダム型ブリッジ制御信号が生成される必要があるとすると、このことはかなりのプロセッサ能力を必要とし得、それ故大型の高価なプロセッサの使用を必要とし得る。

本発明のこれらの及び他の態様、特徴及び利点は、図面を参照しながら、１つ以上の好適な実施例の以下の記載により、更に説明される。ここで、同一の参照番号は、同一の又は類似する部分を示す。

ハーフブリッジ型のトポロジを持つランプドライバを模式的に示すブロック図である。 時間の関数としてランプ電流及びランプパワーを模式的に示す時間図である。 ランプドライバのためのコントローラを模式的に示すブロック図である。

図１は、ガス放電ランプ１１を駆動するための、ハーフブリッジ型トポロジを持つランプドライバ１０を模式的に示すブロック図である。斯かるハーフブリッジ回路トポロジは当業者には知られており、その設計及び機能は簡潔にのみ説明される。略定電圧の供給源Ｖに結合された２つの電圧レールの間に、２つのスイッチＭ１及びＭ２が直列に配置され、それぞれ対応するダイオードＤ１及びＤ２を伴う。該電圧源の設計は、本発明には重要ではない。該２つの電圧レールの間には、２つのコンデンサＣ１及びＣ２も直列に配置される。ランプ１１は、一方では２つのスイッチＭ１とＭ２との間の接合点に結合され、他方では２つのコンデンサＣ１とＣ２との間の接合点に結合され、インダクタＬがランプ１１と直列に配置され、コンデンサＣがランプ１１と並列に配置される。２つのスイッチＭ１及びＭ２は、これらスイッチが同時には閉じられない（即ち導通状態にならない）ように、コントローラ１２によって互い違いに制御される。２つのコンデンサＣ１及びＣ２は比較的高い容量値を持ち、２つのスイッチＭ１及びＭ２のスイッチ周波数は比較的高く、そのため２つのコンデンサＣ１とＣ２との間の接合点における電圧は略一定となる。

動作は以下の通りである。ドライバ１０は、上側スイッチＭ１が閉じられ、下側スイッチＭ２が開いており（即ち非導通状態である）、ランプ電流Ｉ（インダクタを通る電流と等しい）が上昇する、第１のスイッチ状態を持つ。ドライバ１０は、下側スイッチＭ２が閉じられ、上側スイッチＭ１が開いており、ランプ電流が減少する、第２のスイッチ状態を持つ。該回路は連続的に第１及び第２のスイッチ状態をとる。第１のスイッチ状態から第２のスイッチ状態への遷移の瞬間、電流が最大値に到達する。第２のスイッチ状態から第１のスイッチ状態への遷移の瞬間、電流が最小値に到達する。通常は、電流の波形がゼロに対して対称となるように、即ち該最小電流値が前記最大値と逆の方向ではあるが同じ大きさを持つように、制御が為される。全体の電流のサイクルは、１つの第１のスイッチ状態と１つの第２のスイッチ状態との組み合わせを含む。

該ランプが電圧源のように挙動すること、即ちランプ間の電圧が各スイッチ状態の間に一定であることが仮定され得る。従って、インダクタＬ間の電圧は、各スイッチ状態の間一定であり、そのため第１のスイッチ状態ＳＳ１の間の電流上昇と、第２のスイッチ状態ＳＳ２の間の電流減少とが、第１の近似において時間に対して線形であり、時間微分ｄＩ／ｄｔが一定となる。このことは、図２に示すように電流の波形が三角形であることを意味する。図２は、時間の関数として、ランプ電流Ｉ（上のグラフ）と対応するランプパワーＰ（下のグラフ）とを模式的に示したものである。ランプパワーＰもまた三角形の波形を持つが、周波数は電流の周波数の２倍である。電流周期はＴとして示され、パワーの周期の２倍である。

以上の記載及び対応する図２における説明図は、幾分理想的な態様で電流の挙動をモデル化していることに留意されたい。現実にはランプはｋＨｚのレンジではより抵抗を持つように振る舞うが、説明の目的のため、本発明を説明する際には三角形の波形が引き続き利用される。

代替の回路設計も可能であり、例えば回路がフルブリッジ型トポロジを持っても良いことは、留意されたい。また、動作が異なっても良い。電源は電流源であっても良く、ブリッジのスイッチ状態の変更が電流の向きを変更させても良い。いずれの場合にも、スイッチングの瞬間が、瞬間的な電流周波数を決定する。更に、ブリッジ回路が、異なる共振トポロジを含んでも良い。ＬＣ共振器である代わりに、ブリッジ回路はＬＣＣ、ＬＣＣ等のタイプの回路であっても良い。例えばＬＣＣ回路については、斯かるトポロジは、共振に寄与するようにコンデンサＣ１及び／又はＣ２を選択することによって実装され得ることは、留意されたい。

図３は、本発明によるコントローラ１２の詳細を模式的に示すブロック図である。

一般に、コントローラ１２は、それぞれスイッチＭ１及びＭ２に制御信号（例えばＨＩＧＨ／ＬＯＷ信号）を供給するための、２つの出力端子１３及び１４を持つ。コントローラ１２は２つの動作状態を持ち、第１の動作状態においては、制御信号が第１のスイッチが導通状態となり第２のスイッチが導通状態とならないようにするものであり、第２の動作状態においては、制御信号が第２のスイッチが導通状態となり第１のスイッチが導通状態とならないようにするものである。実際には、スイッチＭ１及びＭ２の双方ともが同時に導通状態となることを防ぐための手段が備えられるが、斯かる手段はそれ自体知られており、それ故簡単さのためここでは示されない。

コントローラ１２は、それぞれ２１（１）乃至２１（Ｎ）と示された複数のＮ個のメモリ要素２１を有する、例えばＥＥＰＲＯＭのような不揮発性メモリ装置２０を有する。これらメモリ要素は典型的には、値「０」か又は値「１」かを含む、バイナリ要素である。メモリ装置２０は、クロック装置３０からのクロック信号Ｓ_ＣＬに応答するものであり、クロック信号Ｓ_ＣＬは、略一定の時間間隔で規則的なトリガ時間を定義する。クロック信号は例えば、メモリ装置２０のためのトリガ時間がクロック信号の立ち上がり又は立ち下がりエッジによって定義されるようなブロック信号であっても良いが、これらの詳細は必須ではない。

本発明の重要な態様によれば、コントローラ１２の動作状態は、メモリ要素２１（ｘ）のうちの１つの内容により決定される。換言すれば、ブリッジ１０のスイッチ状態が、メモリ要素２１（ｘ）のうちの該１つの内容によって決定付けられる。クロック信号中の各トリガ時間において、コントローラ１２の動作状態は、他のメモリ要素に基づくこととなる。このことは、全てのメモリ要素が「利用」されるまで継続され、次いで該サイクルが繰り返される。メモリ要素を辿って動作が実行される順序は一定であり、この順序はメモリ要素の順序として示され、メモリ２０又はより一般的にはドライバ１０の装置プロパティとみなされることとなる。ここで、メモリ要素の番号付けが、これに従って行われることとなる。斯くして、トリガ時間において、コントローラ１２の動作状態は、前のメモリ要素２１（ｘ−１）に基づくこととなる。便宜上、メモリ要素は該順序で連続するもの即ち「隣接する」ものと示され、換言すれば、メモリ要素２１（ｘ−１）とメモリ要素２１（ｘ）とが相互に連続する即ち隣接する要素であるものとして示されるが、このことは必ずしも、これら要素が物理的に隣接していることを意味するものではない。

一実施例においては、コントローラ１２の動作状態は常に、例えば最後のメモリ要素２１（Ｎ）のような、一定のメモリ要素の内容により決定される。クロック信号中の各トリガ時間において、各メモリ要素２１（ｉ）は隣接する要素２１（ｉ−１）の値をとり、一方で第１のメモリ要素２１（１）は最後のメモリ要素２１（Ｎ）の値をとる。この動作の方法は、図３に模式的に示される。メモリ要素２１（Ｎ−１）が最後のメモリ要素２１（Ｎ）と同じ値を含むとすると、コントローラ１２の動作状態、及びそれ故ブリッジのスイッチ状態は、同じままとなる。メモリ要素２１（Ｎ−１）が最後のメモリ要素２１（Ｎ）の値と異なる値を含むとすると、コントローラ１２の動作状態、及びそれ故ブリッジのスイッチ状態が反転される。

メモリ要素の順序は、連続する要素間の固定された接続により決定され得る（ハードウェア的方法）。しかしながら、メモリ要素の順序は、メモリ装置２０の１つ以上の更なるメモリ位置に保存された情報によって決定されることも可能である。更に、メモリ要素の順序は、コントローラのソフトウェアによって決定されることも可能である。

他の実施例においては、コントローラ１２は、メモリ要素２１（ｘ）の１つを指すポインタを備え、コントローラ１２の動作状態が常に、該ポインタにより示されるメモリ要素２１（ｘ）の内容により決定される。斯かるポインタは、メモリ要素２１（ｘ）の位置のアドレスを含むメモリ要素として実装されても良い。クロック信号中の各トリガ時間において、該ポインタは隣接するメモリ要素２１（ｘ−１）のアドレスを指し、第１のメモリ要素２１（１）の後は、該ポインタは最後のメモリ要素２１（Ｎ）を指すこととなる。

勿論、該ポインタは、反対の順序で要素のアドレスを辿っていっても良く、同様の説明が第１の実施例に当てはまる。

いずれの場合においても、ブリッジのスイッチパターン（スイッチ状態の履歴）は、要素の順序と併せてメモリ装置２０の内容によって完全に決定され、ブリッジのスイッチ状態が該所定の連続を辿る速度は、クロック周波数によって決定される。該要素の順序と併せたメモリ装置２０の内容は好適には、ブリッジの疑似ランダム型のスイッチングに帰着するように選択される。しかしながら、特定の周波数成分を故意に導入することも可能である。

図示された実施例においては、第１の出力端子１３は最後のメモリ要素２１（Ｎ）に結合されており、そのため出力信号は最後のメモリ要素２１（Ｎ）の値、即ちＨＩＧＨか又はＬＯＷに対応する。第２の出力端子１４は、第１の出力端子１３における出力信号の反対の出力信号、即ちそれぞれＬＯＷ又はＨＩＧＨを供給する。このことは例えば、第１の出力端子１３と第２の出力端子１４との間に結合された反転レベルシフタ１５により実行される。第１の出力端子１３及び第２の出力端子１４はそれぞれのスイッチＭ１及びＭ２に結合され、それにより、これらスイッチのスイッチ状態は、第１の出力端子１３及び第２の出力端子１４の出力信号に対応する。

クロック３０は、固定周波数の装置であっても良い。しかしながら好適には、クロック周波数は制御可能である。好適な実施例においては、クロック装置３０は、クロックコントローラ４０により供給される制御電圧Ｖ_Ｃに応答する、電圧制御された発振器として実装される。クロックコントローラ４０は、ＶＣＯ３０の逸脱を補正するために、該クロックコントローラ４０の制御電圧Ｖ_Ｃを修正しても良い。クロックコントローラ４０が、ランプパワーを制御するために、該クロックコントローラ４０の制御電圧Ｖ_Ｃを変更することも可能である。特にインダクタンス素子Ｌにより支配されるブリッジの転送特性は周波数に依存し、高い周波数が低いランプパワーに帰着するため、例えばランプの老化により引き起こされるランプパワーの逸脱を補正することも可能である。老化によって、ランプ電圧は上昇し、その結果のランプパワーの上昇は周波数を変更することにより補償され得る。図１は、ドライバ１０が、ランプ電圧を測定するためのランプ電圧センサ１６と、ランプ電流を測定するためのランプ電流センサ１７とを有しても良いことを示す。クロックコントローラ４０は、ランプ電圧センサ１６から、ランプ電圧を表す第１の測定信号Ｓ１を受信し、ランプ電流センサ１７から、ランプ電流表す第２の測定信号Ｓ２を受信する。これら信号から、クロックコントローラ４０はランプパワーを算出し、算出されたランプパワーが所定の目標パワー値と等しいままとなるように、該クロックコントローラ４０の制御電圧Ｖ_Ｃを修正する。代替として、補正された制御電圧Ｖ_Ｃを近似するためにアナログ回路が利用されることも可能であり、斯かる方法はコストの低減をもたらし得る。

制御電圧Ｖ_Ｃの斯かる修正は、比較的大きな時間スケールで実行されることに留意されたい。更に、クロック周波数の変化がある場合であっても、相対的なスイッチングパターンが変化しないため、周波数スペクトルの形状は変化しないことにも留意されたい。

要約すると、本発明は、少なくとも２つの制御可能なスイッチＭ１、Ｍ２と該スイッチを制御するためのコントローラ１２とを有する、ガス放電ランプ１１を駆動するためのドライバ１０を提供する。該コントローラは、一方のスイッチＭ１が導通状態となり他方のスイッチＭ２が非導通状態となる第１の動作状態と、該他方のスイッチＭ２が導通状態となり第１のスイッチＭ１が非導通状態となる第２の動作状態と、を持つ。該コントローラは、それぞれがバイナリ値（「０」；「１」）を含む複数のメモリ要素２１を有するメモリ装置２０を有し、最後のメモリ要素２１（Ｎ）の値が該コントローラの動作状態を決定する。

クロック装置３０により生成されるクロック信号Ｓ_ＣＬに応答して、該メモリ装置は、各メモリ要素２１（ｉ）の内容を、隣接するメモリ要素２１（ｉ＋１）へとシフトさせ、最後のメモリ要素２１（Ｎ）の内容を、第１のメモリ要素２１（１）へとシフトさせる。

本発明は図面及び以上の記述において説明され記載されたが、斯かる説明及び記載は説明するもの又は例示的なものであって、限定するものではないとみなされるべきであることは、当業者には明らかである。本発明は開示された実施例に限定されるものではなく、添付される請求項において定義される本発明の保護範囲内で、幾つかの変形及び変更が可能である。

例えば、本発明が単一周波数スイッチングを実行するために利用されることも可能である。例えば、メモリ要素が値１０１０１０１０…を含み、ブリッジ状態がクロック周波数で反転されるようにしても良い。ランダム的なスイッチングと固定周波数成分との組み合わせに帰着するように、メモリ２０が設計されても良い。更に、種々のブリッジトポロジが可能である。

更に、上述したように、メモリ要素の順序は、通常の動作の間は固定される。各サイクルの間、動作は同じ順でメモリ要素を辿る。しかしながら、ドライバは該順序を変更することが可能であっても良く、該変更の時点から、「新たな」順序が当該固定された順序としてとられ、この順序で動作が繰り返し実行されても良い。斯かる変更は、順序がソフトウェアにより決定される場合、又はポインタの実施例の場合においては、比較的容易に実装されることができる。

図面、説明及び添付される請求項を読むことにより、請求される本発明を実施化する当業者によって、開示された実施例に対する他の変形が理解され実行され得る。請求項において、「有する（comprising）」なる語は他の要素又はステップを除外するものではなく、「１つの（a又はan）」なる不定冠詞は複数を除外するものではない。単一のプロセッサ又はその他のユニットが、請求項に列記された幾つかのアイテムの機能を実行しても良い。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これら手段の組み合わせが有利に利用されることができないことを示すものではない。コンピュータプログラムは、他のハードウェアと共に又は他のハードウェアの一部として供給される光記憶媒体又は固体媒体のような適切な媒体上で保存／配布されても良いが、インターネット又はその他の有線若しくは無線通信システムを介してのような、他の形態で配布されても良い。請求項におけるいずれの参照記号も、請求の範囲を限定するものとして解釈されるべきではない。

以上において、本発明による装置の機能ブロックを示すブロック図を参照しながら、本発明が説明された。これら機能ブロックの１つ以上がハードウェアで実装されても良く、この場合には斯かる機能ブロックの機能は個々のハードウェア構成要素によって実行されるが、これら機能ブロックの１つ以上がソフトウェアで実行され、斯かる機能ブロックの機能が、コンピュータプログラム、又はマイクロプロセッサ、マイクロコントローラ、ディジタル信号プロセッサ等のようなプログラム可能な装置の、１行以上のプログラム行によって実行されることも可能であることは、理解されるべきである。

Claims (13)

1. ガス放電ランプを駆動するためのドライバであって、前記ドライバは、少なくとも２つの制御可能なスイッチと、前記スイッチを制御するためのコントローラと、を有し、前記コントローラは、前記スイッチのうち少なくとも第１のものが導通状態となり前記スイッチのうち少なくとも第２のものが非導通状態となるような前記制御可能なスイッチのための制御信号を前記コントローラが生成する第１の動作状態と、前記スイッチのうち前記第２のものが導通状態となり前記スイッチのうち前記第１のものが非導通状態となるような前記制御可能なスイッチのための制御信号を前記コントローラが生成する第２動作状態と、を持ち、
   前記第１の動作状態から前記第２の動作状態への前記コントローラの切り替えが、ランプ電流周波数を決定し、
   前記コントローラは、それぞれがバイナリ値を含む複数のメモリ要素を有するメモリ装置を有し、前記メモリ要素は所定の順序を持ち、
   前記コントローラの動作状態は常に、前記メモリ要素のうちの１つの内容により決定され、
   前記コントローラは更に、規則的なトリガ時間を定義するクロック信号を生成するためのクロック装置を有し、
   前記コントローラは、前記トリガ時間において、前記順序により決定される後続するメモリ要素の内容に基づいて、前記コントローラの動作状態を定義することにより、前記クロック信号に応答するものである、ドライバ。
2. 前記コントローラの動作状態は常に、固定されたメモリ要素の内容により決定され、前記メモリ装置は、前記トリガ時間において、各メモリ要素の内容を後続するメモリ要素へとシフトさせ、最後のメモリ要素の内容を最初のメモリ要素へとシフトさせることにより、前記クロック信号に応答するものである、請求項１に記載のドライバ。
3. 前記コントローラは、前記メモリ要素のうちの１つを指すポインタを備え、前記コントローラの動作状態は常に、前記ポインタにより示される前記メモリ要素の内容により決定され、前記コントローラは、前記トリガ時間において、後続するメモリ要素のアドレスを前記ポインタが指すようにすることにより、前記クロック信号に応答するものである、請求項１に記載のドライバ。
4. 前記ポインタは、前記メモリ要素のうちの１つの位置のアドレスを含むメモリ要素として実装される、請求項３に記載のドライバ。
5. 前記クロック装置は、制御可能なクロック装置である、請求項１に記載のドライバ。
6. 前記クロック装置は、電圧制御された発振器として実装される、請求項５に記載のドライバ。
7. 前記コントローラは更に、クロック制御信号を生成するためのクロックコントローラを有し、前記クロック装置は、クロック制御信号に基づいて前記クロック装置のクロック信号周波数を適合させることにより前記クロック制御信号に応答するものである、請求項５に記載のドライバ。
8. 前記ドライバは更に、少なくとも１つのランプ動作パラメータを測定するための測定手段を有し、前記クロックコントローラは、前記クロックコントローラのクロック制御信号を適合させることによって、前記測定手段からの測定出力信号に応答するものである、請求項７に記載のドライバ。
9. 前記測定手段は、ランプ電圧センサを有する、請求項８に記載のドライバ。
10. 前記測定手段は、ランプ電流センサを有する、請求項８に記載のドライバ。
11. 前記クロックコントローラは、ランプパワーを略一定に保つように、前記測定手段からの前記測定出力信号に基づいて、前記クロックコントローラのクロック制御信号を適合させるように構成された、請求項８に記載のドライバ。
12. 前記２つのスイッチは、２つの電力供給線の間に直列に配置され、前記ランプを接続するためのランプ出力端子が、前記２つのスイッチ間のノードに接続された回路分岐に配置される、請求項１に記載のドライバ。
13. インダクタンス素子が前記ランプ出力端子と直列に配置され、コンデンサ素子が前記ランプ出力端子と並列に配置された、請求項１２に記載のドライバ。

Images