JP2010529466A - 光ファイバファイバおよびリボンの検出方法 - Google Patents

Abstract

【課題】
複数の光ファイバファイバを認識あるいは追跡する方法。
【解決手段】
複数のファイバ識別データ信号を複数の光ファイバファイバの端部に送信し、前記複数の光ファイバファイバのそれぞれには異なるデータ信号が送信され；前記１つのファイバに送信された前記信号に基づいて前記複数の光ファイバファイバの１つを識別し；前記データ信号はデジタルコードであることを含む。
【選択図】図１

Description

本発明に一貫する方法は、光ファイバファイバ及びリボンを検出及び認識する方法に関する。特に、本発明は、光ファイバの特有のデジタルコードを検出することによる光ファイバリボンの方法に関する。

本出願は、本明細書に参照として組み込まれる開示である2007年6月7日に出願された米国仮出願番号60／942569の優先性を主張する。
光ファイバ識別装置あるいはOFIは、緩衝または被覆光ファイバを屈折させ、制御屈折の結果として逃れる全ての光を測定することにより作動する。ファイバ識別に利用する場合、従来のOFIでは、識別されるファイバの一端が、一般にファイバ識別に使用される約２７０Hzから２kHzのいくつかの周波数の１つで変調された光信号を生成する発信元に接続される必要がある。通信システムで使用される光ファイバの通常のアクセス量はこれら比較的低周波数で少電力を含んでいることから、OFIは、ファイバ、リボン、ジャンパ線あるいはピグテールがダークではないか、（実状）データを運んでいるか、或いは、発信音を運んでいるかを判断することができる。

同様に、光パワーメーターあるいはOPMは、それらを、通常本社の光パッチパネルあるいはFTTHファイバ配線ハブ（FDH）であるケーブルの終端点でこれらファイバに接続することにより、ファイバがダークではないか、データを運んでいるか、或いは、識別音を運んでいるかを示すよう設計される場合がある。

現在の光ファイバ識別技術の制限の一つとして、１度に１つのファイバにしか発信元を接続できないという点がある。従って、接続技師が、範囲の中間地点で接続される複数のファイバを識別したい場合、その範囲の一端で２人目の技師と共に作業し、複数の発信源を設置する（それぞれに異なる周波数を設定する）か、或いは、各ファイバが接続される前に発信元が位置する範囲の一端まで行かなくてはならない。

本発明の例示の実施形態は、上記欠点及び上述しない欠点を解決する。また、本発明は、上述の欠点を解決する必要はなく、本発明の例示の実施形態は上述の問題のいずれも解決しなくてもよい。

複数の光ファイバファイバの１つを識別する方法の１つにおいて、複数のファイバ識別データ信号が複数の光ファイバファイバの端部に送信され、複数の光ファイバファイバのそれぞれには異なるデータ信号が送信され、１つのファイバに送信された信号に基づいて複数の光ファイバファイバの１つが識別され、データ信号はデジタルコードである。

複数のファイバの１つにおいて制御屈折にて行われる識別を更に含む方法であってもよい。

方法において、複数のファイバが光ファイバケーブルの一部であってもよい。

ゼロ復帰フォーマットで送信されるデータ信号を更に含む方法であってもよい。

複数のファイバに同時に１つ送信されるデータ信号を更に含む方法であってもよい。

複数のファイバの１つの終端点で行われる識別を更に含む方法であってもよい。

別の方法は、複数のファイバ識別データ信号を複数の光ファイバリボンそれぞれの中の１つのファイバの端部に送信し、複数の光ファイバリボンそれぞれの中の１つのファイバには異なるデータ信号が送信され、１つのファイバに送信された信号に基づいて複数の光ファイバリボンの１つを識別し、データ信号はデジタルコードであることにより、複数の光ファイバリボンの１つを識別することを含む。

複数のリボンの１つにおいて制御屈折にて行われる識別を更に含む方法であってもよい。

ゼロ復帰フォーマットで送信されるデータ信号を更に含む方法であってもよい。

複数のリボンの１つのファイバに同時に１つに送信されるデータ信号を更に含む方法であってもよい。

複数のリボンの１つの終端点で行われる識別を更に含む方法であってもよい。

本発明の上記及び／又は別の態様は、添付の図面と組合わせた以下の例示の実施形態の説明から明白かつより容易に理解されるであろう。

図１は、一実施形態のマルチファイバ追跡装置を示す。 図２は、一実施形態のマルチファイバ識別装置を示す。 図３は、一実施形態のマルチファイバ追跡装置を共に用いたマルチファイバ識別装置を示す。 図４は、MFT及びMFIが使用可能な応用を示す。 図５は、MFT及びMFIが使用可能な応用を示す。 図６は、一実施形態の１２中４つのレーザーのデータ・バースト・スタガのビットパターンを示す。 図７は、一実施形態の１２のレーザーのデータ・バースト・スタガのタイミングを示す。 図８は、一実施形態のマルチファイバ識別装置を示す。 図９は、一実施形態のマルチファイバ追跡装置を示す。 図１０は、通常のFTTx PONのレイアウトを示す。 図１１は、ファイバ端部でファイバを識別するためのOPMの使用を示す。 図１２は、ファイバ端部でファイバを識別するためのOPMの使用を示す。

以下に、添付の図面を参照しながら、本発明の例示の実施形態を説明する。

例示のマルチファイバ追跡装置（MFT）１は、単一ポート（MPO型）の１２ファイバ１５５０ｎｍ出力ソースである。MPOファンアウトコネクタ２におよそ１２の個別のレーザー光源（例えば、１５５０ｎｍ単一モードが可能）が結合した設計となっている。MFT１は、例えば、パクテックLH45-100様式のケースに入れることができる。MFTは、キーパッドを有している。全ての校正及び操作は、キーパッドを介して行うことができる。また、校正は、オンボードUSBポートを介して制御することができる。装置には、２本のAAアルカリ電池又はNiMH電池又はACアダプタから電力が供給される。

MFT１は、テストポートから送信される、試験用ファイバを自動的に識別するために用いられるそれぞれ個々のファイバ用の特有のデータバーストを使用することにより、デジタルコードを生成する。この特徴は、自動ファイバ認識を提供するマルチファイバ識別装置（MFI）３と併せて使用される。

ファイバ認識：ファイバ認識データバーストモードは、MFT１の初期設定の操作モードである。ノイエス社（NOYES）のOLSxシリーズのような従来の装置とは異なり、既定のレーザーが作動中である時間のみファイバIDデータバーストは送信される。一実施形態においては、MFT１は、１２個ずつのグループ（１〜１２、１３〜２４、２５〜３６又は３７〜４８）の４８個までのファイバに、識別番号（ID）を生成することができる。ファイバ認識のためにMFT１及びMFI３が使用するプロトコルは、以下の通りである。IDデータバーストはスタートビット２５（ビット幅２．５）、それに続く８ビット２６から成り、４８個までの個別ファイバIDコードを提供するよう構成されている。データはRZ（ゼロ復帰Return to Zero）フォーマットで送られる。最上位ビット（MSB）及び最下位ビット（LSB）は、常にロジック「１」となる。２つのレーザーが同時に送信されないよう、データバーストをずらす。各個別のファイバにおけるデータバーストは、１秒間に８回繰り返される。以下は、１２本のファイバのグループのうち２つのビットパターンの例である。別のビットパターンを用いることもできる。ただし、通常のデータアクセスの誤検出を回避する特定のビットパターンであること（例えば、社内ネットワーク又はFTTHアプリケーション）。

図９に示すように、一実施形態のMFTは、（１）電力供給と制御、及び（２）レーザードライバーの、２つの主な機能ブロックからなる。これらの機能は、図９と照らしながら以下に詳細に説明する。

電力供給及び制御。マイクロコントローラ：マイクロコントローラ（CPU）５は、例えば、32.768kHzのクロック周波数を用いた、テキサス・インスツルメント社製MSP430F437 16ビット・マイクロコントローラである。コントローラは、プログラム格納用32Kフラッシュメモリ、データ格納用256バイトフラッシュ、及び、1KのRAMを有する。ソフトウェアを介して設定可能な６つで１セットの入出力（I/O）ポートを有する。そのうちの幾つかは混合I/O用に構成されており、その他は固定入力又は固定出力供給用及びADC供給用である。

マイクロコントローラ５は、ファイバIDデータバーストを有するレーザー出力の変調及びユニットの出力電力を制御する。ユニットのファームウェアは、マイクロコントローラのフラッシュプログラムメモリに格納され、JTAGポートを介してアクセスできる。クリスタル６は、32.768kHzのクロックを発生させる。マイクロコントローラ５は、回路内でのプログラム／再プログラムが可能である。

A/Dコンバータ（マイクロコントローラ内部）：12ビットADCへの８つの入力のうち２つは、バッテリ電圧及びレーザードライバ供給電圧の測定に用いられる。出力制御／低バッテリ検知回路４８は、バッテリ検知信号を生成する。このバッテリ検知信号は、FET及び電圧分配／フィルタ部を介してバッテリから直接測定される。＋2Vdc供給８は、分圧器を介して供給から測定される。A/Dに入力される基準電圧は、＋3.6VDC供給７から得ることができ、＋2.5Vdc及び＋1.5Vdc基準９といった２つの他の選択可能な内部基準を含む。MFTには＋1.5Vdc基準９が用いられる。

キーパッド：例示のキーパッドは、２つのユーザーキー１１、１２及び５つの組込型LED１０からなり、19−導体フラット可撓ケーブル (FFC)を介してプリント回路基板（PCB）に接続される。２つのユーザーキーは、電源スイッチ１１とグループ選択スイッチ１２からなる。電源スイッチ１１は、ユニット電源のオン／オフを繰り返す。グループ選択スイッチ１２は、所望のファイバIDグループを選択するために使用される。５つの組込型LED１０は、MFT状態の表示に使用される。本実施形態においては、それらはID１〜１２、ID１３〜２４、ID２５〜３６、ID３７〜４８及び低バッテリで構成される。

電力供給。MFTの電力供給は、２つのスイッチングレギュレータ、線形レギュレータ及び緩衝バンドギャップ基準からなる。主なスイッチングレギュレータは、＋1.8Vdc〜＋3.4Vdcの入力から＋3.6Vdcまで増大させる同期昇圧レギュレータである。レギュレータの構成として、300mAの供給が可能である。

レーザードライブ用スイッチングレギュレータは、＋3.6Vdcの主要供給を＋2Vdcに減るまで変換する同期バックレギュレータである。レギュレータの構成として、300mAの供給が可能である。

バンドギャップ基準電圧は、マイクロコントローラ５により内部で発生する。選択された出力電圧は、＋1.5Vdcである。出力は、単位利得用に設定された演算増幅器により緩衝される。緩衝器の出力は、レーザードライバの回路ループに＋1.5Vdc基準で送られる。

線形レギュレータは、主なイッチングレギュレータ入力をその出力電圧（＋3.6Vdc）以下で保つACアダプタ１３からの入力（＋6Vdcから＋21Vdc）を＋3.4Vdcに落とすため使用される。

オフであるユニットの電源キー１１を押すと、4つのFETのゲートにかかる低電圧が発生し、それらを作動させる。２つのFETは、内蔵ボディーダイオードを介して低電圧降下極性保護を提供する。他の２つのFETは、主な昇圧レギュレータに投入される２つのAA電池１４を接続する。トランジスタ用9Vバッテリが、既定のAA電池の代わりにユニットに挿入された場合に、他の２つのFET と共に、3.9 Vツェナーダイオードが入力バッテリ電圧を制限するよう作用する。電力がACアダプタを介して供給される場合は、別のFETがバッテリ入力を遮断する。バッテリ電圧が主なスイッチングレギュレータに印加された場合、順に＋3.6Vdcがユニットに供給され、電力強化をリセットし、マイクロコントローラ５を作動させる。

公称出力9Vdc（6V〜21V）のACアダプタ１３を接続することによる、ユニットに電源供給する代替的手段がある。PTCヒューズ及びツェナーダイオードにより電圧過剰から保護する一方で、全波整流器によりあらゆる入力の極性が可能になる。FETが、AC入力使用の際にユニットの電源をオン／オフする手段を提供する一方で、線形レギュレータは、入力を＋3.4Vdcに調整する。別のFETにより、ACアダプタの有無を検出する手段がマイクロコントローラ５に提供される。

ユニットには、レーザー出力ポート用の単一モードMPO15、12-ファイバコネクタ／アダプタが使用される。

グループ選択キーは、どのファイバIDのグループがユニットから送信されるのかを選択するために使用される。このキーへの加圧により、１〜１２、１３〜２４、２５〜３６及び３７〜４８の４つのグループが周期的に繰り返される。電源キー１１は、ユニット電源のオン／オフを繰り返す。本実施形態においては、正しく機能させるために、キーを1秒間押し続けなければならない。これにより、不測の起動／停止が防止される。

本実施形態においては、MFTは、２本の1.5Vdcアルカリ電池１４又は2本のNiMH電池で起動する。通常の電流引き込みは、3Vdc入力で100mAである。ユニットはまた、外部ACアダプタにより起動することもできる。

レーザードライバ。PCBは、6対（16、17、18、19、20及び21）に設定された１２の個別の駆動回路を有する１２個のレーザーを支えており、場所を取らない多様なデバイスパッケージの使用が可能である。駆動回路の各ペアは、二重チャンネルデジタル電位差計、２つの演算増幅器、３つのデュアルFET、及び、クワッドアナログスイッチの半分からなる。６対を使用する必要はなく、むしろ１２の別個のレーザー／ドライバを使用してもよい。

各駆動回路の演算増幅器は、レーザー内のバックファセット・モニタ・ダイオードからの帰還電流を増幅するために使用される。非反転入力は、＋1.5V基準電圧９により駆動される。反転入力は、バックファセット・モニタからの帰還電流により駆動される。モニターからの信号の量は、接地への信号の一部を遮断し、演算増幅器の出力を制御するデジタル電位差計の１つのチャンネルにより調節される。

演算増幅器の出力は、アナログスイッチの１つのゲートを介して、レーザー電流駆動回路のサンプル／ホールド及び上部ドライバFET部に連結される。この出力は、レーザーの作動電流を順次制御する上部FETのゲートにバイアスを印加する。このスイッチは、マイクロコントローラ５により制御される。マイクロコントローラ５はまた、下部ドライバFETを制御し、FETのオン／オフを切り替えるためゲートにバイアスを印加する。上部及び下部FETは、レーザー用の駆動電流回路を含む。

駆動回路のサンプル／ホールド部内のアナログスイッチに続くFETは、回路を停止するために使用される。このFETは、５５５タイマー、ウォッチドッグ・タイマー及び別のFETの組み合わせ（総じて、レーザー・ウォッチドッグ・タイマー２２）を介して制御される。ウォッチドッグ・タイマーの電源投入リセット及び５５５タイマー上のプログラムされた時間間隔は、MFT出力が印加された後におよそ４４０mSの遅延を提供するよう作用する。この遅延により、電力供給を安定化し、マイクロコントローラ５の通常の起動を終了し、デジタル電位差計内へ格納校正値をプログラムすることができる。これにより、これら全ての機能が完了するまで、レーザー駆動回路の不測の起動が防止される。

ウォッチドッグ・タイマーは、マイクロコントローラ５から周期リセットパルスを受信する。マイクロコントローラが機能しなくなるか中断した場合、ウォッチドッグ・タイマーはリセットを行わず、リセットパルスを受信しなくなった後およそ1.6秒で始動する。これにより、１２個全てのレーザー駆動回路を順に遮断し、レーザーの危険な作動を防止する。これは、５５５タイマーを強制的にリセット状態とし、維持する。

各回路のレーザー駆動電流は、レーザーダイオードの下側の1対の平行な２０Ω抵抗器により制限される。これは最大レーザー電流を90mAに制限する。

レーザーアセンブリは、ドーターPCB、マルチレーザー装着ブロック、及び、12レーザー〜MPO間光学アセンブリからなる。レーザーアセンブリは、ドーターPCB上の主要PCBと主要PCBとを接続する。

マルチファイバ識別装置。MFT３は、光ファイバ内のデジタル符号化されたレーザー光、又は、FTTx配備に使用されるもののような光ファイバリボンの有無を検出するよう設計されている。

本実施形態においては、ユニットは、試験用リボン又はファイバを光ファイバ識別装置のヘッド端部のチャンネル４９に挿入することにより作動する。次に、MFI３（図示せず）の下面に位置するトリガー２３が引かれることにより、ヘッド５０がフォトダイオード３２、３３の近傍にファイバ又はリボンを押し込み、ファイバ又はリボンに制御屈折を作り出す。ユニットは前方に、ID無であること、もしくは、検出されたIDをそれぞれ示すための１つのLED４１とLCD２４を有する。ユニットに電力が通った際に短くビープ音鳴らし、有効なデジタルコードが検出された際に0.5秒ごとにビープ音を鳴らす可聴音発生器４０がある。LCD２４は、ファイバ識別番号（１〜４８）を表示する。

MFI３は、MFT１と併せて使用される。これは、FI３が試験用リボン又はファイバに固定された際、MFT１により送信されたデジタル符号化されたデータバーストを検出する。以下は、ファイバ識別のためにMFI３及びMFT１で使用されるプロトコルの実施形態である。

４つのレーザーのデータバーストのスタガのタイミングの一例を示す図６に示すように、IDデータバーストは、スタートビット２５とそれに続く８ビット２６からなり、４８個までの個別ファイバIDコードを提供するよう構成されている。8データビットは、RZ（ゼロ復帰：Return to Zero）フォーマットを使用するよう構成されている。MSB及びLSBは、常にロジック「１」となる。各個別のファイバにおけるデータバーストは、１秒間に８回繰り返される。各ビットは、およそ420μS幅（2.38KHz速度）である。ロジック「１」は、高くて210μS、低くて210μSである。ロジック「０」は、低くて420μSである。

スタートビット２５は、およそ820μS幅（高くて840μS、低くて210μS）であり、８ビットIDコード２６より前方にある。データバースト幅の合計は3990μS（3.990mS）である。

本実施形態においては、MFI３は、ファイバIDを表示する前に、２つの有効な連続したIDコードを検出しなければならない。

MFI３は、（１）I/O及び制御、（２）光学素子、（３）トランスインピーダンス増幅器、（４）データ検出器、及び、（５）電力供給の、５つの主要機能ブロックからなる。これらの機能を、図８に照らして以下に詳細に説明する。

I/O及び制御。I/O及び制御回路は、マイクロコントローラ２７、キーパッド（図示せず）、及び、測定結果を表示するLCD２４からなる。

マイクロコントローラ。マイクロコントローラ２７は、例えば、32.768kHzのクロック周波数を用いたテキサス・インスツルメンツ社製MSP430F499 16ビット・マイクロコントローラである。32kHz水晶２８は、クロックを発生させる。

マイクロコントローラ２７は、ソフトウェアを通して設定可能な６つのI/Oポートの１セットを有する。その幾つかは混合I/O用に設定されており、その他は固定入力あるいは固定出力供給用である。４４個で１セットの専用／多目的I/OピンがLCD２４を駆動する。

A/Dコンバータ（マイクロコントローラ内部）。12ビットA/Dへの８つの入力のうち２つは、バッテリ電圧及びベース基準電圧の測定に用いられる。低バッテリ検知回路５１は、バッテリ検知信号を生成する。A/Dに入力される基準電圧は、＋3Vdc供給２９から得られ、＋2.5Vdc及び＋1.5Vdcの２つの他の選択可能な内部基準を含む。

マイクロコントローラ５に入力されるバッテリ検知A/Dは低バッテリ検出器として使用され、バッテリ電圧が〜＋2.0Vdcに達すると低バッテリ表示LEDを作動させるよう設定されている。

12ビット A/Dへの８つの入力のうちの他の２つは、オフセットを測定する目的で、右及び左トランスインピーダンス増幅器３０、３１からの出力を測定するために使用される。

キーパッド。本実施形態においては、キーパッドは、10−導体フラット可撓ケーブル (FFC)を介して主プリント回路基板（PCB）に接続される。

トランスインピーダンス増幅器。右及び左トランスインピーダンスｗ制限増幅器（TIA）３０、３１は、演算増幅器、低漏洩アナログスイッチ、及び、関連する利得抵抗器及び補償コンデンサを備える。各TIAには利得段がある。各TIA入力は、光学素子に搭載される2つのフォトダイオード（又は検出器）３２、３３のうちの１つから得られる。TIAの最大利得は、１億である。ただし、１つの利得段のみがマルチファイバ識別装置に使用される。増幅器の飽和を防ぐために、１対の制限ダイオードも回路に切り替えられる。出力は、データ検出制限増幅及びビットスライス回路３４、３５に送られる。TIA３０、３１の出力はまた、更なるプロセスのため、２つの低域フィルタ４２、４３からマイクロコントローラ５へ通過する。本実施形態におけるトランスインピーダンス利得は、1.65Mである。

光学素子。MFI光学素子は、プリズムマウント内に設置され、ボールレンズを有する２つの１mmのInGaAsフォトダイオード（検出器）（１mm右フォトダイオード３２及び１mm左フォトダイオード３３）を備える。マウントは、光学グレードプラスチックからなるプリズムの位置を定めている。この組立部は、更に２つの構成要素を介してPBCに位置付けされ取り付けられており、光学ヘッドをなしている。フォトダイオード３２、３３は、およそ+11 〜-70dBm（1550nmでの試験用ファイバにおけるコア出力〜+23から-58dBm）の入力範囲が見込まれる。

データ弁別器。データ検出制限増幅及びビットスライス回路３４、３５は、高域フィルタ３８、３９を通してTIA出力に連結されるAC である演算増幅器を備える。演算増幅器は、利得が１０の緩衝増幅器である。利得は、出力が上部の電力供給レールに到達しないよう制限されたダイオードである。緩衝増幅器とダイオードリミッタの出力は、試験用リボン／ファイバから符号化データを回収するためのビット・スライサとして構成された２つの比較器に送られる。ビット・スライサの出力は、マイクロコントローラ２７上の入力に接続される。ビット・スライサの出力はまた、ORゲート３６の入力、マイクロコントローラ２７に送られる出力を駆動する。この入力ピンは、外部割り込みとして構成されている。

比較器のスイッチング閾電圧は、＋100mVdc基準３７から得られる。

電力供給。電力供給装置は、スイッチング昇上コンバータ、LDO線形レギュレータ、及び、緩衝バンドギャップ基準を備える。キーパッド上の電源ボタンが押されるか、スイッチング昇上コンバータのピンに順にバッテリ電力を印加し昇上コンバータを有効にするPFETのゲートを低い位置まで引くトリガーが引かれると、スイッチング昇上コンバータは作動する。マイクロコントローラ２７は一旦リセットされ起動すると、PFETのゲートを低い位置に保持する。

LDO線形レギュレータは、アナログフロントエンド、トーン／データ検出回路、マイクロコントローラ、及び、マイクロコントローラ上の内部A/Dコンバータ用のクリーン低騒音＋3.1Vを生成する後置レギュレータ／フィルタとして使用される。

バンドギャップ基準電圧は、マイクロコントローラ２７により内部発生する。選択された出力電圧は、＋2.5Vdcである。出力は、電圧デバイダ／フィルタを通過し、そこで出力は２５の倍数に分割される。電圧デバイダからの出力は、単位利得用に設定された演算増幅器により緩衝される。緩衝器の出力は、トランスインピーダンス増幅器上の＋100mVdc基準３７に送られ、データ／トーン回収に使用されるビットスライシング比較器へのスイッチング閾入力を供給する。

次に、MFT１及びMFI３を使用する方法を、図３及び４に関連して説明する。隣のケーブル断面に接合されるケーブル内のファイバ（例えば、図４上のケーブル）、或いは、より小さい分岐ケーブルに接続される貫通ケーブル内のファイバ（例えば、図４下のケーブル）を識別するために、MFT１は、例えば、本社の光学パッチパネル４５といったケーブルの末端に配置される。単一ファイバケーブルの場合、識別される各ケーブルは、MFT１の単一ファイバ出力に接続される。リボンケーブルの場合、各リボンの１つのファイバが、MFT１の単一ファイバ出力に接続される。従って、１２ファイバコネクタ４６と１２ファイバファンアウト２を有するMFIは、１２個の単一ファイバ、又は、１２個のリボンファイバの識別に使用することができる。

例えば、２つのケーブル断面の中間地点、又は、分岐ケーブルが貫通ケーブルと接合される地点といった接合位置では、個々のファイバ又はリボンに接続するため、ケーブルの外側のシースが取り除かれる。通常、対象のファイバ又はリボンは、ファイバ及びバインダ（グループ）の色を利用して位置づけされ、そしてMFI３を適用し、MFI３により表示された数字が、対象のファイバに接続されるべきMFT１の出力と対応していることを確認することにより識別される。

図５及び１０に示すように、末端においてコネクタ化ピグテールに、又は、台座において顧客の引き込みケーブルに接合される、ファイバー・トゥ・ザ・ホーム（FTTH）ネットワーク内の顧客或いは「F2」ファイバを認識するために、MFT１は、ファイバ配線ハブ（FDH）に配置される。MFTの単一ファイバ出力は、対象のファイバを終端させるFDH内のF2配電盤上のポートに接続される。MFI３は、切断及び接続されるファイバを前に認識するため、末端あるいは台座で使用される。

MFT及びMFIは、末端からFHHTへと遡る接続を確認するため、逆方向のFTTHインストーラにより使用されてもよい。本願においては、MFT１は末端のポートに接続され、MFI３は、FDH４７でスプリッタピグテールに適用されるか、スプリッタピグテールが接続される前に技術者によりFDH４７でF2ポートに接続される非接続ジャンパ又はピグテール（ジャンパの半分）に適用される。

MFTは、例えば、MFI３用に定義されたものと同等のIDコード検出回路を備えた光学パワーメータ、或いは、OPMといった、光学検出装置と共に使用されてもよい。本願においては、MFIの応用として、MFTの１つ以上の出力が、本社の光学パッチパネル、FTTH、FDH、或いは、同等のファイバ終端点において、近端で１つ又は複数のファイバに接続される。例えば、図１１及び１２のOPM５２を参照のこと。OPMは、その後、対応するファイバの終端点、通常はその他の光学パッチパネルかFTTHドロップ端子、で使用されてもよい。OPMは、ジャンパを用いて識別される各ファイバに接続されるか、識別される各ファイバの末端（ポート）の近接近に保持されてもよい。いずれの場合にも、OPMは、どのコードも検出されていないことを示すか、検出された全てのファイバ識別コードを表示すことができる。終端間ファイバ識別は、二地点間又はポイント対マルチポイント（分岐状）の複数の光ファイバファイバ或いはリボンからなる光学ファイバケーブル又はマルチケーブルルートの端部で、パッチパネル又は端子上の対応するポートを検出しようとする場合に有用である。

例示の実施形態を参照して、特に本発明を示し、かつ、説明してきたが、以下の請求項に定義する本発明の精神及び範囲を逸脱しない限り形式或いは詳細における様々な変更が勿論可能であることは、当業者に理解されるであろう。

１・・・マルチファイバ追跡装置（MFT）、２・・・MPOファンアウトコネクタ、３・・・マルチファイバ識別装置（MFI）、５・・・マイクロコントローラ（CPU）、６・・・クリスタル、７・・・dc供給、８・・・dc供給、９・・・dc基準、１０・・・組込型LED、１１・・・電源スイッチ、１２・・・グループ選択スイッチ、１３・・・ACアダプタ、１４・・・AA電池、２２・・・レーザー・ウォッチドッグ・タイマー、２３・・・トリガー、２４・・・LCD、２５・・・スタートビット、２６・・・8ビットIDコード、２７・・・マイクロコントローラ、２８・・・水晶、２９・・・dc供給、３０・・・右トランスインピーダンス増幅器、３１・・・左トランスインピーダンス増幅器、３２・・・フォトダイオード、３３・・・フォトダイオード、３４・・・データ検出制限増幅及びビットスライス回路、３５・・・データ検出制限増幅及びビットスライス回路、３６・・・ORゲート、３７・・・基準、３８・・・高域フィルタ、３９・・・高域フィルタ、４０・・・可聴音発生器、４１・・・LED、４２・・・低域フィルタ、４３・・・低域フィルタ、４５・・・光学パッチパネル、４６・・・ファイバコネクタ、４７・・・ファイバ配線ハブ、４８・・・出力制御／低バッテリ検知回路、４９・・・チャンネル、５０・・・ヘッド、５１・・・低バッテリ検知回路、５２・・・OPM

Claims (11)

1. 複数の光ファイバファイバの１つを識別する方法であって、
   複数のファイバ識別データ信号を複数の光ファイバファイバの端部に送信し、前記複数の光ファイバファイバのそれぞれには異なるデータ信号が送信され、
   前記１つのファイバに送信された前記信号に基づいて前記複数の光ファイバファイバの１つを識別することを含み、
   前記データ信号はデジタルコードであることを特徴とする方法。
2. 前記識別は、前記複数のファイバの前記１つにおいて制御屈折にて行われる、請求項１の方法。
3. 前記複数のファイバは、光ファイバケーブルの一部である、請求項１の方法。
4. 前記データ信号は、ゼロ復帰フォーマットで送信される、請求項１の方法。
5. 前記データ信号は、前記複数のファイバに同時に１つ送信される、請求項１の方法。
6. 前記識別は、前記複数のファイバの前記１つの終端点にて行われる、請求項１の方法。
7. 複数の光ファイバリボンの１つを識別する方法であって、
   複数のファイバ識別データ信号を前記複数の光ファイバリボンそれぞれの中の１つのファイバの端部に送信し、前記複数の光ファイバリボンのそれぞれの中の前記１つのファイバには異なるデータ信号が送信され、
   前記１つのファイバに送信された前記信号に基づいて前記光ファイバの複数のリボンの１つを識別することを含み、
   前記データ信号はデジタルコードであることを特徴とする方法。
8. 前記識別は、前記複数のリボンの前記１つにおいて制御屈折にて行われる、請求項７の方法。
9. 前記データ信号は、ゼロ復帰フォーマットで送信される、請求項７の方法。
10. 前記データ信号は、前記複数のリボンの前記１つのファイバに同時に１つ送信される、請求項７の方法。
11. 前記識別は、前記複数のリボンの前記１つの終端点にて行われる、請求項７の方法。

Images