JP2010515828A - 薄膜電子デバイス及び電子回路の製造装置及び製造方法 - Google Patents

Abstract

フレキシブルで細長い基板上に積層電子デバイスを形成する方法及びシステムが記載される。積層電子デバイスは、少なくとも１つの電子活性層又は光学活性層を含む。電子デバイスの１つ以上の層の成膜は、フレキシブル基板が１つ以上ステーションを介して移動される際に生じる。各成膜ステーションで、基板は、パターンに配置された開口を有するアパーチャマスクと整列される。アパーチャマスク及び基板は、回転ドラムの周囲の一部の上に近接される。積層電子デバイスの層は、アパーチャマスクの開口を介して材料の成膜により形成される。各成膜ステーションで、積層電子デバイスの少なくとも２つの層の間の位置合わせが維持される。

Description

本発明は、電子デバイス及び／又は電子回路の形成に関する。より詳細には、本発明は、アパーチャマスクを介して材料を成膜することによる電子デバイスの製造に関する。

材料のパターンは、成膜源から基板に向かう方向に材料を放出することにより基板上に形成されることがある。材料は、成膜源と基板との間に配置されるマスクを有することにより基板上に特定パターンで成膜される。マスクはパターンを画定する開口を備え、開口を介して成膜材料のみが通過し基板に達して、材料がパターンで成膜される。

電子デバイスは積層構造として基板上に形成されることがある。材料のパターンは、積層電子デバイスを形成するための複数の成膜工程を介して層状に成膜する。デバイスは、導電トレースの成膜を介して回路中に接続されることがある。

マスクを介して基板材料のロール上に材料をパターン状に成膜する従来のやり方は、ステップ・アンド・リピート方式で行われる。基板は、予め規定された量だけ前進し、マスクが基板に対して定位置かつ既知の位置にある状態で停止する。続いて、成膜源がマスクを介して材料を放出してパターンを形成する。次に基板は、予め規定された量だけ再度移動し、停止し、成膜が再度実施される。これが繰り返され、材料の所定のパターンの複数の例を基板材料のロール上に形成する。基板上の材料の各パターンは下流にある別のマスク及び成膜源に暴露され、パターン化された材料の追加層が形成されることがある。

ステップ・アンド・リピート手順は、比較的微細な形状寸法を有する複数のパターン例を正確に作り出すという点で効果的である一方で、比較的効率が悪いという欠点を有する。基板を移動させ、マスクと基板を正確に整列させるために費やされる時間は、層を成膜するための合計時間に対して有意な長さの時間であり、材料を成膜するのに費やされる時間ではない。したがって、ステップ・アンド・リピート手順では所望の生産率を達成することはできない。

本発明の一実施形態は、フレキシブルで細長い基板上に複数の重なり合う層を有する１つ以上の電子デバイスを形成する方法を含む。方法は、１つ以上のステーションを介してフレキシブル基板を移動させる工程を含む。各成膜ステーションで、細長いアパーチャマスクは回転ドラムに対して移動され、アパーチャマスクはパターンに配置された開口を有する。アパーチャマスクと基板は、回転ドラムの周囲の一部の上に整列され、近接される。積層電子デバイスの層は、アパーチャマスクの開口を介して成膜される。積層電子デバイスの少なくとも２つの層の間の位置合わせが維持される。積層電子デバイスの少なくとも１つの層は、電子活性材料又は光学活性材料を含む。

本発明の別の実施形態は、フレキシブルで細長い基板上に複数の重なり合う層を有する１つ以上の電子デバイスを形成する装置を目的とする。装置は１つ以上の成膜ステーションを含む。各成膜ステーションは、パターンに配置された開口を有する細長いアパーチャマスク、回転ドラム及び回転ドラムに対して配置される成膜源を含む。成膜源は、アパーチャマスクの開口を介して材料を基板に向けて放出し、積層電子デバイスの層を形成するように構成される。輸送システムは、１つ以上の成膜ステーションを介して基板を移動させるように構成される。各成膜ステーションで、基板はドラムの周囲部分の上の成膜ステーションのアパーチャマスクと近接する。位置合わせシステムは、積層電子デバイスの少なくとも２つの層の間の位置合わせを維持するように構成される。積層電子デバイスの少なくとも１つの層は、電子活性材料又は光学活性材料を含む。

上述の本発明の概要は、本発明の各実施形態又はあらゆる実施態様を説明するためのものではない。本発明の利点及び効果、並びに本発明に対する一層の理解は、以下に記載する発明を実施するための形態及び特許請求の範囲を添付図面と併せて参照することによって明らかになり、理解されるであろう。

本発明の実施形態による積層電子デバイスを製造する方法を示すダイアグラム。 本発明の実施形態による製造方法の実施に用いられ得る複数の成膜ステーション１〜Ｎを有する成膜システム。 本発明の実施形態により製造され得る薄膜トランジスタ（ＴＦＴ）の断面図。 本発明の実施形態により製造され得る薄膜トランジスタ（ＴＦＴ）の断面図。 本発明の実施形態により製造され得る薄膜トランジスタ（ＴＦＴ）の断面図。 本発明の実施形態により製造され得る薄膜トランジスタ（ＴＦＴ）の断面図。 本発明の実施形態により製造され得る光起電セルの断面図。 本発明の実施形態により製造され得るショットキーダイオード。 本発明の実施形態による製造プロセスを用いて形成され得る有機活性層（ＯＬＥＤ）を組み込んでいるＬＥＤデバイスのさまざまな構成。 本発明の実施形態による製造プロセスを用いて形成され得る有機活性層（ＯＬＥＤ）を組み込んでいるＬＥＤデバイスのさまざまな構成。 本発明の実施形態による製造プロセスを用いて形成され得る有機活性層（ＯＬＥＤ）を組み込んでいるＬＥＤデバイスのさまざまな構成。 本発明の実施形態による製造プロセスを用いて形成され得る有機活性層（ＯＬＥＤ）を組み込んでいるＬＥＤデバイスのさまざまな構成。 本発明の実施形態による製造プロセスを用いて形成され得る共通基板上のピクセルＴＦＴ及び有機発光ダイオード（ＯＬＥＤ）の構成。 内部ドラム成膜を有し、予めパターン形成された基準要素がなく、ロール・ツー・ロールマスクを有する、成膜プロセスの第１段階を提供している装置の実施形態。 内部ドラム成膜を有し、予めパターン形成された基準要素を有さず、連続ループマスクを有する、成膜プロセスの第１段階を提供している装置の実施形態。 外部ドラム成膜を有し、予めパターン形成された基準要素を有さず、ロール・ツー・ロールマスクを有する、成膜プロセスの第１段階を提供している装置の実施形態。 内部ドラム成膜を有し、予めパターン形成された基準要素を有し、ロール・ツー・ロールマスクを有する、成膜プロセスの第１段階を提供している装置の実施形態。 外部ドラム成膜を有し、予めパターン形成された基準要素はないが、外部ドラム成膜の前に基準パターンの形成が生じ、ロール・ツー・ロールマスクを有する、成膜プロセスの第１段階を提供している装置の実施形態。 内部成膜を有し、ロール・ツー・ロールマスクを有する、成膜プロセスの第２段階を提供している装置の実施形態。 さまざまな実施形態の長手方向のウェブの位置を制御するための、例示の回転モータ及び速度／位置制御システム。 さまざまな実施形態の横方向のウェブの位置を制御するための、例示のガイドモータ制御システム。 さまざまな実施形態の２つのウェブの適切な位置合わせを維持するためのウェブの基準位置合わせ制御システム概略。 成膜プロセスの第２段階を提供している装置の実施形態の基準位置合わせセンサの例示の制御システムインターフェース。 図１６の例示の制御システムインターフェースにより利用される制御ループ。 相対的な横方向及び長手方向の位置の両方を検知するために、マスク及び／又は基板上で利用される基準要素の例示のパターン。 横方向及び長手方向のウェブの位置の両方を検知する例示の検知システムの図。 本発明の実施形態によるさまざまな種類のセンサの画像ビュー内の基準マークの例。 本発明の実施形態によるさまざまな種類のセンサの画像ビュー内の基準マークの例。 本発明の実施形態によるさまざまな種類のセンサの画像ビュー内の基準マークの例。

本発明はさまざまな変更及び代替形状が可能であるが、その具体例を一例として図面に示すとともに詳細に説明する。但し、本発明を記載される特定の実施形態に限定するものではないことを理解されたい。逆に、添付の特許請求の範囲によって規定されるような本発明の範囲内にある、全ての修正例、等価物及び代替例を包含するものとする。

例示される実施形態の以下の説明では、本明細書の一部を構成し、本発明を実施され得るさまざまな実施形態を実例として示す添付の図面が参照される。本発明の範囲から逸脱することなく、実施形態が利用されてもよく、また構造上の変更が行われてもよいことを理解されたい。

本発明の実施形態は、フレキシブル基板上に積層電子デバイスを製造する方法及びシステムを目的とする。フレキシブル基板上の薄層を用いることで、積層電子デバイスをロール・ツー・ロール製造することができる。本明細書に記載の実施形態は、ここに、薄膜トランジスタ、ダイオード、発光ダイオード及び／又はその他の電子デバイスを含む微細形状の積層電子デバイスの高速製造を有利に提供する。記載の成膜技術は、フレキシブルウェブ基板上に積層電子デバイスを作製するのに用いられることができ、下限が約２マイクロメートルである範囲の、およそ数マイクロメートルであり得る。積層電子デバイスの少なくとも２つの層は、最小形状寸法の１／２の許容誤差内で適切な位置合わせに維持される。例えば、形状寸法は約１００マイクロメートル未満であってもよく、位置合わせ許容誤差は約５０マイクロメートル未満であってもよい。

図１は、本発明の実施形態による積層電子デバイスの製造方法を示すダイアグラムである。製造方法は、１つ以上の成膜ステーションを介してフレキシブル基板を移動させ、複数の重なり合う層を有する１つ以上の電子デバイスを形成する工程（１１０）を含む。電子デバイス層の少なくとも１つは、電子活性材料又は光学活性材料である。１つ以上の成膜ステーションの各成膜ステーションで、開口を有するアパーチャマスクは、回転ドラムの上を移動する（１２０）。フレキシブル基板及びアパーチャマスクは、回転ドラムの周囲の一部の上に近接される（１３０）。材料は、成膜源から基板に向けて放出され、アパーチャマスクの開口を介して成膜され（１４０）電子デバイスの層を形成する。位置合わせは、成膜中は、電子デバイスの少なくとも２つの層の間で維持される（１５０）。

プロセスにより形成される１つ以上の積層電子デバイスは、１つ以上の成膜ステーションで成膜され得る、例えば有機又は無機半導体のような電子活性材料又は光学活性材料を含む。他の成膜ステーションで、電子活性材料又は光学活性材料への電気接点を提供する材料が成膜されてもよい。更に他の成膜ステーションで、追加の電子デバイス層を形成する材料、例えば、誘電体材料、ホール若しくは電子輸送材料、ドープされた緩衝材又はデバイス間の接続が成膜されてもよい。

層が、機能性電子デバイスを得るために予め成膜された層と十分に整列されるときに、電子デバイス層は、位置合わせ状態にある。異なる層は、異なるレベルの位置合わせミスを許容することができる。一般に、位置合わせ精度がよいほど、より小さな形状寸法が作製され得る。本発明の方法及びシステムを用いて達成することのできる形状寸法は、およそ数マイクロメートルであり得る。電子デバイス層の間の位置合わせは、最小形状寸法の１／２に維持され得る。

本発明のアプローチは、１つ以上の成膜ステーションを有する成膜システムにより実施され得る。例えば、一つの構成において、図２に示されるような成膜システムは、層の少なくとも２つの間の位置合わせを維持しながら、多くのデバイス層を成膜することができる。別の構成において、成膜システムは、単一電子デバイス層を成膜し、単一層と１つ以上の予め成膜された層との間の位置合わせを維持する成膜ステーションを１つだけ含んでもよい。例えば、フォトリソグラフィー又はインクジェット印刷のような別のプロセスにより電子デバイスの１つ以上の第１層は、予め形成される又は成膜されることができる。本発明によるプロセスを実施する１つの成膜ステーションを有する成膜システムは、次の層と予め成膜された層の少なくとも１つとの間の位置合わせを維持しながら、次の層を成膜することができる。

図２は、ここに記載の製造方法を実施するために用いることのできる、複数の成膜ステーション１〜Ｎを有する成膜システム２００を示す。上述のように、他の実施形態では、１つだけの成膜ステーションが用いられる。図２の成膜システムは、基板２０１を複数の成膜ステーション１〜Ｎを介して移動させ、アパーチャマスク２１２、２２２、２３２を各ステーション１〜Ｎで回転ドラム２１１、２２１、２３１に対して移動させるように構成された輸送システムを含む。輸送システムは、アパーチャマスク２１２、２２２、２３２又は基板２０１の所定の長さを維持するように構成され得る。

一実施形態において、フレキシブル基板２０１は、巻き出しホイールを介して供給される。基板２０１は、基板２０１が成膜ステーション１〜Ｎを介して通過するにつれて次の電子デバイス層を獲得しながら、複数の成膜ステーション１〜Ｎを介して輸送される。各成膜ステーションは、少なくとも１つの回転ドラム２１１、２２１、２３１、少なくとも１つのアパーチャマスク２１２、２２２、２３２及び少なくとも１つの成膜源２１３、２２３、２３３を含む。ステーション２のようないくつかの成膜ステーションは、独立したデバイス層をアパーチャマスク２２２を介して同時に又は連続的に成膜するのに用いられる複数の成膜源２２３、２２４を含んでもよい。

各成膜ステーション２１０、２２０、２３０で、フレキシブル基板２０１及びアパーチャマスク２１２、２２２、２３２は、ドラム２１１、２２１、２３１の表面の周囲の上に近接される。フレキシブル基板２０１及びアパーチャマスク２１２、２２２、２３２は、近接されるときに接触しても接触しなくてもよい。

成膜材料は、成膜源２１３、２２３、２２４、２３３から基板２０１に向かけて放出され、アパーチャマスク２１２、２２２、２３２の開口を介して成膜されて連続した電子デバイス層を形成する。

いくつかの実施において、アパーチャマスク２１２、２２２、２３２での開口パターンは、本明細書に記載の製造プロセスの間にマスク上にかけられる張力をパターンが補正するように形成されることができる。張力のかかっていないアパーチャマスクのパターンは、システムの運転中に所望のマスクパターンが得られるように、運転張力下でマスクパターンの収縮及び／又はひずみを補正するように調節され得る。例えば、いくつかの構成において、マスク２１２、２２２、２３２は、長手方向に引っ張られた状態に保たれ、横方向に引っ張られない又は同じ量だけ引っ張られない。これらの構成において、フレキシブルマスク２１２、２２２、２３２は縦方向に延伸し、マスク２１２、２２２、２３２に最初に形成された開口のひずみを引き起こす。例えば、マスク２１２、２２２、２３２が長手方向に伸張されるとき、円形開口はひずみ、長手方向に長軸を有する楕円になる。マスク２１２、２２２、２３２の伸張に起因するこのひずみを補正するために、楕円が横方向に主要寸法を有するように、最初に開口を形成することにより開口は、「予めひずませて」もよい。その後マスク２１２、２２２、２３２に長手方向の伸張を加えることで円形開口が形成される。

位置合わせシステムは、１つ以上のアパーチャマスク２１２、２２２、２３２と基板２０１を整列させ、積層電子デバイスの層の間の位置合わせを維持するように構成される。例えば、位置合わせシステムは、アパーチャマスク又は基板の位置を決定するために、アパーチャマスク２１２、２２２、２３２及び／又は基板２０１上の基準マークを用いてもよい。基板及び／又はアパーチャマスクの速度及び／又は位置を決定するために、基板及び／又はアパーチャマスク輸送システムの回転エンコーダ及びウェブ張力印加機構の使用を介するなどの、他の種類の位置合わせ技術もまた可能である。最後の成膜ステーションを出た後、その上に成膜された積層電子デバイスを有しながら、フレキシブル基板２０１は、巻き付けホイール２９５上に巻き付けられてもよい。

本明細書に記載の方法及びシステムを用いて、薄膜トランジスタ（ＴＦＴ）、光起電（ＰＶ）デバイス、ショットキーダイオード及び有機発光ダイオード（ＯＬＥＤ）などを含むさまざまな種類の層電子デバイス及び／又は光電子デバイス並びにサブシステムが製造され得る。スタックされた積層デバイス、例えば、ＴＦＴ上にスタックされたＯＬＥＤを形成され得る。以下に詳細に記載される例で、スタックされたＯＬＥＤ及びＴＦＴは、本明細書に記載の技術を用いて製造され得る表示装置の背面を形成する。

本明細書に記載のさまざまな実施形態に従って形成される積層電子デバイスは、電子又は光活性半導体層のような活性層を含む。活性層は、典型的には成膜システムにより成膜されるが、必ずしもそうである必要はない。活性層へのオーム接触又は整流接触は、活性層材料と直接的又は間接的に接触する導電材料を成膜して形成され得る。広くは、活性層への接触は、銀、金、アルミニウム、銅、酸化インジウムスズ及び／又はその他の材料のような材料を含む金属材料又は導電性金属酸化物材料により形成され得る。導電材料は、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）のような有機導電体を含むことができる。さまざまなその他の好適な導電材料が用いられ得る。積層電子デバイスの形成前、形成中又は形成後に、導電材料のパターンが成膜されて、基板上に形成された電子デバイスの２つ以上の間の回路接続を作製してもよい。

活性層は、１つ以上のドープされた又はドープされていない半導体材料を含むことができる。非晶質又は結晶無機半導体のような無機半導体が用いられて電子デバイスの活性層を形成してもよい。例えば、用いられ得る非限定的な例には、非晶質シリコン、酸化亜鉛、その他のＩＩ〜ＶＩ族化合物及びその合金並びにそれらの組合せ、ＩｎＺｎＯ及びＩｎＧａＺｎＯが挙げられる。本発明の実施形態による多層電子デバイスを形成するために、当該技術分野において既知のさまざまなその他の好適な電子又は光活性無機半導体を用いることができる。

有機半導体を用いて電子デバイスの活性層が形成され得る。例えば、ペンタセン含有化合物、テトラセン含有化合物、アントラセン含有化合物、ビス（アセニル）アセチレン化合物及びアセン−チオフェン化合物のような小分子により例示される縮合芳香族環化合物を含む、さまざまな有機半導体材料を用いられ得る。ポリ（３−アルキルチオフェン）により例示されるレジオレギュラーポリチオフェン及び縮合チオフェン単位又はビス−チオフェン単位を有するポリマーのような、いくつかの高分子材料も検討されてきた。

コポリマーが用いられて活性層を形成してもよい。より詳細には、シリルエチニル基を付着させたアセン−チオフェンコポリマーが有機薄膜トランジスタ、発光ダイオード及び光電池のような電子デバイスの１つ以上の層に用いられ得る。

ショットキーダイオードの形成は、整流接触及びオーム接触と半導体活性層との間の適切なエネルギー帯関係を得るように材料を選択することを含む。ショットキーダイオードの活性層として特に有用である１つの有機化合物は、ペンタセン、π−共役分子である。近年、例えば、オーム接触と活性層との間に、ドープされた緩衝層を利用するショットキーダイオードが記載されている。一つの実施において、有機半導体層がｐ型材料である場合、４，４’，４”−トリス（３−メチルフェニルフェニルアミノ）トリフェニルアミン（ＭＴＤＡＴＡ）が用いられて緩衝層を形成してもよい。ＭＴＤＡＴＡは、有機発光ダイオードのホール輸送材料として機能する安定した非晶質ガラスである。導電率を大きく増加させるためにＭＴＤＡＴＡの層がドープされる。ＭＴＤＡＴＡは、テトラシアノキノジメタンのフッ素化形態（Ｆ_４−ＴＣＮＱ）のアクセプタ分子と同時昇華させることによりドープされ得る。ＭＴＤＡＴＡ中Ｆ_４−ＴＣＮＱが３〜２０％であるドーピング濃度が効果的であり、ＭＴＤＡＴＡ中Ｆ_４−ＴＣＮＱが約５％〜約１０％のドーピング濃度が最もよい結果を提供する。

デバイスは、ホール又は電子輸送層を含んでもよい。ホール輸送層は、デバイスへのホールの注入及びそれらの再結合領域への移動を容易にし及び／又は電子の通過に対するバリアとして作用することができる。いくつかの例では、ホール輸送層にアセン−チオフェン共重合体を用いることができる。別の例において、ホール輸送層は、例えば、ジアミン誘導体、例えば、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン（ＴＰＤ）、Ｎ，Ｎ’−ビス（２−ナフチル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン（β−ＮＰＢ）、及びＮ，Ｎ’−ビス（１−ナフチル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン（ＮＰＢ）；又はトリアリールアミン誘導体、例えば、４，４’，４”−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（ＴＤＡＴＡ）、４，４’，４”−トリス（Ｎ−３−メチルフェニル−Ｎ−フェニルアミノ）トリフェニルアミン（ＭＴＤＡＴＡ）、４，４’，４”−トリ（Ｎ−フェノキサジニル）トリフェニルアミン（ＴＰＯＴＡ）及び１，３，５−トリス（４−ジフェニルアミノフェニル）ベンゼン（ＴＤＡＰＢ）を含むことができる。

電子輸送層は、デバイスに電子を注入し、再結合領域への移動を容易にし及び／又はホールの通過に対するバリアとして更に作用することができる。いくつかの例において、電子輸送層４０は、トリス（８−ヒドロキシキノレート）アルミニウム（Ａｌｑ３）及びビフェニレートビス（８−ヒドロキシキノレート）アルミニウム（ＢＡｌｑ）などの有機金属化合物を用いて形成することができる。電子輸送層２６０で有用な電子輸送材料のその他の例には、１，３−ビス［５−（４−（１，１−ジメチルエチル）フェニル）−１，３，４−オキサジアゾ−ル−２−イル］ベンゼン、２−（ビフェニル−４−イル）−５−（４−（１，１−ジメチルエチル）フェニル）−１，３，４−オキサジアゾ−ル、９，１０−ジ（２−ナフチル）アントラセン（ＡＤＮ）、２−（４−ビフェニル）−５−（４−ｔ−ブチルフェニル）−１，３，４−オキサジアゾ−ル又は３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（ＴＡＺ）が挙げられる。

ＴＦＴ、ＰＶデバイス及びＯＬＥＤの形成に有用な材料及び構造は、本明細書に参照により組み込まれる、同一所有者の米国特許出願第１１／３７９，６４２号（２００６年４月２１日出願）に更に記載されている。ショットキーダイオードの形成に有用な材料及び構造は、本明細書に参照により組み込まれる、同一所有者の米国特許公開第２００５０２１２０７２号に記載されている。

図３〜６に図示されているデバイスは、本明細書に記載の製造方法を用いて形成され得るデバイスの例を提供する。これらの例は、これらの方法で形成され得る電子デバイスの完全なリストを提供しない。これらの例を用いて説明される方法及びシステムの他の種類のデバイスへの外挿は、当業者には容易に明らかであろう。

本明細書に記載の方法及びシステムにより製造される電子デバイスは、複数の重なり合う層を有し、電子デバイスの層の少なくとも１つは電子活性層又は光学活性層である。電子デバイスのその他の層は、例えば、導電層、抵抗層、誘電体層、接着促進層、拡散防止層、ホール輸送層、電子輸送層及び／又は多層電子デバイスを製造するために用いられる当該技術分野において既知のその他の種類の層を挙げることができる。成膜段階の間に、プラズマプロセス又はコロナプロセスのようなさまざまな表面処理技術が適用され得る。

電子デバイスの製造中、電子デバイス層の少なくとも２つの間で位置合わせが維持される。デバイスのいくつかの層の間の位置合わせは、必要でない場合がある。例えば、電子デバイスのいくつかの層は、位置合わせを必要としないパターン化されていない層であってもよい。

電子デバイスの層の全てを本明細書に記載のプロセスを用いて成膜する必要はない。例えば、別のプロセスにより電子デバイスのいくつかの層を基板上に形成され得る。一実施例で、第１層は、フォトリソグラフィー又はインクジェット印刷のような別のプロセスにより成膜される。第１層の形成後、基板は、本発明の実施形態に従って構成された成膜システムに供給される。この成膜システムで、電子デバイスの１つ以上の追加層が本明細書に記載のように成膜され、一方、成膜システムは、予め成膜された第１層と１つ以上の追加層との間の位置合わせを維持する。

電子デバイスの形成プロセスは実質的に連続的であってもよく、非連続的であってもよい。例えば、１つのシナリオで、電子デバイスは、一連の成膜ステーションを介して進む基板ロールを投入することから始まり、その上に性膜された積層電子デバイスを有する基板を含むロールを排出することで終了する、実質的に連続的なやり方で基板上に形成される。

１つ以上の層の成膜後、基板ロールは、成膜システムから除去されてもよい。基板ロールは、追加プロセスの用意ができた状態にある部分組立ロール品（subassembly roll good）を含んでもよい。追加プロセスは、本発明のアプローチに従って又は他の種類の成膜システムにより成膜される追加デバイス又は回路層を含んでもよい。

本発明の実施形態により例示される処理方法を用いて製造され得る電子デバイスには、さまざまな種類のトランジスタ、ダイオード、光起電デバイス、発光素子、コンデンサ、スタックされた電子デバイス及び／又はその他のデバイスが挙げられる。基板上に成膜されたデバイスの２つ以上の間で接続が作製されて電気回路を形成してもよい。

図３Ａ〜図３Ｄは、図２の成膜システムを用いて製造され得る薄膜トランジスタ（ＴＦＴ）の断面図である。本明細書に記載のＴＦＴはトランジスタの実施形態を示し、層の１つ以上がアパーチャマスクを採用した製造プロセスを用いながら成膜される。典型的には、ＴＦＴは、非晶質シリコン又はセレン化カドミウムのような無機半導体を基材としている。つい最近では、ＴＦＴを形成するのに有機半導体材料が用いられてきた。本明細書に記載の製造プロセスは、典型的にはエッチングプロセス又はフォトリソグラフィーの影響を受けにくい有機材料を組み込んでいる電子デバイス及び回路の形成に特に有利である。

図３Ａは、ボトムゲート、ボトムコンタクト型のＴＦＴの断面図を示す。ゲートコンタクト３１１を形成する導電材料のパターンは、第１成膜ステーションでの基板３１０上に成膜される。一実施形態で、ゲート材料は厚さ約６０ｎｍの金である。金属層は、真空蒸着、スパッタリング又はその他の方法で成膜され得る。

誘電体材料３１２は、第２成膜ステーションでのゲート金属３１１の上にパターン形成される。一つの実施で、誘電体材料３１２は、酸化アルミニウムを含み、厚さ約１５０ｎｍに成膜される。別の実施形態で、誘電体は、二酸化ケイ素、シリコン及びアルミニウムの酸化物及び窒化物の混合物、ダイヤモンド様ガラス並びに／又はその他の酸化物若しくは誘電体を含んでもよい。誘電体層は、真空蒸着、スパッタリング、プラズマ助長化学気相成膜（ＰＥＣＶＤ）により又は他の方法で成膜することができる。

第３成膜ステーションで、金のような導電材料のパターンは、ソースコンタクト３１３及びドレインコンタクト３１４を形成しながら、誘電体層３１２の上に成膜される。半導体材料３１５は、第４成膜ステーションでのソースコンタクト３１３及びドレインコンタクト３１４の上に成膜される。半導体は、例えば、真空で蒸着される酸化亜鉛層又はペンタセン層を含んでもよい。任意に、第５成膜ステーションで、封止剤３１６は、ＴＦＴの半導体層３１５の上に成膜される。

図３Ｂは、本発明の実施形態に従うプロセスを用いながら、プロセスで製造され得るトップゲート、トップコンタクトＴＦＴの断面図を示す。半導体材料３２１は、第１成膜ステーションでの基板３２０上にパターン形成される。ドレインコンタクト３２２及びソースコンタクト３２３は、第２成膜ステーションでの半導体層３２１の上に成膜される導電材料のパターンにより形成される。第３成膜ステーションで、誘電体材料３２４は、ドレインコンタクト３２２及びソースコンタクト３２３の上に成膜される。ゲートコンタクト３２５は、第４成膜ステーションで成膜される導電材料のパターンにより形成される。任意に、第５成膜ステーションで、封止剤３２６は、ＴＦＴのゲートコンタクト３２５の上に成膜される。

図３Ｃは、本発明の実施形態に従って製造され得るボトムゲート、トップコンタクトＴＦＴの断面図を示す。成膜された導電材料のパターンは、第１成膜ステーションでの基板３３０上にゲートコンタクト３３１を形成する。誘電体材料３３２は、第２成膜ステーションでのゲートコンタクト３３１の上にパターン形成される。半導体材料３３３のパターンは、第３成膜ステーションでの誘電体３３２の上にパターン形成される。導電材料のパターンは、ソースコンタクト３３４及びドレインコンタクト３３５を形成しながら、第４成膜ステーションでの半導体層３３３の上に成膜される。任意に、封止剤３３６は、第５成膜ステーションでのＴＦＴのソースコンタクト３３４及びドレインコンタクト３３５の上に成膜される。

本明細書に記載の方法で製造することのできるトップゲート、ボトムコンタクトＴＦＴの断面図は、図３Ｄで示されている。基板３４０上のドレインコンタクト３４１及びソースコンタクト３４２を形成している導電材料のパターンは、第１成膜ステーションで成膜される。半導体材料３４３は、第２成膜ステーションでのドレインコンタクト３４１及びソースコンタクト３４２の上にパターン形成される。第３成膜ステーションで、誘電体材料３４４のパターンが半導体層３４３の上に成膜される。導電材料は、第４成膜ステーションでパターンに成膜され、ゲートコンタクト３４５を形成する。任意に、封止層３４６は、第５成膜ステーションでのＴＦＴのゲート３４５の上に成膜される。

いくつかの実施形態において、本明細書に記載の製造プロセスは、発光ダイオード（ＬＥＤ）又は光起電（ＰＶ）セルを製作するために用いられ得る。さまざまな実施において、ＬＥＤ又はＰＶセルの活性物質は有機又は無機半導体であってもよい。ＰＶセル及びＬＥＤは、アノード、カソード及びアノードとカソードとの間に位置する有機又は無機材料のような一般的な構成要素を有する。ＰＶセルでは、光への活性層の暴露が、アノード電極とカソード電極との間に電流を流す。ＬＥＤの電極間を流れる電流は、光学活性材料の電子とホールの再結合を介して光を生成する。

図４は、本明細書に記載の成膜プロセスを用いて製造することのできるＰＶセルの断面図である。アノードコンタクト４１１は、第１成膜ステーションでの基板４１０上にパターン形成される。活性層４１２、例えば、有機又は無機半導体層は、第２成膜ステーションでのアノードコンタクト４１１の上に成膜される。第３成膜ステーションで、カソードコンタクト４１３が加えられる。任意に、封止層４１４は、第４成膜ステーションでのカソード４１３の上に成膜される。当業者には明らかであるように、カソードが第１成膜ステーションで成膜され、アノードが第３成膜ステーションで成膜されるように、アノード層とカソード層の成膜の順序が逆にされてもよい。

本明細書に記載のプロセスに従ってショットキーダイオードが製造され得る。ショットキーダイオードは、整流性半導体金属接合により形成される。典型的には、ショットキーダイオードは、２つの金属の間に挟まれた半導体を含む。一方の金属は半導体との整流接触を形成し、他方の金属は半導体とのオーム接触を提供する。特定用途において、有機半導体が用いられ得る。有機半導体とオーム接触との間のドープされた緩衝層は、デバイスの絶縁破壊電圧の大きさを有利に増大させる。

図５は、本発明の実施形態に従うプロセスを介して製造され得るショットキーダイオードを示す。オーム接触５１１は、第１成膜ステーションでの基板５１０上にパターン形成される。第２成膜ステーションで、ドープされた緩衝層５１２は、オーム接触材料５１１の上に成膜される。有機又は無機半導体５１３は、第３成膜ステーションでのドープされた緩衝層５１２の上に成膜される。第４成膜ステーションで、整流接触５１４が加えられる。任意に、封止層（図示せず）は、第５成膜ステーションでの整流接触５１４の上に成膜される。

図６Ａ〜図６Ｄは、本明細書に記載の製造プロセスを用いて形成され得る有機活性層（ＯＬＥＤ）を組み込んでいるＬＥＤデバイスのさまざまな構成を示している。ＯＬＥＤを形成するのに用いられる光学活性発光体材料は、例えば小分子材料又は高分子材料を含む有機材料を含んでもよい。

図６Ａは、本明細書に記載の成膜プロセスを用いて製造され得るＯＬＥＤの断面図を示す。アノードコンタクト６１１は、第１成膜ステーションでの基板６１０上にパターン形成される。活性層６１２、例えば、有機発光体は、第２成膜ステーションでのアノードコンタクト６１１の上に成膜される。第３成膜ステーションで、カソードコンタクト６１３が加えられる。任意に、封止層６１４は、第４成膜ステーションでのカソード６１３の上に成膜される。当業者には明らかであるように、カソードが第１成膜ステーションで成膜され、アノードが第３成膜ステーションで成膜されるように、アノード層とカソード層の成膜の順序は逆にされてもよい。

ＯＬＥＤは、発光体材料に加えてホール及び／又は電子輸送層を用いてもよい。ホール輸送層は、アノードからのホールのデバイスへの注入及び発光体の再結合領域に向けてのそれらの移動を容易にする。電子輸送層は、カソードからの電子のデバイスへの注入及び再結合領域に向けてのそれらの移動を容易にする。

図６Ｂは、本明細書に記載のプロセスに従って製造され得るＯＬＥＤを示す。図６ＢのＯＬＥＤは、電子輸送層を含む。アノードコンタクト６２１は、第１成膜ステーションでの基板６２０上にパターン形成される。活性発光体材料６２２は、第２成膜ステーションでのアノードコンタクト６２１の上に成膜される。電子輸送材料６２３は、第３成膜ステーションでの発光体６２２の上に成膜される。第４成膜ステーションで、カソードコンタクト６２４が加えられる。任意に、封止層６２５は、第５成膜ステーションでのカソード６２３の上に成膜される。

ホール輸送層を組み込んでいるＯＬＥＤが、図６Ｃの断面図に示されている。ＯＬＥＤの製造は、第１成膜ステーションでの基板６３０の上にアノードコンタクト６３１を成膜することを含む。ホール輸送材料６３２は、第２成膜ステーションでのアノード６３１の上に成膜される。活性発光体材料６３３は、第３成膜ステーションでのホール輸送材料６３２の上に成膜される。第４成膜ステーションで、カソードコンタクト６３４が加えられる。任意に、封止層６３５は、第５成膜ステーションでのカソード６３４の上に成膜される。

図６Ｄは、本明細書に記載のプロセスにより製造され得る、ホール輸送層及び電子輸送層の両方を組み込んだＯＬＥＤを示す。ホール輸送層及び電子輸送層の形成に有用な材料は、上述した通りである。アノードコンタクト６４１は、第１成膜ステーションでの基板６４０上にパターン形成される。ホール輸送材料６４２は、第２成膜ステーションでのアノード６４１の上に成膜される。活性発光体材料６４３は、第３成膜ステーションでのホール輸送材料６４２の上に成膜される。電子輸送材料６４４は、第４成膜ステーションでの発光体６４３の上に成膜される。第５成膜ステーションで、カソードコンタクト６４５が加えられる。任意に、封止層６４６は、第６成膜ステーションでのカソード６４５の上に成膜される。

積層電子デバイスの製造は、スタックされた電子デバイスの形成を含んでもよい。例えば、ＯＬＥＤのような発光デバイスはＴＦＴの上にスタックされてもよく、逆もまた同様である。一つの構成において、ＯＬＥＤ成膜用の入力ウェブは、予め成膜された薄膜トランジスタ及び基準点を有する基板を含む。

スタックされた電子デバイスが特に有用である一例は、表示装置の背面の製造である。図６Ｅの例は、共通基板６６２の上面における画素ＴＦＴ及びＯＬＥＤの成膜を示す。この例では、ＯＬＥＤは上面発光している（即ち、基板を介してではなく、基板から遠ざかるように発光している）。チタン及び金のような材料で構成されるゲート電極６６４が基板６６２上に直接パターン形成され、次いで、ＳｉＯ_２又はＡｌ_２０_３のようなゲート誘電体６６６がゲート電極６６４上にパターン形成され、半導体チャネル６６８からゲート電極６６４を完全に絶縁する。半導体チャネル６６８は、ゲート誘電体６６６上にパターン形成されるＺｎＯの層である。

アルミニウムのような材料で構成されるドレイン電極６５２は、チャネル６６８の片面上にパターン形成され、独立したソース電極６５０は、チャネル６６８の別の面上にパターン形成されており、ドレイン電極６５２と同じ材料で構成されてもよい。ソース電極６５０は、基板６６２上に延在し、基板６６２とＯＬＥＤスタック６５６との間に位置される。ソース／ドレイン電極６５０、６５２及びチャネル６６８を有するＴＦＴの層を覆って、光結像性エポキシのような材料又はＳｉＯ_２のような他の材料で作製される封止層６５４がパターン形成され、ＯＬＥＤスタック６５６がパターン形成されたソース電極６５０の領域の上方に空隙を残しておく。ＯＬＥＤスタック６５６と接触する電極は、選択される回路設計に応じて、ソース又はドレインのいずれでもよいと理解されることから、ソース及びドレインという用語の使用は、ある程度任意であることに留意すべきである。

ＯＬＥＤスタック６５６は、有機材料のスタックで構成される。例えば、ＯＬＥＤスタックは、３％のフッ素化テトラシアノキノジメタン（ＴＣＮＱ）でドープされた４，４’，４”−トリス（Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミン）トリフェニルアミン（ＭＴＤＡＴＡ）の層、次にＮ，Ｎ’−ビス（ナフタレン−１−イル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン（ＮＰＢ）の層、１０−（２−ベンゾチアゾリル）−１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ，１１Ｈベンゾピラノ（６，７，８−ｉｊ）キノリジン−１１−オン（Ｃ５４５Ｔ）でドープされたトリス−（８−ヒドロキシキノリン）アルミニウム（Ａｌｑ_３）の層、Ａｌｑ_３の層、フッ化リチウムの層、アルミニウムの層、及び最後に銀の層を有してもよい。

ＯＬＥＤスタック６５６を介して電流用経路を完成させるために、ＯＬＥＤスタック６５６の上部の上に上部電極６５５がパターン形成される。この上部電極６５５は、光が電極６５５を介して発光するように、酸化インジウムスズ（ＩＴＯ）又は薄い金属層のような透明材料で製造される。

電子デバイスの層の成膜を開始する前に、基準マークのパターンを基板の上に成膜してもよい。その後、基準は次の段階で用いられ、基板と次の段階のマスクを正確に整列させてマイクロメートル単位での位置合わせ許容誤差を達成することが可能である。その上に電子デバイスが形成された少なくとも１つの層を有する基板と、次の層を成膜するために用いられる成膜ステーションのアパーチャマスクの位置合わせは、電子デバイスの層間の適切な位置合わせをもたらすために必要である。

いくつかの実施形態において、図７に図示されているようなアパーチャマスク及び回転ドラムを用いるプロセスで、基準は第１成膜ステーションでの基板上に成膜されてもよい。図７は、一実施形態による成膜ステーションの装置の一つの例示的実施形態を示す。この成膜ステーションで、基準のパターンを提供する開口を含むマスク７０１を介して材料を成膜することにより基準が付けられる。基準に加え、１つ以上の積層電子デバイスの第１層は成膜されてもよく、その場合第１層は基準用に成膜される材料と同じである。

基板７００は、基板７００の送り出しローラーとして機能する基板巻き出しリール７０２のロール上で始まり、この第１成膜段階の装置の残りの部分へと進む。基板７００は精密駆動ローラー（precision drive roller）７０８によりリール７０２からダンサー７０４を介して引張型ロードセル７０６の上に引き出される。基板７００は、回転ドラム７２４の周囲の一部の上に、基板７００の別の受け取りローラー（receiving roller）７１０上に引き出される。基板７００は受け取りローラー７１０を出て、次の成膜ステーションに入るか、基板巻き取りリール上に巻き取られる。

基板７００の与えられた速度で、ダンサー７０４及び引張型ロードセル７０６を用いて、ドラム７２４への搬送方向への基板７００の所定の及び制御された長さ、つまり延伸を達成する。基板７００の速度は精密駆動ローラー７０８の速度により決定され、速度はそれ自身が厳密な駆動機構を有するドラム７２４の速度に密接に同期している。選択される速度は設計の問題であり、所定の長さ及び適切な厚みの成膜を得ることができるかどうかに基づいている。

当技術分野において既知のように、ダンサー７０４は、ダンサー７０４の作動装置により基板７００に引張力が印加されたときに、巻き出しリール７０２の速度を制御するためのフィードバックを提供する回転センサを利用している。引張型ロードセル７０６は、ダンサー７０４の作動装置により印加される力を調整するために用いられ得る応力読み取り（force reading）を提供する。制御システムは、引張型ロードセル７０６からの読み取り値及びドラム７２４の速度に基づいて理論を適用して、必要に応じて基板７００の長さを制御するために駆動ローラー７０８の速度をわずかに変化させる。

マスク７０１は、マスク７０１の送り出しローラーとして機能するマスク巻き出しリール７１２のロール上で始まり、この第１成膜段階の装置の残りの部分へと進む。マスク７０１は精密駆動ローラー７１８によりダンサー７１４を介して引張型ロードセル７１６の上に引き出される。マスク７０１は、回転ドラム７２４の周囲の一部の上に強く引き出され、基板もまたそこに引き出され、それによりマスク７０１を基板７００に密に接近させ又は基板７００と接触させ、更にマスク７０１の受け取りローラー７２０上に引き出される。マスク７０１は受け取りローラー７２０を出てマスク巻き取りリール７２２の上に巻き取られる。

ダンサー７１４及び引張型ロードセル７１６が利用され、マスク７０１の与えられた速度で、ドラム７２４への搬送方向へのマスク７０１の所定の及び制御された長さ、つまり伸張を達成する。マスク７０１の速度は精密駆動ローラー７１８の速度により更に決定され、速度はまたドラム７２４の速度に密接に同期している。基板７００に関連して上述したように、選択される速度は設計の問題であり、所定の長さ及び適切な厚みの成膜を得ることができるかどうかに基づいている。

ダンサー７０４と同様に、ダンサー７１４は、ダンサー７１４の作動装置によりマスク７０１に引張力が印加されたときに、巻き出しリール７１２にフィードバックを提供する回転センサを利用する。引張型ロードセル７１６は、ダンサー７１４の作動装置により印加される力を調整するために用いられ得る応力読み取りを提供する。制御システムは、引張型ロードセル７１６からの読み取り値及びドラム７２４の速度に基づいて理論を適用して、必要に応じてマスク７０１の長さを制御するために駆動ローラー７１８の速度をわずかに変化させる。

この特定の実施形態は、ドラム７２４内部に配置される成膜源７２６を含む。したがって、基板７００がマスク７０１と密に近接している又は直接接触してマスク７０１によりドラム７２４から分離される間、マスク７０１をドラム７２４と直接接触させることが必要である。ドラム７２４は、ほとんど制限なしに材料フラックスをマスクに向けて収容するためにロール状に設計され、ドラム７２４の周囲に間隔を開けて設けられ、成膜源７２６から放出された成膜材料７２８は、ドラム７２４を介して通過しマスク７０１に到達するのを可能とする大きな開口７３０を有する。次に、マスクの開口は成膜材料７２８を基板７００に到達させ、それにより基板７００上にパターンを形成する。

成膜源７２６は、成膜の種類及び所望の成膜材料の各種タイプの一つであってよい。例えば、成膜源７２６は、上記のような金属材料又は導電性金属酸化物材料、誘電体材料、有機又は無機半導体材料、ホール又は電子輸送材料、及び／あるいはドープされた緩衝層材料を成膜するための、スパッタリングカソード又はマグネトロンスパッタリングカソードであってもよい。別の例として、成膜源７２６は上に挙げた材料又はその他の材料を成膜するための蒸着源であってもよい。

ドラム７２４、成膜源７２６、マスク７０１及び基板７００は、マスク７０１及び基板７００が成膜材料を下方に放出する成膜源７２６を有するドラムの底部上を通過するように構成されてもよい。しかしながら、別の方法としては、成膜源７２６が成膜材料を上方に放出する状態で、マスク７０１及び基板７００をドラム７２４の上部の上に通過するように位置づけることができることは理解されよう。この代替手段は特に蒸着源が用いられる場合である。

基板７００及びマスク７０１はまた各種タイプの材料の一つであってもよい。例には、例えばポリエステル（ＰＥＴ及びＰＥＮの両方）、ポリイミド、ポリカーボネート、又はポリスチレンのような高分子材料、ステンレススチール、その他のスチール、アルミニウム、銅のような金属箔材料、あるいは紙又は織布若しくは不織布材料が挙げられ、上記の全てはコーティングされた表面を有しても有さなくてもよい。しかしながら、高分子材料のような高弾性を有する材料を基板及びマスクに利用するためには、形状寸法を非常に小さくできるように、本明細書で論じたような長さ及び正確な位置合わせの厳密な制御が必要である。ポリマーマスクの開口の最小寸法は約数マイクロメートルであり得る。例えば、開口の最小寸法は約１００マイクロメートル未満、又は最小約２マイクロメートルまでの範囲であり得る。基板上に成膜される対応する形状の最小寸法は、これもまた約数マイクロメートル、例えば、約１００マイクロメートル未満、又は最小約２マイクロメートルまでの範囲であり得、位置合わせ許容誤差は形状寸法の１／２、例えば、約５０マイクロメートル未満又は最小約１マイクロメートルまでの範囲である。したがって、電子デバイス又は他の電気回路網の密度を非常に高くすることができ、デバイス層間が正確に位置合わせされた、高分解能でフットプリントが小さい積層デバイスの形状を得ることができる。ポリマーマスクの開口の寸法安定性に影響を与える前に、マスクの開口のアスペクト比は、その開口長において制限されているため、電子デバイス又は回路の形状のアスペクト比が大きい場合には、ウェブをオフセットされたシャドーマスクを介した２つ以上の連続する成膜を有する２つ以上の成膜ステーションを介して通過させることによりそのトレースを成膜することが必要であり得ることは理解されるべきである。この実施形態に関連したポリマーアパーチャマスクの製造に関する更なる詳細は、本明細書に参照により組み込まれる米国特許第６，８９７，１６４号（ボード（Baude）ら）に更に記載されている。

図８は、マスクがロール・ツー・ロール構成ではなく、代わりに連続ループであること以外は図７の実施形態と同様の実施形態を示す。ここでは、基板８００は、リール８０２から巻き出し、ダンサー８０４を介して通過し、ロードセル８０６の上を通過し、駆動ローラー８０８により引っ張られる。基板８００はドラム８２４の周囲部分の上を通過して受け取りローラー８１０の上に引っ張られ、続いて次の成膜段階に進むか、巻き取りリール上に巻き取られる。このように、図７と同様に基板８００の長さ及び速度が制御される。更に、図７で起こるように、成膜源８２６はドラム８２４の開口８４０を介して材料８２８を放出し、材料はマスク８０１に到達し、マスク８０１の開口を介して通過し基板８００に到達する。

しかしながら、マスク８０１は、ウェブガイド８３２のローラーである引張型ロードセル８３４から通過する連続ループであり、センサ８３８の傍を通過するときに駆動ローラー８１８により引っ張られる。マスク８０１はドラム８２４の周囲部分の上を通過し、受け取りローラー８２０の上で遠くへ引っ張られる。次に、マスク８０１は、引張機８２３のローラーでありマスク８０１を次の受け取りローラー（１又は複数）８３０に送る別の受け取りローラー８２２に到達し、受け取りローラー８３０は、続いてマスク８０１をウェブガイド８３２のローラー８３６に送り戻す。この構成において、マスク８０１の長さ及び速度は、引張機８２３の作動装置により印加される力及び駆動ローラー８１８の速度を、引張型ロードセル８３４からの読み取り値に基づいて調節により引き続き制御され、マスク８０１の横方向の位置合わせもウェブガイド８３２により制御される。このようなウェブガイドに関しては、図１０に関連して以下でより詳細に説明する。しかしながら、マスク８０１は、再使用されるように連続的にループする。成膜材料８２８がマスク上に蓄積するので、マスク８０１は最終的に交換又は洗浄されなければならない。

図８は、連続的にループするマスク８０１以外は図７と同様の構成を示しており、図８に示されるような連続的にループするマスク８０１を図９〜図１２で以下に記載する他の構成に同じく適用することができることは理解されよう。

図９は、成膜源９２６がドラム９２４の外側に配置される以外は図７と同様の実施形態を示している。ここでは、基板９００はリール９０２から巻き出し、ダンサー９０４を介して通過し、ロードセル９０６の上を通過し、駆動ローラー９０８により引っ張られる。基板９００はドラム９２４の周囲部分の上を通過し、更に受け取りローラー９１０の上に方向づけられ、次の成膜段階に進むか、巻き取りリール上に巻き取られる。このように、図７と同様に、基板９００の長さ及び速度が制御される。更に、図７で起こるように、マスク９０１はリール９１２から巻き出し、ダンサー９１４を介して通過し、ロードセル９１６の上を通過し、そして駆動ローラー９１８により引っ張られる。マスク９０１はドラム９２４の周囲部分の上を通過し、更に受け取りローラー９２０の上に方向づけられ、そうして巻き取りリール９２２上に巻き取られる。このように、図７と同様に、マスク９０１の長さ及び速度が制御される。

しかしながら、成膜材料９２８がマスク９０１及び基板９００に到達する前にドラム９２４を介して通過する必要がないように、成膜源９２６はドラム９２４の外側に配置される。したがって、ドラム９２４は必ずしも開口を有する必要はない。更に、マスク９０１が、基板９００がマスク９０１とドラム９２４との間に位置された状態で基板９００と密に近接する又は直接接触する間、基板９００はドラム９２４と直接接触する。

図９は、成膜源９２６がドラム９２４の外側に配置される以外は図７と同様の構成を示しているが、図９に示されるような成膜源９２６の外側の位置を、図８及び図１０〜１２の構成を含む他の構成に同じく適用することができることは理解されよう。

図１０は、基板１０００が、その上に成膜された又は別の方法で形成された少なくとも１つの電子デバイス層を有している以外は図７と同様の実施形態を示している。この予め形成された層は任意のプロセスで作製することができる。少なくとも１つの層がすでに配置されているので、予め形成された層と成膜される層との間で位置合わせを維持する必要がある。以下により詳細に記載するように、次に形成される層の成膜中のアパーチャマスク１００１と基板１０００の位置合わせを用いて層間の位置合わせを達成する。

図１０の実施形態において、基板１０００はリール１００２から巻き出し、ダンサー１００４を介して通過し、ロードセル１００６の上を通過し、駆動ローラー１００８により引っ張られる。基板１０００はドラム１０２４の周囲部分の上を通過し、更に受け取りローラー１０１０の上に方向づけられ、次の成膜段階に進むか、あるいは巻き取りリール上に巻き取られる。このように、図７と同様に、基板１０００の長さ及び速度が制御される。更に、図７で起こるように、マスク１００１はリール１０１２から巻き出し、ダンサー１０１４の上を通過し、ロードセル１０１６を介して通過し、そして駆動ローラー１０１８により引っ張られる。マスク１００１はドラム１０２４の周囲部分の上を通過し、更に受け取りローラー１０２０の上に方向づけられ、巻き取りリール１０２２上に巻き取られる。このように、図７と同様に、マスク４０１の長さ及び速度が制御される。

しかしながら、ドラム１０２４への搬送方向における基板１０００及びマスク１００１の適切な位置合わせを維持するために、基板１０００及びマスク１００１両方の基準の検知に基づいて長さ及び速度が追加制御される。センサ１０３８は基板１０００上の基準を検知し、センサ１０４８はマスク１００１上の基準を検知する。基板１０００がマスク１００１より先んじているか遅れている状態を補正するために、基板１０００とマスク１００１との間の相対速度を駆動ローラー１００８及び１０１８を介してそれぞれ調節することができる。

更に、基板１０００のロードセル１００６と駆動ローラー１００８との間では、精密ウェブガイド１０３０が基板１０００を受け取り、横断方向の位置を決定するために基準を検知するセンサ１０３８に基づいて基板の横断（横方向の）位置を制御する。動いているウェブはローラー上に横断方向に動く傾向があるが、ほとんどの場合、横断方向の位置は、ドラム１０２４の最小形状寸法の少なくとも１／２の厳密な許容誤差内に維持させなければならないので、ウェブガイド１０３０は基板１０００の横断方向の位置を調節する。ウェブガイド１０３０は、第１ローラー１０３２、フレーム１０３４、第２ローラー１０３６を含む。基板１０００をガイドして、駆動ローラー１００８上でその横断方向の位置を変化させ、したがってドラム１０２４上にするために、フレーム１０３４は、第１ローラー１０３２の端部の旋回部で示されるように紙面の中に及び紙面から外へ旋回する。この目的に好適な精密ウェブガイドに関する更なる詳細は、本明細書に参照により組み込まれる、米国特許出願公開第２００５／０１０９８１１号（スワンソン（Swanson）ら）に見い出すことができる。

マスク１００１と同様に、ロードセル１０１６と駆動ローラー１０１８との間では、精密ウェブガイド１０４０がマスク１００１を受け取り、横断方向の位置を決定するために基準を検知するセンサ１０４８に基づいてマスク１００１の横断方向の位置を制御する。マスク１００１の横断方向の位置もまたドラム１０２４で厳密な許容誤差内になければならないので、ウェブガイド１０４０はマスク１００１の横断方向の位置を調節する。ウェブガイド１０４０は、第１ローラー１０４２、フレーム１０４４、第２ローラー１０４６を有する。マスク１００１をガイドして、駆動ローラー１０１８上でその横断方向の位置を変化させ、したがってドラム１０２４上にするために、フレーム１０４４は、第１ローラー１０４２での端部の旋回部で示されるように紙面の中に及び紙面から外へ旋回する。

横断方向の位置制御システムは、長さ制御システムとともに用いられることができ又は長さ制御システムとは独立して用いることができる。同様に、長さ制御システムは、横断方向の位置制御システムとともに用いることができ又は横断方向の位置制御システムとは独立して用いることができる。

図７と同様に、ドラム１０２４内の成膜源１０２６は、ドラム１０２４の開口１０５０を介してドラム１０２４の周囲部分の上にマスク１００１及び基板１０００に到達するように成膜材料１０２８を放出する。図１０は、この構成が初期成膜段階で用いられるという点で図７と関連しているが、図１０の構成は、基板１０００が先行する成膜段階から直接進んでくるのではなく、基板が先行段階から巻き戻され、続いて巻き出しリール１００２からこの次の段階に導入される状況である次の段階としても用いることができることは理解されよう。

図１１は、基準成膜プロセス１１４０を用いて基板１１００に基準が設けられること以外は図９と同様の実施形態を示す。基準成膜プロセス１１４０は、基板１１００がドラム１１２４の周囲と接触しているがマスク１１０１がドラムに到達する前の時点で基板１１００に基準を付ける。ドラム１１２４ですでに基準が設けられているので、基板１１００とマスク１１０１との間で正確な位置合わせを維持することができ、同じ材料の基準を更に同時に成膜させることなくこの段階で電子デバイス層を成膜することができる。

いくつかの構成において、リール１１０２から供給される基板１１００は、その上に配置された少なくとも１つの予め形成された電子デバイス層を有してもよい。プロセス１１４０により成膜された基準は、アパーチャマスク１１０１と基板１１００を整列させて、少なくとも１つの予め形成された電子デバイス層と、図１１の成膜ステーションで成膜される電子デバイス層との間の位置合わせを達成するために用いられてもよい。

基準成膜プロセス１１４０で基板上に基準を形成することのできる方法の例にはスパッタリング、蒸着、レーザー切断又はレーザーマーキング、化学研磨、化学エッチング、型押し、スクラッチ及び印刷が挙げられる。

図１１の実施形態において、基板１１００はリール１１０２から巻き出し、ダンサー１１０４を介して通過し、ロードセル１１０６の上を通過し、駆動ローラー１１０８により引っ張られる。基板１１００は、基準プロセス１１４０が向けられている部分を含むドラム１１２４の周囲部分の上を通過し、更に受け取りローラー１１１０の上に方向づけられ、次の成膜段階に進むか、巻き取りリール上に巻き取られる。このように、図９と同様に、基板１１００の長さ及び速度が制御される。更に、図９で起こるように、マスク１１０１はリール１１１２から巻き出し、ダンサー１１１４を介して通過し、ロードセル１１１６の上を通過し、そして駆動ローラー１１１８により引っ張られる。マスク１１０１はドラム１１２４の周囲部分の上を通過し、更に受け取りローラー１１２０の上に方向づけられ、巻き取りリール１１２２上に巻き取られる。このように、図９と同様に、マスク１１０１の長さ及び速度が制御される。

しかしながら、基準パターニングプロセス１１４０を有するドラム１１２４への搬送方向におけるマスク１１０１の適切な位置合わせを維持するために、センサ１１３８によるマスク１１０１の基準の検知に基づいて長さ及び速度が追加制御される。マスク１１０１が基準パターニングプロセス１１４０より先んじているか遅れている状態を補正するために、マスク１１０１の相対速度を駆動ローラー１１１８を介して調節することができる。

更に、ロードセル１１１６と駆動ローラー１１１８との間では、横断方向の位置を決定するためにマスク１１０１上の基準を検知するセンサ１１３８に基づいて、精密ウェブガイド１１３０がマスク１１０１の横断方向の位置を厳密な許容誤差内で制御する。ウェブガイド１１３０は、第１ローラー１１３２、フレーム１１３４、第２ローラー１１３６を備える。マスク１１０１をガイドして駆動ローラー１１１８上にその横断方向の位置を変化させ、したがってドラム１０２４上にするために、フレーム１１３４は、第１ローラー１１３２の端部での枢着部で示されるように紙面の中に及び紙面から外へ旋回する。

図９と同様に、ドラム１１２４の外側に配置された成膜源１１２６は、１１２４の周囲部分の上にマスク１１０１及び基板１１００に到達するように成膜材料１１２８を放出する。

図１２は、基板１２００が、巻き出しリールから供給されるのとは対照的に前の成膜ステーションから直接供給されること以外は、図１０の実施形態と同様な実施形態を示している。図１０と同様に、すでに基準が設けられているので、電子デバイス層が、少なくとも１つの予め成膜された電子デバイス層と位置合わせされて成膜されるように、基板１２００とマスク１２０１との間の位置合わせを維持され得る。

図１２の実施形態において、基板１２００は引張型ロードセル１２０２で先行段階からから直接受け取られ、駆動ローラー１２０８により引っ張られる。基板１２００はドラム１２２４の周囲部分の上を通過し、受け取りローラー１２１０の上に更に方向づけられ、続いて次の成膜段階に進むか、あるいは巻き取りリール上に巻き取られる。この段階では基板１２００用のダンサーが存在しないので、ロードセル１２０２で基板１２００の伸張を検知して、駆動ローラー１２０８及びドラム１２２４の速度をわずかに変化させることにより基板１２００の長さ及び速度を制御する。更に、駆動ローラー１２０８とドラム１２２４との間の相対速度を調節することで、基板１２００の長さを微小調整することができる。更に、図１０で起こるように、マスク１２０１はリール１２１２から巻き出して、ダンサー１２１４を介して通過し、ロードセル１２１６を通過し、駆動ローラー１２１８により引っ張られる。マスク１２０１はドラム１２２４の周囲部分の上を通過し、更に受け取りローラー１２２０の上に方向づけられ、続いて巻き取りリール１２２２上に巻き取られる。このように、図１０と同様に、マスク１２０１の長さ及び速度が制御される。

ドラム１２２４への搬送方向における基板１２００及びマスク１２０１の適切な位置合わせを維持するために、基板１２００及びマスク１２０１の両方の基準の検知に基づいて長さ及び速度が追加制御される。センサ１２３８は基板１２００上の基準を検知し、センサ１２４８はマスク１２０１上の基準を検知する。基板１２００がマスク１２０１より先んじている又は遅れている状態を補正するために、基板１２００とマスク１２０１との間の相対速度を駆動ローラー１２０８及び１２１８を介してそれぞれ調節され得る。

更に、基板１２００のロードセル１２０２と駆動ローラー１２０８との間で、精密ウェブガイド１２３０は基板１２００を受け取り、横断方向の位置を決定するための基準を検知するセンサ１２３８に基づいて基板の横断方向の位置を制御する。ウェブガイド１２３０は、第１ローラー１２３２、フレーム１２３４、第２ローラー１２３６を含む。基板１２００をガイドして駆動ローラー１２０８上にその横断方向の位置を変化させ、したがってドラム１２２４上にするため、フレーム１２３４は、第１ローラー１２３２での端部の枢着部で示されるように紙面の中に及び紙面から外へ旋回する。

マスク１２０１も同様に、ロードセル１２１６と駆動ローラー１２１８の間で、精密ウェブガイド１２４０はマスク１２０１を受け取り、横断方向の位置を決定するための基準を検知するセンサ１２４８に基づいてマスク１２０１の横断方向の位置を制御する。ウェブガイド１２４０は、第１ローラー１２４２、フレーム１２４４、第２ローラー１２４６を含む。マスク１２０１をガイドして駆動ローラー１２１８上にその横断方向の位置を変化させ、したがってドラム１２２４上にするため、フレーム１２４４は、第１ローラー１２４２の端部での枢着部で示されるように紙面の中に、及び紙面から外へ旋回する。

図１０と同様に、ドラム１２２４内の成膜源１２２６は、ドラム１２２４の開口１２５０を介してドラム１２２４の周囲部分上のマスク１２０１及び基板１２００に到達するように成膜材料１２２８を放出する。

図１３は、例示的な回転モータの位置及び速度制御システム１３００を示し、各駆動ローラー及びドラムに適用される位置、速度及びトルクを制御するためにシステム１３００が用いられ得る。制御システム１３００は位置コマンド１３０１を出力として受け取り、このコマンドは、当業者には理解できるように動作制御の軌道ジェネレータから生じる。このコマンドは位置フィードフォワード操作１３０２に提供され、位置フィードフォワード操作１３０２は次に、位置フィードフォワード信号をフィードフォワードゲイン制御操作１３１２に出力する。

位置コマンド１３０１は、ローパスフィルタ操作１３０４に提供されるロード位置フィードバック信号１３０３に基づいた別の信号と更に合計される。ロード位置フィードバック信号１３０３は、駆動ローラー又はドラムに直接実装される高精度回転センサに基づいて受信される。ローパスフィルタ操作１３０４は、位置コマンド１３０１と負の形で合計される信号を提供するフィードバックフィルタ操作１３０８に印加される出力を生成するために他の内部信号を用いるオブザーバ１３０６に出力を提供する。この信号は次に、２つの追加信号と合計される信号を出力する位置制御装置１３１０に供給される。

フィードフォワードゲイン制御操作１３１２から出力されるフィードフォワードゲイン信号は、受信したモータ位置フィードバック信号１３０５に基づいており、位置フィードフォワード誘導操作１３１４が出力し、ローパスフィルタ１３１５を介して通過するモータ位置フィードフォワードフィードバック信号とともに、位置制御装置１３１０の出力信号と合計される。この信号１３０５は、駆動ローラー又はドラムを駆動するモータのアーマチュアに実装される高精度回転センサから受信する。次に、合計された出力はローパスフィルタ１３２０に提供され、ローパスフィルタ１３２０の出力は次に速度制御装置１３２２に提供される。

続いて、フィードフォワードゲイン操作１３１２が出力したフィードフォワードゲイン信号は速度フィードフォワード操作１３１６に提供され、速度フィードフォワード操作１３１６はフィードフォワードゲイン操作１３１８に出力を提供して第２フィードフォワードゲイン信号を生成する。フィードフォワードゲイン操作１３２６に出力を供給する電流フィードフォワード操作１３２４に第２フィードフォワードゲイン信号が提供される。更に、第２フィードフォワードゲイン信号は速度制御装置１３２２の出力であって、軌道ジェネレータから来るウェブコマンド速度フィードフォワード信号１３０７からの出力と合計される。軌道ジェネレータは、各ローラーの制御システムに、適切な単位の位置及び速度を含む位置参照を生成する。速度フィードフォワード信号１３０７を速度制御装置１３２２の出力と合計した結果はノッチフィルタ及び他のフィルタ１３２８を介して通過して、フィードフォワードゲイン操作１３２６の出力であるフィードフォワードゲイン信号及び実測モータ電流値１３０９と合計され、電流制御装置１３３０に入力を提供する。次に、電流制御装置１３３０は、駆動ローラー又はドラムを駆動するモータに電流を出力する。

図１４は、例示的なガイドモータの位置及び速度制御システム１４００を示し、速度制御システム１４００の１つは基板の横方向の位置を制御するために用いられることができ、第２のシステム１４００の１つはマスクの横方向の位置を制御するために用いられることができる。制御システム１４００は位置コマンド１４０１を入力として受け取り、このコマンドはウェブの横方向の位置を示す基準を検出する検知システムから生じる。このコマンドは位置フィードフォワード操作１４０２に提供され、位置フィードフォワード操作１４０２は次に位置フィードフォワード信号をフィードフォワードゲイン制御操作１４１０に出力する。

位置コマンド１４０１は、ローパスフィルタ操作１４０４に提供されるロード位置フィードバック信号１４０３に基づいた別の信号と更に合計される。ロード位置フィードバック信号１４０３は、ウェブガイドフレームに直接実装される高精度線形センサに基づいて受信される。フィードフォワード操作１４０４は、位置コマンド１４０１と負の形で合計される信号を提供するフィードバックフィルタ操作１４０８に印加される出力を生成するために他の内部信号を用いるオブザーバ１３０６に出力を提供する。この信号は次に、以下に記載の２つの追加信号と合計される信号を出力する位置制御装置１４１２に供給される。

フィードフォワードゲイン制御操作１４１０から出力されるフィードフォワードゲイン信号は、受信したモータ位置フィードバック信号１４０５に基づいており、位置フィードフォワード誘導操作１４０９が出力してローパスフィルタ１４１１を介して通過する、モータ位置フィードフォワードフィードバック信号とともに、位置制御装置出力信号１４１２と合計される。この信号１４０５は、ウェブガイドフレームを駆動しているモータのアーマチュア上に直接実装された高精度回転センサに基づいて受信される。次に、合計された出力はローパスフィルタ１４１８に提供され、ローパスフィルタ１４１８の出力は次に速度制御装置１４２０に提供される。

フィードフォワードゲイン制御操作１４１０が出力したフィードフォワードゲイン信号は、速度フィードフォワード操作１４１４に提供され、速度フィードフォワード操作１４１４は、フィードフォワードゲイン操作１４１６に出力を提供して第２フィードフォワードゲイン信号を生成する。フィードフォワードゲイン操作１４２４に出力を供給する電流フィードフォワード操作１４２２に第２フィードフォワードゲイン信号が提供される。更に、第２フィードフォワードゲイン信号は速度制御装置１４２０の出力と合計される。合計の結果は、ノッチ及び他のフィルタ１４２６を介して通過して、フィードフォワードゲイン操作１４２４の出力及び実測モータ電流値１４０７と合計され、電流制御装置１４２８に入力を提供する。次に、電流制御装置１４２８は、ウェブガイドフレームを駆動するモータに電流を出力する。

図１５は、図１２に示されるように、両方のウェブ上に基準がすでに存在している成膜プロセスの段階で、マスクの基準と基板の基準との間の適切な位置合わせを維持する例示的なウェブ基準位置合わせ制御システム１５００を示す。制御システム１５００はウェブ位置コマンド１５０１を入力として受信し、このコマンドは軌道ジェネレータから生じる。このコマンドは位置フィードフォワード操作１５０２に提供され、位置フィードフォワード操作１５０２は次にフィードフォワードゲイン制御操作１５０８に位置フィードフォワード信号を出力する。

位置コマンド１５０１は、ウェブ位置フィードバック信号１５０３に基づいた別の信号と更に合計される。ウェブ位置フィードバック信号１５０３は長手方向のウェブ位置に基づいて受信される。この信号は基板若しくはマスクの位置又はそれら位置の差異を示すことができる。ウェブ位置フィードバック信号１５０３は、センサにより生成された位置信号を増幅し、その出力がフィードバックフィルタ操作１５０５に印加されて位置コマンド１５０１と合計された信号を提供するオブザーバ１５０４に提供される。次に、この合計により得られた信号が、次の段落に記載のような２つの追加信号と合計された信号を出力する位置制御装置１５１０に供給される。

フィードフォワードゲイン制御操作１５０８が出力したフィードフォワードゲイン信号は、軌道ジェネレータから来るウェブフィードフォワード開ループ位置補正信号１５１２とともに、位置制御装置１５１０が出力する信号と合計される。合計された出力は、続いて図１３に示されるウェブ位置制御装置に提供されるガイド位置コマンドである。モータ位置及び速度はモータ１５１６から得られ、対応するフィードバック信号１５１８はモータ位置及び速度制御装置１５１４へと提供される。モータ位置及び速度制御装置１５１４は、回線速度制御を有するセンサ位置オフセット補正を含む。

図１６は、１つの例示的実施形態の一部を示し、数マイクロメートルの所望の形状寸法及び形状寸法の１／２の位置合わせ許容誤差を得るために、マスクと基板との間に基準位置合わせが維持されている。基板１６００は送り出しローラー１６０２のそばを通過し、続いてフレーム１６４４に実装されたローラー１６４２及び１６４６を有するウェブガイド１６４０を介して通過する。次に、基板は、長手方向の及び／又はウェブの横方向の位置を検出するセンサ１６４８のそばを通過する。駆動ローラー１６１８は、基板１６００がドラム１６２４の周囲部分上に移動する際に基板１６００の長さ及び速度に最終補正を加え、次に排出ローラー１６２０が基板１６００を次の目的に向かわせる。

マスク１６０１は、フレーム１６３４に実装されたローラー１６３２及び１６３６を有するウェブガイド１６３０に入る。マスク１６０１は、長手方向の及び／又は横方向のウェブの位置を検出するセンサ１６３８を通過し、駆動ローラー１６０８が、マスク１６０１がドラム１６２４の周囲部分上に移動する際にマスク１６０１の長さ及び速度に最終補正を加える一方で、排出ローラー１６１０がマスク１６０１をドラム１６２４から遠ざける。

動作中、基板センサ１６４８及びマスクセンサ１６３８はウェブ位置フィードバック信号をひずみ制御装置１６５２に出力する。次に、ひずみ制御装置は出力信号を仮想伸張オブザーバ１６５４に生成する。仮想伸張オブザーバは制御システム技術であり、一つの変数の値を他の変数の既知の値に基づいて推定する。オブザーバは、変数の測定遅れを低減し、精度を上げ、又は直接測定することが困難な又は不可能な変数の値を提供することにより制御システムの性能を向上させる。次に、仮想伸張オブザーバ１６５４は、ひずみ制御装置１６５２に提供される位置フィードバック及び基板及びマスクの材料パラメータに基づいてウェブの伸張を計算し、適切な伸張設定点を上流の制御装置に生成し、並びにどちらか一方の駆動ローラーに加えられる追加補正位置コマンドオフセットを生成する。仮想伸張オブザーバは、リアルタイムの変化パラメータを推定することが可能である。本実施形態の仮想伸張オブザーバの更なる詳細は、本明細書に参照により組み込まれる、同一所有者の米国特許出願公開第２００５／０１３７７３８ Ａ１号に見出すことができる。次に、仮想伸張オブザーバ１６５４は、駆動信号を駆動ローラー１６０８のモータに提供する。

図１７は、ひずみ制御装置１６５２により仮想伸張オブザーバ１６５４と連動して用いられる制御ループを示している。基板の位置は位置操作１７０２でのセンサ出力から読み出され、マスクの位置は位置操作１７１２でのセンサ出力から読み出される。基板の目標となる歪みのない長さは計算操作１７０４で計算され、マスクの目標となる歪みのない長さは計算操作１７１４で計算される。基板に関して目標となる時間は計算操作１７０６で基板用に計算され、マスクに関して目標となる時間は計算操作１７１６で計算される。目標となる時間に基づき、計算操作１７０８で新しいε_１値が計算され、この値はウェブの所望の歪みを表す。新しいε_１に基づいて所要のＴ_ｓｐが計算操作１７１０で計算され、この値は歪みのレベルを達成するために必要な伸張を表す。

図１８は、横方向及び長手方向の位置を制御し、かつ２つのウェブ間の適切な位置合わせを維持する目的で、基板及びマスクに設置することのできる基準マークの例を示している。上述のように、これら基準マークは事前にパターン形成することができ、又は成膜プロセスの段階でウェブに加えることができる。

この例に示されるように、横方向即ち横断方向のウェブ基準は、ウェブ１８００上に配置される成膜パターンから固定距離だけ離れた線１８０６であってもよい。ウェブ１８００の縁部１８０１は、クロスウェブ基準線１８０６又はウェブ１８００に成膜された又は形成された任意の形状と厳密に関連付けて配置されていない。横方向の線１８０６の位置の検知から、ウェブ１８００が適切な位置にあるかどうか、又はウェブを横方向に再整列させるためにウェブガイドの調節が必要かどうかを決定することができる。

この例に示されるように、長手方向の又は機械方向の基準マークは、図１８に示されている正弦マーク１８０４及び余弦マーク１８０５のような１つ以上の連続した基準マークを含む。図１８に示される正弦マーク１８０４及び余弦マーク１８０５のような実質的に連続的で周期的な基準マークは、ウェブの粗い及び細かい位置を決定するために用いることのできる情報を包含している。粗い位置は、周期的な基準マークの周期的に繰り返す形状から決定することができる。正弦マーク１８０４及び余弦マーク１８０５の場合には、ウェブの粗い長手方向の位置を決定するために用いられる周期的に繰り返す形状は、例えば、ピーク又はゼロ交差を有してもよい。

一実施形態において、正弦マーク１８０４又は余弦マーク１８０５のゼロ交差は、粗い位置を決定するための各周期と考えられる。各周期の細かい位置は、例えば、正弦マーク１８０４及び余弦マーク１８０５に対応するセンサ信号のＡｒｃＴａｎ２関数を計算することで決定することができる。ＡｒｃＴａｎ２関数の計算によって、周期内のウェブ１８００に沿った細かい位置に直接関連する角度及びクォードラント（quadrant）情報が得られる。

図１９Ａは、本発明の実施形態によるウェブの長手方向及び横方向の位置を決定するように構成されたウェブ位置検出器のブロック図である。この実施形態において、長手方向及び横方向の基準マーク１９０４〜１９０６の両方を検知するために単一センサ１９１２が用いられる。他の構成では、横方向の基準を検知するのに第１センサが用いられ、長手方向の基準マークを検知するのに第２センサが用いられてもよい。

図１９Ａに示されるように、ウェブ１９０２は正弦マーク１８０４又は余弦マーク１８０５を含む長手方向の基準マークを有している。基準マークは正弦波形状のマークである必要はなく、電子デバイス層間で所望の位置合わせを達成するのに十分な情報を提供する任意の実質的に連続的又は区分的に連続したマークであってもよい。

ウェブ１９０２は、水平マーク１９０６を含む横方向の基準マークを更に有する。ウェブ１９０２がローラー１９０８、１９１０を通過すると、センサ１９１２は、長手方向の基準マーク１９０４、１９０５及び横方向の基準マーク１９０６の両方を検知する。センサ１９１２は、カメラ若しくは他の種類の光学センサ、電磁センサ、密度センサ、接触センサ、又は基準マークを検知することが可能な任意の他の種類のセンサであってもよい。図１９Ａに示された実施形態において、センサはＣＣＤ（charge coupled device）カメラを備える。

カメラ１９１２の出力は、カメラ１９１２からの基準マーク１９０４〜１９０６の画像を取得しかつデジタル化する画像データ取得電気回路網１９１４に向けられる。画像データ取得電気回路網１９１４からの基準マークのデジタル画像は、デジタル画像処理システム１９１６に向けられる。デジタル画像処理システム１９１６は画像を分析して検知した基準マークに対応した信号を生成する。デジタル画像処理システム１９１６により生成された信号は、長手方向の位置検出器１９１８及び任意に側方位置検出器１９２０に出力され得る。ウェブの横方向位置検出器１９２０からの情報は、長手方向のウェブ位置の補間を強化するためにウェブの長手方向の位置検出器１９１８が用いられ得る。ウェブの長手方向の位置検出器１９１８及びウェブの横方向位置検出器１９２０により決定された縦横位置はそれぞれ、ウェブの縦横位置を制御するように構成された移動制御システムに出力され得る。

図１９Ｂ〜１９Ｄは、各種センサの画像フィールドの例を示している。図１９Ｂは、エリアセンサの画像フィールド１９７０内の基準マーク１９０４、１９０５、１９０６を示している。エリアセンサは、各画素位置の光の強度を表す値であるＸ_ｎ×Ｙ_ｎアレイを出力する。エリアセンサは信号処理用の大量のデータを提供する。豊富なデータセットは現在の図と直前の図の比較を可能とし、これはデータのより高性能なフィルタリングを提供し、例えば位置決め精度の考えうる利点をもたらす。エリアセンサは、比較的豊富なデータセットを処理するのに要する時間のせいで、いくつかの他の種類のセンサに比べてゆっくりとした位置更新速度を提供する。

図１９Ｃは、ラインスキャンセンサの画像フィールド１９８０内の基準マーク１９０４、１９０５、１９０６を示す。ラインスキャンセンサは画素強度の１×Ｙ_ｎベクトルを出力する。ラインスキャンセンサはエリアセンサと比べて迅速な位置更新を提供するが、位置履歴のデータ保存を必要とする。

図１９Ｄにおいて、基準マーク１９０４、１９０５、１９０６はプログレッシブスキャンセンサの画像フィールド１９９０内に示されている。一般に、エリアスキャンセンサでは、ユーザーがスキャンする線の数、例えば、Ｘ_ｎ＝４又は他の数、を選択することができる。プログレッシブスキャンセンサはラインスキャンよりも多くの信号処理用データを取得するが、位置更新は遅い。

正弦マーク１９０４及び余弦マーク１９０５は、最大分解能を達成するためにスケーリングすることができる。例えば、マークの振幅は、センサの画像ビュー１９７０、１９８０、１９９０内のマーク１９０４、１９０５を最大とするために、横方向の位置誤差を許容するためのいくらかのマージンを有してできるだけ大きくすることができる。長手方向のスケーリングは推定される操作速度に基づいて選択され得る。より鋭いピッチの正弦マーク１９０４及び余弦マーク１９０５（より高周波でありピークとピークの距離がより小さい）を用いることで急勾配を提供し、長手方向のより高い解像度を提供する。過度に高いピッチは信号対雑音比を減少させる可能性があり、更に、必要なサンプリングレートを増加させる。最小サンプリングレートは、１／２周期以下がサンプルの間を通過することを必要とする。しかしながら、最小サンプリングレートの少なくとも３〜４倍のサンプリングレートを用いると動作が向上する。得ることのできるサンプリングレートは、用いられるセンサの種類によって異なるが、カメラセンサでは１ＫＨｚを超えるレートが可能である。

基準マークの欠陥はさまざまな信号処理技術を介して補正することができる。例えば、マークに応答して生成されるセンサ信号は、信号対雑音比を改善するためにレベルシフトされ、フィルタにかけられ、及び／又は角度調整される。いくつかの実施形態において、センサ信号の改善は線形フィルタリング又は非線形フィルタリングにより達成されてもよい。例えば、現在のウェブ速度が既知であるか推定される場合、最新の次の推定位置に境界を置くことができる。境界の外側のあらゆる値をノイズと考えることができる。具体的には、推定されるウェブ位置を改善するために、カルマンフィルタの使用を介するような再帰型フィルタリングを用してもよい。カルマンフィルタは、２つ以上の情報源を用いて、それらを組み合わせて信号統計の知識に基づいて推定値を形成する。統計はリアルタイムに生成することができ、あるいは定常過程では、計算負荷を低減するためにオフラインで生成することができる。ウェブ上の長手方向に配置された実質的に連続した基準マークを用いて長手方向のウェブ位置を決定する方法及びシステムは、本特許出願と同時に出願され本明細書に参照により組み込まれる、代理人整理番号第６２６１６ＵＳ００２により識別される同一所有者の特許出願に更に記載されている。

別の態様において、積層電子デバイスを形成する材料を成膜する方法は、上記の装置を用いて提供される。方法は、基板を第１基板受け取りローラー上に受け取る間に、基板を基板送り出しローラーから供給することを含み、基板は、基板送り出しローラーと第１基板受け取りローラーとの間にあるときに、第１ドラムの周囲の一部に近接して通過する。方法は、基板を供給する及び受け取る間に、第１マスクを第１マスク送り出しローラーから供給すると同時に第１マスクを第１マスク受け取りローラー上に受け取ることを含み、第１マスクは、第１マスク送り出しローラーと第１マスク受け取りローラーとの間にあるときに、第１ドラムの周囲の一部に近接して通過し、第１マスクは、第１パターンを形成する複数の開口を有し、開口の少なくとも一部の最小寸法は約２マイクロメートルである。更に、方法は、基板及び第１マスクを供給する及び受け取る間に、１つ以上の電子デバイスの層が基板上に成膜されるように、第１成膜源からの第１成膜材料を、第１ドラムの周囲の一部に近接する第１マスクの一部に向けて方向づけることを含む。

方法は、基板を第２基板受け取りローラー上に受け取る間に、基板を第１基板受け取りローラーから供給することを更に含み、基板は、第１基板受け取りローラーと第２基板受け取りローラーとの間にあるときに、第２ドラムの周囲の一部に近接して通過する。方法は、第２マスクを第２マスク受け取りローラー上に受け取る間に、第２マスクを第２マスク送り出しローラーから供給することを更に含み、第２マスクは、第２マスク送り出しローラーと第２マスク受け取りローラーとの間にあるときに、第２ドラムの周囲の一部に近接して通過し、第２マスクは第２パターンを形成する複数の開口を有する。更に、方法は、基板及び第２マスクを供給する及び受け取る間に、１つ以上の電子デバイスの第２層が、位置合わせ許容誤差約１マイクロメートル内で第１層と位置合わせされて成膜するように、第２成膜源からの成膜材料を、第２ドラムの周囲の部分に近接する第２マスクの一部に方向づけることを含む。

本発明の多様な実施形態についての以上の記述は、例証と説明の目的で述べてきた。包括的であることも、開示されたそのままの形態に本発明を限定することも意図するものではない。以上の教示を考慮すれば、多数の修正及び変形が可能である。本発明の範囲は、この詳細な説明によってではなく、むしろ添付の特許請求の範囲により制限されるものとする。

Claims (20)

1. フレキシブルで細長い基板上に複数の重なり合う層を有する１つ以上の電子デバイスを形成する方法であって、
   １つ以上の成膜ステーションを介して前記フレキシブル基板を移動させる工程であって、各成膜ステーションで、
   細長いアパーチャマスクを回転ドラムに対して移動させ、前記アパーチャマスクはパターンに配置された開口を有する工程と、
   前記アパーチャマスクと前記基板を整列させる工程と、
   前記アパーチャマスク及び前記基板を前記回転ドラムの周囲の一部の上に近接させる工程と、
   前記アパーチャマスクの前記開口を介して前記積層電子デバイスの層を成膜する工程と、
   前記積層電子デバイスの少なくとも２つの層の間の位置合わせを維持する工程と、
   を含み、前記積層電子デバイスの少なくとも１つの層が、電子活性材料又は光学活性材料を含む方法。
2. 前記電子活性材料又は光学活性材料が、光起電材料、発光材料、無機半導体材料又は有機半導体材料を含む、請求項１に記載の方法。
3. 前記積層電子デバイスの少なくとも１つの層が、前記電子活性材料層又は光学活性材料層に電気接点を提供する導電材料を含む、請求項１に記載の方法。
4. 前記積層電子デバイスの少なくとも１つの層が、電子輸送材料又はホール輸送材料を含む、請求項１に記載の方法。
5. 前記アパーチャマスクと前記基板を整列させる工程が、
   前記アパーチャマスクの長手方向の位置及び横断方向の位置の一方又は両方を前記ドラムの上に整列させる工程と、
   長手方向の位置及び横断方向の位置の一方又は両方を前記少なくとも１つの成膜ステーションの前記ドラムの上に整列させる工程と、を含む、請求項１に記載の方法。
6. 前記アパーチャマスクの所定の長さ及び前記基板の所定の長さの一方又は両方を維持する工程を更に含む、請求項１に記載の方法。
7. 前記アパーチャマスクと前記基板を整列させる工程が、
   少なくとも１つの成膜ステーションの前記アパーチャマスク上の基準及び前記少なくとも１つの成膜ステーションでの前記基板上の基準の一方又は両方を検知する工程と、
   前記基準に基づいて前記アパーチャマスクと前記基板を整列させる工程と、を含む、請求項１に記載の方法。
8. 前記アパーチャマスクと前記基板を整列させる工程が、
   前記アパーチャマスク及び前記基板の一方又は両方の上に配置された１つ以上の実質的に連続した基準を検知する工程と、
   前記アパーチャマスク及び前記基板の一方又は両方の長手方向の位置を、前記実質的に連続した基準に基づいて決定する工程と、を含む、請求項１に記載の方法。
9. フレキシブルで細長い基板上に複数の重なり合う層を有する１つ以上の電子デバイスを形成する装置であって、
   １つ以上の成膜ステーションであって、各成膜ステーションが、
   パターンに配置された開口を有する細長いアパーチャマスク、
   回転ドラム及び
   前記アパーチャマスクの前記開口を介して材料を前記基板に向けて放出し、前記積層電子デバイスの層を形成するように構成された成膜源を備える成膜ステーションと、
   前記１つ以上の成膜ステーションを介して前記基板を移動させ、各成膜ステーションで前記基板が、前記ドラムの周囲部分の上の成膜ステーションの前記アパーチャマスクと近接するように構成された輸送システムと、
   前記積層電子デバイスの少なくとも２つの層の間の位置合わせを維持するように構成された位置合わせシステムであって、前記積層電子デバイスの少なくとも１つの層が、電子活性材料又は光学活性材料を含む位置合わせシステムと、を備える装置。
10. 前記積層電子デバイスが、光起電デバイス、発光デバイス、ダイオード及びトランジスタの１つ以上を備える、請求項９に記載の装置。
11. 前記アパーチャマスクの開口の前記パターンが、前記装置の動作中に前記アパーチャマスクのひずみを補正する、請求項９に記載の装置。
12. 前記１つ以上の成膜ステーションの少なくとも１つの成膜ステーションが、前記電子活性材料又は光学活性材料を含む前記層を成膜するように構成された、請求項９に記載の装置。
13. 前記活性材料が、光起電材料、発光材料、有機半導体又は無機半導体を含む、請求項９に記載の装置。
14. 少なくとも１つのアパーチャマスクが、ポリマーのアパーチャマスクである、請求項９に記載の装置。
15. 前記基板が、ポリマーの基板である、請求項９に記載の装置。
16. 少なくとも１つのアパーチャマスクが、約１００マイクロメートル未満の開口を含む、請求項９に記載の装置。
17. 約５０マイクロメートル未満の位置合わせが、前記電子デバイスの前記少なくとも２つの層の間で維持される、請求項９に記載の装置。
18. 前記位置合わせシステムが、前記アパーチャマスク及び前記基板の少なくとも一方の上に長手方向に配置された実質的に連続した基準マークを検知するように構成され、前記基準マークを用いて前記積層電子デバイスの前記少なくとも２つの層の間の位置合わせを維持するように更に構成される、請求項９に記載の装置。
19. 前記基準マークが、正弦波形状の基準マークを備える、請求項１８に記載の装置。
20. 前記輸送システムが、前記成膜ステーションの前記アパーチャマスクの所定の長さを維持し、前記基板の所定の長さを維持するように構成される、請求項９に記載の装置。

Images