JP2010502013A - フローティングゲートトンネリング素子構造体のシールド - Google Patents
フローティングゲートトンネリング素子構造体のシールド Download PDFInfo
- Publication number
- JP2010502013A JP2010502013A JP2009525600A JP2009525600A JP2010502013A JP 2010502013 A JP2010502013 A JP 2010502013A JP 2009525600 A JP2009525600 A JP 2009525600A JP 2009525600 A JP2009525600 A JP 2009525600A JP 2010502013 A JP2010502013 A JP 2010502013A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- well region
- regions
- doped well
- tunneling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 142
- 230000005641 tunneling Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000008878 coupling Effects 0.000 claims abstract description 23
- 238000010168 coupling process Methods 0.000 claims abstract description 23
- 238000005859 coupling reaction Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005689 Fowler Nordheim tunneling Effects 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000007717 exclusion Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 6
- 230000010287 polarization Effects 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
フローティングゲートトンネリング素子をシールドする方法とその構造体。標準的なＣＭＯＳプロセスを用いて、電界酸化物に囲まれた基板内に形成された第１および第２のドープウェル領域により定義される２つの活性領域内のゲート酸化物上にフローティングゲートを配置する工程と、前記フローティングゲートを囲むようにフローティングゲートシールド層を形成する工程を含む方法。前記フローティングゲートは、前記第１のドープウェル領域内の活性領域上の第１のフローティングゲート部および前記第２のドープウェル領域内の活性領域上の第２のフローティングゲート部を含む。前記第１のドープウェル領域と前記第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、前記第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっている。トンネリングの方向は、前記ドープウェル領域の１つに高電圧を印加することにより決定される。
Description
本願は、２００６年８月２１日出願の米国特許仮出願番号６０/８３９,２６２の利益を主張するものであり、その開示内容は引用により本明細書に組み込まれている。
本発明は、一般にフローティングゲート回路に関するものであり、特に、高精密フローティングゲート電圧基準回路用のトンネリング素子に関するものである。
引用により本明細書に組込まれる２００５年１月２５日発行の米国特許番号６,８４７,５５５には、高精密アナログフローティングゲート電圧基準回路が記載されている。
また、高精密ＣＭＯＳフローティングゲートアナログ電圧基準回路の動作原理は、引用により本明細書に組込まれる、２００５年１２月１２日発行ソリッドステート回路に関するＩＥＥＥジャーナル（ＩＥＥＥ ＪｏｕｒＮＡｌ ｏｆ Ｓｏｌｉｄ―ＳｔＡｔｅ Ｃｉｒｃｕｉｔｓ）、Ｖｏｌ.４０、２３６４〜２３７２頁、Ｂ．Ｋ．ＡｊｕｈＡ他による「超高精度５００-ＮＡ ＣＭＯＳフローティングゲートアナログ電圧基準（Ａ ｖｅｒｙ ｈｉｇｈ ＰｒｅｃｉｓｉｏＮ ５００-ＮＡ ＣＭＯＳ ｆｌｏＡｔｉＮｇ-ｇＡｔｅ ＡＮＡｌｏｇ ｖｏｌｔＡｇｅ ｒｅｆｅｒｅＮｃｅ）」という名称の論文に記載されている。図１Ａは、フローティングゲート基準回路の先行技術を説明するための等価回路図１０を示す。上記に示したＡｊｕｈＡの参考文献に記載されるように、トンネルダイオードＴ１およびＴ２の２つのトンネリング素子の間の接合点で、フローティングゲートノード上に一定電圧を設定する必要がある。基本的にポリ間酸化物を通したファウラーノルドハイムトンネリングを用ており、プログラミング中にＶＰを上昇させてフローティングゲートノードに充電するためにトンネリング素子Ｔ１が用いられ、ＶＮを低減してフローティングゲートノードから放電するためにトンネリング素子Ｔ２が用いられる。フローティングゲートノード上の電圧が所望の設定レベルに達した場合、ＶＰ及びＶＮをおよそ０ボルトにして両トンネリング素子を遮断する。このように、デバイスの通常動作において、固定電荷がフローティングゲート上に恒久的に蓄えられる。
また、高精密ＣＭＯＳフローティングゲートアナログ電圧基準回路の動作原理は、引用により本明細書に組込まれる、２００５年１２月１２日発行ソリッドステート回路に関するＩＥＥＥジャーナル（ＩＥＥＥ ＪｏｕｒＮＡｌ ｏｆ Ｓｏｌｉｄ―ＳｔＡｔｅ Ｃｉｒｃｕｉｔｓ）、Ｖｏｌ.４０、２３６４〜２３７２頁、Ｂ．Ｋ．ＡｊｕｈＡ他による「超高精度５００-ＮＡ ＣＭＯＳフローティングゲートアナログ電圧基準（Ａ ｖｅｒｙ ｈｉｇｈ ＰｒｅｃｉｓｉｏＮ ５００-ＮＡ ＣＭＯＳ ｆｌｏＡｔｉＮｇ-ｇＡｔｅ ＡＮＡｌｏｇ ｖｏｌｔＡｇｅ ｒｅｆｅｒｅＮｃｅ）」という名称の論文に記載されている。図１Ａは、フローティングゲート基準回路の先行技術を説明するための等価回路図１０を示す。上記に示したＡｊｕｈＡの参考文献に記載されるように、トンネルダイオードＴ１およびＴ２の２つのトンネリング素子の間の接合点で、フローティングゲートノード上に一定電圧を設定する必要がある。基本的にポリ間酸化物を通したファウラーノルドハイムトンネリングを用ており、プログラミング中にＶＰを上昇させてフローティングゲートノードに充電するためにトンネリング素子Ｔ１が用いられ、ＶＮを低減してフローティングゲートノードから放電するためにトンネリング素子Ｔ２が用いられる。フローティングゲートノード上の電圧が所望の設定レベルに達した場合、ＶＰ及びＶＮをおよそ０ボルトにして両トンネリング素子を遮断する。このように、デバイスの通常動作において、固定電荷がフローティングゲート上に恒久的に蓄えられる。
図１Ｂは、直列接続した図１Ａのトンネリング素子Ｔ１およびＴ２を示す断面図とその一例を示す回路図である。先行技術の等価回路図を２０で示しており、物理的な構成の断面を３０で示している。断面が示すように、ポリシリコン層（ポリ１）およびもう１つのポリシリコン層（ポリ２）が、２つの電子トンネル領域に沿って基板上に形成されている。ポリ２層は、これらのトンネル領域を形成する２箇所の所定の位置において、薄い酸化物誘電体を間に介してポリ１層と重なる。通常、ポリシリコン層１および２は、誘電体に完全に囲まれたフローティングゲートＦＧを含む約４００Ａの酸化物誘電体により、互いに分離されている。電気的に分離されたフローティングゲートは、コンタクト領域７０に示されるように、共に接続されたポリ１層およびポリ２層からなる。ポリ１層、ポリ２層の端部には、増強した放出トンネルが、約１０-１２Vのトンネル電圧で生じる。両トンネル領域は、特定の電気容量を有する。
図１Ｂに示す物理的構成の欠点の１つは、その形成に、それ自体が単純なアナログ設計には役立たない特別な非標準的なＣＭＯＳプロセスを必要とされる点である。すなわち、図１Ｂの構造体を形成するために要求される特別なプロセスは、以下に標準的なＣＭＯＳプロセスと称する、周知でありコストのかからない汎用のＣＭＯＳ技術を用いていない。この構成のもう１つの欠点は、導電層でフローティングゲート素子を完全に覆うプロセスが不可能であり、従って、フローティングゲートを被覆誘電体から分離してしまう点である。この結果、フローティングゲート上の誘電体に常に存在している可動電荷と分極電荷の濃度の低下が、フローティングゲートに蓄積された電荷量に影響を及ぼすおそれがある。従って、フローティングゲート素子を完全に囲える汎用ＣＭＯＳ技術を用いてトンネルダイオード構造体を構成することが望ましい。標準的なＣＭＯＳプロセスを用いて形成されたフローティングゲートをベースとしたキャパシタおよびトランジスタ素子を含むメモリ素子は、その開示が参照により本明細書に組み込まれる同時係属中の出願番号１１/４９８,６７２「厚いゲート酸化物を用いた汎用ＣＭＯＳ技術のためのマルチタイムプログラマブル（ＭＴＰ）ＰＭＯＳフローティングゲートをベースとする不揮発性メモリ装置（Ａ ｍｕｌｔｉＰｌｅ ｔｉｍｅ ＰｒｏｇｒＡｍｍＡＢｌｅ (ＭＴＰ) ＰＭＯＳ ｆｌｏＡｔｉＮｇ ｇＡｔｅ-ＢＡｓｅｄ ＮｏＮ-ｖｏｌＡｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｆｏｒ Ａ ｇｅＮｅｒＡｌ-ＰｕｒＰｏｓｅ ＣＭＯＳ ｔｅｃｈＮｏｌｏｇｙ ｗｉｔｈ ｔｈｉｃｋ ｇＡｔｅ ｏｘｉｄｅ）」に記載されている。高精密な電圧基準回路に使用できるトンネリング素子構造体を構成するために、汎用ＣＭＯＳ技術の使用が求められている。
（フローティングゲート基準回路内の）フローティングゲート上に正確な電荷量を蓄積するために必要とされるフローティングゲートをベースとするデバイスは、フローティングゲート上に堆積された誘電体に常に存在する低密度の可動イオンと分極電荷の存在の影響を極めて受けやすい。通常、可動電荷と分極電荷の密度は、精密な電圧を必要としないデバイスの回路の性能に悪影響を及ぼすほどではない。例えば、そのような効果は、前述の同時係属中の出願に記載されるメモリ素子の回路の性能に悪影響を及ぼさない。一方、高精密フローティングゲート電圧基準回路を提供するには、蓄積された電荷と可動電荷および分極電荷との反応を最小限にするために、フローティングゲートを被覆誘電体からシールドする必要がある。標準的なＣＭＯＳプロセスを用いた既知の方法の欠点は、高精密フローティングゲート電圧基準回路に必要とされるフローティングゲートの不可欠なシールドがなされない点である。
フローティングゲートシールドは、一般に、大抵のＥＥＰＲＯＭあるいはフラッシュＥＥＰＲＯＭ技術に含まれるカップリングキャパシタ・ポリシリコン層により形成される。この既知の方法の欠点は、ＥＥＰＲＯＭ技術では、精密アナログ電圧基準回路と、高レベルの統合を達成するために不可欠なデバイスのセットが提供されないことにある。汎用のＣＭＯＳ技術にＥＥＰＲＯＭを組み込むことにより、高精密回路に必要な高レベルの統合を達成できる。この組み込み過程の欠点は、主として多くの追加の作業工程が必要となることから、大変コストがかかる点である。もう一つの欠点は、既知の利用可能な構造体を用いる場合、フローティングゲートノードの小さな領域がシールドされず、その結果性能が低下するおそれがある。
従って、ファウラーノルドハイムトンネリング機能と高精密フローティングゲート電圧基準に必要なシールドされたローティングゲートの両方を提供する汎用のＣＭＯＳ技術を用いて構造体を構成するデバイスおよびその方法が求められる。
本発明は、汎用のＣＭＯＳ技術で製造されたフローティングゲートをベースとするトンネリング素子をシールドするデバイスおよびその方法を提供する。
本発明は、広義には、第１のドープウェル領域上の第１のフローティングゲート部および第２のドープウェル領域上の第２のフローティングゲート部とを含むフローティングゲートであって、第１のドープウェル領域と第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、第１のフローティングゲート部が第２のフローティングゲート部より実質的に小さくなっていることを特徴とするフローティングゲートを、基板内の第１および第２のドープウェル領域により定義される２つの活性領域内のゲート酸化物上に配置する工程と、フローティングゲートを囲むようにフローティングゲートシールド層を形成する工程を含む、フローティングゲートトンネリング素子構造体のシールド方法を提供する。
本発明はまた、広義には、基板内の第１および第２のドープウェル領域により定義される２つの活性領域内のゲート酸化物上に配置され、第１のドープウェル領域上の第１のフローティングゲート部および第２のドープウェル領域上の第２のフローティングゲート部を含むフローティングゲートであって、第１のドープウェル領域と第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっていることを特徴とするフローティングゲートと、フローティングゲートを囲むように形成されたフローティングゲートシールド層とを備えた、シールドされたフローティングゲートトンネリング素子構造体を提供する。
本発明はまた、広義には、Ｐ基板内に形成された第１および第２のＮウェル領域により定義される２つの活性領域内のゲート酸化物上に配置され、第１のＮウェル領域上の第１のフローティングゲート部および第２のＮウェル領域上の第２のフローティングゲート部を含むフローティングゲートであって、第１のＮウェル領域と第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっていることを特徴とするフローティングゲートと、第１のＮウェル領域内に形成され、第１のチャネル領域により分離される第１および第２の拡散領域と、第２のＮウェル領域内に形成され、第２のチャネル領域により分離される第３および第４の拡散領域と、第２および第３の拡散領域の間に形成される電界酸化物領域と、Ｐ基板内の第１および第２のＮウェル領域の間に形成されるＰウェル領域、および、フローティングゲートを囲むように形成されたフローティングゲートシールド層とを備えたシールドされたフローティングゲートトンネリング素子構造体を提供する。
本発明のこれらおよび他の実施例、特徴、態様および利点は、以下の詳細な説明、添付の請求項および添付の図面を参照することでより理解される。
図中における参照番号あるいは名称は特定の構成要素、態様あるいは特徴を表しており、１つ以上の図中で共通の構成要素、態様あるいは特徴を表している。
図２は、本発明の好適な実施の形態に係るフローティングゲート導電シールド層により完全に囲まれた、フローティングゲート素子を有するトンネルダイオード構造体１００を示す平面図である。トンネルダイオード構造体１００は、標準的なＣＭＯＳプロセスを用いて形成される。図２Ａに等価回路図を示す。図２Ａに示すように、トンネルダイオードは、端子Ｖｃ１およびＶｃ２の間でカップリングキャパシタCカップリングと直列に接続されたトンネルキャパシタCトンネリングを含む。図２Ａには、Cトンネリング板とCカップリング板の相互接続用のフローティングゲート接合部１２０が示される。フローティングゲート１０８は、Cトンネリング板を形成する第１のフローティングゲート部と接続部１２０により接続されるCカップリング板を形成するもう１つのフローティングゲート部を含む。トンネルダイオード構造体は、本明細書中ではトンネリング素子とも称し、構造体が電荷をフローティングゲートに、又は、から注入および除去するトンネリング機能を備えている。図２の活性領域１４０は、図２ＡのトンネルキャパシタCトンネリングに相当する。 図２の活性領域２４０は、図２ＡのカップリングキャパシタCカップリングに相当する。 図３Ａは、図２の左側にある活性領域が９０度回転している、図２の配置の簡略化した配置図の一例である。図３Ｂは、図２Ａおよび３Ａの配置図に対応する構造体を図示したものである。
図３Ａにおいて、点線部分全体は、本明細書においてフローティングゲート層とも称するフローティングゲート１０８を表す。図３Ｂは、図２Ａの等価回路図によるキャパシタと端子Ｖｃ１およびＶｃ２の両方を含む構造体を示す。
フローティングゲート・ポリシリコン層１０８は、電界酸化物（ｆｏｘ）に囲まれたＰ基板１０２内に形成された２つのＮウェル領域１４２、３４２により定義される２つの活性領域１４０、２４０内において、標準的なＣＭＯＳプロセスを用いてゲート酸化物層１８０、３８０上に配置される。図３ＢのCトンネリングに対応する構造体は、Ｎウェル領域１４２内に形成された間隔を隔てたＮ型拡散領域１４４および１４６を含む。あるいは、間隔を隔てた拡散領域は、Ｐ型拡散領域である。チャネル領域１４８は、拡散領域１４４および１４６の間に形成される。カップリングキャパシタCカップリングは、Ｎウェル３４２内に形成された間隔を隔てたＮ型拡散領域３４４および３４６を含む。あるいは、間隔を隔てた拡散領域は、Ｐ型拡散領域である。チャネル領域３４８は、拡散領域３４４および３４６の間に形成される。隣接する素子から構造体を分離するために、例えば、浅いトレンチ分離（ＳＴＩ）プロセス、シリコンの局所酸化（ＬＯＣＯＳ）プロセス、ポリ緩衝ＬＯＣＯＳプロセス等を用いて形成された電界酸化物（ＦＯＸ）領域１３２が含まれている。図３Ｂの２つのＮウェル領域１４２、３４２は、通常、基板１０２へのＰウェル領域１１８の挿入により分離される。Ｎウェル領域１４２、３４２から間隔を隔てたＰウェル領域１１８（図示）は、厚いゲート酸化物を有するトンネルダイオードの作動に必要なＮウェル-Ｐウェル間絶縁破壊電圧の増加を促進する。
図３Ｂにおいて１８０および３８０で示されるゲート酸化物層は、５Ｖの動作電圧を有する入出力インターフェース装置として使用されるＣＭＯＳデバイスのゲート酸化物（すなわち、５ＶのＩ/Ｏゲート酸化物）の厚さと同等の厚さを有することが好ましい。つまり、ゲート酸化物の厚さは、５ＶのＩ/Ｏゲート酸化物としての５ＶのＩ/Ｏデバイスの製造工程のままであることが好ましい。これにより、７０Ａ（７Ｎｍ）、この応用には好ましくは１２０Ａ（１２Ｎｍ）を超えるゲート酸化物を用いる標準的なＣＭＯＳプロセスを用いて構造体を形成することができる。従って、本発明の実施の形態は、更に高い入出力電圧を有するデバイスをもって、そのような実施の形態を有効にできるゲート酸化物の厚さで機能すると思われる。
フローティングゲート１０８は、第１のフローティングゲート部４００、即ち、図３ＢのＮウェル領域１４２上のCトンネリングキャパシタ板ポリ、および、第２のフローティングゲート部５００、即ち、図３ＢのＮウェル領域３４２上のCカップリングキャパシタ板ポリを含む（図３Ｂ参照）。キャパシタCトンネリングおよびCカップリングは、図２Ａに示すキャパシタ分割器を形成する。電荷の保存により、CトンネリングがCカップリングより顕著に小さい場合は、この構造全体に印加される電圧のほとんどが、Cトンネリングの両端で降下する。本発明によれば、例えば、１０の要素により、Ｎウェル領域の１つへ高電圧を印加することにより決まるトンネリングの方向とＮウェル領域１４２と第１のフローティングゲート部４００のと間にファウラーノルドハイムトンネリングを発生させる適当な電圧カップリングを提供するために、Cトンネリングキャパシタ板ポリ４００がCカップリングキャパシタ板ポリ５００よりかなり小さい。以下の表１は、電荷をフローティングゲート１０８に、又は、から注入および除去するために、図２Ａ，３Ａおよび３Ｂに示す端子Ｖｃ１およびＶｃ２に印加される電圧を示す。
表１に示すように、端子Ｖｃ１が０ボルト、例えばアースに保たれた状態で端子Ｖｃ２で大きな正のトンネル電圧を印加すると、フローティングゲートノードへの電荷の注入（書き込み）が起こる。端子Ｖｃ２が０ボルト、略アースに保たれた状態で端子Ｖｃ１で大きな正のトンネル電圧を印加すると、フローティングゲートノードからの電荷の除去が起こる。
標準的なＣＭＯＳプロセス中には、シリサイドの領域は、通常、拡散領域上に形成される。これらのシリサイドは、通常、電圧端子、例えば図３Ｂに示すＶｃ１およびＶｃ２に接続するためのシリサイドに低抵抗コンタクト領域を提供するためのものである。図２の平面図には、１７０で表されるコンタクト領域を一例として示している。コンタクト領域は、一般に、自己整合している、つまり、露出したシリサイドの非誘電領域はシリサイド化される。
サリサイド排除層１６０、例えば、図２に示す１６０Ａの堆積を含む段階まで、標準的なＣＭＯＳプロセスを行う。通常厚さおよそ３００ＡのＳｉＯ２であるサリサイド排除層１６０は、標準的なＣＭＯＳプロセスにより、実際に堆積されたシールド層のエッチストップとして作用する約６００Ａの厚さに堆積される。厚さは製造工程によって決まり、通常は３００〜１０００Ａである。
その後、フローティングゲート１０８を囲むようにフローティングゲートシールド層１１０を堆積する。好適には、シールド層は、その場ドープによる又は内在するアモルファスＳｉあるいはポリシリコン層として堆積される。シールド層は完全にフローティングゲートを囲むようにパターン化され、そして標準的な技術を用いてエッチングされる。本発明においては、シールド層の正確な寸法は重要ではなく、ＣＭＯＳゲートトポグラフィから堆積した材料を完全に除去するために、湿式化学的にエッチングを行ってもよい。一旦シールド層のパターンが形成されると、標準的なサリサイドブロックパターンがウェハに施される。サリサイドブロックパターンは、図２に１６０Ａ、１６０Ｂおよび１６０ｃで示される。このサリサイドブロックパターンは、これらの領域間でのシリサイドの短絡防止とそれらの分離のために、シールド層とＳｉ内の隣接する拡散層の端部を覆う必要がある。発明の他の詳細が不明瞭とならないために、サリサイドブロックパターンの一部は示されていない。その結果としての構造体は、フローティングゲートと、シールド層により完全に囲まれた隣接する拡散層の一部を有する。
あるいは、シールド層は、ＴｉＮあるいはＴｉＷ等の金属膜で形成されてもよい。これらの材料が選択される場合、膜に適用されるサリサイドブロックパターンは、未反応金属のエッチング時にシールド特性が損なわれないよう修正されなければならない。
１６０で示される通常ＴｉＳｉ２あるいはＣｏＳｉ２であるサリサイドブロックパターン（ポリＳｉシールドに適している）は、隣接する拡散層を覆うよう提供されることが好ましい。特定のＣＭＯＳ製造施設に応じて、その他の適切なサリサイドを使用してもよい。シールド層の端部を覆うサリサイドブロックパターンは、図４の１６０ｃで示される。
図４は、好適な実施の形態に係るポリＳｉフローティングゲートシールド層１１０Ａおよび間隔を隔てたＮ+拡散領域を含む図２の構造体の切断線Ａ-Ａにおける断面図である。当然のことながら、ここでの断面図では、当業者には周知である汎用のＣＭＯＳ技術により形成された構造体の詳細は示されていない。導電シールド層１１０Ａは、ポリＳｉからなる。図４の構造体１４０Ａは、Ｐ型基板１０２中に形成された、Ｎ型ウェル１４２内に形成された間隔を隔てたＮ型拡散領域１４４および１４６を含む。チャネル領域１４８は、Ｎ型拡散領域１４４および１４６の間に形成される。ポリＳｉゲート１８８は、チャネル領域１４８上に形成される。図２の配置図には示されない側壁スペーサ１５２は、ゲート１８８の両側に含まれる。スペーサ１５２は、低不純物濃度ドレイン（ＬＤＤ）構造や、シリサイドの短絡のゲートへの拡散を防ぐために、ゲートからソース・ドレイン注入の間隔をおくためなどに、標準的なＣＭＯＳ技術において一般的に使用される。図４に示すように、構造体は、スペーサ（およびゲート）の最上端部とその対応するシールドの下端の間の絶縁膜の垂直空間の厚さが一例として３５０+/-１００Ａである、例えばＰＥ-酸化物などの酸化物を含むことが好ましい。本発明は、示された絶縁膜へＰＥ-酸化物の使用に限定されない。
シールド層の端部を覆うサリサイドブロックパターンは、図４に１６０ｃで示される。図４〜６に示すコンタクト領域１７０により、拡散領域を介してＮウェルと端子、例えば図４に示す端子Ｖｃ１、との接続を可能にするため設けられる。
隣接する素子から構造体を分離するために、例えば、浅いトレンチ分離（ＳＴＩ）プロセス、シリコンの局所酸化（ＬＯＣＯＳ）プロセス、ポリ緩衝ＬＯＣＯＳプロセス等を用いて形成された電界酸化物（ＦＯＸ）領域１３２が含まれている。
図５は、代替的な実施の形態に係るポリSiフローティングゲートシールド層、間隔を隔てたＰ+拡散領域およびＮ+拡散領域を含む図２の構造体の切断線Ａ-Ａにおける断面図である。構造体１４０Ｂは、Ｐ型基板１０２中に形成された、Ｎ型ウェル１４２内に形成された間隔を隔てたＰ型拡散領域２４４および２４６を含む。Ｎ+領域２５０は、Ｎ-ウェル１４２とのオーミックコンタクトとして設けられる。
図６は、本発明の代替的な実施の形態に係るＴｉＮまたはＴｉＷフローティングゲートシールド層を有する図２の構造体の切断線Ａ-Ａにおける断面図である。図に示すように、シールド層１１０Ｂは、フローティングゲートと隣接する拡散層の一部を囲んでいる。図６に示すように、窒化チタンＴｉＮまたはタングステン化チタンＴｉＷの金属シールドにおいて、サリサイドブロックパターンは、シールドパターンの特徴の全てを包含する。
以上に具体例を開示してきたが、以下の請求項に説明される本発明の範囲を逸脱することなく開示された実施例への修正および変形が可能である。
Claims (20)
- 第１のドープウェル領域上の第１のフローティングゲート部および第２のドープウェル領域上の第２のフローティングゲート部含むフローティングゲートであって、前記第１のドープウェル領域と前記第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、前記第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっていることを特徴とするフローティングゲートを、基板内に形成された前記第１および第２のドープウェル領域により定義される２つの活性領域内のゲート酸化物上に配置する工程と、
前記フローティングゲートを囲むようにフローティングゲートシールド層を形成する工程を含む、フローティングゲートトンネリング素子構造体のシールド方法。 - 前記第１および第２のドープウェル領域はNウェル領域であり、前記基板はP基板である、請求項１に記載の方法。
- ファウラーノルドハイムトンネリングの方向は、前記ドープウェル領域の１つに高電圧をカップリングすることにより決定される、請求項１に記載の方法。
- 前記高電圧の前記第１のドープウェル領域へのカップリングは、前記フローティングゲートからの電荷の除去を引き起こす、請求項３に記載の方法。
- 前記高電圧の前記第２のドープウェル領域へのカップリングは、前記フローティングゲート上への電荷の注入を引き起こす、請求項３に記載の方法。
- 前記フローティングゲートシールド層を形成する工程は、前記シールド層のエッチストップのために標準的なＣＭＯＳプロセスを用いてサリサイド排除層を堆積することを含む、請求項１に記載の方法。
- 前記シールド層を分離するために、前記堆積されたシールド層上にサリサイドブロックパターンを適用することを更に含む、請求項１に記載の方法。
- 前記シールド層は、ポリシリコンからなる導電層である、請求項１に記載の方法。
- 前記シールド層は、金属膜からなる導電層である、請求項１に記載の方法。
- 前記金属膜はＴｉＮ膜からなる、請求項９に記載の方法。
- 前記金属膜はＴｉＷ膜からなる、請求項９に記載の方法。
- 前記サリサイド排除層は、約６００Aの厚さに堆積される、請求項６に記載の方法。
- 前記フローティングゲートシールド層を形成する工程は、導電層を堆積し、標準的なCMOSプロセスを用いて前記導電層をエッチングすることを含む、請求項１に記載の方法。
- 前記ゲート酸化物は、７０オングストロームから１５０オングストロームの厚さを有する、請求項１に記載の方法。
- 前記ゲート酸化物は、１２０オングストロームの厚さを有する、請求項１４に記載の方法。
- 基板内に形成された第１および第２のドープウェル領域により定義される２つの活性領域内のゲート酸化物上に配置され、前記第１のドープウェル領域上の第１のフローティングゲート部および前記第２のドープウェル領域上の第２のフローティングゲート部を含むフローティングゲートであって、前記第１のドープウェル領域と前記第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、前記第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっていることを特徴とするフローティングゲートと、
前記フローティングゲートを囲むように形成されたフローティングゲートシールド層とを備える、シールドされたフローティングゲートトンネリング素子構造体。 - P基板内に形成された第１および第２のNウェル領域により定義される２つの活性領域内のゲート酸化物上に配置され、前記第１のNウェル領域上の第１のフローティングゲート部および前記第２のNウェル領域上の第２のフローティングゲート部とを含むフローティングゲートであって、前記第１のNウェル領域と前記第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、前記第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっていることを特徴とするフローティングゲートと、
前記第１のNウェル領域内に形成され、第１のチャネル領域により分離される第１および第２の拡散領域と、
前記第２のNウェル領域内に形成され、第２のチャネル領域により分離される第３および第４の拡散領域と、
前記第２および第３の拡散領域の間に形成される電界酸化物領域と、
前記P基板内の前記第１および第２のNウェル領域の間に形成されるPウェル領域、および、
前記フローティングゲートを囲むように形成されたフローティングゲートシールド層とを備える、シールドされたフローティングゲートトンネリング素子構造体。 - 前記第１、第２、第３および第４の拡散領域は、N型拡散領域である、請求項１７に記載のシールドされたフローティングゲートトンネリング素子構造体。
- 前記第１および第２の拡散領域は、P型拡散領域である、請求項１７に記載のシールドされたフローティングゲートトンネリング素子構造体。
- 前記P型拡散領域に隣接して形成される、前記Nウェル領域とのオーミックコンタクトを提供するN型拡散領域を更に含む、請求項１９に記載のシールドされたフローティングゲートトンネリング素子構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US83926206P | 2006-08-21 | 2006-08-21 | |
| US11/639,658 US7759727B2 (en) | 2006-08-21 | 2006-12-14 | Method and apparatus for shielding tunneling circuit and floating gate for integration of a floating gate voltage reference in a general purpose CMOS technology |
| PCT/US2007/018442 WO2008024322A1 (en) | 2006-08-21 | 2007-08-20 | Shielding floating gate tunneling element structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010502013A true JP2010502013A (ja) | 2010-01-21 |
| JP2010502013A5 JP2010502013A5 (ja) | 2010-09-30 |
Family
ID=38776179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009525600A Pending JP2010502013A (ja) | 2006-08-21 | 2007-08-20 | フローティングゲートトンネリング素子構造体のシールド |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7759727B2 (ja) |
| EP (1) | EP2067169A1 (ja) |
| JP (1) | JP2010502013A (ja) |
| CN (1) | CN101506968B (ja) |
| TW (1) | TW200818410A (ja) |
| WO (1) | WO2008024322A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7785952B2 (en) * | 2007-10-16 | 2010-08-31 | International Business Machines Corporation | Partially and fully silicided gate stacks |
| GB2466777B (en) * | 2008-12-30 | 2011-05-04 | Wolfson Microelectronics Plc | Apparatus and method for testing a transducer and/or electronic circuitry associated with a transducer |
| US9087587B2 (en) * | 2013-03-15 | 2015-07-21 | GlobalFoundries, Inc. | Integrated circuits and methods for operating integrated circuits with non-volatile memory |
| US9312015B1 (en) * | 2014-10-25 | 2016-04-12 | Sandisk Technologies Inc. | Methods for reducing body effect and increasing junction breakdown voltage |
| US9450052B1 (en) * | 2015-07-01 | 2016-09-20 | Chengdu Monolithic Power Systems Co., Ltd. | EEPROM memory cell with a coupler region and method of making the same |
| CN109037225B (zh) * | 2018-09-19 | 2023-09-12 | 长江存储科技有限责任公司 | 存储器结构 |
| US10741611B1 (en) | 2019-02-11 | 2020-08-11 | International Business Machines Corporation | Resistive processing units with complementary metal-oxide-semiconductor non-volatile analog memory |
| US11450677B2 (en) * | 2020-11-09 | 2022-09-20 | Globalfoundries Singapore Pte. Ltd. | Partially silicided nonvolatile memory devices and integration schemes |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174490A (ja) * | 1997-07-03 | 1999-03-16 | St Microelectron Srl | 半導体メモリデバイスの製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3059442B2 (ja) * | 1988-11-09 | 2000-07-04 | 株式会社日立製作所 | 半導体記憶装置 |
| US4970565A (en) | 1988-09-01 | 1990-11-13 | Atmel Corporation | Sealed charge storage structure |
| JPH0357280A (ja) | 1989-07-25 | 1991-03-12 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5576568A (en) | 1995-01-18 | 1996-11-19 | Actel Corporation | Single-transistor electrically-alterable switch employing fowler nordheim tunneling for program and erase |
| US6740573B2 (en) * | 1995-02-17 | 2004-05-25 | Micron Technology, Inc. | Method for forming an integrated circuit interconnect using a dual poly process |
| US6055185A (en) | 1998-04-01 | 2000-04-25 | National Semiconductor Corporation | Single-poly EPROM cell with CMOS compatible programming voltages |
| US6157574A (en) | 1998-04-01 | 2000-12-05 | National Semiconductor Corporation | Erasable frohmann-bentchkowsky memory transistor that stores multiple bits of data |
| US6137723A (en) | 1998-04-01 | 2000-10-24 | National Semiconductor Corporation | Memory device having erasable Frohmann-Bentchkowsky EPROM cells that use a well-to-floating gate coupled voltage during erasure |
| US6172392B1 (en) | 1999-03-29 | 2001-01-09 | Vantis Corporation | Boron doped silicon capacitor plate |
| US6500750B1 (en) * | 1999-04-05 | 2002-12-31 | Motorola, Inc. | Semiconductor device and method of formation |
| US6238979B1 (en) | 2000-06-21 | 2001-05-29 | National Semiconductor Corporation | Process for fabricating EEPROM memory cell array embedded on core CMOS |
| US6631087B2 (en) * | 2000-06-23 | 2003-10-07 | Gennum Corporation | Low voltage single poly deep sub-micron flash eeprom |
| US6512700B1 (en) * | 2001-09-20 | 2003-01-28 | Agere Systems Inc. | Non-volatile memory cell having channel initiated secondary electron injection programming mechanism |
| US6788574B1 (en) | 2001-12-06 | 2004-09-07 | Virage Logic Corporation | Electrically-alterable non-volatile memory cell |
| FR2838554B1 (fr) * | 2002-04-15 | 2004-07-09 | St Microelectronics Sa | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant |
| US6794236B1 (en) * | 2002-06-03 | 2004-09-21 | Lattice Semiconductor Corporation | Eeprom device with improved capacitive coupling and fabrication process |
| DE10257870B4 (de) * | 2002-12-11 | 2007-10-04 | Infineon Technologies Ag | Halbleiterstruktur mit einer integrierten Abschirmung |
| US6847551B2 (en) | 2003-01-28 | 2005-01-25 | Xicor, Inc. | Apparatus for feedback using a tunnel device |
| JP2004296479A (ja) | 2003-03-25 | 2004-10-21 | Denso Corp | 半導体装置及びその製造方法 |
| US7190018B2 (en) * | 2003-04-07 | 2007-03-13 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell with independent controllable control gates, and array thereof, and method of formation |
| US20060081910A1 (en) * | 2004-03-16 | 2006-04-20 | Andy Yu | Non-volatile electrically alterable memory cell for storing multiple data and an array thereof |
| US7099192B2 (en) | 2004-06-07 | 2006-08-29 | Yield Microelectronics Corp. | Nonvolatile flash memory and method of operating the same |
| US7375393B1 (en) * | 2005-01-27 | 2008-05-20 | National Semiconductor Corporation | Non-volatile memory (NVM) retention improvement utilizing protective electrical shield |
-
2006
- 2006-12-14 US US11/639,658 patent/US7759727B2/en not_active Expired - Fee Related
-
2007
- 2007-08-14 TW TW096129941A patent/TW200818410A/zh unknown
- 2007-08-20 WO PCT/US2007/018442 patent/WO2008024322A1/en active Application Filing
- 2007-08-20 EP EP07811445A patent/EP2067169A1/en not_active Withdrawn
- 2007-08-20 JP JP2009525600A patent/JP2010502013A/ja active Pending
- 2007-08-20 CN CN2007800311916A patent/CN101506968B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174490A (ja) * | 1997-07-03 | 1999-03-16 | St Microelectron Srl | 半導体メモリデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2067169A1 (en) | 2009-06-10 |
| CN101506968A (zh) | 2009-08-12 |
| TW200818410A (en) | 2008-04-16 |
| US20080044973A1 (en) | 2008-02-21 |
| US7759727B2 (en) | 2010-07-20 |
| CN101506968B (zh) | 2012-08-22 |
| WO2008024322A9 (en) | 2008-04-10 |
| WO2008024322A1 (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7671396B2 (en) | Three-dimensional control-gate architecture for single poly EPROM memory devices fabricated in planar CMOS technology | |
| JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
| US20050285219A1 (en) | Nonvolatile semiconductor memory and method of fabricating the same | |
| JP2010502013A (ja) | フローティングゲートトンネリング素子構造体のシールド | |
| US20160211250A1 (en) | Semiconductor substrate arrangement, a semiconductor device, and a method for processing a semiconductor substrate | |
| US6875660B2 (en) | Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode | |
| TWI663658B (zh) | 半導體裝置之製造方法 | |
| US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
| US7919367B2 (en) | Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process | |
| JP6529906B2 (ja) | データ保持フローティングゲートキャパシタを備えるシリサイド化集積回路 | |
| US20090189280A1 (en) | Method of Forming a Non Volatile Memory Device | |
| US6380584B1 (en) | Semiconductor memory device with single and double sidewall spacers | |
| US20200286986A1 (en) | Process for fabricating a high-voltage capacitive element, and corresponding integrated circuit | |
| US7923327B2 (en) | Method of fabricating non-volatile memory device with concavely depressed electron injection region | |
| US11515314B2 (en) | One transistor two capacitors nonvolatile memory cell | |
| US7579239B2 (en) | Method for the manufacture of a non-volatile memory device and memory device thus obtained | |
| US6348370B1 (en) | Method to fabricate a self aligned source resistor in embedded flash memory applications | |
| US20040217411A1 (en) | Non-volatile semiconductor memory device and manufacturing method therefor | |
| US11450677B2 (en) | Partially silicided nonvolatile memory devices and integration schemes | |
| US6797568B1 (en) | Flash technology transistors and methods for forming the same | |
| KR100475033B1 (ko) | 불휘발성 메모리소자 제조방법 | |
| US7144774B1 (en) | Method of fabricating non-volatile memory | |
| WO2006064394A1 (en) | Borderless (etching stop) layer stack for non-volatile memory applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |