JP2010284072A - 複数の回路遮断器からのデジタル入力信号の処理装置及び方法 - Google Patents
複数の回路遮断器からのデジタル入力信号の処理装置及び方法 Download PDFInfo
- Publication number
- JP2010284072A JP2010284072A JP2010124434A JP2010124434A JP2010284072A JP 2010284072 A JP2010284072 A JP 2010284072A JP 2010124434 A JP2010124434 A JP 2010124434A JP 2010124434 A JP2010124434 A JP 2010124434A JP 2010284072 A JP2010284072 A JP 2010284072A
- Authority
- JP
- Japan
- Prior art keywords
- digital input
- serial
- signal
- input signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Emergency Protection Circuit Devices (AREA)
- Programmable Controllers (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Keying Circuit Devices (AREA)
Abstract
【解決手段】複数の回路遮断器から発生し、かつ前記複数の回路遮断器のオン/オフ状態を示す複数のデジタル入力信号を並列に受信する複数の信号入力端子と、前記複数の信号入力端子からの並列デジタル入力信号を直列デジタル入力信号に変換し、制御信号に応じて前記変換された直列デジタル入力信号を出力するデジタル入力信号直列化ユニットと、前記デジタル入力信号直列化ユニットから前記直列デジタル入力信号を受信して処理し、前記制御信号を前記デジタル入力信号直列化ユニットに伝送する制御部とを含む複数の回路遮断器からのデジタル入力信号の処理装置を提供する。
【選択図】図1
Description
Claims (8)
- 複数の回路遮断器からのデジタル入力信号を処理する装置であって、
前記複数の回路遮断器から発生し、かつ前記複数の回路遮断器のオン/オフ状態を示す複数のデジタル入力信号を並列に受信する複数の信号入力端子と、
前記複数の信号入力端子からの並列デジタル入力信号を直列デジタル入力信号に変換し、制御信号に応じて前記変換された直列デジタル入力信号を出力するデジタル入力信号直列化ユニットと、
前記デジタル入力信号直列化ユニットから前記直列デジタル入力信号を受信して処理し、前記制御信号を前記デジタル入力信号直列化ユニットに伝送する制御部と
を含むことを特徴とする装置。 - 前記デジタル入力信号直列化ユニットと前記制御部間に備えられ、送受信されるデータと制御信号を除いたノイズ信号の混入を防止するノイズ絶縁部をさらに含むことを特徴とする請求項1に記載の装置。
- 前記デジタル入力信号直列化ユニットは、
第1グループの信号入力端子から第1グループ並列デジタル入力信号を受信して第1直列デジタル入力信号に変換し、前記制御信号に応じて前記第1直列デジタル入力信号を出力する少なくとも1つのサブシフトレジスタと、
第2グループの信号入力端子から第2グループ並列デジタル入力信号を受信して第2直列デジタル入力信号に変換し、前記変換された第2直列デジタル入力信号及び前記サブシフトレジスタから受信した前記第1直列デジタル入力信号をまとめて1つの直列デジタル入力信号として前記制御部に出力するメインシフトレジスタとを含むことを特徴とする請求項1又は2に記載の装置。 - 前記制御信号は、
周期的クロック信号と少なくとも1つの制御信号とを含むことを特徴とする請求項3に記載の装置。 - 前記サブシフトレジスタと前記メインシフトレジスタは、それぞれ
前記複数の信号入力端子から並列に入力された複数のデジタル入力信号を受信して該当デジタル入力信号に応じたデータを保存するデータ保存部と、
前記データ保存部に保存された複数のデジタルデータを直列に出力する直列変換部とを含むことを特徴とする請求項3に記載の装置。 - 複数の回路遮断器からのデジタル入力信号を処理する方法であって、
複数のデジタル入力信号を並列に受信する入力信号受信段階と、
前記入力信号受信段階で入力された並列デジタル入力信号に応じたデータを複数のグループに分割してグループ別に直列デジタルデータに変換した後、グループ別直列デジタルデータをまとめて1つの直列デジタルデータとして出力する並列−直列変換段階と
を含むことを特徴とする方法。 - 前記並列−直列変換段階で出力した直列デジタルデータに対するノイズの混入を防止するノイズ絶縁段階をさらに含む請求項6に記載の方法。
- 前記並列−直列変換段階は、
前記入力信号受信段階で受信したデータを1つのメインシフトレジスタと少なくとも1つのサブシフトレジスタにより複数のグループに分割して直列データに変換するグループ直列変換段階と、
前記グループ直列変換段階でグループ変換された直列デジタルデータを前記メインシフトレジスタでまとめる直列データ収集段階と、
前記直列データ収集段階でまとめた直列データを中央処理装置による処理のために前記メインシフトレジスタから1つの最終直列変換データとして出力する最終直列変換データ出力段階とを含むことを特徴とする請求項6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090048772A KR101594866B1 (ko) | 2009-06-02 | 2009-06-02 | 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법 |
KR10-2009-0048772 | 2009-06-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010284072A true JP2010284072A (ja) | 2010-12-16 |
JP5324523B2 JP5324523B2 (ja) | 2013-10-23 |
Family
ID=42735745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010124434A Expired - Fee Related JP5324523B2 (ja) | 2009-06-02 | 2010-05-31 | 複数の回路遮断器からのデジタル入力信号の処理装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8169346B2 (ja) |
EP (1) | EP2259433A1 (ja) |
JP (1) | JP5324523B2 (ja) |
KR (1) | KR101594866B1 (ja) |
CN (1) | CN101908029B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011193098A (ja) * | 2010-03-12 | 2011-09-29 | Koyo Electronics Ind Co Ltd | バス絶縁型plc |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101643268B1 (ko) * | 2012-06-11 | 2016-07-29 | 엘에스산전 주식회사 | 다 회로 부하개폐기의 제어장치 |
US10783297B2 (en) * | 2017-10-13 | 2020-09-22 | Bank Of America Corporation | Computer architecture for emulating a unary correlithm object logic gate |
US10783298B2 (en) * | 2017-10-13 | 2020-09-22 | Bank Of America Corporation | Computer architecture for emulating a binary correlithm object logic gate |
CN111897248A (zh) * | 2019-05-06 | 2020-11-06 | 北京国电智深控制技术有限公司 | 一种多通道数字量采集板卡 |
CN118140419A (zh) * | 2021-12-10 | 2024-06-04 | 上海艾为电子技术股份有限公司 | 全极性霍尔传感器件及其控制方法、电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53113401A (en) * | 1977-03-16 | 1978-10-03 | Hitachi Ltd | Light communication system |
JPS6171735A (ja) * | 1984-09-14 | 1986-04-12 | Fuji Electric Co Ltd | アナログデ−タのデジタル伝送装置 |
DE3935157A1 (de) * | 1989-10-21 | 1991-05-02 | Ruhrtal Gmbh | Leittechnik-system mit redundanz |
JPH0467826U (ja) * | 1990-10-23 | 1992-06-16 | ||
JP2000354339A (ja) * | 1999-06-10 | 2000-12-19 | Fuji Electric Co Ltd | 遠方監視制御装置 |
JP2006094256A (ja) * | 2004-09-27 | 2006-04-06 | Nec Electronics Corp | パラレル/シリアル変換回路及び電子機器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58146129A (ja) * | 1982-02-24 | 1983-08-31 | Usac Electronics Ind Co Ltd | 並列・直列変換回路 |
US4588986A (en) * | 1984-09-28 | 1986-05-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for operating on companded PCM voice data |
US5016011A (en) * | 1988-06-10 | 1991-05-14 | General Electric Company | Increased performance of digital integrated circuits by processing with multiple-bit-width digits |
JPH0467826A (ja) | 1990-07-05 | 1992-03-03 | Toto Ltd | シャワー装置 |
US5455760A (en) * | 1991-06-28 | 1995-10-03 | Square D Company | Computer-controlled circuit breaker arrangement with circuit breaker having identification circuit |
FR2692085B1 (fr) | 1992-06-09 | 1997-04-04 | Alsthom Gec | Systeme de commande et d'autosurveillance, en particulier pour un appareil electrique multipolaire tel qu'un disjoncteur a haute tension. |
JP3249671B2 (ja) * | 1993-12-17 | 2002-01-21 | ソニー・テクトロニクス株式会社 | 任意長データ列発生装置 |
US5651193A (en) * | 1994-02-09 | 1997-07-29 | The Gsi Group, Inc. | Grain dryer and control system therefor |
KR20000045958A (ko) * | 1998-12-30 | 2000-07-25 | 장근호 | 직렬신호 통신장치 |
KR100330745B1 (ko) * | 1999-08-05 | 2002-04-03 | 이창근 | 디지털 재폐로 계전기 |
SE522440C2 (sv) * | 2000-01-31 | 2004-02-10 | Ericsson Telefon Ab L M | Omvandlare |
US6950044B1 (en) * | 2004-03-31 | 2005-09-27 | Silicon Labs Cp, Inc. | Mixed signal processor with noise management |
JP2005304149A (ja) * | 2004-04-09 | 2005-10-27 | Meidensha Corp | ディジタル保護制御装置の信号入出力方式 |
US7057538B1 (en) * | 2005-01-10 | 2006-06-06 | Northrop Grumman Corporation | 1/N-rate encoder circuit topology |
KR100615580B1 (ko) * | 2005-07-05 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템 |
US7180437B1 (en) * | 2005-08-03 | 2007-02-20 | The Boeing Company | Parallel-to-serial converter |
US7453288B2 (en) * | 2006-02-16 | 2008-11-18 | Sigmatel, Inc. | Clock translator and parallel to serial converter |
JP4165587B2 (ja) * | 2006-08-03 | 2008-10-15 | ソニー株式会社 | 信号処理装置及び信号処理方法 |
JP2010093683A (ja) * | 2008-10-10 | 2010-04-22 | Nec Electronics Corp | デジタルアナログ変換回路とその出力データの補正方法 |
US8223056B2 (en) * | 2009-05-06 | 2012-07-17 | Atmel Corporation | Cyclic digital to analog converter |
-
2009
- 2009-06-02 KR KR1020090048772A patent/KR101594866B1/ko active IP Right Grant
-
2010
- 2010-05-20 US US12/783,628 patent/US8169346B2/en active Active
- 2010-05-31 JP JP2010124434A patent/JP5324523B2/ja not_active Expired - Fee Related
- 2010-06-01 CN CN2010101932965A patent/CN101908029B/zh active Active
- 2010-06-01 EP EP10164540A patent/EP2259433A1/en not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53113401A (en) * | 1977-03-16 | 1978-10-03 | Hitachi Ltd | Light communication system |
JPS6171735A (ja) * | 1984-09-14 | 1986-04-12 | Fuji Electric Co Ltd | アナログデ−タのデジタル伝送装置 |
DE3935157A1 (de) * | 1989-10-21 | 1991-05-02 | Ruhrtal Gmbh | Leittechnik-system mit redundanz |
JPH0467826U (ja) * | 1990-10-23 | 1992-06-16 | ||
JP2000354339A (ja) * | 1999-06-10 | 2000-12-19 | Fuji Electric Co Ltd | 遠方監視制御装置 |
JP2006094256A (ja) * | 2004-09-27 | 2006-04-06 | Nec Electronics Corp | パラレル/シリアル変換回路及び電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011193098A (ja) * | 2010-03-12 | 2011-09-29 | Koyo Electronics Ind Co Ltd | バス絶縁型plc |
Also Published As
Publication number | Publication date |
---|---|
KR20100130100A (ko) | 2010-12-10 |
CN101908029A (zh) | 2010-12-08 |
US8169346B2 (en) | 2012-05-01 |
JP5324523B2 (ja) | 2013-10-23 |
US20100302080A1 (en) | 2010-12-02 |
CN101908029B (zh) | 2013-08-21 |
KR101594866B1 (ko) | 2016-02-26 |
EP2259433A1 (en) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5324523B2 (ja) | 複数の回路遮断器からのデジタル入力信号の処理装置及び方法 | |
US9013853B2 (en) | Direct current breaker and electrical power system comprising such direct current breaker | |
JPWO2010119564A1 (ja) | 無停電電源システム | |
Zhang et al. | An integrative approach to reliability analysis of an IEC 61850 digital substation | |
US20160063822A1 (en) | Switching device, receiving device and method | |
JP2004173388A (ja) | 系統連係システム | |
US10509453B2 (en) | Electronic communications device, particularly Power-over-Ethernet terminal, as well as add-on board | |
US20080126002A1 (en) | System and method for automatically adjusting length of test line, and test system | |
US20080184043A1 (en) | Multiprocessor power-on switch circuit | |
JP2009142078A (ja) | 無停電電源装置 | |
US20110232965A1 (en) | Terminating Unit and Programmable Controller | |
JP2011188623A (ja) | 安全制御システム | |
US20120139603A1 (en) | Tunable delay cell apparatus | |
KR101508914B1 (ko) | openADR에서 메시지의 오버헤드 및 지연시간을 줄이는 방법 및 그 방법을 수행하는 장치 | |
Zhang et al. | Testing protective relays in IEC 61850 framework | |
JP4613743B2 (ja) | 電鉄変電所用配電盤 | |
JP2008219480A (ja) | ネットワーク機器 | |
EP3893466B1 (en) | Method and system for controlling cloud based services | |
JP2009296260A (ja) | データ伝送装置 | |
JP2001197658A (ja) | 負荷選択遮断システム | |
JP2005006385A (ja) | ディジタル保護継電器 | |
JP2016213921A (ja) | 受変電監視制御システム | |
JP2000354339A (ja) | 遠方監視制御装置 | |
CN114844221A (zh) | 一种现场总线型智能化低压开关设备 | |
Keeling | Application of ethernet peer-peer communication to a mesh corner delayed auto-reclose scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5324523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |