JP2010284072A - 複数の回路遮断器からのデジタル入力信号の処理装置及び方法 - Google Patents

複数の回路遮断器からのデジタル入力信号の処理装置及び方法 Download PDF

Info

Publication number
JP2010284072A
JP2010284072A JP2010124434A JP2010124434A JP2010284072A JP 2010284072 A JP2010284072 A JP 2010284072A JP 2010124434 A JP2010124434 A JP 2010124434A JP 2010124434 A JP2010124434 A JP 2010124434A JP 2010284072 A JP2010284072 A JP 2010284072A
Authority
JP
Japan
Prior art keywords
digital input
serial
signal
input signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010124434A
Other languages
English (en)
Other versions
JP5324523B2 (ja
Inventor
Minchol Song
ミン チョル ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LS Industrial Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LS Industrial Systems Co Ltd filed Critical LS Industrial Systems Co Ltd
Publication of JP2010284072A publication Critical patent/JP2010284072A/ja
Application granted granted Critical
Publication of JP5324523B2 publication Critical patent/JP5324523B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18Modifications for indicating state of switch
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Programmable Controllers (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Keying Circuit Devices (AREA)

Abstract

【課題】本発明は、電源遮断システム用並列デジタル入力信号の直列デジタル入力信号への変換装置に関する。
【解決手段】複数の回路遮断器から発生し、かつ前記複数の回路遮断器のオン/オフ状態を示す複数のデジタル入力信号を並列に受信する複数の信号入力端子と、前記複数の信号入力端子からの並列デジタル入力信号を直列デジタル入力信号に変換し、制御信号に応じて前記変換された直列デジタル入力信号を出力するデジタル入力信号直列化ユニットと、前記デジタル入力信号直列化ユニットから前記直列デジタル入力信号を受信して処理し、前記制御信号を前記デジタル入力信号直列化ユニットに伝送する制御部とを含む複数の回路遮断器からのデジタル入力信号の処理装置を提供する。
【選択図】図1

Description

本発明は、複数の回路遮断器からの該当回路遮断器のオン又はオフ状態を示す並列デジタル信号の入力を処理する装置及び方法に関する。
一般に、回路遮断器とは、制御信号に応じて、又は、接続される回路の電流の状態や大きさに応じて、産業用負荷機器に入力される電源を供給又は遮断する電源開閉装置である。一般に、変電所又は大規模電力需用家の電力引込部に設置される配電盤は、引込電力のメイン回路開閉用のメイン回路遮断器及び複数の分電回路開閉用の複数のサブ回路遮断器を含み、該当回路遮断器の状態を管理したり、開閉動作の状態を監視する機能を行う。従って、このような配電盤において、デジタルリレーのような監視装置は、複数の回路遮断器からのオン/オフ又はトリップ状態を示すデジタル入力信号を並列に受信するため、受信したデジタル入力信号の処理が必要である。
図6は、従来技術による複数のデジタル入力信号の処理装置を示すブロック図である。
図6を参照すると、複数の回路遮断器から出力される複数のデジタル入力信号を処理する従来の装置4は、回路遮断器から出力される信号を並列に受信する複数のデジタル入力信号入力端子1と、複数のデジタル入力信号入力端子1を介して入力された複数のデジタル入力信号以外にノイズ信号の伝達の防止のためにノイズを絶縁してデジタル入力信号のみを伝達するフォトカプラ2と、複数のフォトカプラ2から伝送される複数のデジタルデータを並列に受信して処理する中央処理装置3とから構成される。
実施形態によっては、フォトカプラ2が備えられずにデジタル入力信号入力端子1を介して入力されたデジタル入力信号がフォトカプラ2を経ることなく中央処理装置3に直接入力される従来技術の構成例もある。
前記複数のデジタル入力信号は、回路遮断器のオン/オフ又はトリップ状態を示す信号以外に、モータ、ポンプ、バルブなどの産業用装置からのデジタル入力信号を含んでもよく、このようなデジタル入力信号は、前記回路遮断器又は前記産業用装置を用いるユーザが該当回路遮断器又は前記産業用装置を監視して管理するために必要な情報を提供する。
しかしながら、従来技術によるデジタル入力信号の処理装置及び方法は、以下のような問題がある。
すなわち、従来技術によるデジタル入力信号の処理装置及び方法は、複数のデジタル入力信号を並列に入力して処理する構成及び方法であるので、デジタル入力信号の数と同数のフォトカプラ、デジタル入力信号の数と同数の中央処理装置の入出力ポートが必要であるため、より大面積のプリント基板が必要であり、これは、デジタル入力信号に基づいた監視及び管理装置のサイズが大きくなるという問題を起こす。
また、中央処理装置の限られた入力ポート又は限られたプリント基板によりデジタル入力信号に基づいた監視及び管理装置を構成した場合、ユーザの要求又は装置開発者の意図に応じて受信される複数のデジタル入力信号のうち、限られたもののみが中央処理装置により処理され、結局、監視及び管理装置の機能は制限的に行われざるを得ないという問題がある。
従って、本発明は、従来技術によるデジタル入力信号の処理装置及び方法の問題を解決するためのものであり、本発明の第1目的は、並列入力の制限を最小にして最大限多くのデジタル入力信号を処理しながらも最小の制御部と入力ポートで済むため、デジタル入力信号の処理装置のプリント基板構成を効率化することができ、サイズを小型化できるデジタル入力信号の処理装置を提供することにある。
本発明の第2目的は、複数のデジタル入力信号に備えて、ノイズ信号の絶縁のためのフォトカプラの構成を最小化できるデジタル入力信号の処理装置を提供することにある。
本発明の第3目的は、並列に入力される複数のデジタル入力信号を最小限のハードウェア構成で処理できる効率的なデジタル入力信号の処理方法を提供することにある。
前述した発明の第1目的は、前記複数の回路遮断器から発生し、かつ前記複数の回路遮断器のオン/オフ状態を示す複数のデジタル入力信号を並列に受信する複数の信号入力端子と、前記複数の信号入力端子からの並列デジタル入力信号を直列デジタル入力信号に変換し、制御信号に応じて前記変換された直列デジタル入力信号を出力するデジタル入力信号直列化ユニットと、前記デジタル入力信号直列化ユニットから前記直列デジタル入力信号を受信して処理し、前記制御信号を前記デジタル入力信号直列化ユニットに伝送する制御部とを含む複数の回路遮断器からのデジタル入力信号の処理装置を提供することにより達成される。
本発明の第2目的は、前記デジタル入力信号直列化ユニットと前記制御部間に備えられ、送受信されるデータと制御信号を除いたノイズ信号の混入を防止するノイズ絶縁部をさらに含む複数の回路遮断器からのデジタル入力信号の処理装置を提供することにより達成される。
本発明の第3目的は、複数のデジタル入力信号を並列に受信する入力信号受信段階と、前記入力信号受信段階で入力された並列デジタル入力信号に応じたデータを複数のグループに分割してグループ別に直列デジタルデータに変換した後、グループ別直列デジタルデータをまとめて1つの直列デジタルデータとして出力する並列−直列変換段階とを含む複数の回路遮断器からのデジタル入力信号の処理方法を提供することにより達成される。
本発明による複数の回路遮断器からのデジタル入力信号を処理する装置及び方法は、複数のデジタル入力信号を直列デジタル入力信号に変換することにより該当デジタル入力信号を処理する中央処理装置とデジタル入力信号の入力部間の信号線が3つの制御線と1つのデータ線に簡素化できるという効果を得ることができる。
本発明による複数の回路遮断器からのデジタル入力信号を処理する装置及び方法は、該当デジタル入力信号を処理する中央処理装置とデジタル入力信号の入力部間の信号線が3つの制御線と1つのデータ線に簡素化されることにより、中央処理装置の入力ポートのうち複数の回路遮断器からのデジタル入力信号により占有される入力ポート数を減らすことができるだけでなく、ノイズ絶縁のためのフォトカプラの数を減らすことができ、これにより、複数の回路遮断器からのデジタル入力信号を処理する装置を構成するプリント基板のサイズを大幅に小型化することができる。
本発明の好ましい一実施形態により複数の回路遮断器からのデジタル入力信号を処理する装置を示すブロック図である。 図1のメインシフトレジスタ及びサブシフトレジスタの詳細構成図である。 本発明の好ましい実施形態による、複数の回路遮断器と、その複数の回路遮断器からのデジタル入力信号を処理する装置と、その処理装置からの処理データに基づいて複数の回路遮断器の動作状態を監視する上位システムとを含む全体的システム構成例を示すブロック図である。 本発明の好ましい一実施形態による、複数の回路遮断器からのデジタル入力信号を処理する装置の動作又は複数の回路遮断器からのデジタル入力信号を処理する方法を示すフローチャートである。 図4のステップS20の詳細動作又は詳細方法を示すフローチャートである。 従来技術による複数のデジタル入力信号の処理装置を示すブロック図である。
本発明の目的とそれを達成する本発明の構成は、発明の詳細な説明及び添付図面によりさらに明確になるであろう。
以下、図1〜図3を参照して本発明の実施形態が適用される複数の回路遮断器からのデジタル入力信号を処理する処理装置100について説明する。
図1に示すように、処理装置100は、複数の信号入力端子10a1〜10a16、デジタル入力信号直列化ユニット20、及び制御部40から構成される。
また、図1に示すように、本発明の好ましい実施形態による処理装置100は、デジタル入力信号直列化ユニット20のうちメインシフトレジスタ20aと制御部40間に備えられ、送受信されるデータと制御信号を除いたノイズ信号の混入を防止するノイズ絶縁部30をさらに含むことが好ましい。
複数の信号入力端子10a1〜10a16は、複数の回路遮断器110から発生して複数の回路遮断器110のオン/オフ状態を示す複数のデジタル入力信号を並列に受信する入力手段であり、例えば、信号入力端子10a1〜10a16が16個である場合、前記信号入力端子を第1信号入力端子グループ(10a1〜10a8)及び第2信号入力端子グループ(10a9〜10a16)に8個ずつグルーピングできる。
デジタル入力信号直列化ユニット20は、複数の信号入力端子10a1〜10a16からの並列デジタル入力信号を直列デジタル入力信号に変換し、制御信号に応じて前記変換された直列デジタル入力信号を出力する。図1を参照すると、デジタル入力信号直列化ユニット20は、少なくとも1つのサブシフトレジスタ20bとメインシフトレジスタ20aを含む。
サブシフトレジスタ20bは、第1信号入力端子グループ(10a1〜10a8)から第1グループ並列デジタル入力信号SIG1〜SIG8を受信して第1直列デジタル入力信号(符号なし)に変換し、前記制御信号に応じて前記第1直列デジタル入力信号を出力する。
メインシフトレジスタ20aは、第2信号入力端子グループ(10a9〜10a16)から第2グループ並列デジタル入力信号SIG9〜SIG16を受信して第2直列デジタル入力信号(符号なし)に変換し、この変換された第2直列デジタル入力信号とサブシフトレジスタ20bから受信した第1直列デジタル入力信号とをまとめて1つの直列デジタル入力信号として制御部40に出力する。
制御部40は、デジタル入力信号直列化ユニットのうちメインシフトレジスタ20aから前記直列デジタル入力信号を受信して処理し、前記制御信号をデジタル入力信号直列化ユニット20に伝送する。本発明の好ましい実施形態によれば、制御部40は、マイクロプロセッサの中央処理装置から構成されてもよい。ここで、図1を参照すると、前記制御信号は、周期的クロック信号(CLK)と、デジタル入力信号直列化ユニット20に直列デジタル入力信号の出力を要求する少なくとも1つの制御信号とを含む。本発明の好ましい一実施形態によれば、デジタル入力信号直列化ユニット20に直列デジタル入力信号の出力を要求する制御信号は、メインシフトレジスタ20aとサブシフトレジスタ20bに直列デジタル入力信号の出力を要求する第1制御信号CTR1及び第2制御信号CTR2を含んでもよい。本発明の好ましい一実施形態により、制御部40がサブシフトレジスタ20bに第2制御信号CTR2としてローレベル信号を出力すると共に、メインシフトレジスタ20aにはハイエッジ信号を出力すると、サブシフトレジスタ20bは、これに応答してメインシフトレジスタ20aに第1直列デジタル入力信号を出力し、メインシフトレジスタ20aは、第1直列デジタル入力信号と第2直列デジタル入力信号とをまとめて1つの直列デジタル入力信号として制御部40に出力する。
図1を参照すると、ノイズ絶縁部30は、本発明の好ましい実施形態により、4つのフォトカプラから構成される。ここで、ノイズ絶縁部30の4つのフォトカプラの1つは、メインシフトレジスタ20aから直列デジタル入力信号を受信する経路に設置され、2つのフォトカプラは、制御部40からメインシフトレジスタ20a及びサブシフトレジスタ20bに出力される第1制御信号CTR1と第2制御信号CTR2の送信経路に設置される。残りの1つのフォトカプラは、制御部40からメインシフトレジスタ20a及びサブシフトレジスタ20bに出力される周期的クロック信号CLKの送信経路に設置される。従って、4つのフォトカプラから構成されるノイズ絶縁部30により、制御部40とその他の構成部間の送受信信号として直列デジタル入力信号又は制御信号にノイズ信号が割り込むことを防止するために絶縁される。
以下、図2を参照して実質的に同一構成を有する前述したメインシフトレジスタ20aとサブシフトレジスタ20bの詳細構成について説明する。
図2に示すように、メインシフトレジスタ20aとサブシフトレジスタ20bのそれぞれは、図1の第1信号入力端子グループ(10a1〜10a8)又は第2信号入力端子グループ(10a9〜10a16)から並列に受信した8つの第1グループ並列デジタル入力信号SIG1〜SIG8又は第2グループ並列デジタル入力信号SIG9〜SIG16に応じた複数の並列デジタルデータを受信して保存するデータ保存部21と、データ保存部21に保存された並列デジタルデータを直列デジタルデータに変換して出力する直列変換部22とから構成される。
すなわち、データ保存部21は、図1の第1信号入力端子グループ(10a1〜10a8)又は第2信号入力端子グループ(10a9〜10a16)から、「0」と「1」とから構成された8つのデジタル入力信号を並列的に同時に受信する。直列変換部22においては、データ保存部21から同時に受信した8つのデジタル入力信号を入力#1から入力#8の順に保存し、入力#8から入力#1の順に出力することにより、並列に入力された並列デジタルデータが直列データに変換されて出力される。
以下、図3を参照して、本発明の好ましい実施形態による複数の回路遮断器と、本発明による複数の回路遮断器からのデジタル入力信号を処理する装置と、該当処理を行う装置からの処理データに基づいて複数の回路遮断器の動作状態を監視する上位システムとを含む全体的システム構成例について説明する。
図3に示すように、動作状態情報を出力し、管理及び監視対象が複数の回路遮断器111、112、113の場合、複数の回路遮断器111、112、113から回路の閉鎖状態又は開放状態を示すデジタル入力信号が処理装置100に送信される。また、処理装置100は、並列に受信した複数のデジタル入力信号を直列デジタル入力信号(すなわち、直列デジタル入力データ)に変換して処理すると共に、上位システム120に複数の回路遮断器110の回路開放又は閉路状態を示す情報として前記直列デジタル入力信号(すなわち、直列デジタル入力データ)を送信する。
上位システム120は、ユーザ監視システムであり、例えば、モニタ、ランプ、ブザー、キーボード、ユーザインタフェースプログラムを有するコンピュータなどのユーザインタフェース手段を含み、該ユーザインタフェース手段により監視対象、すなわち、複数の回路遮断器、複数のモータ、複数のバルブ、複数のポンプなどの状態情報を前記直列デジタル入力信号(すなわち、直列デジタル入力データ)に基づいて表示することができる。また、直列デジタル入力信号(すなわち、直列デジタル入力データ)は、監視及び管理する産業現場の状態情報であり、ユーザの手動管理又はプログラムによる自動管理の根拠データとして活用することができる。
図3は、3つの回路遮断器がシステムに接続された実施形態を示し、本実施形態においては、図1に示す処理装置100のうちサブシフトレジスタ20bが不要となる。
以下、図4及び図5を主に参照し、図1〜図3を補助的に参照して、本発明の好ましい実施形態による複数の回路遮断器からのデジタル入力信号を処理する装置の動作について説明する。
図4は、本発明の好ましい一実施形態による複数の回路遮断器からのデジタル入力信号を処理する装置の動作を示すフローチャートであり、図5は、図4のステップS20の詳細動作を示すフローチャートである。
図4に示すように、本発明の好ましい一実施形態による複数の回路遮断器からのデジタル入力信号を処理する方法は、複数のデジタル入力信号を並列に受信する入力信号受信ステップ(S10)と、前記入力信号受信ステップで入力された並列デジタル入力信号に応じたデータを複数のグループに分割してグループ別に直列デジタルデータに変換した後、グループ別の直列デジタルデータをまとめて1つの直列デジタルデータとして出力する並列−直列変換ステップ(S20)とを含む。
入力信号受信ステップ(S10)において、デジタル入力信号直列化ユニット(図1の20)は、複数の回路遮断器(図3の110)から回路遮断器110のオン/オフ状態を示すデジタル入力信号を並列に受信する。
図1を参照すると、並列−直列変換ステップ(S20)において、サブシフトレジスタ20bは、第1信号入力端子グループ(10a1〜10a8)から第1グループ並列デジタル入力信号SIG1〜SIG8を受信して第1直列デジタル入力信号(符号なし)に変換し、前記制御信号に応じて前記第1直列デジタル入力信号を出力する。メインシフトレジスタ20aは、第2信号入力端子グループ(10a9〜10a16)から第2グループ並列デジタル入力信号SIG9〜SIG16を受信して第2直列デジタル入力信号(符号なし)に変換し、この変換された第2直列デジタル入力信号及びサブシフトレジスタ20bから受信した第1直列デジタル入力信号をまとめて1つの直列デジタル入力信号として制御部40に出力する。
本発明による複数の回路遮断器からのデジタル入力信号を処理する方法は、前記並列−直列変換ステップで出力した直列デジタルデータに対するノイズの混入を防止するノイズ絶縁ステップ(S30)をさらに含むことが好ましい。
図1を参照すると、ノイズ絶縁ステップ(S30)において、4つのフォトカプラから構成されるノイズ絶縁部30により、制御部40とその他の構成部間の送受信信号として直列デジタル入力信号又は制御信号にノイズ信号が割り込むことを防止するために絶縁される。
以下、図5を参照して、図4のステップS20の詳細動作について説明する。
図5に示すように、並列−直列変換ステップ(S20)は、グループ直列変換ステップ(S21)、直列データ収集ステップ(S22)、及び最終直列変換データ出力ステップ(S23)を含む。
図1を参照すると、グループ直列変換ステップ(S21)において、入力信号受信ステップ(S10)で受信したデータを1つのメインシフトレジスタ20aと少なくとも1つのサブシフトレジスタ20bにより複数のグループに分割して直列データに変換する。
直列データ収集ステップ(S22)において、前記グループ直列変換ステップ(S21)でグループ変換された直列デジタルデータをメインシフトレジスタ(図1の20a)でまとめる。
最終直列変換データ出力ステップ(S23)において、直列データ収集ステップ(S22)でまとめた直列データを制御部(図1の40)に該当する中央処理装置による処理のためにメインシフトレジスタ(図1の20a)が1つの最終直列変換データとして出力する。
より詳しく説明すると、複数の回路遮断器(図3の111〜113)からオン/オフ、トリップ状態信号を送信する方法は、回路遮断器111〜113の内部に備えられたリレー(図示せず)を開閉して状態信号を送信する。
状態情報を受信する部分をノイズ絶縁部30により絶縁しないと、瞬間的に前記リレーが開閉するときに発生するサージが制御部40に相当する中央処理装置の故障の原因となることがある。従って、このサージ信号が本発明の好ましい実施形態による複数の回路遮断器からのデジタル入力信号を処理する装置100の回路に混入しても制御部40に相当する中央処理装置には影響を及ぼさないように、本発明は、ノイズ絶縁部30のフォトカプラによる光信号伝達構成を提示するので、制御部40とその他の回路部分をノイズから分離(つまり、絶縁)することができる。
本発明の思想や重要な特性から外れない限り、本発明は多様な形態で実現することができ、前述した実施形態によって限定されるものでなく、むしろ請求の範囲に記載の本発明の思想や範囲内で広く解釈されるべきであり、本発明の請求の範囲内で行われるあらゆる変更及び変形、並びに請求の範囲の均等物は本発明の請求の範囲に含まれる。

Claims (8)

  1. 複数の回路遮断器からのデジタル入力信号を処理する装置であって、
    前記複数の回路遮断器から発生し、かつ前記複数の回路遮断器のオン/オフ状態を示す複数のデジタル入力信号を並列に受信する複数の信号入力端子と、
    前記複数の信号入力端子からの並列デジタル入力信号を直列デジタル入力信号に変換し、制御信号に応じて前記変換された直列デジタル入力信号を出力するデジタル入力信号直列化ユニットと、
    前記デジタル入力信号直列化ユニットから前記直列デジタル入力信号を受信して処理し、前記制御信号を前記デジタル入力信号直列化ユニットに伝送する制御部と
    を含むことを特徴とする装置。
  2. 前記デジタル入力信号直列化ユニットと前記制御部間に備えられ、送受信されるデータと制御信号を除いたノイズ信号の混入を防止するノイズ絶縁部をさらに含むことを特徴とする請求項1に記載の装置。
  3. 前記デジタル入力信号直列化ユニットは、
    第1グループの信号入力端子から第1グループ並列デジタル入力信号を受信して第1直列デジタル入力信号に変換し、前記制御信号に応じて前記第1直列デジタル入力信号を出力する少なくとも1つのサブシフトレジスタと、
    第2グループの信号入力端子から第2グループ並列デジタル入力信号を受信して第2直列デジタル入力信号に変換し、前記変換された第2直列デジタル入力信号及び前記サブシフトレジスタから受信した前記第1直列デジタル入力信号をまとめて1つの直列デジタル入力信号として前記制御部に出力するメインシフトレジスタとを含むことを特徴とする請求項1又は2に記載の装置。
  4. 前記制御信号は、
    周期的クロック信号と少なくとも1つの制御信号とを含むことを特徴とする請求項3に記載の装置。
  5. 前記サブシフトレジスタと前記メインシフトレジスタは、それぞれ
    前記複数の信号入力端子から並列に入力された複数のデジタル入力信号を受信して該当デジタル入力信号に応じたデータを保存するデータ保存部と、
    前記データ保存部に保存された複数のデジタルデータを直列に出力する直列変換部とを含むことを特徴とする請求項3に記載の装置。
  6. 複数の回路遮断器からのデジタル入力信号を処理する方法であって、
    複数のデジタル入力信号を並列に受信する入力信号受信段階と、
    前記入力信号受信段階で入力された並列デジタル入力信号に応じたデータを複数のグループに分割してグループ別に直列デジタルデータに変換した後、グループ別直列デジタルデータをまとめて1つの直列デジタルデータとして出力する並列−直列変換段階と
    を含むことを特徴とする方法。
  7. 前記並列−直列変換段階で出力した直列デジタルデータに対するノイズの混入を防止するノイズ絶縁段階をさらに含む請求項6に記載の方法。
  8. 前記並列−直列変換段階は、
    前記入力信号受信段階で受信したデータを1つのメインシフトレジスタと少なくとも1つのサブシフトレジスタにより複数のグループに分割して直列データに変換するグループ直列変換段階と、
    前記グループ直列変換段階でグループ変換された直列デジタルデータを前記メインシフトレジスタでまとめる直列データ収集段階と、
    前記直列データ収集段階でまとめた直列データを中央処理装置による処理のために前記メインシフトレジスタから1つの最終直列変換データとして出力する最終直列変換データ出力段階とを含むことを特徴とする請求項6に記載の方法。
JP2010124434A 2009-06-02 2010-05-31 複数の回路遮断器からのデジタル入力信号の処理装置及び方法 Expired - Fee Related JP5324523B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090048772A KR101594866B1 (ko) 2009-06-02 2009-06-02 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법
KR10-2009-0048772 2009-06-02

Publications (2)

Publication Number Publication Date
JP2010284072A true JP2010284072A (ja) 2010-12-16
JP5324523B2 JP5324523B2 (ja) 2013-10-23

Family

ID=42735745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010124434A Expired - Fee Related JP5324523B2 (ja) 2009-06-02 2010-05-31 複数の回路遮断器からのデジタル入力信号の処理装置及び方法

Country Status (5)

Country Link
US (1) US8169346B2 (ja)
EP (1) EP2259433A1 (ja)
JP (1) JP5324523B2 (ja)
KR (1) KR101594866B1 (ja)
CN (1) CN101908029B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193098A (ja) * 2010-03-12 2011-09-29 Koyo Electronics Ind Co Ltd バス絶縁型plc

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643268B1 (ko) * 2012-06-11 2016-07-29 엘에스산전 주식회사 다 회로 부하개폐기의 제어장치
US10783297B2 (en) * 2017-10-13 2020-09-22 Bank Of America Corporation Computer architecture for emulating a unary correlithm object logic gate
US10783298B2 (en) * 2017-10-13 2020-09-22 Bank Of America Corporation Computer architecture for emulating a binary correlithm object logic gate
CN111897248A (zh) * 2019-05-06 2020-11-06 北京国电智深控制技术有限公司 一种多通道数字量采集板卡
CN118140419A (zh) * 2021-12-10 2024-06-04 上海艾为电子技术股份有限公司 全极性霍尔传感器件及其控制方法、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53113401A (en) * 1977-03-16 1978-10-03 Hitachi Ltd Light communication system
JPS6171735A (ja) * 1984-09-14 1986-04-12 Fuji Electric Co Ltd アナログデ−タのデジタル伝送装置
DE3935157A1 (de) * 1989-10-21 1991-05-02 Ruhrtal Gmbh Leittechnik-system mit redundanz
JPH0467826U (ja) * 1990-10-23 1992-06-16
JP2000354339A (ja) * 1999-06-10 2000-12-19 Fuji Electric Co Ltd 遠方監視制御装置
JP2006094256A (ja) * 2004-09-27 2006-04-06 Nec Electronics Corp パラレル/シリアル変換回路及び電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58146129A (ja) * 1982-02-24 1983-08-31 Usac Electronics Ind Co Ltd 並列・直列変換回路
US4588986A (en) * 1984-09-28 1986-05-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for operating on companded PCM voice data
US5016011A (en) * 1988-06-10 1991-05-14 General Electric Company Increased performance of digital integrated circuits by processing with multiple-bit-width digits
JPH0467826A (ja) 1990-07-05 1992-03-03 Toto Ltd シャワー装置
US5455760A (en) * 1991-06-28 1995-10-03 Square D Company Computer-controlled circuit breaker arrangement with circuit breaker having identification circuit
FR2692085B1 (fr) 1992-06-09 1997-04-04 Alsthom Gec Systeme de commande et d'autosurveillance, en particulier pour un appareil electrique multipolaire tel qu'un disjoncteur a haute tension.
JP3249671B2 (ja) * 1993-12-17 2002-01-21 ソニー・テクトロニクス株式会社 任意長データ列発生装置
US5651193A (en) * 1994-02-09 1997-07-29 The Gsi Group, Inc. Grain dryer and control system therefor
KR20000045958A (ko) * 1998-12-30 2000-07-25 장근호 직렬신호 통신장치
KR100330745B1 (ko) * 1999-08-05 2002-04-03 이창근 디지털 재폐로 계전기
SE522440C2 (sv) * 2000-01-31 2004-02-10 Ericsson Telefon Ab L M Omvandlare
US6950044B1 (en) * 2004-03-31 2005-09-27 Silicon Labs Cp, Inc. Mixed signal processor with noise management
JP2005304149A (ja) * 2004-04-09 2005-10-27 Meidensha Corp ディジタル保護制御装置の信号入出力方式
US7057538B1 (en) * 2005-01-10 2006-06-06 Northrop Grumman Corporation 1/N-rate encoder circuit topology
KR100615580B1 (ko) * 2005-07-05 2006-08-25 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템
US7180437B1 (en) * 2005-08-03 2007-02-20 The Boeing Company Parallel-to-serial converter
US7453288B2 (en) * 2006-02-16 2008-11-18 Sigmatel, Inc. Clock translator and parallel to serial converter
JP4165587B2 (ja) * 2006-08-03 2008-10-15 ソニー株式会社 信号処理装置及び信号処理方法
JP2010093683A (ja) * 2008-10-10 2010-04-22 Nec Electronics Corp デジタルアナログ変換回路とその出力データの補正方法
US8223056B2 (en) * 2009-05-06 2012-07-17 Atmel Corporation Cyclic digital to analog converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53113401A (en) * 1977-03-16 1978-10-03 Hitachi Ltd Light communication system
JPS6171735A (ja) * 1984-09-14 1986-04-12 Fuji Electric Co Ltd アナログデ−タのデジタル伝送装置
DE3935157A1 (de) * 1989-10-21 1991-05-02 Ruhrtal Gmbh Leittechnik-system mit redundanz
JPH0467826U (ja) * 1990-10-23 1992-06-16
JP2000354339A (ja) * 1999-06-10 2000-12-19 Fuji Electric Co Ltd 遠方監視制御装置
JP2006094256A (ja) * 2004-09-27 2006-04-06 Nec Electronics Corp パラレル/シリアル変換回路及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193098A (ja) * 2010-03-12 2011-09-29 Koyo Electronics Ind Co Ltd バス絶縁型plc

Also Published As

Publication number Publication date
KR20100130100A (ko) 2010-12-10
CN101908029A (zh) 2010-12-08
US8169346B2 (en) 2012-05-01
JP5324523B2 (ja) 2013-10-23
US20100302080A1 (en) 2010-12-02
CN101908029B (zh) 2013-08-21
KR101594866B1 (ko) 2016-02-26
EP2259433A1 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5324523B2 (ja) 複数の回路遮断器からのデジタル入力信号の処理装置及び方法
US9013853B2 (en) Direct current breaker and electrical power system comprising such direct current breaker
JPWO2010119564A1 (ja) 無停電電源システム
Zhang et al. An integrative approach to reliability analysis of an IEC 61850 digital substation
US20160063822A1 (en) Switching device, receiving device and method
JP2004173388A (ja) 系統連係システム
US10509453B2 (en) Electronic communications device, particularly Power-over-Ethernet terminal, as well as add-on board
US20080126002A1 (en) System and method for automatically adjusting length of test line, and test system
US20080184043A1 (en) Multiprocessor power-on switch circuit
JP2009142078A (ja) 無停電電源装置
US20110232965A1 (en) Terminating Unit and Programmable Controller
JP2011188623A (ja) 安全制御システム
US20120139603A1 (en) Tunable delay cell apparatus
KR101508914B1 (ko) openADR에서 메시지의 오버헤드 및 지연시간을 줄이는 방법 및 그 방법을 수행하는 장치
Zhang et al. Testing protective relays in IEC 61850 framework
JP4613743B2 (ja) 電鉄変電所用配電盤
JP2008219480A (ja) ネットワーク機器
EP3893466B1 (en) Method and system for controlling cloud based services
JP2009296260A (ja) データ伝送装置
JP2001197658A (ja) 負荷選択遮断システム
JP2005006385A (ja) ディジタル保護継電器
JP2016213921A (ja) 受変電監視制御システム
JP2000354339A (ja) 遠方監視制御装置
CN114844221A (zh) 一种现场总线型智能化低压开关设备
Keeling Application of ethernet peer-peer communication to a mesh corner delayed auto-reclose scheme

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130718

R150 Certificate of patent or registration of utility model

Ref document number: 5324523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees