JP2005006385A - ディジタル保護継電器 - Google Patents
ディジタル保護継電器 Download PDFInfo
- Publication number
- JP2005006385A JP2005006385A JP2003165751A JP2003165751A JP2005006385A JP 2005006385 A JP2005006385 A JP 2005006385A JP 2003165751 A JP2003165751 A JP 2003165751A JP 2003165751 A JP2003165751 A JP 2003165751A JP 2005006385 A JP2005006385 A JP 2005006385A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- input
- output
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
【課題】故障が発生した場合や保護機能増強の必要性が生じた場合に、交換・設計変更する部位を限定可能とすることにより、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供する。
【解決手段】ディジタル保護継電器１は、保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニット２、アナログ入力ユニット２で入力した電気量に基づき保護リレー演算を行う演算ユニット３、外部情報の入力および保護リレー演算の結果の出力を行う入出力ユニット４、を備えている。アナログ入力ユニット２と演算ユニット３の間は、シリアル伝送路（第１の伝送部）５を介して接続されており、演算ユニット３と入出力ユニット４の間は、シリアル伝送路（第２の伝送部）６を介して接続されている。シリアル伝送路５，６は、伝送路として周知の技術である電線または光ケーブルにより構成されている。
【選択図】 図１
【解決手段】ディジタル保護継電器１は、保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニット２、アナログ入力ユニット２で入力した電気量に基づき保護リレー演算を行う演算ユニット３、外部情報の入力および保護リレー演算の結果の出力を行う入出力ユニット４、を備えている。アナログ入力ユニット２と演算ユニット３の間は、シリアル伝送路（第１の伝送部）５を介して接続されており、演算ユニット３と入出力ユニット４の間は、シリアル伝送路（第２の伝送部）６を介して接続されている。シリアル伝送路５，６は、伝送路として周知の技術である電線または光ケーブルにより構成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電力系統などに使用される保護継電器に係り、特に、複数のユニット間で信号伝送を行うディジタル形の保護継電器に関する。
【０００２】
【従来の技術】
従来、ディジタル形の保護継電器のハードウェア構成としては、電力系統などの電圧や電流を入力するアナログ入力ユニット、前記の電圧や電流に対して所定の保護継電演算を行う演算ユニット、遮断器の引き外し指令などの出力を行う出力ユニット、外部機器などの状態を入力する入力ユニット、などの複数のユニットから構成される。これらの複数のユニットは、システムバスに接続され、ユニット間はシステムバスを介した信号伝送によりデータの授受を行うようになっている（例えば、特許文献１、非特許文献１参照）。
【０００３】
また、電力会社の変電所などの設備として導入される保護継電器は、通常の場合、２０〜３０年間に亘って使用されるが、その使用期間中に保護継電器に使われている部品の不良などにより保護継電器が故障する可能性がある。前記のハードウェア構成のディジタル保護継電器において、保護継電器が故障した場合には、保護継電器内の故障したユニットのみを正常なユニットと交換することによって保護継電器を修復させることが望ましい。
【０００４】
【特許文献１】
特許第２６９４９９３号公報
【非特許文献１】
堀政夫、黒沢保広、稲垣順一、伊藤八大、「マルチプロセッサ方式デジタルリレーの開発」、昭和６１年電気学会全国大会論文集、Ｎｏ．１３１９
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような従来のハードウェア構成のディジタル保護継電器においては、故障が発生した場合や保護機能増強の必要性が生じた場合に、故障したユニットや設計変更するユニットだけでなく、保護継電器全体を交換・設計変更しなければならないという問題点がある。以下にはこの問題点について説明する。
【０００６】
まず、ディジタル保護継電器を構成するユニットは、主に電子回路で構成されるが、その回路中で使用される電子部品、ディジタルＩＣ、あるいはマイクロプロセッサは、市場における需要量が減少すれば製造が打ち切られ、昨今では製造期間が数年という部品が少なくない。
【０００７】
そのため、保護継電器の使用期間が前述したように２０〜３０年間に亘るのに対して、ディジタル保護継電器に使われる部品の製造期間は数年とはるかに短いため、前述したような保護継電器故障時における故障ユニットのみの交換を行うには問題が生じる。すなわち、故障時に故障ユニットのみの交換を行うためには、部品の製造が打ち切られた後でも、１５〜２５年間それらの部品を保有し続ける必要があり、品質面でも経済面でも現実的ではない。
【０００８】
これに対して、製造が打ち切られた部品に対してほぼ同等の機能を持つ新しい部品を使用してほぼ同等の機能を有するユニットを新たに設計、製造することも可能である。しかし、その場合には、次の理由により他の全てのユニットに対しても設計変更を行わなければならない。
【０００９】
まず、ディジタル保護継電器を構成する複数のユニット２０１が接続されているシステムバス２０２は、図１４に示すように、複数のデータ線２０３、複数のアドレス線２０４、および複数の制御信号線２０５から構成されている。また、データ、アドレス、および制御信号は、精密な時間管理の下、各ユニットでの制御が必要である。すなわち、ユニット間はシステムバスを介して密結合状態にあると言える。そして、ある一つのユニットに対して設計変更を行う場合、複数のデータ線、複数のアドレス線、および複数の制御信号線を、全て元の動作様相に保つことは不可能である場合が多く、実際には他のユニットの設計変更も必要になることが多い。
【００１０】
したがって、部品の製造が打ち切られた結果としてユニットの再設計が必要となった時期以降において、ディジタル保護継電器の故障が発生した場合には、その故障したユニットを交換すると共に、前記の理由により他の全てのユニットも交換する必要がある。言い換えれば、ディジタル保護継電器全体を交換しなければならない。
【００１１】
一方、ある時期に設備として導入された保護継電器に対して、例えば、導入から１０年後に保護機能を増強することが必要となり、演算ユニット内のプログラムを変更することにより保護機能を増強するといった場合がある。その際に、演算ユニット内のマイクロプロセッサの処理能力上、プログラムの変更が不可能である場合もある。これに対して、１０年経過すれば世に出るマイクロプロセッサの演算処理能力は飛躍的に向上するのが一般的であるため、そのような処理能力の高い新しいマイクロプロセッサを使用すれば、増強された機能を実現可能な場合が多い。
【００１２】
したがって、この場合には、演算ユニットに使用するマイクロプロセッサを新しいものに変えて設計変更すればよいことになる。しかし、このように演算ユニットを設計変更する場合、部品の製造が打ち切られた場合と同様に、演算ユニットの設計変更に伴い、他の全てのユニットの設計変更も必要となる。結局、全てのユニットの交換、言い換えれば、保護継電器全体交換により保護機能を増強することになる。
【００１３】
以上のように、従来のハードウェア構成の保護継電器においては、保護継電器を２０〜３０年の期間に亘って使用する間に、故障が発生した場合や保護機能増強の必要性が生じた場合に、故障したユニットや増強対象となるユニットだけでなく、他の全てのユニットを含む保護継電器全体を交換・設計変更しなければならなくなる。このことは、交換・設計変更に要する作業量を増大させると共に、交換用の部品や機器、資材などが多くなるため、経済性がよくないだけでなく、廃棄物が多く発生するので、環境保全面でも問題がある。
【００１４】
本発明は、上記のような従来技術の問題点を解決するために提案されたものであり、その目的は、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合に、交換・設計変更する部位を限定可能とすることにより、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、ユニット間を接続する伝送部の少なくとも一部をシリアル伝送路とすることにより、その部分におけるユニット間を疎結合としたものであり、それにより、特定ユニットの交換や設計変更の必要性が生じた場合でも、対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できるようにしたものである。
【００１６】
請求項１の発明は、保護対象とする電気設備の電気量を入力して保護継電演算を行うディジタル保護継電器において、次のような特徴を有するものである。まず、保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニットと、アナログ入力ユニットで入力した電気量に基づき保護リレー演算を行う演算ユニットと、外部情報の入力もしくは保護リレー演算の結果の出力を行う入出力ユニットを備える。また、アナログ入力ユニットと演算ユニットの間を接続する第１の伝送部と、演算ユニットと入出力ユニットの間を接続する第２の伝送部を備え、第１と第２の伝送部の少なくとも一方が、シリアル伝送路として構成される。
【００１７】
この発明によれば、アナログ入力ユニットと演算ユニットの間を接続する第１の伝送部、および演算ユニットと入出力ユニットの間を接続する第２の伝送部、のいずれか一方または両方を疎結合とすることができる。そのため、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合などの、特定ユニットの交換や設計変更の必要性が生じた場合でも、本来対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できる。
【００１８】
請求項２の発明は、請求項１のディジタル保護継電器において、第１の伝送部、アナログ入力ユニット、および演算ユニットが、次のように構成されたことを特徴としている。すなわち、第１の伝送部はシリアル伝送路として構成される。
また、アナログ入力ユニットは、アナログ／ディジタル変換したデータを３重化して３重化データを生成し、生成した３重化データを含む信号を、第１の伝送部を介して前記演算ユニットにシリアル伝送するように構成される。そして、演算ユニットは、アナログ入力ユニットから受信した信号中の３重化データ中に２つ以上の等しいデータがあるか否かの一致確認を行い、２つ以上の等しいデータがある場合にそのデータを正常と判定するように構成される。
【００１９】
この発明によれば、３重化されたデータ中に２つ以上の等しいデータがあれば、そのデータを正常であると判定して演算ユニットで使用できるため、伝送データの一部に異常が生じた場合でも再送することなく正常なデータを抽出し、保護リレー演算を行うことができる。
【００２０】
請求項３の発明は、請求項１または請求項２のディジタル保護継電器において、第１の伝送部、演算ユニット、およびアナログ入力ユニットが、次のように構成されたことを特徴としている。すなわち、第１の伝送部はシリアル伝送路として構成される。また、演算ユニットは、アナログ入力ユニットにおけるサンプリングタイミングの基準となるサンプリングタイミング基準信号を生成し、生成したサンプリングタイミング基準信号を含む信号を、第１の伝送部を介して前記アナログ入力ユニットにシリアル伝送するように構成される。そして、アナログ入力ユニットは、演算ユニットから受信した信号中のサンプリングタイミング基準信号に基づくタイミングで電気量のサンプリングを行うように構成される。
【００２１】
この発明によれば、演算ユニットでサンプリングタイミングを決定し、サンプリングタイミング基準信号としてアナログ入力ユニットへ与えることにより、演算ユニットでアナログ入力ユニットのサンプリングタイミングを管理できる。また、アナログ入力ユニットを複数にした場合には、演算ユニットでサンプリングタイミングを管理することにより、複数のアナログ入力ユニット間で全く同一のサンプリングタイミングでサンプリング可能となる。
【００２２】
請求項４の発明は、請求項３のディジタル保護継電器において、サンプリングタイミング基準信号が、演算ユニットからアナログ入力ユニットにシリアル伝送される信号の伝送フォーマットのフレームヘッダに含まれることを特徴としている。
【００２３】
この発明によれば、サンプリングタイミング基準信号を、伝送フォーマット中のフレームヘッダ中に含ませることにより、伝送フォーマットの構成を簡略化して、信号処理を簡略化することができる。
【００２４】
請求項５の発明は、請求項１乃至請求項４のいずれかのディジタル保護継電器において、第２の伝送部、演算ユニット、および入出力ユニットが、次のように構成されたことを特徴としている。すなわち、第２の伝送部はシリアル伝送路として構成される。また、演算ユニットは、入出力ユニットにシリアル伝送する信号の伝送フォーマットのフレームヘッダに、入出力ユニットに出力を行わせるための出力制御信号を含ませるように構成される。そして、入出力ユニットは、演算ユニットから受信した信号中の出力制御信号に応じて出力を行うように構成される。
【００２５】
請求項６の発明は、請求項５のディジタル保護継電器において、演算ユニットが、通常状態においては入出力ユニットに対してアイドルデータを伝送し、入出力ユニットによる出力が必要となった時点で、入出力ユニットにシリアル伝送する信号の伝送フォーマットのフレームヘッダに出力制御信号を含ませるように構成されたことを特徴としている。
【００２６】
以上のような発明によれば、演算ユニットから入出力ユニットへの伝送フォーマットにおいて、フレームヘッダ中に出力制御信号を含ませることにより、系統の事故が発生した場合に、演算ユニットから入出力ユニットへの出力制御信号の伝送における遅延を極力減らすことができる。具体的には、通常はアイドルデータを伝送し、事故があって出力が必要になった瞬間にフレームヘッダに出力制御信号を含ませることにより、系統の事故が発生した場合に遅延なく出力を行うことができる。
【００２７】
【発明の実施の形態】
［第１の実施形態］
［構成］
図１は、本発明を適用した第１の実施形態に係るディジタル保護継電器を示すブロック構成図である。この図１に示すように、ディジタル保護継電器１は、構成ユニットとして、保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニット２、アナログ入力ユニット２で入力した電気量に基づき保護リレー演算を行う演算ユニット３、外部情報の入力および保護リレー演算の結果の出力を行う入出力ユニット４、を備えている。
【００２８】
そして、アナログ入力ユニット２と演算ユニット３の間は、シリアル伝送路（第１の伝送部）５を介して接続されており、また、演算ユニット３と入出力ユニット４の間は、シリアル伝送路（第２の伝送部）６を介して接続されている。なお、シリアル伝送路５，６は、伝送路として周知の技術である電線または光ケーブルにより構成されている。
【００２９】
以下には、各ユニット２〜４の詳細、および、ユニット間で伝送される信号の伝送フォーマットの詳細について、図２〜図７を参照して順次説明する。
【００３０】
図２は、アナログ入力ユニット２の詳細を示すブロック構成図である。この図２に示すように、アナログ入力ユニット２は、複数の変成器２１、複数のフィルタ２２、マルチプレクサ２３、Ａ／Ｄ変換器２４、シリアル信号送信制御部２５、などから構成されている。
【００３１】
図３は、演算ユニット３の詳細を示すブロック構成図である。この図３に示すように、演算ユニット３は、シリアル信号受信制御部３１、マイクロプロセッサ３２、メモリ３３、内部信号バス３４、シリアル信号送信制御部３５、シリアル信号受信制御部３６、などから構成されている。
【００３２】
図４は、入出力ユニット４の詳細を示すブロック構成図である。この図４に示すように、入出力ユニット４は、シリアル信号受信制御部４１、シリアル信号送信制御部４２、複数の出力部４３、複数の入力部４４、などから構成されている。ここで、出力部４３や入力部４４の構成は、自由に選択可能であるが、出力部４３の代表例としては、周知の電磁式のリレーが挙げられ、また、入力部４４の代表例としては、周知のフォトカプラが挙げられる。
【００３３】
図５は、アナログ入力ユニット２からシリアル伝送路５を介して演算ユニット３に伝送される信号の伝送フォーマットを示す構成図である。この図５に示す伝送フォーマットにおいて、複数の変成器からのアナログ入力「ＣＨ１，ＣＨ２，…，ＣＨｎ」に対応するＡ／Ｄ変換データ５１，５２，…，５ｎが、それぞれ複数ビットで構成され、伝送フォーマットの先頭と最後は、例えば、シリアル伝送では周知のフレームヘッダ１０１およびＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１０２でそれぞれ構成される。
【００３４】
図６は、演算ユニット３からシリアル伝送路６を介して入出力ユニット４に伝送される信号の伝送フォーマットを示す構成図である。この図６に示す伝送フォーマットのフレームヘッダ１０１とＣＲＣ１０２は、図５の伝送フォーマットと同等であり、その間に、入出力ユニット４の複数の出力部「ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｎ」に対する出力データ６１，６２，…，６ｎが挟まれた形となっている。
【００３５】
図７は、図６とは逆に、入出力ユニット４からシリアル伝送路６を介して演算ユニット３に伝送される信号の伝送フォーマットを示す構成図である。この図７に示す伝送フォーマットのフレームヘッダ１０１とＣＲＣ１０２は、図５の伝送フォーマットと同等であり、その間に、入出力ユニット４の複数の入力部「ＩＮ１，ＩＮ２，…，ＩＮｎ」からの入力データ７１，７２，…，７ｎが挟まれた形となっている。
【００３６】
［動作］
以上のような構成を有する本実施形態のディジタル保護継電器の具体的な動作は次の通りである。
【００３７】
保護対象とする電気設備の電圧または電流、すなわち電気量は、計器用変圧器または変流器を経由して、アナログ入力ユニット２の変成器２１に入力される。変成器２１では、入力された電圧や電流などの電気量が、電子回路で扱うことのできるレベルの電気量に変換され、フィルタ２２に入力される。フィルタ２２は、電気量の高調波成分を減衰させる、いわゆるサンプリング定理における前置フィルタの役割を果たしている。マルチプレクサ２３は、複数のフィルタ２２を介して入力される複数の信号を順次切り替えてＡ／Ｄ変換器２４に入力する。Ａ／Ｄ変換器２４では、サンプリングとアナログ／ディジタル変換が行われる。
【００３８】
なお、以上のような変成器２１からＡ／Ｄ変換器２４に至る一連の動作は、従来のディジタル保護継電器におけるアナログ入力部と同等である。また、Ａ／Ｄ変換後のデータは、シリアル信号送信制御部２５により、シリアル伝送信号に変換され、演算ユニット３に向けてシリアル伝送路５に送出される。このシリアル伝送信号の伝送フォーマットは、前述したように図５に示すとおりであり、アナログ入力「ＣＨ１，ＣＨ２，…，ＣＨｎ」に対応するＡ／Ｄ変換データ５１，５２，…，５ｎが含まれている。
【００３９】
アナログ入力ユニット２からシリアル伝送路５を介して演算ユニット３に送出されたシリアル伝送信号は、演算ユニット３のシリアル信号受信制御部３１で受信されてマイクロプロセッサ３２が扱えるデータに変換され、内部信号バス３４上に供給可能な状態になる。
【００４０】
一方、入出力ユニット４の入力部４４に入力された外部機器情報は、シリアル信号送信制御部４２によりシリアル伝送信号に変換され、演算ユニット３に向けてシリアル伝送路６に送出される。このシリアル伝送信号の伝送フォーマットは、前述したように図７に示すとおりであり、入出力ユニット４の複数の入力部「ＩＮ１，ＩＮ２，…，ＩＮｎ」からの入力データ７１，７２，…，７ｎが含まれている。
【００４１】
入出力ユニット４からシリアル伝送路６を介して演算ユニット３に送出されたシリアル伝送信号は、演算ユニット３のシリアル信号受信部３６で受信されてマイクロプロセッサ３２が扱えるデータに変換され、内部信号バス３４上に供給可能な状態になる。
【００４２】
演算ユニット３のマイクロプロセッサ３２は、メモリ３３に記憶された所定の保護リレー演算プログラムに従い、アナログ入力ユニット２からのＡ／Ｄ変換データと入出力ユニット４からの入力データに基づき保護リレー演算を行い、遮断器引き外し指令などを出力する。これらの出力データは、演算ユニット３のシリアル信号送信制御部３５においてシリアル伝送信号に変換され、入出力ユニット４に向けてシリアル伝送路６に送出される。このシリアル伝送信号の伝送フォーマットは、前述したように図６に示すとおりであり、入出力ユニット４の複数の出力部「ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｎ」に対する出力データ６１，６２，…，６ｎが含まれている。
【００４３】
演算ユニット３からシリアル伝送路６を介して入出力ユニット４に送出されたシリアル伝送信号は、入出力ユニット４のシリアル信号受信制御部４１で受信されて出力先の外部機器が扱えるデータに変換され、出力部４３から外部機器に対して出力される。
【００４４】
［作用・効果］
以上のような本実施形態のディジタル保護継電器によれば、次のような作用・効果が得られる。
【００４５】
まず、シリアル伝送は、一般的に複雑な協調は必要なく、プロトコルを決めれば標準化が容易に可能となる。すなわち、本実施形態において、シリアル伝送路５，６でそれぞれ結合されたアナログ入力ユニット２と演算ユニット３との間、および演算ユニット３と入出力ユニット４の間は、いずれも疎結合であると言える。このように、本実施形態において、アナログユニット２、演算ユニット３、および入出力ユニット４の各ユニット間は疎結合であるので、部品の製造が打ち切られたり、ユニットの機能を増強する必要性が生じたりしたときでも、本来対象となるユニットのみの設計変更をするだけでよい。
【００４６】
すなわち、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合などの、特定ユニットの交換や設計変更の必要性が生じた場合でも、本来対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できる。したがって、交換・設計変更する部位を限定することができるため、交換・設計変更に要する作業量を少なくすると共に、交換用の部品や機器、資材などを少なくすることができる上、廃棄物も少なくすることができるため、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供することができる。
【００４７】
［第２の実施形態］
［構成・動作］
本発明を適用した第２の実施形態は、図１に示すアナログ入力ユニット２と演算ユニット３の機能を若干変更して、アナログ入力ユニット２から演算ユニット３に伝送する信号の伝送フォーマットを変更することにより、その一部のデータが異常になっても正常なデータを抽出できるように構成するものである。本実施形態の詳細について以下に説明する。
【００４８】
まず、図８は、本実施形態において、図１に示すアナログ入力ユニット２からシリアル伝送路５を介して演算ユニット３に伝送される信号の伝送フォーマットを示す構成図である。この図８に示すように、本実施形態のアナログ入力ユニット２のシリアル信号送信制御部２５においては、演算ユニット３に向けて伝送する信号を生成する際に、伝送フォーマット中のＡ／Ｄデータをそれぞれ３重化して３重化データ８１，８２，…，８ｎを生成し、生成した３重化データを含む信号を、シリアル伝送路５を介して演算ユニット３に伝送する。ここで、３重化データは、図８に示すように、同一のデータ８１をＮｏ．１データ８１ａ，Ｎｏ．２データ８１ｂ，Ｎｏ．３データ８１ｃ、のように３重化したものである。
【００４９】
演算ユニット３のシリアル信号受信制御部３１では、各３重化データ８１，８２，…，８ｎについて、その３重化データ中の３データ中に２つ以上の等しいデータがあるか否かの一致確認を行う。
【００５０】
例えば、３重化データ８１の３データ８１ａ，８１ｂ，８１ｃが全て等しい場合は、そのデータ８１ａ，８１ｂ，８１ｃが正常であると判定し、保護リレー演算を行うマイクロプロセッサ３２にそのデータを渡す。また、３重化データ８１の３データ８１ａ，８１ｂ，８１ｃ中、２データ８１ａ，８１ｂが等しく、１データ８１ｃが異なる場合は、等しい２データ８１ａ，８１ｂが正常であると判定し、このデータ８１ａ，８１ｂをマイクロプロセッサ３２に渡す。これに対して、３重化データ８１の３データ８１ａ，８１ｂ，８１ｃの全てが異なる場合は、データ異常と判定し、マイクロプロセッサ３２にはデータ異常である旨を通知し、マイクロプロセッサ３２ではリレー演算をブロックする。
【００５１】
［作用・効果］
以上のような本実施形態のディジタル保護継電器においては、３重化されたデータ中に２つ以上の等しいデータがあれば、そのデータを正常であると判定して演算ユニットで使用できるため、伝送データの一部に異常が生じた場合でも再送することなく正常なデータを抽出し、保護リレー演算を行うことができる。
【００５２】
すなわち、保護継電器は、電力系統に事故が生じた場合に高速に動作する責務がある。そのためにアナログ入力ユニット１から演算ユニット３への伝送において、データが異常になった場合に、通常の伝送で行われる再送を行うと動作遅れに繋がるので再送は許されない。本実施形態においては、前述したように、伝送データの一部に異常が生じた場合でも再送することなく正常なデータを抽出し、保護リレー演算を行うことができるため、事故時における保護継電器の高速動作責務に十分に対応することができる。
【００５３】
［第３の実施形態］
［構成・動作］
本発明を適用した第３の実施形態は、図１に示すアナログ入力ユニット２と演算ユニット３の機能を若干変更して、演算ユニット３からアナログ入力ユニット２に向けて、サンプリングタイミングの基準となるサンプリングタイミング基準信号を伝送するように構成するものである。本実施形態の詳細について以下に説明する。
【００５４】
図９は、本実施形態におけるアナログ入力ユニット２の詳細を示すブロック構成図である。この図９に示すように、図２に示したアナログ入力ユニット２の構成に対して、演算ユニット３からの信号を受信するシリアル信号受信制御部２６が追加されている。また、図１０は、本実施形態における演算ユニット３の詳細を示すブロック構成図である。この図１０に示すように、図３に示した演算ユニット３の構成に対して、アナログ入力ユニット２に向けて信号を送信するシリアル信号送信制御部３７が追加されている。
【００５５】
さらに、図１１は、演算ユニット３からシリアル伝送路５を介してアナログ入力ユニット２に伝送される信号の伝送フォーマットを示す構成図である。この図１１に示す伝送フォーマットにおいて、フレームヘッダ１０１には、サンプリングタイミングの基準となるサンプリングタイミング基準信号１１０１が含まれている。なお、このサンプリングタイミング基準信号１１０１は、フレームヘッダそのものでもよい。また、フレームヘッダ１０１とＣＲＣ１０２の間には、アナログ入力ユニット２を制御する制御信号１１０２が挟まれている。
【００５６】
保護継電器においては、系統電気量の定格周波数（５０Ｈｚもしくは６０Ｈｚ）の１２倍の周波数（すなわち、６００Ｈｚもしくは７２０Ｈｚ）でサンプリングするのが通常であるが、本実施形態では、演算ユニット３のシリアル信号送信制御部３７において、サンプリング周波数に基づく周期でサンプリングタイミング基準信号１１０１を含むフレームヘッダ１０１を送信する。アナログ入力ユニット２のシリアル信号受信制御部２６では、フレームヘッダ１０１の受信と同期したサンプリング信号をＡ／Ｄ変換器２４やサンプリングを制御する回路へ与える。
【００５７】
［作用・効果］
以上のような本実施形態のディジタル保護継電器によれば、演算ユニット３でサンプリングタイミングを決定し、サンプリングタイミング基準信号１１０１をアナログ入力ユニット２へ与えることにより、演算ユニット３でサンプリングタイミングを管理できる。
【００５８】
本実施形態は、図１に示すようにアナログ入力ユニット２を単数のみ設けた場合でも有用であるが、特に、図１２に示すように、アナログ入力ユニット２を複数設けた場合には、演算ユニット３でサンプリングタイミングを管理することにより、複数のアナログ入力ユニット２間で全く同一のサンプリングタイミングでサンプリング可能となる。すなわち、演算ユニット３においては、系統の３相の電圧、電流などの複数の電気量を同時に使用した演算を行う関係から、複数のアナログ入力ユニット２間でサンプリングタイミングを同一に管理することは重要である。
【００５９】
また、サンプリングタイミング基準信号を、伝送フォーマット中のフレームヘッダ中に含ませることにより、伝送フォーマットの構成を簡略化して、信号処理を簡略化することができる。サンプリングタイミング基準信号１１０１をフレームヘッダそのものとすれば、構成や処理をより簡略化することができる。
【００６０】
［第４の実施形態］
［構成・動作］
本発明を適用した第３の実施形態は、図１に示す演算ユニット３と入出力ユニット４の機能を若干変更して、演算ユニット３から入出力ユニット４に伝送する信号の伝送フォーマットを変更し、図１３に示すように、そのフレームヘッダ１０１中に出力制御信号１３０１，１３０２，…，１３０ｎを含ませた構成とするものである。
【００６１】
ここで、図１３は、本実施形態において、図１に示す演算ユニット３からシリアル伝送路６を介して入出力ユニット４に伝送される信号の伝送フォーマットを示す構成図である。この図１３に示すように、入出力ユニットへの出力指令がない通常状態では、アイドルデータ１３００を伝送する。アイドルデータとは、例えば、「０００００−−−」のように「０」からなるデータである。演算ユニット３は、出力が必要になった時点でフレームヘッダ１０１に出力制御信号１３０１，１３０２，…，１３０ｎを含ませて伝送する。この出力制御信号は、例えば、データ「１」に引き続き、「ＯＵＴ１の出力有無」、「ＯＵＴ２の出力有無」、…、「ＯＵＴｎの出力有無」というデータとする。
【００６２】
［作用・効果］
以上のような本実施形態のディジタル保護継電器によれば、演算ユニット３から入出力ユニット４への伝送フォーマットにおいて、フレームヘッダ１０１中に出力制御信号を含ませることにより、系統の事故が発生した場合に、演算ユニット３から入出力ユニット４への出力制御信号の伝送における遅延を極力減らすことができる。
【００６３】
すなわち、保護継電器においては、系統の事故を検出した場合に遅延なく出力をしなければならない。したがって、演算ユニット３から入出力ユニット４への伝送においても遅延を極力減らす必要がある。これに対して、本実施形態においては、通常はアイドルデータを伝送し、事故があって出力が必要になった瞬間にフレームヘッダに出力制御信号を含ませることにより、出力制御信号の伝送における遅延を極力減らすことができるため、系統の事故が発生した場合に遅延なく出力を行うことができる。
【００６４】
［他の実施形態］
なお、本発明は、前記各実施形態に限定されるものではなく、本発明の範囲内で他にも多種多様な変形例が実施可能である。
【００６５】
まず、図１の構成において、アナログ入力ユニット２と演算ユニット３の間のみをシリアル伝送路５で接続し、演算ユニット３と入出力ユニット４の間は、従来のシステムバスで接続する変形例が考えられる。逆に、演算ユニット３と入出力ユニット４の間のみをシリアル伝送路６で接続し、アナログ入力ユニット２と演算ユニット３の間は、従来のシステムバスで接続する変形例も考えられる。
【００６６】
これらの変形例の構成を適用した場合、前記各実施形態に比べると、交換・設計変更するユニットの範囲は広がるものの、保護継電器全体を交換・設計変更する必要はないため、構成ユニットの全体をシステムバスで接続していた従来技術に比べれば、前記各実施形態に準ずる程度の十分な作用効果が得られるものである。
【００６７】
また、前記各実施形態において、入出力ユニット４は、外部機器に出力を行う出力部４３と、外部機器情報を入力する入力部４４の両方を持つように構成したが、これに限らず、出力部４３と入力部４４のいずれか一方のみを持つ構成でもよい。この場合にも、前記各実施形態と同様の作用、効果が得られるものである。
【００６８】
さらに、前記各実施形態において、演算ユニット３は、単数のマイクロプロセッサ３２のみを備えたものとして示したが、演算ユニット３を複数のマイクロプロセッサ３２で構成する変形例も可能である。この場合にも、前記各実施形態と同様の作用、効果が得られるものである。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、ユニット間を接続する伝送部の少なくとも一部をシリアル伝送路とすることにより、その部分におけるユニット間を疎結合とすることができるため、特定ユニットの交換や設計変更の必要性が生じた場合でも、対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できる。したがって、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合に、交換・設計変更する部位を限定可能とすることにより、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るディジタル保護継電器を示すブロック構成図。
【図２】図１に示すアナログ入力ユニットの詳細を示すブロック構成図。
【図３】図１に示す演算ユニットの詳細を示すブロック構成図。
【図４】図１に示す入出力ユニットの詳細を示すブロック構成図。
【図５】図１に示すアナログ入力ユニットからシリアル伝送路を介して演算ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図６】図１に示す演算ユニットからシリアル伝送路を介して入出力ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図７】図１に示す入出力ユニットからシリアル伝送路を介して演算ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図８】本発明の第２の実施形態において、アナログ入力ユニットからシリアル伝送路を介して演算ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図９】本発明の第３の実施形態におけるアナログ入力ユニットの詳細を示すブロック構成図。
【図１０】本発明の第３の実施形態における演算ユニットの詳細を示すブロック構成図。
【図１１】本発明の第３の実施形態において、演算ユニットからシリアル伝送路を介してアナログ入力ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図１２】本発明の第３の実施形態の変形例に係るディジタル保護継電器を示すブロック構成図。
【図１３】本発明の第４の実施形態において、演算ユニットからシリアル伝送路を介して入出力ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図１４】公知のディジタル保護継電器におけるシステムバスを示す模式図。
【符号の説明】
１．．．ディジタル保護継電器
２．．．アナログ入力ユニット
３．．．演算ユニット
４．．．入出力ユニット
５，６．．．シリアル伝送路
２１…変成器
２２…フィルタ
２３…マルチプレクサ
２４…Ａ／Ｄ変換器
２５，３５，３７，４２…シリアル信号送信制御部
２６，３１，３６，４１…シリアル信号受信制御部
３２…マイクロプロセッサ
３３…メモリ
３４…内部バス
４３…出力部
４４…入力部
【発明の属する技術分野】
本発明は、電力系統などに使用される保護継電器に係り、特に、複数のユニット間で信号伝送を行うディジタル形の保護継電器に関する。
【０００２】
【従来の技術】
従来、ディジタル形の保護継電器のハードウェア構成としては、電力系統などの電圧や電流を入力するアナログ入力ユニット、前記の電圧や電流に対して所定の保護継電演算を行う演算ユニット、遮断器の引き外し指令などの出力を行う出力ユニット、外部機器などの状態を入力する入力ユニット、などの複数のユニットから構成される。これらの複数のユニットは、システムバスに接続され、ユニット間はシステムバスを介した信号伝送によりデータの授受を行うようになっている（例えば、特許文献１、非特許文献１参照）。
【０００３】
また、電力会社の変電所などの設備として導入される保護継電器は、通常の場合、２０〜３０年間に亘って使用されるが、その使用期間中に保護継電器に使われている部品の不良などにより保護継電器が故障する可能性がある。前記のハードウェア構成のディジタル保護継電器において、保護継電器が故障した場合には、保護継電器内の故障したユニットのみを正常なユニットと交換することによって保護継電器を修復させることが望ましい。
【０００４】
【特許文献１】
特許第２６９４９９３号公報
【非特許文献１】
堀政夫、黒沢保広、稲垣順一、伊藤八大、「マルチプロセッサ方式デジタルリレーの開発」、昭和６１年電気学会全国大会論文集、Ｎｏ．１３１９
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような従来のハードウェア構成のディジタル保護継電器においては、故障が発生した場合や保護機能増強の必要性が生じた場合に、故障したユニットや設計変更するユニットだけでなく、保護継電器全体を交換・設計変更しなければならないという問題点がある。以下にはこの問題点について説明する。
【０００６】
まず、ディジタル保護継電器を構成するユニットは、主に電子回路で構成されるが、その回路中で使用される電子部品、ディジタルＩＣ、あるいはマイクロプロセッサは、市場における需要量が減少すれば製造が打ち切られ、昨今では製造期間が数年という部品が少なくない。
【０００７】
そのため、保護継電器の使用期間が前述したように２０〜３０年間に亘るのに対して、ディジタル保護継電器に使われる部品の製造期間は数年とはるかに短いため、前述したような保護継電器故障時における故障ユニットのみの交換を行うには問題が生じる。すなわち、故障時に故障ユニットのみの交換を行うためには、部品の製造が打ち切られた後でも、１５〜２５年間それらの部品を保有し続ける必要があり、品質面でも経済面でも現実的ではない。
【０００８】
これに対して、製造が打ち切られた部品に対してほぼ同等の機能を持つ新しい部品を使用してほぼ同等の機能を有するユニットを新たに設計、製造することも可能である。しかし、その場合には、次の理由により他の全てのユニットに対しても設計変更を行わなければならない。
【０００９】
まず、ディジタル保護継電器を構成する複数のユニット２０１が接続されているシステムバス２０２は、図１４に示すように、複数のデータ線２０３、複数のアドレス線２０４、および複数の制御信号線２０５から構成されている。また、データ、アドレス、および制御信号は、精密な時間管理の下、各ユニットでの制御が必要である。すなわち、ユニット間はシステムバスを介して密結合状態にあると言える。そして、ある一つのユニットに対して設計変更を行う場合、複数のデータ線、複数のアドレス線、および複数の制御信号線を、全て元の動作様相に保つことは不可能である場合が多く、実際には他のユニットの設計変更も必要になることが多い。
【００１０】
したがって、部品の製造が打ち切られた結果としてユニットの再設計が必要となった時期以降において、ディジタル保護継電器の故障が発生した場合には、その故障したユニットを交換すると共に、前記の理由により他の全てのユニットも交換する必要がある。言い換えれば、ディジタル保護継電器全体を交換しなければならない。
【００１１】
一方、ある時期に設備として導入された保護継電器に対して、例えば、導入から１０年後に保護機能を増強することが必要となり、演算ユニット内のプログラムを変更することにより保護機能を増強するといった場合がある。その際に、演算ユニット内のマイクロプロセッサの処理能力上、プログラムの変更が不可能である場合もある。これに対して、１０年経過すれば世に出るマイクロプロセッサの演算処理能力は飛躍的に向上するのが一般的であるため、そのような処理能力の高い新しいマイクロプロセッサを使用すれば、増強された機能を実現可能な場合が多い。
【００１２】
したがって、この場合には、演算ユニットに使用するマイクロプロセッサを新しいものに変えて設計変更すればよいことになる。しかし、このように演算ユニットを設計変更する場合、部品の製造が打ち切られた場合と同様に、演算ユニットの設計変更に伴い、他の全てのユニットの設計変更も必要となる。結局、全てのユニットの交換、言い換えれば、保護継電器全体交換により保護機能を増強することになる。
【００１３】
以上のように、従来のハードウェア構成の保護継電器においては、保護継電器を２０〜３０年の期間に亘って使用する間に、故障が発生した場合や保護機能増強の必要性が生じた場合に、故障したユニットや増強対象となるユニットだけでなく、他の全てのユニットを含む保護継電器全体を交換・設計変更しなければならなくなる。このことは、交換・設計変更に要する作業量を増大させると共に、交換用の部品や機器、資材などが多くなるため、経済性がよくないだけでなく、廃棄物が多く発生するので、環境保全面でも問題がある。
【００１４】
本発明は、上記のような従来技術の問題点を解決するために提案されたものであり、その目的は、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合に、交換・設計変更する部位を限定可能とすることにより、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、ユニット間を接続する伝送部の少なくとも一部をシリアル伝送路とすることにより、その部分におけるユニット間を疎結合としたものであり、それにより、特定ユニットの交換や設計変更の必要性が生じた場合でも、対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できるようにしたものである。
【００１６】
請求項１の発明は、保護対象とする電気設備の電気量を入力して保護継電演算を行うディジタル保護継電器において、次のような特徴を有するものである。まず、保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニットと、アナログ入力ユニットで入力した電気量に基づき保護リレー演算を行う演算ユニットと、外部情報の入力もしくは保護リレー演算の結果の出力を行う入出力ユニットを備える。また、アナログ入力ユニットと演算ユニットの間を接続する第１の伝送部と、演算ユニットと入出力ユニットの間を接続する第２の伝送部を備え、第１と第２の伝送部の少なくとも一方が、シリアル伝送路として構成される。
【００１７】
この発明によれば、アナログ入力ユニットと演算ユニットの間を接続する第１の伝送部、および演算ユニットと入出力ユニットの間を接続する第２の伝送部、のいずれか一方または両方を疎結合とすることができる。そのため、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合などの、特定ユニットの交換や設計変更の必要性が生じた場合でも、本来対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できる。
【００１８】
請求項２の発明は、請求項１のディジタル保護継電器において、第１の伝送部、アナログ入力ユニット、および演算ユニットが、次のように構成されたことを特徴としている。すなわち、第１の伝送部はシリアル伝送路として構成される。
また、アナログ入力ユニットは、アナログ／ディジタル変換したデータを３重化して３重化データを生成し、生成した３重化データを含む信号を、第１の伝送部を介して前記演算ユニットにシリアル伝送するように構成される。そして、演算ユニットは、アナログ入力ユニットから受信した信号中の３重化データ中に２つ以上の等しいデータがあるか否かの一致確認を行い、２つ以上の等しいデータがある場合にそのデータを正常と判定するように構成される。
【００１９】
この発明によれば、３重化されたデータ中に２つ以上の等しいデータがあれば、そのデータを正常であると判定して演算ユニットで使用できるため、伝送データの一部に異常が生じた場合でも再送することなく正常なデータを抽出し、保護リレー演算を行うことができる。
【００２０】
請求項３の発明は、請求項１または請求項２のディジタル保護継電器において、第１の伝送部、演算ユニット、およびアナログ入力ユニットが、次のように構成されたことを特徴としている。すなわち、第１の伝送部はシリアル伝送路として構成される。また、演算ユニットは、アナログ入力ユニットにおけるサンプリングタイミングの基準となるサンプリングタイミング基準信号を生成し、生成したサンプリングタイミング基準信号を含む信号を、第１の伝送部を介して前記アナログ入力ユニットにシリアル伝送するように構成される。そして、アナログ入力ユニットは、演算ユニットから受信した信号中のサンプリングタイミング基準信号に基づくタイミングで電気量のサンプリングを行うように構成される。
【００２１】
この発明によれば、演算ユニットでサンプリングタイミングを決定し、サンプリングタイミング基準信号としてアナログ入力ユニットへ与えることにより、演算ユニットでアナログ入力ユニットのサンプリングタイミングを管理できる。また、アナログ入力ユニットを複数にした場合には、演算ユニットでサンプリングタイミングを管理することにより、複数のアナログ入力ユニット間で全く同一のサンプリングタイミングでサンプリング可能となる。
【００２２】
請求項４の発明は、請求項３のディジタル保護継電器において、サンプリングタイミング基準信号が、演算ユニットからアナログ入力ユニットにシリアル伝送される信号の伝送フォーマットのフレームヘッダに含まれることを特徴としている。
【００２３】
この発明によれば、サンプリングタイミング基準信号を、伝送フォーマット中のフレームヘッダ中に含ませることにより、伝送フォーマットの構成を簡略化して、信号処理を簡略化することができる。
【００２４】
請求項５の発明は、請求項１乃至請求項４のいずれかのディジタル保護継電器において、第２の伝送部、演算ユニット、および入出力ユニットが、次のように構成されたことを特徴としている。すなわち、第２の伝送部はシリアル伝送路として構成される。また、演算ユニットは、入出力ユニットにシリアル伝送する信号の伝送フォーマットのフレームヘッダに、入出力ユニットに出力を行わせるための出力制御信号を含ませるように構成される。そして、入出力ユニットは、演算ユニットから受信した信号中の出力制御信号に応じて出力を行うように構成される。
【００２５】
請求項６の発明は、請求項５のディジタル保護継電器において、演算ユニットが、通常状態においては入出力ユニットに対してアイドルデータを伝送し、入出力ユニットによる出力が必要となった時点で、入出力ユニットにシリアル伝送する信号の伝送フォーマットのフレームヘッダに出力制御信号を含ませるように構成されたことを特徴としている。
【００２６】
以上のような発明によれば、演算ユニットから入出力ユニットへの伝送フォーマットにおいて、フレームヘッダ中に出力制御信号を含ませることにより、系統の事故が発生した場合に、演算ユニットから入出力ユニットへの出力制御信号の伝送における遅延を極力減らすことができる。具体的には、通常はアイドルデータを伝送し、事故があって出力が必要になった瞬間にフレームヘッダに出力制御信号を含ませることにより、系統の事故が発生した場合に遅延なく出力を行うことができる。
【００２７】
【発明の実施の形態】
［第１の実施形態］
［構成］
図１は、本発明を適用した第１の実施形態に係るディジタル保護継電器を示すブロック構成図である。この図１に示すように、ディジタル保護継電器１は、構成ユニットとして、保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニット２、アナログ入力ユニット２で入力した電気量に基づき保護リレー演算を行う演算ユニット３、外部情報の入力および保護リレー演算の結果の出力を行う入出力ユニット４、を備えている。
【００２８】
そして、アナログ入力ユニット２と演算ユニット３の間は、シリアル伝送路（第１の伝送部）５を介して接続されており、また、演算ユニット３と入出力ユニット４の間は、シリアル伝送路（第２の伝送部）６を介して接続されている。なお、シリアル伝送路５，６は、伝送路として周知の技術である電線または光ケーブルにより構成されている。
【００２９】
以下には、各ユニット２〜４の詳細、および、ユニット間で伝送される信号の伝送フォーマットの詳細について、図２〜図７を参照して順次説明する。
【００３０】
図２は、アナログ入力ユニット２の詳細を示すブロック構成図である。この図２に示すように、アナログ入力ユニット２は、複数の変成器２１、複数のフィルタ２２、マルチプレクサ２３、Ａ／Ｄ変換器２４、シリアル信号送信制御部２５、などから構成されている。
【００３１】
図３は、演算ユニット３の詳細を示すブロック構成図である。この図３に示すように、演算ユニット３は、シリアル信号受信制御部３１、マイクロプロセッサ３２、メモリ３３、内部信号バス３４、シリアル信号送信制御部３５、シリアル信号受信制御部３６、などから構成されている。
【００３２】
図４は、入出力ユニット４の詳細を示すブロック構成図である。この図４に示すように、入出力ユニット４は、シリアル信号受信制御部４１、シリアル信号送信制御部４２、複数の出力部４３、複数の入力部４４、などから構成されている。ここで、出力部４３や入力部４４の構成は、自由に選択可能であるが、出力部４３の代表例としては、周知の電磁式のリレーが挙げられ、また、入力部４４の代表例としては、周知のフォトカプラが挙げられる。
【００３３】
図５は、アナログ入力ユニット２からシリアル伝送路５を介して演算ユニット３に伝送される信号の伝送フォーマットを示す構成図である。この図５に示す伝送フォーマットにおいて、複数の変成器からのアナログ入力「ＣＨ１，ＣＨ２，…，ＣＨｎ」に対応するＡ／Ｄ変換データ５１，５２，…，５ｎが、それぞれ複数ビットで構成され、伝送フォーマットの先頭と最後は、例えば、シリアル伝送では周知のフレームヘッダ１０１およびＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１０２でそれぞれ構成される。
【００３４】
図６は、演算ユニット３からシリアル伝送路６を介して入出力ユニット４に伝送される信号の伝送フォーマットを示す構成図である。この図６に示す伝送フォーマットのフレームヘッダ１０１とＣＲＣ１０２は、図５の伝送フォーマットと同等であり、その間に、入出力ユニット４の複数の出力部「ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｎ」に対する出力データ６１，６２，…，６ｎが挟まれた形となっている。
【００３５】
図７は、図６とは逆に、入出力ユニット４からシリアル伝送路６を介して演算ユニット３に伝送される信号の伝送フォーマットを示す構成図である。この図７に示す伝送フォーマットのフレームヘッダ１０１とＣＲＣ１０２は、図５の伝送フォーマットと同等であり、その間に、入出力ユニット４の複数の入力部「ＩＮ１，ＩＮ２，…，ＩＮｎ」からの入力データ７１，７２，…，７ｎが挟まれた形となっている。
【００３６】
［動作］
以上のような構成を有する本実施形態のディジタル保護継電器の具体的な動作は次の通りである。
【００３７】
保護対象とする電気設備の電圧または電流、すなわち電気量は、計器用変圧器または変流器を経由して、アナログ入力ユニット２の変成器２１に入力される。変成器２１では、入力された電圧や電流などの電気量が、電子回路で扱うことのできるレベルの電気量に変換され、フィルタ２２に入力される。フィルタ２２は、電気量の高調波成分を減衰させる、いわゆるサンプリング定理における前置フィルタの役割を果たしている。マルチプレクサ２３は、複数のフィルタ２２を介して入力される複数の信号を順次切り替えてＡ／Ｄ変換器２４に入力する。Ａ／Ｄ変換器２４では、サンプリングとアナログ／ディジタル変換が行われる。
【００３８】
なお、以上のような変成器２１からＡ／Ｄ変換器２４に至る一連の動作は、従来のディジタル保護継電器におけるアナログ入力部と同等である。また、Ａ／Ｄ変換後のデータは、シリアル信号送信制御部２５により、シリアル伝送信号に変換され、演算ユニット３に向けてシリアル伝送路５に送出される。このシリアル伝送信号の伝送フォーマットは、前述したように図５に示すとおりであり、アナログ入力「ＣＨ１，ＣＨ２，…，ＣＨｎ」に対応するＡ／Ｄ変換データ５１，５２，…，５ｎが含まれている。
【００３９】
アナログ入力ユニット２からシリアル伝送路５を介して演算ユニット３に送出されたシリアル伝送信号は、演算ユニット３のシリアル信号受信制御部３１で受信されてマイクロプロセッサ３２が扱えるデータに変換され、内部信号バス３４上に供給可能な状態になる。
【００４０】
一方、入出力ユニット４の入力部４４に入力された外部機器情報は、シリアル信号送信制御部４２によりシリアル伝送信号に変換され、演算ユニット３に向けてシリアル伝送路６に送出される。このシリアル伝送信号の伝送フォーマットは、前述したように図７に示すとおりであり、入出力ユニット４の複数の入力部「ＩＮ１，ＩＮ２，…，ＩＮｎ」からの入力データ７１，７２，…，７ｎが含まれている。
【００４１】
入出力ユニット４からシリアル伝送路６を介して演算ユニット３に送出されたシリアル伝送信号は、演算ユニット３のシリアル信号受信部３６で受信されてマイクロプロセッサ３２が扱えるデータに変換され、内部信号バス３４上に供給可能な状態になる。
【００４２】
演算ユニット３のマイクロプロセッサ３２は、メモリ３３に記憶された所定の保護リレー演算プログラムに従い、アナログ入力ユニット２からのＡ／Ｄ変換データと入出力ユニット４からの入力データに基づき保護リレー演算を行い、遮断器引き外し指令などを出力する。これらの出力データは、演算ユニット３のシリアル信号送信制御部３５においてシリアル伝送信号に変換され、入出力ユニット４に向けてシリアル伝送路６に送出される。このシリアル伝送信号の伝送フォーマットは、前述したように図６に示すとおりであり、入出力ユニット４の複数の出力部「ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｎ」に対する出力データ６１，６２，…，６ｎが含まれている。
【００４３】
演算ユニット３からシリアル伝送路６を介して入出力ユニット４に送出されたシリアル伝送信号は、入出力ユニット４のシリアル信号受信制御部４１で受信されて出力先の外部機器が扱えるデータに変換され、出力部４３から外部機器に対して出力される。
【００４４】
［作用・効果］
以上のような本実施形態のディジタル保護継電器によれば、次のような作用・効果が得られる。
【００４５】
まず、シリアル伝送は、一般的に複雑な協調は必要なく、プロトコルを決めれば標準化が容易に可能となる。すなわち、本実施形態において、シリアル伝送路５，６でそれぞれ結合されたアナログ入力ユニット２と演算ユニット３との間、および演算ユニット３と入出力ユニット４の間は、いずれも疎結合であると言える。このように、本実施形態において、アナログユニット２、演算ユニット３、および入出力ユニット４の各ユニット間は疎結合であるので、部品の製造が打ち切られたり、ユニットの機能を増強する必要性が生じたりしたときでも、本来対象となるユニットのみの設計変更をするだけでよい。
【００４６】
すなわち、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合などの、特定ユニットの交換や設計変更の必要性が生じた場合でも、本来対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できる。したがって、交換・設計変更する部位を限定することができるため、交換・設計変更に要する作業量を少なくすると共に、交換用の部品や機器、資材などを少なくすることができる上、廃棄物も少なくすることができるため、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供することができる。
【００４７】
［第２の実施形態］
［構成・動作］
本発明を適用した第２の実施形態は、図１に示すアナログ入力ユニット２と演算ユニット３の機能を若干変更して、アナログ入力ユニット２から演算ユニット３に伝送する信号の伝送フォーマットを変更することにより、その一部のデータが異常になっても正常なデータを抽出できるように構成するものである。本実施形態の詳細について以下に説明する。
【００４８】
まず、図８は、本実施形態において、図１に示すアナログ入力ユニット２からシリアル伝送路５を介して演算ユニット３に伝送される信号の伝送フォーマットを示す構成図である。この図８に示すように、本実施形態のアナログ入力ユニット２のシリアル信号送信制御部２５においては、演算ユニット３に向けて伝送する信号を生成する際に、伝送フォーマット中のＡ／Ｄデータをそれぞれ３重化して３重化データ８１，８２，…，８ｎを生成し、生成した３重化データを含む信号を、シリアル伝送路５を介して演算ユニット３に伝送する。ここで、３重化データは、図８に示すように、同一のデータ８１をＮｏ．１データ８１ａ，Ｎｏ．２データ８１ｂ，Ｎｏ．３データ８１ｃ、のように３重化したものである。
【００４９】
演算ユニット３のシリアル信号受信制御部３１では、各３重化データ８１，８２，…，８ｎについて、その３重化データ中の３データ中に２つ以上の等しいデータがあるか否かの一致確認を行う。
【００５０】
例えば、３重化データ８１の３データ８１ａ，８１ｂ，８１ｃが全て等しい場合は、そのデータ８１ａ，８１ｂ，８１ｃが正常であると判定し、保護リレー演算を行うマイクロプロセッサ３２にそのデータを渡す。また、３重化データ８１の３データ８１ａ，８１ｂ，８１ｃ中、２データ８１ａ，８１ｂが等しく、１データ８１ｃが異なる場合は、等しい２データ８１ａ，８１ｂが正常であると判定し、このデータ８１ａ，８１ｂをマイクロプロセッサ３２に渡す。これに対して、３重化データ８１の３データ８１ａ，８１ｂ，８１ｃの全てが異なる場合は、データ異常と判定し、マイクロプロセッサ３２にはデータ異常である旨を通知し、マイクロプロセッサ３２ではリレー演算をブロックする。
【００５１】
［作用・効果］
以上のような本実施形態のディジタル保護継電器においては、３重化されたデータ中に２つ以上の等しいデータがあれば、そのデータを正常であると判定して演算ユニットで使用できるため、伝送データの一部に異常が生じた場合でも再送することなく正常なデータを抽出し、保護リレー演算を行うことができる。
【００５２】
すなわち、保護継電器は、電力系統に事故が生じた場合に高速に動作する責務がある。そのためにアナログ入力ユニット１から演算ユニット３への伝送において、データが異常になった場合に、通常の伝送で行われる再送を行うと動作遅れに繋がるので再送は許されない。本実施形態においては、前述したように、伝送データの一部に異常が生じた場合でも再送することなく正常なデータを抽出し、保護リレー演算を行うことができるため、事故時における保護継電器の高速動作責務に十分に対応することができる。
【００５３】
［第３の実施形態］
［構成・動作］
本発明を適用した第３の実施形態は、図１に示すアナログ入力ユニット２と演算ユニット３の機能を若干変更して、演算ユニット３からアナログ入力ユニット２に向けて、サンプリングタイミングの基準となるサンプリングタイミング基準信号を伝送するように構成するものである。本実施形態の詳細について以下に説明する。
【００５４】
図９は、本実施形態におけるアナログ入力ユニット２の詳細を示すブロック構成図である。この図９に示すように、図２に示したアナログ入力ユニット２の構成に対して、演算ユニット３からの信号を受信するシリアル信号受信制御部２６が追加されている。また、図１０は、本実施形態における演算ユニット３の詳細を示すブロック構成図である。この図１０に示すように、図３に示した演算ユニット３の構成に対して、アナログ入力ユニット２に向けて信号を送信するシリアル信号送信制御部３７が追加されている。
【００５５】
さらに、図１１は、演算ユニット３からシリアル伝送路５を介してアナログ入力ユニット２に伝送される信号の伝送フォーマットを示す構成図である。この図１１に示す伝送フォーマットにおいて、フレームヘッダ１０１には、サンプリングタイミングの基準となるサンプリングタイミング基準信号１１０１が含まれている。なお、このサンプリングタイミング基準信号１１０１は、フレームヘッダそのものでもよい。また、フレームヘッダ１０１とＣＲＣ１０２の間には、アナログ入力ユニット２を制御する制御信号１１０２が挟まれている。
【００５６】
保護継電器においては、系統電気量の定格周波数（５０Ｈｚもしくは６０Ｈｚ）の１２倍の周波数（すなわち、６００Ｈｚもしくは７２０Ｈｚ）でサンプリングするのが通常であるが、本実施形態では、演算ユニット３のシリアル信号送信制御部３７において、サンプリング周波数に基づく周期でサンプリングタイミング基準信号１１０１を含むフレームヘッダ１０１を送信する。アナログ入力ユニット２のシリアル信号受信制御部２６では、フレームヘッダ１０１の受信と同期したサンプリング信号をＡ／Ｄ変換器２４やサンプリングを制御する回路へ与える。
【００５７】
［作用・効果］
以上のような本実施形態のディジタル保護継電器によれば、演算ユニット３でサンプリングタイミングを決定し、サンプリングタイミング基準信号１１０１をアナログ入力ユニット２へ与えることにより、演算ユニット３でサンプリングタイミングを管理できる。
【００５８】
本実施形態は、図１に示すようにアナログ入力ユニット２を単数のみ設けた場合でも有用であるが、特に、図１２に示すように、アナログ入力ユニット２を複数設けた場合には、演算ユニット３でサンプリングタイミングを管理することにより、複数のアナログ入力ユニット２間で全く同一のサンプリングタイミングでサンプリング可能となる。すなわち、演算ユニット３においては、系統の３相の電圧、電流などの複数の電気量を同時に使用した演算を行う関係から、複数のアナログ入力ユニット２間でサンプリングタイミングを同一に管理することは重要である。
【００５９】
また、サンプリングタイミング基準信号を、伝送フォーマット中のフレームヘッダ中に含ませることにより、伝送フォーマットの構成を簡略化して、信号処理を簡略化することができる。サンプリングタイミング基準信号１１０１をフレームヘッダそのものとすれば、構成や処理をより簡略化することができる。
【００６０】
［第４の実施形態］
［構成・動作］
本発明を適用した第３の実施形態は、図１に示す演算ユニット３と入出力ユニット４の機能を若干変更して、演算ユニット３から入出力ユニット４に伝送する信号の伝送フォーマットを変更し、図１３に示すように、そのフレームヘッダ１０１中に出力制御信号１３０１，１３０２，…，１３０ｎを含ませた構成とするものである。
【００６１】
ここで、図１３は、本実施形態において、図１に示す演算ユニット３からシリアル伝送路６を介して入出力ユニット４に伝送される信号の伝送フォーマットを示す構成図である。この図１３に示すように、入出力ユニットへの出力指令がない通常状態では、アイドルデータ１３００を伝送する。アイドルデータとは、例えば、「０００００−−−」のように「０」からなるデータである。演算ユニット３は、出力が必要になった時点でフレームヘッダ１０１に出力制御信号１３０１，１３０２，…，１３０ｎを含ませて伝送する。この出力制御信号は、例えば、データ「１」に引き続き、「ＯＵＴ１の出力有無」、「ＯＵＴ２の出力有無」、…、「ＯＵＴｎの出力有無」というデータとする。
【００６２】
［作用・効果］
以上のような本実施形態のディジタル保護継電器によれば、演算ユニット３から入出力ユニット４への伝送フォーマットにおいて、フレームヘッダ１０１中に出力制御信号を含ませることにより、系統の事故が発生した場合に、演算ユニット３から入出力ユニット４への出力制御信号の伝送における遅延を極力減らすことができる。
【００６３】
すなわち、保護継電器においては、系統の事故を検出した場合に遅延なく出力をしなければならない。したがって、演算ユニット３から入出力ユニット４への伝送においても遅延を極力減らす必要がある。これに対して、本実施形態においては、通常はアイドルデータを伝送し、事故があって出力が必要になった瞬間にフレームヘッダに出力制御信号を含ませることにより、出力制御信号の伝送における遅延を極力減らすことができるため、系統の事故が発生した場合に遅延なく出力を行うことができる。
【００６４】
［他の実施形態］
なお、本発明は、前記各実施形態に限定されるものではなく、本発明の範囲内で他にも多種多様な変形例が実施可能である。
【００６５】
まず、図１の構成において、アナログ入力ユニット２と演算ユニット３の間のみをシリアル伝送路５で接続し、演算ユニット３と入出力ユニット４の間は、従来のシステムバスで接続する変形例が考えられる。逆に、演算ユニット３と入出力ユニット４の間のみをシリアル伝送路６で接続し、アナログ入力ユニット２と演算ユニット３の間は、従来のシステムバスで接続する変形例も考えられる。
【００６６】
これらの変形例の構成を適用した場合、前記各実施形態に比べると、交換・設計変更するユニットの範囲は広がるものの、保護継電器全体を交換・設計変更する必要はないため、構成ユニットの全体をシステムバスで接続していた従来技術に比べれば、前記各実施形態に準ずる程度の十分な作用効果が得られるものである。
【００６７】
また、前記各実施形態において、入出力ユニット４は、外部機器に出力を行う出力部４３と、外部機器情報を入力する入力部４４の両方を持つように構成したが、これに限らず、出力部４３と入力部４４のいずれか一方のみを持つ構成でもよい。この場合にも、前記各実施形態と同様の作用、効果が得られるものである。
【００６８】
さらに、前記各実施形態において、演算ユニット３は、単数のマイクロプロセッサ３２のみを備えたものとして示したが、演算ユニット３を複数のマイクロプロセッサ３２で構成する変形例も可能である。この場合にも、前記各実施形態と同様の作用、効果が得られるものである。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、ユニット間を接続する伝送部の少なくとも一部をシリアル伝送路とすることにより、その部分におけるユニット間を疎結合とすることができるため、特定ユニットの交換や設計変更の必要性が生じた場合でも、対象となるユニットを交換・設計変更するだけで、他のユニットはそのまま使用できる。したがって、保護継電器を２０〜３０年の期間に亘って使用する間において、故障が発生した場合や保護機能増強の必要性が生じた場合に、交換・設計変更する部位を限定可能とすることにより、経済性に優れ、かつ環境保全を配慮したディジタル保護継電器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るディジタル保護継電器を示すブロック構成図。
【図２】図１に示すアナログ入力ユニットの詳細を示すブロック構成図。
【図３】図１に示す演算ユニットの詳細を示すブロック構成図。
【図４】図１に示す入出力ユニットの詳細を示すブロック構成図。
【図５】図１に示すアナログ入力ユニットからシリアル伝送路を介して演算ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図６】図１に示す演算ユニットからシリアル伝送路を介して入出力ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図７】図１に示す入出力ユニットからシリアル伝送路を介して演算ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図８】本発明の第２の実施形態において、アナログ入力ユニットからシリアル伝送路を介して演算ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図９】本発明の第３の実施形態におけるアナログ入力ユニットの詳細を示すブロック構成図。
【図１０】本発明の第３の実施形態における演算ユニットの詳細を示すブロック構成図。
【図１１】本発明の第３の実施形態において、演算ユニットからシリアル伝送路を介してアナログ入力ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図１２】本発明の第３の実施形態の変形例に係るディジタル保護継電器を示すブロック構成図。
【図１３】本発明の第４の実施形態において、演算ユニットからシリアル伝送路を介して入出力ユニットに伝送される信号の伝送フォーマットを示す構成図。
【図１４】公知のディジタル保護継電器におけるシステムバスを示す模式図。
【符号の説明】
１．．．ディジタル保護継電器
２．．．アナログ入力ユニット
３．．．演算ユニット
４．．．入出力ユニット
５，６．．．シリアル伝送路
２１…変成器
２２…フィルタ
２３…マルチプレクサ
２４…Ａ／Ｄ変換器
２５，３５，３７，４２…シリアル信号送信制御部
２６，３１，３６，４１…シリアル信号受信制御部
３２…マイクロプロセッサ
３３…メモリ
３４…内部バス
４３…出力部
４４…入力部
Claims (6)
- 保護対象とする電気設備の電気量を入力して保護継電演算を行うディジタル保護継電器において、
前記保護対象とする電気設備の電気量を入力してアナログ／ディジタル変換するアナログ入力ユニットと、
前記アナログ入力ユニットで入力した電気量に基づき保護リレー演算を行う演算ユニットと、
外部情報の入力もしくは前記保護リレー演算の結果の出力を行う入出力ユニットと、
前記アナログ入力ユニットと前記演算ユニットの間を接続する第１の伝送部と、
前記演算ユニットと前記入出力ユニットの間を接続する第２の伝送部を備え、前記第１と第２の伝送部の少なくとも一方が、シリアル伝送路として構成された、
ことを特徴とするディジタル保護継電器。 - 前記第１の伝送部はシリアル伝送路として構成され、
前記アナログ入力ユニットは、前記アナログ／ディジタル変換したデータを３重化して３重化データを生成し、生成した３重化データを含む信号を、前記第１の伝送部を介して前記演算ユニットにシリアル伝送するように構成され、
前記演算ユニットは、前記アナログ入力ユニットから受信した前記信号中の前記３重化データ中に２つ以上の等しいデータがあるか否かの一致確認を行い、２つ以上の等しいデータがある場合にそのデータを正常と判定するように構成された、
ことを特徴とする請求項１に記載のディジタル保護継電器。 - 前記第１の伝送部はシリアル伝送路として構成され、
前記演算ユニットは、前記アナログ入力ユニットにおけるサンプリングタイミングの基準となるサンプリングタイミング基準信号を生成し、生成したサンプリングタイミング基準信号を含む信号を、前記第１の伝送部を介して前記アナログ入力ユニットにシリアル伝送するように構成され、
前記アナログ入力ユニットは、前記演算ユニットから受信した前記信号中の前記サンプリングタイミング基準信号に基づくタイミングで電気量のサンプリングを行うように構成された、ことを特徴とする請求項１または請求項２に記載のディジタル保護継電器。 - 前記サンプリングタイミング基準信号は、前記演算ユニットから前記アナログ入力ユニットにシリアル伝送される前記信号の伝送フォーマットのフレームヘッダに含まれる、ことを特徴とする請求項３に記載のディジタル保護継電器。
- 前記第２の伝送部はシリアル伝送路として構成され、
前記演算ユニットは、前記入出力ユニットにシリアル伝送する信号の伝送フォーマットのフレームヘッダに、入出力ユニットに出力を行わせるための出力制御信号を含ませるように構成され、
前記入出力ユニットは、前記演算ユニットから受信した前記信号中の前記出力制御信号に応じて出力を行うように構成された、ことを特徴とする請求項１乃至請求項４のいずれかに記載のディジタル保護継電器。 - 前記演算ユニットは、通常状態においては前記入出力ユニットに対してアイドルデータを伝送し、前記入出力ユニットによる出力が必要となった時点で、入出力ユニットにシリアル伝送する信号の伝送フォーマットのフレームヘッダに前記出力制御信号を含ませるように構成された、ことを特徴とする請求項５に記載のディジタル保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003165751A JP4074223B2 (ja) | 2003-06-10 | 2003-06-10 | ディジタル保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003165751A JP4074223B2 (ja) | 2003-06-10 | 2003-06-10 | ディジタル保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005006385A true JP2005006385A (ja) | 2005-01-06 |
| JP4074223B2 JP4074223B2 (ja) | 2008-04-09 |
Family
ID=34092136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003165751A Expired - Lifetime JP4074223B2 (ja) | 2003-06-10 | 2003-06-10 | ディジタル保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4074223B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143233A (ja) * | 2005-11-15 | 2007-06-07 | Toshiba Corp | ディジタル形保護継電器 |
| WO2016099083A1 (ko) * | 2014-12-15 | 2016-06-23 | 와이피피 주식회사 | ３중화 디지털 보호 계전기 및 그 운영 방법 |
-
2003
- 2003-06-10 JP JP2003165751A patent/JP4074223B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143233A (ja) * | 2005-11-15 | 2007-06-07 | Toshiba Corp | ディジタル形保護継電器 |
| JP4714005B2 (ja) * | 2005-11-15 | 2011-06-29 | 株式会社東芝 | ディジタル形保護継電器 |
| WO2016099083A1 (ko) * | 2014-12-15 | 2016-06-23 | 와이피피 주식회사 | ３중화 디지털 보호 계전기 및 그 운영 방법 |
| US10158220B2 (en) | 2014-12-15 | 2018-12-18 | Ypp Co., Ltd. | Triple redundant digital protective relay and operating method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4074223B2 (ja) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5433115B1 (ja) | プロセスバス対応保護制御システム、マージングユニットおよび演算装置 | |
| US7709975B2 (en) | Redundant power supply system | |
| CN1848582B (zh) | 用于自动相位校正的具有开关输出的电网监控继电器 | |
| Kuffel et al. | Real time simulation and testing using IEC 61850 | |
| JP5322784B2 (ja) | 保護継電装置の特性試験システム | |
| Apostolov | IEC 61850 9-2 process bus applications and benefits | |
| JP5324523B2 (ja) | 複数の回路遮断器からのデジタル入力信号の処理装置及び方法 | |
| JP4074223B2 (ja) | ディジタル保護継電器 | |
| JP5726467B2 (ja) | 変圧器並列運転防止装置およびそれを用いた変電所監視制御システム | |
| CN107024921B (zh) | 多功能车辆总线故障模拟装置 | |
| CN110048465B (zh) | 一种分闸处理方法、装置及发电机组 | |
| US20090125157A1 (en) | Parameterization monitoring for analog signal modules | |
| JP6856303B2 (ja) | 直流送電設備 | |
| JP6548449B2 (ja) | 保護継電装置の動作試験システム | |
| CN104685750B (zh) | 用于保护变压器的可靠设备 | |
| JP2010206981A (ja) | デジタル保護継電装置 | |
| JP6867090B2 (ja) | 直流送電設備 | |
| JP5752845B2 (ja) | 統合ユニット及び保護リレーシステム | |
| JP2008278662A (ja) | 母線保護継電装置 | |
| JPS5967833A (ja) | 電源自動切換装置 | |
| KR100981047B1 (ko) | 발전기에서 전기 출력 신호 선택 장치 | |
| CN114301172A (zh) | 一种过程层设备及其数据处理方法 | |
| CN115967081A (zh) | 基于多源信息实现继电保护故障诊断处理的方法、装置、处理器及其计算机可读存储介质 | |
| JP4602271B2 (ja) | 平行２回線送電線の保護方式 | |
| AU2018338774A1 (en) | Circuit arrangement for switching inverter devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4074223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |