JP2010283195A - Ic package - Google Patents

Ic package Download PDF

Info

Publication number
JP2010283195A
JP2010283195A JP2009136051A JP2009136051A JP2010283195A JP 2010283195 A JP2010283195 A JP 2010283195A JP 2009136051 A JP2009136051 A JP 2009136051A JP 2009136051 A JP2009136051 A JP 2009136051A JP 2010283195 A JP2010283195 A JP 2010283195A
Authority
JP
Japan
Prior art keywords
pin
package
lead
pins
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009136051A
Other languages
Japanese (ja)
Inventor
Akito Osawa
章人 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP2009136051A priority Critical patent/JP2010283195A/en
Publication of JP2010283195A publication Critical patent/JP2010283195A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To facilitate identification between connecting pins in an IC package. <P>SOLUTION: The connecting pin of the IC package includes a first and a second connecting pins differed in shape, and the ratio of the number of the first connecting pins to the number of the second connecting pins is about 1:n (n is an integer of 2 or more). <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ICパッケージに関し、更に詳しくは、ICパッケージのピン構造に関する。   The present invention relates to an IC package, and more particularly to a pin structure of an IC package.

近年、デバイスの高集積化及び多機能化が進んだことにより、ICパッケージの外部接続端子(リードピン)数は増加の一途を辿っている。ICパッケージの小型化に伴い、リードピンの配列間隔は狭小化の傾向にある。そのため、プリント基板への半田実装に際して、外部端子と接続すべきリードピンの識別が困難になっている。   In recent years, the number of external connection terminals (lead pins) of an IC package has been steadily increasing due to the progress of high integration and multi-functionality of devices. Along with the miniaturization of the IC package, the arrangement interval of the lead pins tends to be narrowed. For this reason, it is difficult to identify the lead pin to be connected to the external terminal when mounting the solder on the printed circuit board.

また、半田実装後の目視検査においても、接続不良のリードピンが、どのリードピンに該当するのかの識別も困難になっている。更に、デバッグ試験を行う際にも、オシロスコープやロックアナライザのプローブを接続させる検査用端子を目視で特定するのが困難になってきているため、信号のモニタを容易に行うことができない。   Also, in visual inspection after solder mounting, it is difficult to identify which lead pin corresponds to a poorly connected lead pin. Furthermore, when performing a debug test, it is difficult to visually identify a test terminal to which an oscilloscope or a lock analyzer probe is connected, so that the signal cannot be easily monitored.

特許文献1には、リードピン相互間の識別を容易にする目的で、特定のリードピンについて、他のリードピンとは色を変えて形成し、或いは、特別な識別番号などを付したリードピンを有するICパッケージが示されている。特許文献1では、例えば全体のリードピンのうち、通常のリードピンには半田めっきを施し、電源端子用のリードピンには金めっきを施すことで、リードピンの色を変える例が示されている。   In Patent Document 1, for the purpose of facilitating identification between lead pins, an IC package having a specific lead pin formed by changing the color of the other lead pin or having a special identification number or the like It is shown. Patent Document 1 shows an example of changing the color of a lead pin by applying solder plating to a normal lead pin, and applying gold plating to a lead pin for a power supply terminal, for example, among the entire lead pins.

特開2008−177452号公報(図5)Japanese Patent Laying-Open No. 2008-177452 (FIG. 5)

上記公報に記載のICパッケージでは、特定のリードピンに識別色を施すなどして、目視の際における特定のリードピンの識別を容易にしている。しかし、目視による識別ではなく、カメラなどによる自動識別では、単に色の違いや識別番号では、周囲の光源による照射などによって、或いは、リードピンの汚れなどによって、識別に際して誤りが発生することがある。識別に誤りがあると、検査などに支障が生じるため、正確な識別が不可欠である。   In the IC package described in the above publication, a specific lead pin is easily identified by visually identifying the specific lead pin. However, in automatic identification using a camera or the like instead of visual identification, an error may occur in the identification due to a difference in color or an identification number due to irradiation with a surrounding light source or due to dirt on a lead pin. If there is an error in identification, it will hinder inspections, so accurate identification is essential.

本発明は、上記に鑑み、接続ピンの識別に際して識別誤りが発生し難いICパッケージを提供することを目的とする。   In view of the above, an object of the present invention is to provide an IC package in which identification errors are unlikely to occur when identifying connection pins.

本発明は、接続ピンを有するICパッケージであって、前記接続ピンが、相互に形状が異なる第1及び第2の接続ピンを含み、第1の接続ピンの数と第2の接続ピンの数の比率が約1:n(nは2以上の整数)であることを特徴とするICパッケージを提供する。   The present invention is an IC package having connection pins, wherein the connection pins include first and second connection pins having different shapes, and the number of first connection pins and the number of second connection pins. The IC package is characterized in that the ratio is about 1: n (n is an integer of 2 or more).

本発明のICパッケージでは、第1の接続ピンと第2の接続ピンの形状が異なることにより、ICパッケージに並んで配設される接続ピンの自動識別に際して、接続ピンの相互間の識別が容易になる。   In the IC package of the present invention, the shape of the first connection pin and the second connection pin is different, so that the connection pins can be easily distinguished from each other when automatically identifying the connection pins arranged in the IC package. Become.

本発明の第1の実施形態に係るICパッケージの上面図。1 is a top view of an IC package according to a first embodiment of the present invention. (a)及び(b)はそれぞれ、図1のICパッケージのA−A断面図及びB−B断面図。(A) And (b) is AA sectional drawing and BB sectional drawing of the IC package of FIG. 1, respectively. 第1の実施形態の変形例のICパッケージの上面図。The top view of the IC package of the modification of 1st Embodiment. 第1の実施形態におけるリードピンの変形例の断面図。Sectional drawing of the modification of the lead pin in 1st Embodiment. 本発明の第2の実施形態に係るICパッケージの上面図。The top view of the IC package which concerns on the 2nd Embodiment of this invention. (a)及び(b)はそれぞれ、図5のICパッケージのA−A断面図及びB−B断面図。(A) And (b) is AA sectional drawing and BB sectional drawing of the IC package of FIG. 5, respectively. 第2の実施形態の変形例のICパッケージの上面図。The top view of the IC package of the modification of 2nd Embodiment.

以下、図面を参照して、本発明の実施の形態について説明する。なお、全図を通して同様な要素には同様な符号を付して示す。図1は、本発明の第1の実施形態に係るICパッケージの上面図である。ICパッケージ10は、半導体集積回路を内部に備え、デバイスの外形を形成するモールドケース(パッケージ本体)11と、モールドケース11内部に備えた半導体集積回路の接続端子から延長し、基板端子との半田付け部分となるリードピン12及びリードピン13とを有する。リードピン13は識別用のリードピン(接続ピン)であり、リードピン12は通常のリードピン(接続ピン)である。   Embodiments of the present invention will be described below with reference to the drawings. Throughout the drawings, similar elements are denoted by the same reference numerals. FIG. 1 is a top view of an IC package according to the first embodiment of the present invention. The IC package 10 includes a semiconductor integrated circuit inside, a mold case (package main body) 11 that forms the outer shape of the device, and extends from a connection terminal of the semiconductor integrated circuit provided inside the mold case 11, and is soldered to a substrate terminal. It has the lead pin 12 and the lead pin 13 which become an attaching part. The lead pin 13 is an identification lead pin (connection pin), and the lead pin 12 is a normal lead pin (connection pin).

リードピン13は、図1の例では、全体のリードピンのうちで4本に1本の割合で配設される。この構成によって、各リードピンのピン番号などの識別が容易になる。リードピン12は、本発明における第2のリードピンを構成し、リードピン13が、本発明における第1のリードピンを構成する。第1のリードピンと第2のリードピンとは形状が異なる。具体的には、その長さが異なる。なお、形状相違に加えて色が異なっていてもよい。   In the example of FIG. 1, the lead pins 13 are arranged at a rate of one out of every four lead pins. This configuration facilitates identification of the pin number of each lead pin. The lead pin 12 constitutes a second lead pin in the present invention, and the lead pin 13 constitutes a first lead pin in the present invention. The first lead pin and the second lead pin have different shapes. Specifically, the length is different. In addition to the shape difference, the color may be different.

図2(a)及び(b)はそれぞれ、図1のICパッケージのA−A断面図及びB−B断面図である。通常のリードピン12は、モールドケース11本体から延長する部分が、識別用リードピン13よりも長い旨が示されている。基板端子と接続する部分の長さは、リードピン12とリードピン13とで同じである。具体的には、通常のリードピン12のモールドケースから突出する全長DはD=aであり、識別用リードピン13のモールドケース11から突出する全長DはD=bであり、a>bである。   2A and 2B are an AA sectional view and a BB sectional view of the IC package of FIG. 1, respectively. The normal lead pin 12 shows that the portion extending from the main body of the mold case 11 is longer than the identification lead pin 13. The length of the portion connected to the substrate terminal is the same between the lead pin 12 and the lead pin 13. Specifically, the total length D of the normal lead pin 12 protruding from the mold case is D = a, and the total length D of the identification lead pin 13 protruding from the mold case 11 is D = b, where a> b.

本実施形態では、QFP型のモールドケース11にガルウイング型のリードピンを取り付けた例であり、識別用のリードピン13の突出長さを通常のリードピン12よりも短くした例である。このように、モールドケース11のケース端からピン先端までの距離が異なる識別用リードピン13を備えることで、ピン位置やピン状態の視認性を向上させている。   The present embodiment is an example in which a gull wing type lead pin is attached to a QFP type mold case 11, and the protruding length of an identification lead pin 13 is shorter than that of a normal lead pin 12. Thus, by providing the identification lead pin 13 having a different distance from the case end of the mold case 11 to the tip of the pin, the visibility of the pin position and the pin state is improved.

特に、プリント基板に半田付け実装されるICパッケージから成るデバイスに対して、識別用リードピン13を、通常のリードピン12の数本に1本の割合で設けることにより、リードピンの識別が容易になる。このため、オシロスコープやロジックアナライザ等の計測器による電気特性測定の際に、測定対象ピン位置の特定を容易にする。なお、識別ピン13を、特定の用途に利用するリードピンのみとすることも可能である。この場合、特に計測器プローブとの接触が容易になる。また、本実施形態では、a>bの例を示したが、b>aであってもよい。   In particular, for a device comprising an IC package soldered and mounted on a printed circuit board, the identification lead pins 13 are provided at a ratio of one to several normal lead pins 12, thereby facilitating the identification of the lead pins. For this reason, it is easy to specify the position of the measurement target pin when measuring electrical characteristics using a measuring instrument such as an oscilloscope or a logic analyzer. Note that the identification pin 13 may be only a lead pin used for a specific application. In this case, the contact with the measuring instrument probe is particularly facilitated. In the present embodiment, an example of a> b is shown, but b> a may also be used.

図3は、上記第1の実施形態のICパッケージの構成をSOP型のモールドケースに適用した変形例のICパッケージである。この変形例においても、識別用リードピン13の長さを、通常のリードピン12の長さと変えることにより、その識別を容易にしている。   FIG. 3 shows a modified IC package in which the configuration of the IC package of the first embodiment is applied to an SOP type mold case. Also in this modification, the length of the identification lead pin 13 is changed from the length of the normal lead pin 12 to facilitate the identification.

第1の実施形態では、識別用リードピン13を通常のリードピン12に対して、1:n(nは2以上の整数)の割合で配置している。なお、リードピンの総本数によっては、整数比にならなくともよい。本構成を採用することにより、例えば半田の付き具合が悪いリードピンが何番目のリードピンであるかが容易に判別でき、目視による半田検査が容易になる。また、プローブに接触させるべきリードピンの識別が容易になる。この場合、特にリードピン数が多いICパッケージでも製造検査やデバッグ評価における対象ピンの視認性が向上する。   In the first embodiment, the identification lead pins 13 are arranged with respect to the normal lead pins 12 at a ratio of 1: n (n is an integer of 2 or more). Depending on the total number of lead pins, it may not be an integer ratio. By adopting this configuration, for example, it is possible to easily determine which lead pin is a lead pin with poor solder attachment, and visual solder inspection is facilitated. In addition, the lead pin to be brought into contact with the probe can be easily identified. In this case, the visibility of the target pin in manufacturing inspection and debug evaluation is improved even in an IC package having a large number of lead pins.

図4は、第1の実施形態のICパッケージにおけるリードピンの形状の変形例である。図4の例では、通常のリードピン12にガルウイング型のリードピンを採用し、識別用のリードピン14には、フラット型のリードピンを採用する。本実施形態では、フラット型のリードピン14は、通常のリードピン12に比べて、モールドケース11のケース端からピン先端までの距離が異なるだけでなく、ピンの形状自体も異なる。このため、各ピン先端部がさらに視覚的に強調され、視認性もさらに向上する。   FIG. 4 is a modification of the shape of the lead pins in the IC package of the first embodiment. In the example of FIG. 4, a gull-wing type lead pin is adopted as the normal lead pin 12, and a flat type lead pin is adopted as the identification lead pin 14. In the present embodiment, the flat lead pin 14 differs from the normal lead pin 12 not only in the distance from the case end of the mold case 11 to the pin tip, but also in the pin shape itself. For this reason, each pin front-end | tip part is further visually emphasized, and visibility is further improved.

図5は、本発明の第2の実施形態に係るICパッケージの上面図である。本実施形態のICパッケージは、識別用ピンを構成する電源ピンがリードレスピンである点が、図1のICパッケージと異なる。本実施形態では、信号用リードピンに通常のガルウイング型のリードピン12を採用し、電源ピンにリードレスピン15を採用する。本実施形態のリードレスピン15は、モールドパッケージ11の側面に取り付けられた平板状電極であり、モールドケース11からの突出長さが極めて小さく抑えられる。   FIG. 5 is a top view of an IC package according to the second embodiment of the present invention. The IC package of this embodiment is different from the IC package of FIG. 1 in that the power supply pins constituting the identification pins are leadless pins. In the present embodiment, a normal gull-wing type lead pin 12 is used as a signal lead pin, and a leadless pin 15 is used as a power supply pin. The leadless pin 15 of the present embodiment is a flat electrode attached to the side surface of the mold package 11, and the protruding length from the mold case 11 is extremely small.

電源用のリードレスピンが、他のリードピンとは突出長さが異なるばかりでなく、その形状も大きく異なるので、相互間の識別に際して、視認性が更に向上する。なお、この例とは逆に、電源用ピンを、ガルウイング型のリードピンとし、通常のピンをリードレスピンとしてもよい。或いは、電源用リードレスピンを識別用ピンとする例に代えて、例えば、接地用ピンを識別用のリードレスピンとしてもよい。或いは、電源ピン及び接地ピンの双方を識別用のリードレスピンとしてもよい。図6は第2の実施形態のICパッケージのA−A断面図及びB−B断面図を図2と同様に示している。   The leadless pins for power supply not only have different protrusion lengths from other lead pins, but also their shapes are greatly different, so that the visibility is further improved when they are distinguished from each other. In contrast to this example, the power supply pin may be a gull-wing lead pin, and the normal pin may be a leadless pin. Alternatively, instead of an example in which the power supply leadless pin is used as the identification pin, the grounding pin may be used as the identification leadless pin. Alternatively, both the power supply pin and the ground pin may be used as identification leadless pins. 6 shows an AA cross-sectional view and a BB cross-sectional view of the IC package of the second embodiment in the same manner as FIG.

図7は、第2の実施形態の変形例のICパッケージである。この変形例では、第2の実施形態におけるピン構造を、SOP型のモールドケースのICパッケージに適用した例である。この場合にも、図5のICパッケージと同様な利点が得られる。   FIG. 7 shows an IC package according to a modification of the second embodiment. In this modification, the pin structure in the second embodiment is applied to an IC package of an SOP type mold case. In this case, the same advantages as those of the IC package of FIG. 5 can be obtained.

以下、本発明の最小構成について説明する。本発明の最小構成のICパッケージは、接続用リードピンを有するICパッケージであって、前記リードピンが、相互に形状が異なる第1及び第2のリードピンを含み、第1のリードピンと第2のリードピンの比率が約1:n(nは2以上の整数)である。   The minimum configuration of the present invention will be described below. An IC package having a minimum configuration according to the present invention is an IC package having connecting lead pins, wherein the lead pins include first and second lead pins having different shapes, and the first lead pin and the second lead pin. The ratio is about 1: n (n is an integer of 2 or more).

本発明のICパッケージでは、第1の接続ピンと第2の接続ピンの形状が異なることにより、ICパッケージに並んで配設されるピン相互間の識別が容易になる。このため、例えば識別用接続ピンを特定の周期で配設することで、全体の接続ピンについて、その相互間の識別が容易になる。   In the IC package of the present invention, the shapes of the first connection pin and the second connection pin are different, so that it is easy to distinguish between pins arranged side by side in the IC package. For this reason, for example, by disposing the connection pins for identification at a specific cycle, it becomes easy to identify the entire connection pins.

形状が異なる具体的な例としては、第1の接続ピンと第2の接続ピンの長さが異なる例が挙げられる。形状に加えて色が異なるようにしてもよい。その他に、識別用接続ピンに特別な形状、例えば先端部分に特別な形状を採用することも出来る。第1及び第2の接続ピンの配置の例としては、第1の接続ピンの1つが、連続するn個の第2の接続ピン毎に周期的に挿入される。また、これに代えて、特定の用途の接続ピンを第1の接続ピンとしてもよい。この場合、第1の接続ピンが、電源用接続ピン及び/又は接地用接続ピンとして構成される例が挙げられる。   As a specific example having a different shape, there is an example in which the first connection pin and the second connection pin have different lengths. In addition to the shape, the color may be different. In addition, a special shape can be adopted for the connection pin for identification, for example, a special shape for the tip portion. As an example of the arrangement of the first and second connection pins, one of the first connection pins is periodically inserted every n second connection pins that are continuous. Alternatively, a connection pin for a specific application may be used as the first connection pin. In this case, there is an example in which the first connection pin is configured as a power supply connection pin and / or a ground connection pin.

本発明を特別に示し且つ例示的な実施形態を参照して説明したが、本発明は、その実施形態及びその変形に限定されるものではない。当業者に明らかなように、本発明は、添付の特許請求の範囲に規定される本発明の精神及び範囲を逸脱することなく、種々の変更が可能である。   Although the invention has been particularly shown and described with reference to illustrative embodiments, the invention is not limited to these embodiments and variations thereof. It will be apparent to those skilled in the art that various modifications can be made to the present invention without departing from the spirit and scope of the invention as defined in the appended claims.

10:ICパッケージ
11:モールドケース
12:通常のリードピン
13:識別用リードピン
14:フラット型のリードピン
15:リードレスピン
10: IC package 11: Molded case 12: Ordinary lead pin 13: Identification lead pin 14: Flat lead pin 15: Leadless pin

Claims (5)

接続ピンを有するICパッケージであって、
前記接続ピンが、相互に形状が異なる第1及び第2の接続ピンを含み、前記第1の接続ピンの数と前記第2の接続ピンの数の比率が約1:n(nは2以上の整数)であることを特徴とするICパッケージ。
An IC package having connection pins,
The connection pins include first and second connection pins having different shapes, and a ratio of the number of the first connection pins to the number of the second connection pins is about 1: n (n is 2 or more) An IC package characterized by the following:
前記第1の接続ピンと前記第2の接続ピンのパッケージ本体からの突出長さが異なる、請求項1に記載のICパッケージ。   The IC package according to claim 1, wherein the first connection pin and the second connection pin have different projecting lengths from the package body. 前記第1の接続ピンの1つが、連続するn個の第2の接続ピン毎に周期的に挿入される、請求項1又は2に記載のICパッケージ。   3. The IC package according to claim 1, wherein one of the first connection pins is periodically inserted every n second connection pins in succession. 4. 前記第1の接続ピンが、電源ピン及び接地ピンの少なくとも一方を含む、請求項1又は2に記載のICパッケージ。   The IC package according to claim 1, wherein the first connection pin includes at least one of a power supply pin and a ground pin. 前記第1の接続ピンが、リードレスピン又はフラット型リードピンである、請求項1〜4の何れか一に記載のICパッケージ。   The IC package according to claim 1, wherein the first connection pin is a leadless pin or a flat lead pin.
JP2009136051A 2009-06-05 2009-06-05 Ic package Pending JP2010283195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009136051A JP2010283195A (en) 2009-06-05 2009-06-05 Ic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009136051A JP2010283195A (en) 2009-06-05 2009-06-05 Ic package

Publications (1)

Publication Number Publication Date
JP2010283195A true JP2010283195A (en) 2010-12-16

Family

ID=43539677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009136051A Pending JP2010283195A (en) 2009-06-05 2009-06-05 Ic package

Country Status (1)

Country Link
JP (1) JP2010283195A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276087A (en) * 2023-09-28 2023-12-22 日月新半导体(威海)有限公司 Packaging method of chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276087A (en) * 2023-09-28 2023-12-22 日月新半导体(威海)有限公司 Packaging method of chip

Similar Documents

Publication Publication Date Title
KR100500452B1 (en) Ball Grid Array Package Test Apparatus and Method
US8395404B2 (en) Electronic device including electronic part and wiring substrate
US8106672B2 (en) Substrate inspection apparatus
TWI793179B (en) Resistance measuring device, substrate inspection device, and resistance measuring method
JP2010283195A (en) Ic package
KR102195561B1 (en) Electrical connection device
JP2013142691A (en) Probe card for integrated circuit with structure having reinforced electric contact of probe
JP2005249447A (en) Probe pin
KR100609918B1 (en) Test unit for board with electronic component
JP2005338008A (en) Testing fixture substrate, test device, and testing method of sensor
KR101416477B1 (en) Probe card
JPH08315938A (en) Ic socket
KR20090058862A (en) Semiconductor package test board
JP2011180019A (en) Apparatus for measuring semiconductor, and pitch conversion tool for the same
KR101853002B1 (en) test socket for package of semiconductor chip
JP2006284274A (en) Manufacturing method of semiconductor device
US20230207401A1 (en) Analog sense points for measuring circuit die
JP2008177452A (en) Semiconductor device
JP2000002512A (en) Measuring method for diameter of round hole
JP4512407B2 (en) Operation test method of semiconductor device
JP2010054286A (en) Jig for evaluating socket resistance and device for measuring socket resistance
US20160377652A1 (en) Semiconductor device manufacturing method
JP2006250901A (en) Method of inspecting semiconductor device, and device for inspecting the semiconductor device
KR102035998B1 (en) Interface apparatus, manufacturing method and test apparatus
JP2008203169A (en) Semiconductor measurement apparatus