JP2010282015A - 表示装置 - Google Patents

Abstract

【課題】画像処理に用いられるメモリとの通信中に電源の負荷変動が生じても、表示画像におけるノイズをユーザに見えにくくすることが可能となる表示装置を提供する。
【解決手段】入力映像信号を画像処理する画像処理部と、前記画像処理部による画像処理後の映像信号に基づき画像を表示する表示部と、前記画像処理部が画像処理中に通信を行い、電源が供給されるメモリと、を備えた表示装置において、入力映像信号の垂直同期信号を検出する検出部と、前記検出部が垂直同期信号を検出するタイミングから前記画像処理部が前記メモリとの通信を開始するタイミングまでの間隔を時間的に変化させるよう制御する制御部と、を備えた表示装置とした。
【選択図】図１

Description

本発明は、表示装置に関するものである。

昨今、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置等、様々な表示装置が登場しており、表示画質の改善を図った表示装置が従来から様々に提案されている。

例えば、特許文献１には、液晶表示パネルの一辺側に沿って配置されたソースドライバが、所定の表示領域に配設された信号ライン群ごとに接続された複数のドライバチップを備え、該ドライバチップの各々に対して、１水平走査期間内における立ち上りタイミングが相互に異なるように設定された複数の出力イネーブル信号が個別に供給されるような液晶表示装置が提案されている。

これにより、映像信号の取り込み動作中に各ドライバチップが一斉に動作して各信号ラインに表示信号電圧を出力することがなくなり、表示信号電圧の出力は複数回のタイミングに分散されるので、ソースドライバの電源電圧の変動を抑制し、取り込む映像信号の電圧値の変動を抑え、表示画面における縦縞状のノイズ発生等の画質劣化を抑制できるとしている。

特開２００３−３３０４２３号公報

ここで、従来の液晶表示装置では、液晶表示パネルを含む液晶表示部に映像信号を入力する前にノイズリダクションやスケーリング等の画像処理を行い、画像処理にはＤＤＲ−ＳＤＲＡＭ（Double Data Rate SDRAM）等のメモリが用いられる。

メモリへの通信は個々のフレーム信号に対してほぼ一定のタイミングで行われ、通信中はメモリの消費電流が増加し電源の負荷が変動する。これにより、電源ライン若しくはグランドを経由して入力映像信号に影響が及び、入力映像信号のほぼ一定の位置にノイズが発生し、表示画像においてユーザに見え易いノイズが発生する場合があった。上記特許文献１の液晶表示装置によってもこのような問題を解決することはできなかった。

上記問題点を鑑みて、本発明は、画像処理に用いられるメモリとの通信中に電源の負荷変動が生じても、表示画像におけるノイズをユーザに見えにくくすることが可能となる表示装置を提供することを目的とする。

上記目的を達成するために本発明の表示装置は、入力映像信号を画像処理する画像処理部と、前記画像処理部による画像処理後の映像信号に基づき画像を表示する表示部と、前記画像処理部が画像処理中に通信を行い、電源が供給されるメモリと、を備えた表示装置において、
入力映像信号の垂直同期信号を検出する検出部と、
前記検出部が垂直同期信号を検出するタイミングから前記画像処理部が前記メモリとの通信を開始するタイミングまでの間隔を時間的に変化させるよう制御する制御部と、を備えた構成とした。

このような構成によれば、画像処理部とメモリとの通信中、メモリの消費電流が増加して電源の負荷が変動し、電源ライン若しくはグランドを経由して入力映像信号に影響が及び、入力映像信号にノイズが発生した場合でも、そのノイズ発生の位置を時間的に変化させることができるので、表示部での表示画像におけるノイズ発生の部分を時間的に変化させ、ユーザにノイズを見えにくくすることが可能となる。また、負荷変動に強い電源を用いる必要がなく表示画質を向上させることができるので、コストアップを抑えることもできる。

また、上記構成において、前記メモリは、ＤＤＲ−ＳＤＲＡＭとしてもよい。

また、上記いずれかの構成において、前記画像処理部は、ノイズリダクション機能を有するようにしてもよい。

このような構成によれば、上述のように入力映像信号にノイズが発生する位置が時間的に変化するので、ノイズリダクションの際、発生したノイズがノイズとして認識され易くなり、ノイズリダクション機能を従来よりも有効に働かせることができる。

本発明の表示装置によれば、画像処理に用いられるメモリとの通信中に電源の負荷変動が生じても、表示画像におけるノイズをユーザに見えにくくすることが可能となる。

本発明に係る液晶表示装置の概略構成例を示す図である。 従来の液晶表示装置の画像表示動作に係る概略波形図である。 従来の液晶表示装置の表示画像例を示す図である。 本発明に係る液晶表示装置の画像表示動作に係る概略波形図である。

以下に本発明の実施形態を図面を参照して説明する。図１に、本発明に係る液晶表示装置の概略構成例を示す。ただし、図１は、液晶表示装置のうち本発明に関する部分についてのみ示している。なお、図１に示す構成自体は従来のものと同様である。

図１に示すように、本発明に係る液晶表示装置は、Ａ／Ｄ変換部１と、フレームメモリ２と、コムフィルタ（Comb Filter）３と、画像処理部４と、ディスプレイインターフェイス５と、液晶表示部６と、メモリインターフェイス７と、ＤＤＲ−ＳＤＲＡＭ（Double Data Rate SDRAM）８と、電源９と、ＣＰＵ１０と、を備えている。

Ａ／Ｄ変換部１は、アナログ信号である入力映像信号をデジタル信号に変換してフレームメモリ２に出力する。フレームメモリ２は、２フレーム分の記憶領域を有し、Ａ／Ｄ変換部１から入力される１フレーム分の映像信号を各記憶領域に交互に格納する。

コムフィルタ３は、フレームメモリ２からコンポジット信号である映像信号を読み出して輝度信号と色差信号に分離する処理を行い、分離した輝度信号と色差信号を画像処理部４に出力する。また、フレームメモリ２に格納された映像信号がコンポーネント信号である場合は、画像処理部４がフレームメモリ２から映像信号を読み出す。

画像処理部４は、入力される映像信号に対してノイズリダクション、Ｉ／Ｐ変換（インターレース方式からプログレッシブ方式への変換）、スケーリング等の画像処理を行い、画像処理後の映像信号をディスプレイインターフェイス５に出力する。

ディスプレイインターフェイス５は、画像処理部４から入力される映像信号を液晶表示部６に適した形式の映像信号に変換し、変換後の映像信号を液晶表示部６に出力する。液晶表示部６は、ディスプレイインターフェイス５から入力される映像信号に基づき映像を表示する。

コムフィルタ３と、画像処理部４と、ディスプレイインターフェイス５は、メモリインターフェイス７を介してＤＤＲ−ＳＤＲＡＭ８と通信を行い、各種画像処理を行う。ＤＤＲ−ＳＤＲＡＭ８は、クロック信号の立ち上り時と立ち下り時の両方でデータの読み書きが可能なＳＤＲＡＭであり、高速なデータ転送速度が得られる。電源９は、ＤＤＲ−ＳＤＲＡＭ８に電源を供給する。

また、ＣＰＵ１０は、制御プログラムに基づいて液晶表示装置の各部を制御する演算装置である。

次に、図１のような構成の液晶表示装置における従来の画像表示動作について、図２も参照して説明する。

図２は各種波形の概略図であり、図２（ａ）はＤＤＲ−ＳＤＲＡＭ８の通信信号、図２（ｂ）は電源９の電源ライン電圧、図２（ｃ）は原入力映像信号、図２（ｄ）はノイズ発生後の入力映像信号を示す。なお、図２（ｃ）および（ｄ）で示すパルスは垂直同期信号を示す。

まず、フレームメモリ２の一方の記憶領域（第１の記憶領域）に１フレーム分の映像信号が格納され、ＣＰＵ１０が垂直同期信号を検出すると、ＣＰＵ１０は、コムフィルタ３、画像処理部４およびディスプレイインターフェイス５に第１の記憶領域に格納されたフレームの処理開始を指示し、コムフィルタ３、画像処理部４およびディスプレイインターフェイス５とＤＤＲ−ＳＤＲＡＭ８との通信が垂直同期信号検出からある期間経過後のタイミングで開始される（図２（ａ））。

ＤＤＲ−ＳＤＲＡＭ８との通信中は、ＤＤＲ−ＳＤＲＡＭ８の消費電流が増加し、電源９の電源ラインの電圧が低下する（図２（ｂ））。そして、この電源ラインの電圧低下が原入力映像信号に影響を及ぼし、ＤＤＲ−ＳＤＲＡＭ８の通信期間に対応する原入力映像信号の位置にノイズが発生する（図２（ｄ））。なお、グランドの電圧変動により原入力映像信号にノイズが発生する場合もある。

コムフィルタ３、画像処理部４およびディスプレイインターフェイス５によって画像処理されたフレームメモリ２の第１の記憶領域に格納された１フレーム分の映像信号は、液晶表示部６に出力され、液晶表示部６に画像が表示される。

そして、上述のようにノイズが発生した１フレーム分の映像信号がフレームメモリ２の他方の記憶領域（第２の記憶領域）に格納され、ＣＰＵ１０が垂直同期信号を検出する。すると、ＣＰＵ１０は、コムフィルタ３、画像処理部４およびディスプレイインターフェイス５に第２の記憶領域に格納されたフレームの処理開始を指示し、コムフィルタ３、画像処理部４およびディスプレイインターフェイス５とＤＤＲ−ＳＤＲＡＭ８との通信が垂直同期信号検出からある期間経過後のタイミングで開始される（図２（ａ））。そして、ＤＤＲ−ＳＤＲＡＭ８の通信期間に対応する原入力映像信号の位置にノイズが発生する（図２（ｄ））。

コムフィルタ３、画像処理部４およびディスプレイインターフェイス５によって画像処理されたフレームメモリ２の第２の記憶領域に格納された１フレーム分の映像信号は、液晶表示部６に出力され、液晶表示部６に画像が表示される。

そして、上述のようにノイズが発生した１フレーム分の映像信号がフレームメモリ２の第１の記憶領域に格納され、ＣＰＵ１０が垂直同期信号を検出すると、上述のようにＣＰＵ１０は、コムフィルタ３、画像処理部４およびディスプレイインターフェイス５に第１の記憶領域に格納されたフレームの処理開始を指示し、以降、同様の動作が繰り返される。

上記の動作で、垂直同期検出タイミングからＤＤＲ−ＳＤＲＡＭ８との通信開始タイミングまでの間隔はほぼ一定であるため、入力映像信号におけるノイズが発生する位置がほぼ一定となり、液晶表示部６に表示される画像においては、ある一定の部分にノイズが発生し、ユーザに見え易くなってしまう。例えば、図３は、一色で表示させる原入力映像信号が入力されているにも関わらず、原入力映像信号にノイズが発生したため、表示画像においてある一定の部分にノイズが発生している様子を示す。

そこで、本発明の液晶表示装置では、上記従来の動作において、ＣＰＵ１０が垂直同期信号を検出すると、水平同期信号のカウントを開始し、カウント数が所定カウント数になれば、コムフィルタ３、画像処理部４およびディスプレイインターフェイス５にフレームの処理開始を指示するようにし、上記所定カウント数は序々に増加させた後、序々に減少させることを繰り返すようにしている。

これにより、垂直同期信号検出タイミングからＤＤＲ−ＳＤＲＡＭ８との通信開始タイミングまでの間隔が序々に長くなった後、序々に短くなり、それに応じて原入力映像信号にノイズが発生する位置も序々に変化するので、液晶表示部６に表示される画像においてノイズが発生する部分も序々に変化し、ユーザにノイズを見えにくくすることができる。

また、電源９を負荷変動に強いものとしなくても、表示画質を向上させることができるので、コストアップを抑えることもできる。

また、従来では、原入力映像信号にノイズが発生する位置がほぼ一定であったため、画像処理部４がノイズリダクションを行う際、発生したノイズをノイズとして認識しにくかった。これに対して本発明であれば、原入力映像信号にノイズが発生する位置が時間的に変化するので、ノイズリダクションの際、発生したノイズがノイズとして認識され易くなり、画像処理部４のノイズリダクション機能を従来よりも有効に働かせることができる。

図４に、上述した従来の図２に対応する本発明に係る概略波形図を示す。図４（ｄ）を見ると、垂直同期信号検出タイミングからＤＤＲ−ＳＤＲＡＭ８との通信開始タイミングまでの間隔が序々に長くなって、ノイズの発生する位置が序々に後方へ変化していることが分かる。

なお、上述の所定カウント数については、例えば、ランダムに変化させるようにしてもよい。これにより、原入力映像信号にノイズが発生する位置がランダムに変化し、表示画像におけるノイズ発生の部分もランダムに変化し、ユーザにノイズを見えにくくすることができる。

以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば実施形態は様々に変更可能である。

例えば、本発明は、液晶表示装置に限らず、プラズマ表示装置、有機ＥＬ表示装置等にも適用可能である。

１ Ａ／Ｄ変換部
２ フレームメモリ
３ コムフィルタ
４ 画像処理部
５ ディスプレイインターフェイス
６ 液晶表示部
７ メモリインターフェイス
８ ＤＤＲ−ＳＤＲＡＭ
９ 電源
１０ ＣＰＵ

Claims (3)

1. 入力映像信号を画像処理する画像処理部と、前記画像処理部による画像処理後の映像信号に基づき画像を表示する表示部と、前記画像処理部が画像処理中に通信を行い、電源が供給されるメモリと、を備えた表示装置において、
   入力映像信号の垂直同期信号を検出する検出部と、
   前記検出部が垂直同期信号を検出するタイミングから前記画像処理部が前記メモリとの通信を開始するタイミングまでの間隔を時間的に変化させるよう制御する制御部と、を備えたことを特徴とする表示装置。
2. 前記メモリは、ＤＤＲ−ＳＤＲＡＭであることを特徴とする請求項１に記載の表示装置。
3. 前記画像処理部は、ノイズリダクション機能を有することを特徴とする請求項１または請求項２に記載の表示装置。

Images