JP2010268302A - コード変換回路およびカウンタ - Google Patents
コード変換回路およびカウンタ Download PDFInfo
- Publication number
- JP2010268302A JP2010268302A JP2009118981A JP2009118981A JP2010268302A JP 2010268302 A JP2010268302 A JP 2010268302A JP 2009118981 A JP2009118981 A JP 2009118981A JP 2009118981 A JP2009118981 A JP 2009118981A JP 2010268302 A JP2010268302 A JP 2010268302A
- Authority
- JP
- Japan
- Prior art keywords
- code
- numerical value
- gray code
- conversion circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】 数値0から数値13までの間の各数値を5ビットで表わした、隣り合う数値間および数値13と数値0との間のハミング距離が全て1の疑似グレイコードを、第1のコード変換回路12でバイナリコードに変換して加算回路13でカウントアップして、カウントアップしたバイナリコードに対応する疑似グレイコードに第2のコード変換回路14で変換して第1のレジスタ11に格納する。
【選択図】 図1
Description
数値0から、2n−1以上2n−2以下のいずれかの奇数の数値Mまでの間の各数値をnビットで表わしたバイナリコードをnビットのグレーコードに変換するバイナリコード・グレイコード変換回路と、上記グレイコードを数値0から数値Mまでの間の各数値をn+1ビットで表わした、隣り合う数値間および数値Mと数値0との間のハミング距離が全て1の疑似グレイコードに変換するグレイコード置き換え回路とを備えたことを特徴とする。
数値0から、2n−1以上2n−2以下のいずれかの奇数の数値Mまでの間の各数値をn+1ビットで表わした、隣り合う数値間および数値Mと数値0との間のハミング距離が全て1の疑似グレイコードを第1のクロックで取り込む第1のレジスタと、
上記第1のレジスタから上記疑似グレイコードを読み出してその疑似グレイコードに対応するバイナリコードに変換する第1のコード変換回路と、
上記第1のコード変換回路で得られたバイナリコードを循環的にカウントアップ又はカウントダウンするトグル計数回路と、
上記トグル計数回路からカウントアップ又はカウントダウンされたバイナリコードを受け取って、対応する疑似グレイコードに変換して上記第1のレジスタに向けて出力する第2のコード変換回路とを有することを特徴とする。
上記第2のレジスタから上記疑似グレイコードを読み出して対応するバイナリコードに変換する第3のコード変換回路とをさらに備えたことが好ましい。
3 FIFO
11 第1のレジスタ
11_1,11_2,11_3,11_4,11_5,15_1,15_2,15_3,15_4,15_5 フリップフロップ
12 第1のコード変換回路
12_1,16_1,43 通常グレイコード変換回路
12_2,16_2,32_3,32_4,33_3,33_4,44 グレイコード・バイナリコード変換回路
13 加算回路
14 第2のコード変換回路
14_1 バイナリコード・グレイコード変換回路
14_2 グレイコード置き換え回路
15 第2のレジスタ
16 第3のコード変換回路
21 数値変換回路
21_1 減算器
21_2,32_5,33_5 比較回路
21_3 マルチプレクサ
31 RAM
32_1 書き込みアドレスカウンタ
32_2 WCLK同期回路
33_1 読み出しアドレスカウンタ
33_2 RCLK同期回路
41 グレイコードカウンタ
42 同期回路
45,47 バスI/F
46 バス
48 CPU
Claims (6)
- 数値0から、2n−1以上2n−2以下のいずれかの奇数の数値Mまでの間の各数値をnビットで表わしたバイナリコードをnビットのグレーコードに変換するバイナリコード・グレイコード変換回路と、
前記グレイコードを数値0から数値Mまでの間の各数値をn+1ビットで表わした、隣り合う数値間および数値Mと数値0との間のハミング距離が全て1の疑似グレイコードに変換するグレイコード置き換え回路とを備えたことを特徴とするコード変換回路。 - n+1ビットの前記疑似グレイコードをnビットのグレイコードに変換する通常グレイコード変換回路と、該グレイコードをnビットのバイナリコードに変換するグレイコード・バイナリコード変換回路を備えたことを特徴とする請求項1記載のコード変換回路。
- 前記グレイコード・バイナリコード変換回路で変換されたバイナリコードが{(M+1)/2}以上の数値であったときに該数値から{(M+1)/2}を減じたバイナリコードを出力するとともに、{(M+1)/2}未満の数値であったときに該バイナリコードを素通りさせる数値変換回路を備えたことを特徴とする請求項2記載のコード変換回路。
- 数値0から、2n−1以上2n−2以下のいずれかの奇数の数値Mまでの間の各数値をn+1ビットで表わした、隣り合う数値間および数値Mと数値0との間のハミング距離が全て1の疑似グレイコードを第1のクロックで取り込む第1のレジスタと、
前記第1のレジスタから前記疑似グレイコードを読み出して該疑似グレイコードに対応するバイナリコードに変換する第1のコード変換回路と、
前記第1のコード変換回路で得られたバイナリコードを循環的にカウントアップ又はカウントダウンするトグル計数回路と、
前記トグル計数回路からカウントアップ又はカウントダウンされたバイナリコードを受け取って、対応する疑似グレイコードに変換して前記第1のレジスタに向けて出力する第2のコード変換回路とを有することを特徴とするカウンタ。 - 前記第1のレジスタに格納されている、前記疑似グレイコードを該第1のレジスタから受け取って前記第1のクロックとは非同期の第2のクロックで取り込む第2のレジスタと、
前記第2のレジスタから前記疑似グレイコードを読み出して対応するバイナリコードに変換する第3のコード変換回路とをさらに備えたことを特徴とする請求項4記載のカウンタ。 - 前記第3のコード変換回路で変換されたバイナリコードが{(M+1)/2}以上の数値であったときに該数値から{(M+1)/2}を減じたバイナリコードを出力する数値変換回路をさらに有することを特徴とする請求項5記載のカウンタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118981A JP5091911B2 (ja) | 2009-05-15 | 2009-05-15 | コード変換回路およびカウンタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118981A JP5091911B2 (ja) | 2009-05-15 | 2009-05-15 | コード変換回路およびカウンタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010268302A true JP2010268302A (ja) | 2010-11-25 |
JP5091911B2 JP5091911B2 (ja) | 2012-12-05 |
Family
ID=43364903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118981A Expired - Fee Related JP5091911B2 (ja) | 2009-05-15 | 2009-05-15 | コード変換回路およびカウンタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5091911B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020026610A1 (ja) * | 2018-07-30 | 2020-02-06 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、コード変換装置、コード変換方法、及びプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065545A (ja) * | 1996-08-19 | 1998-03-06 | Nec Corp | バイナリカウンタ読み出し回路 |
JP2003513582A (ja) * | 1999-11-04 | 2003-04-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイナリインクリメンタを有するグレイコードカウンタとそれを動作させる方法 |
JP2003283331A (ja) * | 2002-03-25 | 2003-10-03 | Oki Electric Ind Co Ltd | グレイコード・カウンタ |
JP2004507824A (ja) * | 2000-08-23 | 2004-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 双方向対称に分布した計数を有する2進インクリメンタを備えた2の非乗数グレイコード計数システム |
JP2004304381A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | カウンタ装置およびカウント方法 |
JP2006074758A (ja) * | 2004-08-30 | 2006-03-16 | Agilent Technol Inc | 偶数簡約グレイ・コードの生成方法 |
-
2009
- 2009-05-15 JP JP2009118981A patent/JP5091911B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065545A (ja) * | 1996-08-19 | 1998-03-06 | Nec Corp | バイナリカウンタ読み出し回路 |
JP2003513582A (ja) * | 1999-11-04 | 2003-04-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイナリインクリメンタを有するグレイコードカウンタとそれを動作させる方法 |
JP2004507824A (ja) * | 2000-08-23 | 2004-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 双方向対称に分布した計数を有する2進インクリメンタを備えた2の非乗数グレイコード計数システム |
JP2003283331A (ja) * | 2002-03-25 | 2003-10-03 | Oki Electric Ind Co Ltd | グレイコード・カウンタ |
JP2004304381A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | カウンタ装置およびカウント方法 |
JP2006074758A (ja) * | 2004-08-30 | 2006-03-16 | Agilent Technol Inc | 偶数簡約グレイ・コードの生成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020026610A1 (ja) * | 2018-07-30 | 2020-02-06 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、コード変換装置、コード変換方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5091911B2 (ja) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111367495B (zh) | 一种异步先入先出的数据缓存控制器 | |
US6263410B1 (en) | Apparatus and method for asynchronous dual port FIFO | |
EP2149083B1 (en) | Fifo buffer | |
JP3645584B2 (ja) | データ転送同期装置 | |
US9330740B1 (en) | First-in first-out circuits and methods | |
JP4068427B2 (ja) | データインバージョン回路及び半導体装置 | |
CN110832779A (zh) | 脉冲数字转换器 | |
TWI507694B (zh) | 用於時脈相位偵測的方法及積體電路 | |
JP5091911B2 (ja) | コード変換回路およびカウンタ | |
US6075833A (en) | Method and apparatus for counting signal transitions | |
US7692564B2 (en) | Serial-to-parallel conversion circuit and method of designing the same | |
US8363766B2 (en) | Device and method of synchronizing signals | |
CN111399802B (zh) | 多电源域多时钟域先进先出队列、集成电路芯片及计算机设备 | |
US20070177698A1 (en) | Signal Transfer Across Circuits Operating in Different Clock Domains | |
EP3531560B1 (en) | A binary-to-gray conversion circuit, related fifo memory, integrated circuit and method | |
US7668983B2 (en) | System for designing data structures | |
JP4217208B2 (ja) | Fifoメモリ | |
JP4569163B2 (ja) | データ入出力装置およびデータ入出力方法 | |
JP4189729B2 (ja) | タイマーカウント値の非同期読み出し方法及びタイマー | |
JP4355383B2 (ja) | データ蓄積量監視装置 | |
JP2011188092A (ja) | クロック乗せ換え回路、及びクロック乗せ換え方法 | |
JP6512640B1 (ja) | 非同期fifo回路 | |
JP2000036804A (ja) | 同期化回路 | |
JP3471275B2 (ja) | 同期化回路 | |
Zhang | Optimization of Asynchronous FIFO Design Difficulties Using Verilog HDL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120815 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5091911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |