JP2010267327A

JP2010267327A - 不揮発性記憶装置の記憶維持

Info

Publication number: JP2010267327A
Application number: JP2009117516A
Authority: JP
Inventors: Shoku Chiba; 植千葉
Original assignee: Individual
Current assignee: Individual
Priority date: 2009-05-14
Filing date: 2009-05-14
Publication date: 2010-11-25

Abstract

【課題】ＮＡＮＤ型の不揮発性記憶装置において、障壁高さが低い絶縁体や誘電率の高い絶縁体や電荷をトラップする絶縁体や強誘電体を記憶素子に使用し、高速化や書込み回数の制約を改善できるが、電荷の漏洩が増えて長期の記憶維持が困難になる。また、微細化や多値化によっても記憶維持が困難になっている。読書き操作時の電荷の漏洩をある程度容認し得る装置を提供する。
【解決手段】漏洩した電荷はリフレッシュ操作で回復して、動作マージンが不足気味の記憶素子でも利用可能にする。記憶ブロック毎の読書き回数をカウンタで集計して、読書き回数が一定の値を超過した記憶ブロックをリフレッシュする。
【選択図】図１

Description

情報記憶用の半導体装置。

トランジスタのゲートに電荷を蓄える機構を備えた不揮発性の記憶素子を採用したＮＡＮＤ型の不揮発性記憶装置において、ゲート絶縁膜に障壁高さが低い絶縁体や誘電率の高い絶縁体や電荷をトラップする絶縁体や強誘電体を使用して書換え速度や書換え回数の制約を改善できる。
装置は複数の記憶ブロックを持ち、記憶ブロックに複数の記憶素子をマトリックス状に配置し、行単位で読書きして列数の記憶値が一度に取扱われ、記憶ブロック内の非操作対象の行の記憶素子にも読書きの操作で電圧がかかり、記憶素子の電圧マージンが不足すると電荷が徐々に失われる。記憶値の読取り後にＥＣＣ（エラー訂正回路）により記憶値の誤りを訂正している。

特開２００５-１８２９０９号公報

記憶素子の絶縁膜の変更で書換え速度や書換え回数の制約が改善されるが、その代償として記憶素子の電荷が失われやすくなり記憶を長期維持できなくなる。また、微細化でも記憶素子の電荷が失われやすくなり、多値化で記憶ビット数が増えて条件はより厳しくなっている。

読書き操作時の記憶素子の電荷の漏洩をある程度容認し、漏洩した電荷はリフレッシュ操作（記憶値の読み取りと再書込みの操作）で回復する。記憶ブロック毎の読書き回数をカウンタで集計して、読書き回数が一定の値を超過した記憶ブロックをリフレッシュする。
読取り回数を読取りカウンタで数え、読取りカウンタの溢れを書込み回数として数える。カウンタ値の上位ビットを保持するのに不揮発性の記憶素子を使用し、ＲＡＭ（揮発性の記憶回路）で読書き回数の下位カウンタ値を保持する。下位カウンタ値を収容するＲＡＭの値を電源投入時に全ビットを１に初期設定する。
ＥＣＣによる記憶値の誤り訂正状況からリフレッシュ間隔を行毎に自動調整する。リフレッシュ間隔の最小値を行毎に記憶しておき、行の書込み操作時に行のリフレッシュ間隔を最小値に戻す。リフレッシュ間隔や最小値は不揮発性の記憶素子に保持する。記憶値の読取り時に記憶値の精度より高い精度で読取り、電荷の過不足を判断してＥＣＣの誤り訂正状況を補完してリフレッシュ間隔を調製する。リフレッシュ間隔を少数の係数化したレベル値で取扱う。
通常モードから強制リフレッシュモードに切替え、強制リフレッシュ信号で行番号とブロック番号を順次発生してリフレッシュする。

読書き操作時に失われた電荷をリフレッシュして回復するので、読書き操作時に電荷の漏洩の多い記憶素子でも記憶は維持される。読書き回数をリフレッシュの実行基準とすることで、時間周期のリフレッシュより少ないリフレッシュ回数にでき、読取りと書込みで電荷の漏洩に差があっても適切に対応できる。読取り回数に制約が無い記憶素子では読取りでの回数集計を省略でき、書込み前に記憶ブロック消去の必要な装置では書込み回数集計を省略できる。
不揮発性の記憶素子でリフレッシュカウンタの上位ビットを保持すると、電源切断後も値が維持されて電源再投入後も読書き回数を継続的に維持できる。リフレッシュカウンタの下位ビットをＲＡＭに収容すると、記憶素子の書換え回数の制約を回避できる。電源投入時にＲＡＭの全ビットを１に初期設定すると、より安全にリフレッシュできる。

ＥＣＣによる記憶値の誤り訂正状況からリフレッシュ間隔を行毎に自動調整すると、より少ないリフレッシュ回数に調整できる。行の書込み時にリフレッシュ間隔を行毎の最小値に設定すると、各行の電荷の最大漏洩量に見合ったリフレッシュ間隔でリフレッシュが始まり、リフレッシュ不足で記憶が失われる事もなく、その後リフレッシュが繰返されて次第にリフレッシュ間隔は最適値に自動調整される。
リフレッシュ間隔を不揮発性の記憶素子に保持すると、電源切断後も値が維持されて電源再投入後も適切なリフレッシュ間隔を維持できる。リフレッシュ間隔をレベル値で取扱うと、広範囲なリフレッシュ間隔をより少ないビット数で表現でき、より少ないリフレッシュ回数で適切なリフレッシュ間隔のレベル値に調整できる。
記憶値をより高い精度で読取ると、記憶素子の特性に合った電荷の過不足の判断ができ、ＥＣＣで誤りとされる前に記憶素子の電荷の過不足からリフレッシュ間隔を調整でき、エラーに落ちるビット数が減少してＥＣＣの負担が軽減される。
強制リフレッシュ信号でリフレッシュすると、リフレッシュのテストや定期的なリフレッシュの実行が容易になる。

回路の構成図。（実施例１）リフレッシュカウンタの回路図。（実施例１）リフレッシュカウンタの回路図。（実施例２）リフレッシュカウンタの回路図。（実施例３）リフレッシュカウンタの回路図。（実施例４）リフレッシュ間隔選択表。（実施例４）間隔レベルの上げ下げの表。（実施例４）読取り値の判断表。（実施例５）

当発明のリフレッシュ操作の実施例を主にリフレッシュカウンタの図と共に説明する。

図１は当発明の装置の回路の構成図である。記憶ブロック５内には図示していないが複数の記憶素子を行方向にＮＡＮＤ接続し、ＮＡＮＤ接続された記憶素子を複数列並べてマトリックス状に配置して情報を記憶している。回数記憶８は、記憶ブロック５の読書き回数の上位ビットを記憶する不揮発性の記憶回路で、記憶ブロック５に併設されている。
ＲＡＭ６は、記憶ブロック５の読書き回数の下位ビットを記憶する記憶回路で、記憶ブロック５に併設されている。記憶ブロック５とＲＡＭ６と回数記憶８は任意数あり、各々を共に行回路４と列回路２に接続されている。書込み回数に制限のない記憶素子であればＲＡＭ６は回数記憶８で置換えることができる。
行回路４は、ブロック・行の選択回路や行信号発生回路で構成されている。列回路２は、センスアンプや列信号発生回路やＥＣＣで構成されている。バッファ１は、記憶ブロック５とＲＡＭ６と回数記憶８とリフレッシュカウンタ７との間で列回路２経由で値を遣り取りし、外部からの書込み内容を保持する。
リフレッシュカウンタ７は、読書き回数をカウントする回路で、列回路２を経由してバッファ１とＲＡＭ６と回数記憶８との間で値を遣り取りする。制御回路３は、ブロック・行の番号を外部から受取り、制御信号を外部と遣り取りした結果から各回路を制御している。

図２はリフレッシュカウンタ７の回路図である。読取りカウンタ１０は、行読取り信号をカウントする。書込みカウンタ１１は、行書込み信号と読み取りカウンタ１０の溢れをカウントする。行番号カウンタ１２は、書込みカウンタ１１の溢れと強制リフレッシュ信号をカウントする。ブロックカウンタ１４は、行番号カウンタ１２の溢れをカウントする。
書込みカウンタ１１が溢れるとリフレッシュ信号を出力し、通常モードでは制御回路３はリフレッシュ信号を受けて、参照中の記憶ブロック５内の行を行番号カウンタ１２の値で選択して読取り、ＥＣＣで誤り訂正後に再書込みして記憶内容をリフレッシュする。強制リフレッシュモードでは制御回路３は強制リフレッシュ信号を受けて、ブロックカウンタ１４の値で記憶ブロック５を選択し、選択された記憶ブロック５内の行を行番号カウンタ１２の値で選択して読取り、ＥＣＣで誤り訂正後に再書込みして記憶内容をリフレッシュする。

通常モードでは、参照する記憶ブロック５が切替わる時点で、行番号カウンタ１２が更新されていれば切替わる前の回数記憶８に行番号カウンタ１２とブロックカウンタ１４の値を書き戻し、切替わった後の回数記憶８から行番号カウンタ１２とブロックカウンタ１４に値を取込む。また、電源切断の時点でも行番号カウンタ１２とブロックカウンタ１４の値を回数記憶８に書き戻す。
通常モードでは、読取りカウンタ１０と書込みカウンタ１１の値は、参照する記憶ブロック５が切替わる時点で、切替わる前のＲＡＭ６に読取りカウンタ１０と書込みカウンタ１１の値を書き戻し、切替わった後のＲＡＭ６から読取りカウンタ１０と書込みカウンタ１１に値を取込む。電源投入時にＲＡＭ６の全ビットを１に初期設定する。
書込み操作は、何回かに分けて電荷の調整を実施するため、読取り操作よりも書込み操作の電荷の漏洩が多く、読取りカウンタ１０で読取り回数を逓減して書込み回数に換算している。各カウンタのビット数は装置の構成と読書き時の漏洩率から適切なビット数が求まる。読取り操作での電荷の漏洩が少ない装置では、読取りカウンタ１０は不要で書込み時のみリフレッシュする。

図３は、値を不揮発性の記憶回路１３に記憶するリフレッシュカウンタ７の回路図である。記憶素子を縦に積層した３次元配置の装置でワード線が記憶ブロック５毎に分離されず共通化された装置では、ブロック間の干渉は排除できないため、カウンタ値を記憶ブロック５別に持つことの意義がなくなるので、ＲＡＭ６と回数記憶８は不要になる。
通常モードでは、行番号カウンタ１２とブロックカウンタ１４の値は電源切断時に不揮発性の記憶回路１３に退避し、電源投入時に記憶回路１３から行番号カウンタ１２とブロックカウンタ１４の値を復元する。読取りカウンタ１０と書込みカウンタ１１は電源投入時に全ビットを１に初期設定する。

図４は、図２から書込みカウンタ１１を削除したリフレッシュカウンタ７の回路図である。書込み前にブロック消去が必要な装置では、書込みは記憶ブロック５単位での再書込みになり、書き込みは各行一度しか実施されないので書込みカウンタ１１は不要になり、読取りカウンタ１０の溢れがリフレッシュ信号となり、行番号カウンタ１２でリフレッシュ信号をカウントする。

図５は、図２にリフレッシュ間隔を行毎に可変とする機能を追加したリフレッシュカウンタ７の回路図である。間隔カウンタ１５は図２のブロックカウンタ１４の別名で、当実施例では間隔カウンタ１５としての長さは８ビットである。
間隔レベル１７は、行毎のリフレッシュ間隔のレベルを収容する複数のアップダウンカウンタである。リフレッシュ間隔の値を直接取扱う代わりにレベル値とすることで、ビット数が削減され行別の周期値カウンタが必要でなくなり簡略化されている。間隔レベル１７の行番号カウンタ１２の値で選択された行のカウンタを、レベル上げ信号でカウントアップし、レベル下げ信号でカウントダウンする。

最小レベル１６は、行毎の最小レベル値を収容するレジスタである。比較器１８は、間隔レベル１７と最小レベル１６の通常モードで外部から行選択の行番号で選択された行もしくは強制リフレッシュモードで行番号カウンタ１２の値で選択された行の値を比較し、間隔レベル１７の値が小さければ最小レベル１６の値に間隔レベル１７の値を設定して、最小レベル１６の選択された行の値を更新する。
間隔レベル１７は行書込み信号で、外部から行番号で行選択された行の最小レベル１６の値を間隔レベル１７に取込み、間隔レベル１７の行番号の行の値を最小のリフレッシュ間隔に戻す。以後のリフレッシュ操作で間隔レベル１７の値が上がり適切なリフレッシュ間隔に調整される。
間隔選択１９は、行番号カウンタ１２の値で選択された間隔レベル１７の行の値と間隔カウンタ１５の行の値を元に、図６のリフレッシュ間隔選択表から図６のレベル値に対応する０から始まる図６のリフレッシュ間隔の数列と図６の最終値を間隔カウンタ１５の値と比較していずれかに合致していれば、書込みカウンタ１１の溢れを元にリフレッシュ信号を出力する。通常モードであればリフレッシュ信号は制御回路３で受け、選択された記憶ブロック５内の行番号カウンタ１２の値の行をリフレッシュする。

間隔カウンタ１５と最小レベル１６と間隔レベル１７の値は、列回路２を経由して回数記憶８やバッファ１と遣り取りする。参照する記憶ブロック５が切替わる時点で、間隔カウンタ１５と最小レベル１６と間隔レベル１７のいずれかが更新されていれば、切替わる前の回数記憶８に間隔カウンタ１５と最小レベル１６と間隔レベル１７の値を書き戻し、切替わった後の回数記憶８から間隔カウンタ１５と最小レベル１６と間隔レベル１７の値を取込む。
また、電源切断の時点でも間隔カウンタ１５と最小レベル１６と間隔レベル１７の値を回数記憶８に書き戻す。なお製造直後には、最小レベル１６を最大値に設定して全回数記憶８に書き込み、全記憶ブロック５に記憶値別のパターンを書きこみ、各パーターン毎に強制リフレッシュモードで全ブロックの全行のリフレッシュを繰返して最小レベル１６の値を調整する。

図７は４ビットの訂正能力のＥＣＣを前提とした間隔レベルの上げ下げの表で、リフレッシュする行の記憶値を読出しＥＣＣで誤り訂正した結果の訂正ビット数で図７の表を引く。訂正ビット数が０か１ビットならレベル上げ信号を出し、訂正ビット数が３か４ビットならレベル下げ信号を出して、間隔レベル１７のリフレッシュ行のレベル値を上げ下げしてリフレッシュ間隔を調整する。訂正ビット数が２〜４ビットならＥＣＣ訂正結果の記憶値をリフレッシュする行に再書込みする。

図８は、４値の記憶値を４倍の精度で読取って記憶素子の記憶値と電荷の過不足を判断する表で、電荷が過剰もしくは不足であればＥＣＣで誤り訂正されない場合でも訂正ありとして間隔レベル１７の上げ下げの判断を補正する。
図８の判断Ａは電荷の変動が特定の傾向を持たない特性の記憶素子の判断である。図８の判断Ｂは電荷が中心値に集まる傾向のある記憶素子の判断である。図８の判断Ｃは電荷が不足する傾向の記憶素子の判断である。図８の判断Ｄは電荷が過剰になる傾向の記憶素子の判断である。判断Ｂ・Ｃ・Ｄであれば、２倍の精度で読取っても判断できる。

当発明の記憶装置では、読書きの操作で記憶素子の記憶値が徐々に劣化する記憶素子でも利用可能になり、記憶素子の選択範囲が広がり従来の装置より高速でより多くの回数書換えられる装置が得られる。

１バッファ
２列回路
３制御回路
４行回路
５記憶ブロック
６ＲＡＭ
７リフレッシュカウンタ
８回数記憶
１０読取りカウンタ
１１書込みカウンタ
１２行番号カウンタ
１３記憶回路
１４ブロックカウンタ
１５間隔カウンタ
１６最小レベル
１７間隔レベル
１８比較器
１９間隔選択

Claims

トランジスタのゲートに電荷を蓄える機構を備えた不揮発性の記憶素子を採用したＮＡＮＤ型の不揮発性記憶装置において、書込み操作時又は読取り操作時又は読書き操作時の記憶素子の電荷の漏洩をある程度容認し、記憶素子の漏洩した電荷をリフレッシュ操作で回復して記憶を維持する装置。
請求項１の装置で、読書きの回数又は読取り回数又は書込み回数を各記憶ブロック毎又は集約してカウンタで数え、カウンタ値が一定値を越したらリフレッシュ操作する装置。
請求項２の装置で、読取りカウンタを別に設けて読取り回数を数え、読取りカウンタの溢れを書込み回数として数える装置。
請求項２の装置で、カウンタ値の全ビットもしくは上位ビットを不揮発性の記憶素子に保持する装置。
請求項２の装置で、カウンタ値の全ビットもしくは下位ビットを揮発性の記憶回路に保存し、記憶回路の値を電源投入時に初期設定する装置。
請求項１の装置で、記憶値の誤り訂正状況からリフレッシュ間隔を各行毎に自動調整する装置。
請求項６の装置で、リフレッシュ間隔の最小値を行毎に記憶しておき、書込み操作時に行のリフレッシュ間隔を記憶しておいたリフレッシュ間隔の最小値に戻す装置。
請求項６の装置で、リフレッシュ間隔の制御に必要な値を不揮発性の記憶素子に保持する装置。
請求項６の装置で、読取り時に記憶値の精度より高い精度で読取り、電荷の充足過不足を判断して誤り訂正状況を補完する装置。
請求項６の装置で、少数の係数化したレベル値でリフレッシュ間隔を取扱う装置。
請求項１の装置で、強制リフレッシュ信号をカウントして行番号とブロック番号を順次発生してリフレッシュする装置。