JP2010267003A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ Download PDF

Info

Publication number
JP2010267003A
JP2010267003A JP2009116658A JP2009116658A JP2010267003A JP 2010267003 A JP2010267003 A JP 2010267003A JP 2009116658 A JP2009116658 A JP 2009116658A JP 2009116658 A JP2009116658 A JP 2009116658A JP 2010267003 A JP2010267003 A JP 2010267003A
Authority
JP
Japan
Prior art keywords
error
unit
error information
information
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009116658A
Other languages
English (en)
Inventor
Jun Nakagawa
潤 仲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009116658A priority Critical patent/JP2010267003A/ja
Publication of JP2010267003A publication Critical patent/JP2010267003A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】トラブル発生の際、エラー発生の一連の流れを容易に把握することができ、電源が遮断されてもエラー情報を保持することができるPLCを得る。
【解決手段】インテリジェント機能ユニットは、第1メモリ領域と、自ユニットに関するエラーを検出したとき、CPUユニットからその時点における時刻情報を取得し、エラーに関するエラー情報と取得した時刻情報とを対応付けて第1メモリ領域に格納するとともに、エラー検出通知を通知するエラー検出・時刻情報取得部と、を備え、CPUユニットは、外部機器からアクセス可能でかつ電源遮断時においてもデータ保持可能な第2メモリ領域と、エラー検出通知を受信したとき、エラー検出通知の通知元のインテリジェント機能ユニットからエラー情報および該エラー情報に対応付けられている時刻情報を収集して第2メモリ領域に格納するエラー情報収集部と、を備える。
【選択図】図1

Description

本発明は、CPUユニットの機能を拡張するユニットであるインテリジェント機能ユニットを備えたプログラマブルコントローラに関する。
プログラマブルコントローラ(以下、単にPLC)は、PLC全体の制御と産業用装置の制御とを行うCPUユニットと、用途に合わせて選択されるいくつかのオプションユニットと、が同一のバス上に配置されて構成される。オプションユニットとしては、温度制御ユニット、ネットワークユニットおよびD/A変換を行うアナログユニットなど、前記するCPUユニットとは異なる独自のCPUにより動作し、CPUユニットの機能を拡張するユニットであるインテリジェント機能ユニットがある。
従来のPLCでは、インテリジェント機能ユニットにエラーが発生したとき、このインテリジェント機能ユニットはエラーを検出し、この検出したエラーの詳細情報を、エラーを検出したインテリジェント機能ユニット自身が備える揮発性のメモリ領域に格納する。以降、この技術を単に従来技術ということとする。
なお、エラー監視を行う手段を有するPLCまたはこのPLCを用いたシステムに関する技術として、例えば特許文献1には、メインCPUおよびサブCPUを有する通信モジュールが、サブCPUのエラー発生の場合にはサブCPUに関して収集されたデータをCPUモジュールとのインタフェースが可能な大容量の情報保持手段に退避させる技術が開示されている。また、特許文献2には、入出力機器を制御するコンピュータと該コンピュータを監視する監視コンピュータとを備え、監視コンピュータは監視処理に基づき、前記コンピュータから転送されてくる入出力機器の制御に伴って生成される処理データを記憶する技術が開示されている。
特開平6−110858号公報 特開平11−134007号公報
しかしながら、上記従来技術によれば、複数のインテリジェント機能ユニットを備えるPLCにおいてトラブルが発生した場合、これらの複数のインテリジェント機能ユニットが連続してエラーを検出することがあり、このようなときには、複数のインテリジェント機能ユニットが夫々個別に自身にエラーの詳細情報が格納することとなるため、システム全体で、エラー発生の一連の流れを確認するためには、CPUユニット及び全てのインテリジェント機能ユニットのエラー情報を取得しなければならないという問題があった。
また、前記トラブル発生時に検出し、インテリジェント機能ユニット内に格納されたエラーに関する詳細情報は、揮発性のメモリに格納されているので、電源OFF/リセット操作時や停電など電源の供給が遮断されるような事態が発生した場合には、その内容が失われてしまい、トラブル解決のための重要な情報が得られないという問題もあった。
特許文献1の技術によれば、エラー情報を退避させる大容量の情報保持手段はPLC全体の電源が失われた場合でもエラー情報を保持し続けることができるものであるかどうかについては記載がなされていない。また、特許文献2の技術によれば、CPUユニットの相当するコンピュータの処理データをオプションユニットに相当する監視コンピュータ側に格納するようにしているので、上記二つの問題を解決できるものではない。
本発明は、上記に鑑みてなされたものであって、トラブル発生の際、エラー発生の一連の流れを容易に把握することができ、インテリジェント機能ユニットが検出したエラーに関する詳細情報を電源OFF/リセット操作時や停電など電源の供給が遮断されるような事態が発生した場合でも保持することができるプログラマブルコントローラを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、バスと、前記バス上に装着されているCPUユニットおよび該CPUユニットの機能を拡張する一つ以上のインテリジェント機能ユニットと、を備えるプログラマブルコントローラにおいて、前記インテリジェント機能ユニットは、第1メモリ領域と、自ユニットに関するエラーを検出したとき、前記CPUユニットからその時点における時刻情報を取得し、前記エラーに関するエラー情報と前記取得した時刻情報とを対応付けて前記第1メモリ領域に格納するとともに、前記CPUユニットにエラー検出通知を通知するエラー検出・時刻情報取得部と、を備え、前記CPUユニットは、パソコンおよびプログラマブル表示器を含む外部機器からアクセス可能でかつ電源遮断時においてもデータ保持可能な第2メモリ領域と、前記エラー検出通知を受信したとき、前記エラー検出通知の通知元のインテリジェント機能ユニットが備える前記第1メモリ領域に格納されているエラー情報および該エラー情報に対応付けられている時刻情報を収集し、前記収集したエラー情報および時刻情報を前記第2メモリ領域に格納するエラー情報収集部と、を備えることを特徴とする。
本発明によれば、トラブル発生の際、エラー発生の一連の流れを容易に把握することができ、インテリジェント機能ユニットが検出したエラーに関する詳細情報を電源OFF/リセット操作時や停電など電源の供給が遮断されるような事態が発生した場合でも保持することができるプログラマブルコントローラを得ることができるという効果を奏する。
図1は、本実施の形態のPLCの構成を示す図である。 図2は、インテリジェント機能ユニットの動作を説明するフローチャートである。 図3は、CPUユニットの動作を説明するフローチャートである。
以下に、本発明にかかるプログラマブルコントローラの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、本発明にかかるプログラマブルコントローラの実施の形態の構成を示す図である。図示するように、プログラマブルコントローラ(PLC)1は、バス30にPLC1全体の制御を実行するCPUユニット10と、例えば温度制御ユニット、ネットワークユニット、D/A変換を行うアナログユニットなどであって、自身が有するCPUを用いて高度な演算を実行することによってCPUユニット10の機能を拡張する一つ以上(この場合は一つ)のインテリジェント機能ユニット20と、が装着された構成となっている。CPUユニット10とインテリジェント機能ユニット20との間はバス30を介して互いに通信を行うことが可能となっている。バス30には、CPUユニット10、インテリジェント機能ユニット20のほかに、用途に合わせ、サーボアンプなどを制御して多軸の位置制御を実行するモーションコントローラユニットなどが装着されるが、ここではCPUユニット10、インテリジェント機能ユニット20以外のユニットについては言及しない。
インテリジェント機能ユニット20は、自身が正常な演算処理を実行できなかったり自身の演算処理結果の入出力対象から異常な信号を受信するなどの異常動作をエラーとして検出するエラー検出部21と、このエラーに関する詳細情報(エラー情報)を格納するためのメモリ領域であるエラー情報格納部23と、エラー検出部21がエラーを検出した際、CPUユニット10からその時点での時刻(時刻情報)を取得し、検出したエラーに関するエラー情報を前記取得した時刻情報とともにエラー情報格納部23に格納するとともに、CPUユニット10に対してエラーを検出した旨の通知であるエラー検出通知を通知する時刻情報取得部24と、CPU10からエラー情報取得要求を受信したとき、エラー情報をCPUユニット10へ通知するエラー情報通知部22と、を備えている。
ここで、エラー情報格納部23のメモリ領域はどのようなタイプのメモリに確保するようにしてもよく、例えばRAMなどの揮発性メモリに確保してもよい。また、FLASHメモリなど不揮発性メモリであってもよい。インテリジェント機能ユニット20の演算処理結果の入出力対象とは、例えばインテリジェント機能ユニット20が温度制御ユニットである場合、加熱/冷却対象を加熱/冷却する機器の電力制御を行うサイリスタなどの機器および加熱/冷却対象の温度センサなどが該当する。入出力対象からの異常な信号とは、温度センサからの温度入力などが該当する。例えば温度センサが故障していた場合、インテリジェント機能ユニット20に異常な温度値が異常な信号として入力されることがありうる。また、実際に加熱/冷却対象が意図した温度とは異なる異常な温度に達した場合、この異常な温度の値が異常な信号として入力される。エラー情報は、例えばエラーログなどであってよい。時刻情報のエラー情報格納部23への格納形態としては、エラー情報と時刻情報とを別々のファイルとして格納されるようにしてもよいし、エラー情報に付与されたタイムスタンプとしてエラー情報とともに格納されるようにしてもよい。また、エラー情報のファイル名の一部または全部を、時刻情報取得部24が取得した時刻にするようにしてもよい。
CPUユニット10は、エラー情報を記憶するメモリ領域であるエラー情報記憶部12と、エラー検出通知を受信したときエラー情報通知部22に対してエラー情報取得要求を送信してエラー情報を取得し、エラー情報記憶部12に記憶させるエラー情報収集部11と、を備えている。エラー情報記憶部12のメモリ領域は、電源遮断時においてもデータ保持可能なメモリに確保される。電源遮断時においてもデータ保持可能なメモリとは、例えばFLASHメモリなどの不揮発性メモリや、SRAMのような揮発性メモリであってもバッテリバックアップされているメモリが該当する。また、電源遮断時においてもデータ保持可能なメモリであれば、エラー情報記憶部12は、FLASHメモリ型メモリカードや小型のバッテリを内蔵するSRAMメモリカードのような着脱可能なメモリに確保されるようにしてもよい。エラー情報を記憶させる場所として電源遮断時においてもデータ保持可能なメモリを用いるようにすることによって、電源OFF/リセット操作時や停電など電源の供給が遮断されるような事態が発生した場合でもエラー情報を保持し続けることができる。
CPUユニット10は、パソコン40などの外部機器との通信インタフェースである外部通信部13をさらに備えている。ユーザはパソコン40を操作することによってエラー情報記憶部12に記憶されているエラー情報を取得することができるようになっている。ここで、外部通信部13に接続される外部機器としては、パソコン40のほか、プログラマブル表示器であってもかまわない。なお、以下の説明においては、パソコン40は外部通信部13を介してCPUユニット10に接続されているものとして説明する。
次に、図2および図3を参照して、本発明の実施の形態のPLC1の動作を説明する。図2は、インテリジェント機能ユニット20がエラー情報をエラー情報格納部23に格納するまでの動作を説明するフローチャートである。
図2に示すように、エラー検出部21がエラーを検出すると(ステップS1)、時刻情報取得部24は、CPUユニット10から時刻情報を取得する(ステップS2)。そして、時刻情報取得部24は、検出したエラーに関するエラー情報とステップS2で取得した時刻情報とを対応付けてエラー情報格納部23に格納し(ステップS3)、エラー情報の格納が完了すると、CPUユニット10に対してエラー検出通知を通知する(ステップS4)。
図3は、CPUユニット10の動作を説明するフローチャートである。図示するように、CPUユニット10のエラー情報収集部11は、インテリジェント機能ユニット20の時刻情報取得部24からのエラー検出通知の受信を監視し(ステップS11)、エラー検出通知の受信を検出した場合(ステップS11、Yes)、インテリジェント機能ユニット20にエラー情報取得要求を通知する(ステップS12)。エラー検出通知の受信を検出しない場合(ステップS11、No)、エラー情報収集部11は、エラー検出通知の受信を検出するまで監視を続ける。
ステップS12において発行されたエラー検出通知を受信したインテリジェント機能ユニット20のエラー情報通知部22は、エラー情報格納部23に格納されているエラー情報および時刻情報をエラー情報収集部11に送信する。エラー情報収集部11は、送信されてきたエラー情報および時刻情報を取得し(ステップS13)、取得したエラー情報および時刻情報をエラー情報記憶部12に記憶させる(ステップS14)。エラー情報および時刻情報の記憶が完了すると、エラー情報収集部11は、エラー情報記憶部12に記憶されているエラー情報を時刻情報に基づいて格納先アドレスを変更することによって、エラー情報を時系列順に整列して再記憶させる(ステップS15)。そして、エラー情報収集部11は、エラー情報取得完了の旨の通知であるエラー情報取得完了通知をエラー情報通知部22に通知する(ステップS16)。そして、エラー情報収集部11は、エラー情報格納部23から全てのエラー情報を取得したか否かを判定し(ステップS17)、全てのエラー情報を取得していない場合(ステップS17、No)、ステップS12に移行する。全てのエラー情報を取得した場合(ステップS17、Yes)、動作を終了する。全てのエラー情報を取得したか否かは、例えばステップS13にて取得した時刻情報が現在の時刻に近いか否かで判定するようにするとよい。
CPUユニット10の外部通信部13は、直接接続されたパソコン40からの読出し要求を受信すると、エラー情報格納部23に記憶されているエラー情報を格納アドレス順にパソコン40に送信する。エラー情報は、時系列順に整列して格納されているので、外部通信部13がエラー情報を格納アドレス順に送信することによって、パソコン40はエラー情報を時系列順に取得することができる。
なお、以上の説明では、一つのインテリジェント機能ユニット20がバス30に装着されている場合について説明したが、複数のインテリジェント機能ユニットが装着されていても同様の動作を実行する。このとき、ステップS12、ステップS13、ステップS16の処理フローは、CPUユニット10がステップS11におけるエラー検出通知発行元のインテリジェント機能ユニットを通信相手とした処理フローとなる。
また、パソコン40はCPUユニット10の外部通信部13に接続されているとして説明したが、インテリジェント機能ユニットの一つであるネットワークユニットを介してCPUユニット10と通信することができるように構成してもよい。
また、エラー情報記憶部12が着脱可能なメモリに確保されており、外部機器がこのメモリを装着するインタフェースを有している場合、ユーザは、このメモリをCPUユニット10から取り出して外部機器に装着し、装着したメモリからエラー情報を取得するようにしてもよい。
以上述べたように、本発明の実施の形態によれば、インテリジェント機能ユニットは、自ユニットに関するエラーを検出したとき、CPUユニットからその時点における時刻情報を取得し、検出したエラーに関するエラー情報と取得した時刻情報とを対応付けてエラー情報格納部に格納するとともにCPUユニットにエラー検出通知を通知し、CPUユニットは、エラー検出通知を受信したとき、エラー検出通知の通知元のインテリジェント機能ユニットが備えるエラー情報格納部からエラー情報および該エラー情報に対応付けられている時刻情報を取得して外部機器からアクセス可能でかつ電源遮断時においてもデータ保持可能なエラー情報記憶部に格納するように構成したので、複数のインテリジェント機能ユニットがバスに装着されている場合であっても全てのインテリジェント機能ユニットのエラー情報をCPUユニットの電源遮断時においてもデータ保持可能なメモリ領域に格納することができるので、トラブル発生の際、エラー発生の一連の流れを容易に把握することができ、インテリジェント機能ユニットが検出したエラーに関する詳細情報を電源OFF/リセット操作時や停電など電源の供給が遮断されるような事態が発生した場合でも保持することができるプログラマブルコントローラを得ることができるという効果を奏する。また、エラー情報は、エラー情報記憶部に時系列順に整列して格納させるように構成したので、パソコン40はエラー情報を時系列順に取得することができるので、エラー発生の一連の流れの把握をさらに容易にすることができるという効果を奏する。
以上のように、本発明にかかるプログラマブルコントローラは、CPUユニットの機能を拡張するユニットであるインテリジェント機能ユニットを備えたプログラマブルコントローラに適用して好適である。
1 PLC
10 CPUユニット
11 エラー情報収集部
12 エラー情報記憶部
13 外部通信部
20 インテリジェント機能ユニット
21 エラー検出部
22 エラー情報通知部
23 エラー情報格納部
24 時刻情報取得部
30 バス

Claims (3)

  1. バスと、前記バス上に装着されているCPUユニットおよび該CPUユニットの機能を拡張する一つ以上のインテリジェント機能ユニットと、を備えるプログラマブルコントローラにおいて、
    前記インテリジェント機能ユニットは、
    第1メモリ領域と、
    自ユニットに関するエラーを検出したとき、前記CPUユニットからその時点における時刻情報を取得し、前記エラーに関するエラー情報と前記取得した時刻情報とを対応付けて前記第1メモリ領域に格納するとともに、前記CPUユニットにエラー検出通知を通知するエラー検出・時刻情報取得部と、
    を備え、
    前記CPUユニットは、
    パソコンおよびプログラマブル表示器を含む外部機器からアクセス可能でかつ電源遮断時においてもデータ保持可能な第2メモリ領域と、
    前記エラー検出通知を受信したとき、前記エラー検出通知の通知元のインテリジェント機能ユニットが備える前記第1メモリ領域に格納されているエラー情報および該エラー情報に対応付けられている時刻情報を収集し、前記収集したエラー情報および時刻情報を前記第2メモリ領域に格納するエラー情報収集部と、
    を備えることを特徴とするプログラマブルコントローラ。
  2. 前記エラー情報収集部は、前記第2メモリ領域に格納されている複数のエラー情報を読み出し、前記読み出した複数のエラー情報を、夫々に対応付けられている夫々の時刻情報に基づいて時系列順に整列させて前記第2メモリ領域に再度格納する、
    ことを特徴とする請求項1に記載のプログラマブルコントローラ。
  3. 前記第2メモリ領域は、不揮発性またはバッテリバックアップされた揮発性のメモリ領域である、ことを特徴とする請求項1または2に記載のプログラマブルコントローラ。
JP2009116658A 2009-05-13 2009-05-13 プログラマブルコントローラ Pending JP2010267003A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009116658A JP2010267003A (ja) 2009-05-13 2009-05-13 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116658A JP2010267003A (ja) 2009-05-13 2009-05-13 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JP2010267003A true JP2010267003A (ja) 2010-11-25

Family

ID=43363941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116658A Pending JP2010267003A (ja) 2009-05-13 2009-05-13 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JP2010267003A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302861B1 (ko) 2011-07-28 2013-09-02 미쓰비시덴키 가부시키가이샤 통신 장치
WO2016143072A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 プログラマブルロジックコントローラ
JP2021051609A (ja) * 2019-09-25 2021-04-01 ファナック株式会社 異常を検出する入出力装置および制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07181112A (ja) * 1993-12-21 1995-07-21 Aisin Aw Co Ltd 車両用電子制御装置の自己故障診断方法及び装置
JP2002116929A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 履歴情報管理方法及び履歴情報管理機能を備えたシステム
JP2006301784A (ja) * 2005-04-18 2006-11-02 Mitsubishi Electric Corp プログラマブルロジックコントローラ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07181112A (ja) * 1993-12-21 1995-07-21 Aisin Aw Co Ltd 車両用電子制御装置の自己故障診断方法及び装置
JP2002116929A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 履歴情報管理方法及び履歴情報管理機能を備えたシステム
JP2006301784A (ja) * 2005-04-18 2006-11-02 Mitsubishi Electric Corp プログラマブルロジックコントローラ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302861B1 (ko) 2011-07-28 2013-09-02 미쓰비시덴키 가부시키가이샤 통신 장치
WO2016143072A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 プログラマブルロジックコントローラ
JPWO2016143072A1 (ja) * 2015-03-10 2017-04-27 三菱電機株式会社 プログラマブルロジックコントローラ
JP2021051609A (ja) * 2019-09-25 2021-04-01 ファナック株式会社 異常を検出する入出力装置および制御装置

Similar Documents

Publication Publication Date Title
TWI379484B (ja)
JP5661659B2 (ja) プラント監視制御装置及びプラント監視制御方法
US20180088646A1 (en) Bluetooth low energy based emergency backup and recovery solution in an industrial controller
US7045914B2 (en) System and method for automatically providing continuous power supply via standby uninterrupted power supplies
JP2010267003A (ja) プログラマブルコントローラ
JP2015035175A (ja) 情報処理装置、仮想マシン制御方法および仮想マシン制御プログラム
JP4655718B2 (ja) コンピュータシステム及びその制御方法
CN103809502A (zh) 控制器及程序
JP5503508B2 (ja) プラント制御システム、イコライズデータ選択装置、および、イコライズデータ選択方法
JP2011191075A (ja) 管理システム、管理装置及び管理ユニット
US10841669B2 (en) Battery management device, battery management system, and battery management method
CN212723930U (zh) 一种新型psu冗余管理电路
JP2009252006A (ja) コンピュータシステムにおけるログ管理システム、ログ管理方法
JP5931190B2 (ja) 通信装置およびデータ収集方法
CN111273577A (zh) 设施监视系统及设施监视系统的通信方法
JP5332257B2 (ja) サーバシステム、サーバ管理方法、およびそのプログラム
JP5807495B2 (ja) 通信データロガー装置
JP2013207674A (ja) ネットワーク監視システム、ネットワーク監視方法、制御装置およびプログラム
JP7299517B2 (ja) 装置、方法、およびシステム
JP2019053414A (ja) 情報処理装置
JP6388843B2 (ja) 監視装置、遠隔監視システムおよび監視プログラム
JP2010147803A (ja) 通信装置および通信装置起動時の運用情報復元方法
WO2022230116A1 (ja) 電源供給制御装置、電源供給制御方法、及び電源供給制御プログラム
JP5011159B2 (ja) システム監視回路を備えた計算機
US20200388146A1 (en) Information processing apparatus, alarm management system, and alarm management method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110531

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127