JP2010263047A - 半導体光素子及びその作製方法 - Google Patents

半導体光素子及びその作製方法 Download PDF

Info

Publication number
JP2010263047A
JP2010263047A JP2009112213A JP2009112213A JP2010263047A JP 2010263047 A JP2010263047 A JP 2010263047A JP 2009112213 A JP2009112213 A JP 2009112213A JP 2009112213 A JP2009112213 A JP 2009112213A JP 2010263047 A JP2010263047 A JP 2010263047A
Authority
JP
Japan
Prior art keywords
optical waveguide
semiconductor
film
semiconductor substrate
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009112213A
Other languages
English (en)
Inventor
Chie Fukuda
智恵 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009112213A priority Critical patent/JP2010263047A/ja
Publication of JP2010263047A publication Critical patent/JP2010263047A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光導波路の端面上に膜を備える半導体光素子及びその作製方法において、半導体基板の劈開、およびその後の取扱いの際における端面の損傷を低減する。
【解決手段】半導体光素子1は、半導体基板3上に設けられ、該半導体基板3の主面3aに沿った光導波方向に延びる光導波路2と、光導波路2の両端に形成された端面2a,2bと、光導波方向における半導体基板3の両端に形成された劈開面3c,3dと、光導波路2の端面2a,2b上に設けられ、光導波路2の屈折率より小さい屈折率を有する膜10a,10bとを備える。膜10a,10bは、半導体基板3の劈開前に形成されたものである。
【選択図】図1

Description

本発明は、半導体光素子及びその作製方法に関するものである。
一対の端面を有する光導波路を備える半導体光素子としては、例えばファブリ・ペロー(FP)型、DFB型、波長可変型といった各種の半導体レーザ素子や、半導体光増幅器、半導体光変調器などがある。これらの半導体光素子においては、光導波路の端面を保護すること、及び端面の反射率を調整することを目的として、端面に酸化物、窒化物、またはシリコン等から成る膜が設けられることが多い。
特許文献1には、半導体レーザ素子の端面に保護膜を形成するための一般的な方法が記載されている。すなわち、従来の一般的な方法とは、半導体ウェハから劈開により形成された、半導体レーザ素子が一列に並んだ複数の半導体レーザバーを、光導波路の両端面の一方が露出するように端面コーティング用治具の載置面に対して垂直に装填し、当該端面に、スパッタやCVD法などを用いて保護膜を形成するというものである。
特開平10−125994号公報
上述したような、端面上の膜を形成する際の一般的な手順では、劈開後の半導体レーザバーといった棒状部材の取扱いには細心の注意が払われる。棒状部材を取り扱う際に光導波路の端面が損傷すると、素子の光出力が低下したり、素子の信頼性が低下するおそれがあるからである。
本発明は、上記した問題点に鑑みてなされたものであり、光導波路の端面上に膜を備える半導体光素子及びその作製方法において、半導体基板の劈開、およびその後の取扱いの際における端面の損傷を低減することを目的とする。
上記した課題を解決するために、本発明による第1の半導体光素子は、半導体基板上に設けられ、該半導体基板の主面に沿った光導波方向に延びる光導波路と、光導波路の一端に形成された端面と、光導波方向における半導体基板の一端に形成された劈開面と、光導波路の端面上に設けられ、光導波路の屈折率より小さい屈折率を有する膜とを備え、半導体基板の劈開前に上記膜が形成されたことを特徴とする。
この第1の半導体光素子においては、光導波路の端面上の膜が半導体基板の劈開前に形成されている。すなわち、この膜は、半導体基板上に光導波路を含む半導体層が成長されたのち、その半導体基板が所定の切断予定線に沿って棒状に劈開される前の段階において、光導波路の端面上に形成されたものである。第1の半導体光素子によれば、このような膜を備えることによって、半導体基板を劈開する際に光導波路の端面を適切に保護することができるので、半導体基板の劈開、およびその後の取扱いの際における端面の損傷を効果的に低減することができる。
また、第1の半導体光素子は、光導波方向における膜の表面の位置が、光導波方向における半導体基板の劈開面の位置より内側であることを特徴としてもよい。一般的な半導体光素子では、光導波路の端面が半導体基板の劈開によって形成されるので、端面上の膜の表面は劈開面の外側に位置することとなる。これに対し、上述した第1の半導体光素子のように、光導波路の端面上の膜が半導体基板の劈開前に形成された場合には、光導波方向における膜の表面は、必然的に光導波方向における半導体基板の劈開面より内側に位置することとなる。すなわち、このような構成を備える半導体光素子は、上述した第1の半導体光素子の効果を好適に奏することができる。
また、第1の半導体光素子は、膜が、SiO、Si、及びAlのうち少なくとも一つを含むことを特徴としてもよい。これらの材料は半導体より屈折率が小さいので、光導波路の屈折率より小さい屈折率を有する膜を好適に実現できる。
また、第1の半導体光素子は、膜の厚さが0.5[μm]以上2.0[μm]以下であることを特徴としてもよい。膜の厚さが0.5[μm]以上であることにより、半導体基板の劈開前においても、例えば溝に膜材料を埋め込む等の方法によって、上記膜を好適に形成できる。また、膜の厚さが2.0[μm]以下であることにより、膜を通過する光の損失を抑えることができる。
また、第1の半導体光素子は、光導波方向における膜の表面の位置と、光導波方向における半導体基板の劈開面の位置との差が10[μm]以上30[μm]以下であることを特徴としてもよい。膜の表面位置と劈開面位置との差を10[μm]以上とすることにより、半導体基板を劈開する際の寸法誤差を十分に吸収することができる。また、膜の表面位置と劈開面位置との差を30[μm]以下とすることにより、光ファイバといった他の光導波手段と当該半導体光素子との結合効率を十分に確保できる。
また、第1の半導体光素子は、光導波路を含む半導体層内に形成され、光導波路の端面に沿った面方向に延在する別の膜を更に備えることを特徴としてもよい。当該端面上に形成された膜と、この別の膜とが協働することにより、高い反射率を有するHR(High Reflection)膜を好適に実現できる。
また、本発明による第2の半導体光素子は、半導体基板上に設けられ、該半導体基板の主面に沿った光導波方向に延びる光導波路と、光導波路の一端に形成された第1の端面、および光導波路の他端に形成された第2の端面と、光導波方向における半導体基板の両端部に形成された劈開面と、第1及び第2の端面上にそれぞれ設けられ、光導波路の屈折率より小さい屈折率を有する第1及び第2の膜とを備え、半導体基板の劈開前に第1及び第2の膜が形成されたことを特徴とする。
この第2の半導体光素子においては、光導波路の第1の端面上の第1の膜、及び第2の端面上の第2の膜が半導体基板の劈開前に形成されている。したがって、既述した第1の半導体光素子と同様に、半導体基板を棒状に劈開する際に光導波路の第1及び第2の端面を適切に保護することができるので、半導体基板の劈開、およびその後の取扱いの際における第1及び第2の端面の損傷を効果的に低減することができる。
また、第2の半導体光素子は、光導波方向における第1及び第2の膜の表面の位置が、光導波方向における半導体基板の劈開面の位置より内側であることを特徴としてもよい。前述したように、光導波路の端面上の膜が半導体基板の劈開前に形成された場合には、光導波方向における膜の表面は、必然的に光導波方向における半導体基板の劈開面より内側に位置することとなる。すなわち、このような構成を備える半導体光素子は、上述した第2の半導体光素子の効果を好適に奏することができる。
また、第2の半導体光素子は、光導波路を含む半導体層内に形成され、第1及び第2の端面のうち一方の端面に沿った面方向に延在する第3の膜を更に備えることを特徴としてもよい。当該端面上に形成された第1(または第2)の膜と、この第3の膜とが協働することにより、高い反射率を有するHR(High Reflection)膜を好適に実現できる。また、他方の第2(または第1)の膜は反射を抑えるAR(Anti Reflection)膜となるので、光反射端面および光出射端面を有する光共振器を好適に実現できる。
また、本発明による半導体光素子の第1の作製方法は、半導体基板の切断予定線と交差し該半導体基板の主面に沿う光導波方向に延びる光導波路を該半導体基板上に形成する工程と、光導波路と交差する第1の溝を、光導波路を含む半導体層の切断予定線より内側に形成することにより、光導波路の端面を形成する工程と、光導波路の屈折率より小さい屈折率を有する膜材料を第1の溝に堆積させることにより、端面上に膜を形成する工程と、切断予定線に沿って第2の溝を形成するとともに、第2の溝の側面に膜の表面を露出させる工程と、切断予定線に沿って半導体基板を劈開する工程とを備えることを特徴とする。
また、本発明による半導体光素子の第2の作製方法は、半導体基板の切断予定線と交差し該半導体基板の主面に沿う光導波方向に延びる光導波路を該半導体基板上に形成する工程と、光導波路と交差する第1の溝を、光導波路を含む半導体層の切断予定線より内側に形成することにより、光導波路の端面を形成する工程と、光導波路の屈折率より小さい屈折率を有する膜材料を第1の溝に堆積させることにより、端面上に膜を形成する工程と、切断予定線に沿って半導体基板を劈開する工程と、半導体基板の劈開により形成された、光導波路を含む半導体層の端面にエッチングを施すことにより、膜の表面を露出させる工程とを備えることを特徴とする。
上記した第1及び第2の作製方法においては、光導波路を半導体基板上に形成した後、半導体基板を劈開する前に、光導波路と交差する第1の溝を形成し、この第1の溝に膜材料を堆積させることによって、光導波路の端面上に膜を形成する。これにより、光導波路の端面が膜により保護された状態となる。その後、第1の作製方法では、切断予定線に沿って第2の溝を形成することにより膜の表面を露出させ、切断予定線に沿って半導体基板を劈開する。また、第2の作製方法では、切断予定線に沿って半導体基板を劈開し、光導波路を含む半導体層の端面にエッチングを施すことにより膜の表面を露出させる。以上の工程を経ることにより、劈開工程およびその後の工程における光導波路の端面の損傷を低減することができる。
本発明によれば、光導波路の端面上に膜を備える半導体光素子及びその作製方法において、半導体基板の劈開、およびその後の取扱いの際における端面の損傷を低減できる。
本発明の第1実施形態に係る半導体光素子1の構成を示す(a)側断面図および(b)Ib−Ib線に沿った平面断面図である。 (a)半導体光素子1の端面2aに形成された膜10aの波長−反射率特性を示すグラフである。(b)半導体光素子1の端面2bに形成された膜10b及び10cの波長−反射率特性を示すグラフである。 本発明の第2実施形態に係る半導体光素子1の作製方法を示すフローチャートである。 (a),(b)第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に沿った断面を示す側断面図である。 (a)第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に沿った断面を示す側断面図である。(b)第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に垂直な断面を示す側断面図である。 第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に垂直な断面を示す側断面図である。 (a)第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に沿った断面を示す側断面図である。(b)(a)のVIIb−VIIb線に沿った平面断面図である。 第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に沿った断面を示す(a)側断面図及び(b)平面図である。 第2実施形態に係る半導体光素子1の作製工程の一部を示す、光導波方向に沿った断面を示す側断面図である。 (a)第2実施形態に係る半導体光素子1の作製工程の一部を示す平面図である。(b)(a)のXb−Xb線に沿った側断面図である。 (a)第2実施形態に係る半導体光素子1の作製工程の一部を示す平面図である。(b)(a)のXIb−XIb線に沿った側断面図である。 (a)第2実施形態に係る半導体光素子1の作製工程の一部を示す平面図である。(b)(a)のXIIb−XIIb線に沿った側断面図である。 本発明の第3実施形態に係る半導体光素子1の作製方法を示すフローチャートである。 (a)第3実施形態に係る半導体光素子1の作製工程の一部を示す平面図である。(b)(a)のXIVb−XIVb線に沿った側断面図である。 第3実施形態に係る半導体光素子1の作製工程において、半導体基板を劈開して作製された複数の棒状部材を治具Sにセットした様子を示す平面図である。 (a)第3実施形態に係る半導体光素子1の作製工程の一部を示す平面図である。(b)(a)のXVIb−XVIb線に沿った側断面図である。
以下、添付図面を参照しながら本発明による半導体光素子及びその作製方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(第1の実施の形態)
まず、図1を参照して、第1実施形態に係る半導体光素子1について説明する。本実施形態の半導体光素子1は光導波路2を備えており、この光導波路2の両端には端面2a(第1の端面)及び端面2b(第2の端面)が形成されている。半導体光素子1は、例えばFP型、DFB型、波長可変型といった各種の半導体レーザ素子や、半導体光増幅器、半導体光変調器などの構成を備えている。本実施形態では特に、半導体光素子1が1.3[μm]波長帯または1.55[μm]波長帯のレーザ光Lを出力する光通信用のDFB型半導体レーザ素子である場合について説明する。
図1(a)に示すように、半導体光素子1は、半導体基板3と、半導体基板3の主面3a上に設けられた半導体層11とを備えている。半導体層11は、下部半導体層4と、下部半導体層4上に設けられた光導波路2と、光導波路2上に設けられた上部半導体層5と、半絶縁性領域6a及び6bとを含む。
半導体基板3は、例えばn型InPといった第1導電型の半導体から成る。下部半導体層4は、例えば下部クラッド層を含んで構成される。下部クラッド層は、例えばn型InPといった第1導電型半導体から成る。また、上部半導体層5は、例えば回折格子層、上部クラッド層及びコンタクト層が順に積層されて構成される。回折格子層は、例えばp型GaInAsPといった第2導電型半導体から成る。上部クラッド層は、例えばp型InPといった第2導電型半導体から成る。コンタクト層は、例えばp型GaInAsといった第2導電型半導体から成る。
光導波路2は、下部半導体層4及び上部半導体層5よりバンドギャップ波長が長い(すなわちバンドギャップが小さい)半導体層によって構成され、半導体基板3の主面3aに沿った光導波方向に延在している。光導波路2は、例えば下部光閉じ込め層、活性層、及び上部光閉じ込め層が順に積層されて構成される。一実施例では、下部光閉じ込め層及び上部光閉じ込め層はアンドープGaInAsPから成り、活性層はGaInAsP多重量子井戸(MQW)構造を有する。活性層の組成は、例えば1.3[μm]波長帯または1.55[μm]波長帯の光を発生するように調整される。また、回折格子層と上部クラッド層との界面には、活性層の発光波長に対応した格子ピッチを有する回折格子が形成されている。
上述した構成のうち、光導波路2及び上部半導体層5は、半導体基板3の主面3a上において、光導波に適した幅にエッチングされて所定の光導波方向に延びるストライプメサ構造を呈している(図1(b)を参照)。光導波方向と交差する方向におけるストライプメサ構造の横幅は、例えば1.5[μm]である。そして、このストライプメサ構造の両側面には、半絶縁性領域6a及び6bが設けられている。半絶縁性領域6a及び6bは、半絶縁性(高抵抗)の半導体、例えばFeがドープされたInPから成る。半絶縁性領域6a及び6bは、半導体基板3の主面3aのうち光導波路2が設けられた領域を除いた領域上に設けられており、上記ストライプメサ構造の両側面を埋め込んでいる。
上部半導体層5のコンタクト層上には、アノード電極7が設けられている。アノード電極7は、例えばTi/Pt/Auによって構成され、コンタクト層との間でオーミック接触を実現する。また、半導体基板3の裏面3b上には、カソード電極8が設けられている。カソード電極8は、例えばAuGeを含んで構成され、半導体基板3との間でオーミック接触を実現する。アノード電極7及びカソード電極8は、互いに協働して光導波路2に電流を注入する。なお、半導体光素子1の上面のうちアノード電極7を除く領域は、例えばSiOから成る絶縁膜9によって保護されている。
ここで、本実施形態の半導体光素子1における光導波路2の端面2a,2b付近の構造について更に説明する。
半導体光素子1は、膜10a及び10bを備えている。膜10aは、本実施形態における第1の膜であり、光導波路2の一端に形成された端面2a上に設けられている。膜10aは、光導波路2の屈折率より小さい屈折率を有する膜材料、例えばSiO、Si、及びAlのうち少なくとも一つを含んで構成される。また、膜10bは、本実施形態における第2の膜であり、光導波路2の他端に形成された端面2b上に設けられている。膜10bは、膜10aと同様の材料を含んで構成される。
膜10aは、半導体光素子1の製造過程において、光導波方向における半導体基板3の一端に形成された劈開面3cの形成前、すなわち半導体基板3の劈開前に形成されたものである。このような事情から、膜10aが設けられる端面2aは、その光導波方向における位置が劈開面3cと比較して内側寄りとなっており、半導体基板3を劈開する際の劈開ラインと膜10aとが互いに重ならないようになっている。同様に、膜10bは、半導体光素子1の製造過程において半導体基板3の劈開前に形成されたものであり、膜10bが設けられる端面2bは、その光導波方向における位置が劈開面3dと比較して内側寄りとなっている。換言すれば、端面2a及び2bは、半導体基板3の主面3aに垂直な方向から見て主面3a上に配置されている。光導波方向における端面2a,2bそれぞれの位置と劈開面3c,3dそれぞれの位置との差X1,X2は、例えば数[μm]〜数十[μm]である。
光導波方向における膜10a及び10bの厚さは、光導波路2を導波する光の波長、並びに当該膜の機能に応じて設定されるが、0.5[μm]以上2.0[μm]以下が好ましい。光の波長が1.55[μm]帯である場合、膜10aの厚さは例えば0.5375[μm]であり、膜10bの厚さは例えば0.86[μm]である。膜10a及び10bはこのように薄いので、光導波方向における膜10a,10bそれぞれの表面の位置は、光導波方向における劈開面3c,3dそれぞれの位置より内側となる。なお、光導波方向における膜10a,10bそれぞれの表面の位置と、光導波方向における劈開面3c,3dそれぞれの位置との差Y1,Y2は、10[μm]以上30[μm]以下であることが好ましい。
なお、光導波方向と直交する面内での膜10aの幅は例えば50[μm]、主面3aに垂直な方向の高さは例えば2.5[μm]である。また、光導波方向と直交する面内での膜10bの幅は例えば50[μm]、高さは例えば2.5[μm]である。
また、本実施形態の半導体光素子1は、膜10cを更に備えている。膜10cは、本実施形態における第3の膜であり、光導波路2を含む半導体層11内に形成され、光導波路2の端面2bに沿った面方向に延在している。具体的には、膜10cは、膜10bに対して光導波方向に所定の間隔をあけて形成され、膜10bにおける端面2bに接する面と対向するように配置されている。膜10cは光導波路2を横切っており、膜10bと膜10cとの間にも光導波路2が設けられている。膜10cは、膜10bと同様の材料を含んで構成され、その光導波方向の厚さ、並びに光導波方向と直交する面内での幅及び高さは、膜10bと同様である。膜10bと膜10cとの間隔Zは、光導波路2を導波する光の波長、並びに当該膜の機能に応じて設定され、光の波長が1.55[μm]帯である場合、間隔Zは例えば0.96[μm]である。
図2(a)は、端面2a上に形成された膜10aの波長−反射率特性の理論値を示すグラフである。また、図2(b)は、端面2b上及びその付近に形成された膜10b及び10cから成る膜構造の波長−反射率特性の理論値を示すグラフである。図2(a)に示すように、膜10aは、特定の波長(図では1.55[μm])に近づくほど反射率が低くなる波長−反射率特性を有しており、端面2aにおける光の反射を抑えるAR(Anti Reflection)膜として機能する。一方、図2(b)に示すように、膜10b及び10cから成る膜構造は、広い波長範囲にわたって反射率が高い波長−反射率特性を有しており、端面2bにおいて高い反射率を有するHR(High Reflection)膜として機能する。これらの膜10a〜10cの作用によって、光反射端面および光出射端面を有する光共振器が好適に実現され、端面2a及び膜10aを通過してレーザ光Lが出力される。
以上の構成を備える半導体光素子1においては、光導波路2の端面2a上の膜10a、及び端面2b上の膜10bが半導体基板3の劈開前に形成されている。すなわち、これらの膜10a及び10bは、後述する第2及び第3の実施の形態において詳細に説明するように、半導体基板3上に光導波路2を含む半導体層11が成長されたのち、その半導体基板3が所定の切断予定線に沿って棒状に劈開される前の段階において、光導波路2の端面2a及び2b上に形成されたものである。本実施形態の半導体光素子1によれば、このような膜10a,10bを備えることによって、半導体基板3を棒状に劈開する際に光導波路2の端面2a,2bを適切に保護することができるので、端面2a,2bの損傷を効果的に低減することができる。
また、本実施形態のように、光導波方向における膜10a,10bの表面の位置は、光導波方向における半導体基板3の劈開面3c,3dの位置より内側であることが好ましい。一般的な半導体光素子では、光導波路2の端面2a,2bが半導体基板3の劈開によって同時に形成されるので、端面2a,2b上の膜10a,10bの表面は劈開面3c,3dの外側に位置することとなる。これに対し、光導波路2の端面2a,2b上の膜10a,10bが半導体基板3の劈開前に形成された場合には、光導波方向における膜10a,10bの表面は、必然的に光導波方向における半導体基板3の劈開面3c,3dより内側に位置することとなる。すなわち、このような構成を備える半導体光素子1は、上述した効果を好適に奏することができるものとなる。
また、上述したように、膜10a〜10cの厚さは0.5[μm]以上2.0[μm]以下であることが好ましい。膜10a〜10cの厚さが0.5[μm]以上であることにより、半導体基板3の劈開前においても、例えば溝に膜材料を埋め込む等の方法によって、上記膜10a〜10cを好適に形成できる。また、膜10a〜10cの厚さが2.0[μm]以下であることにより、膜10a〜10cを通過する光の損失を抑えることができる。
また、上述したように、光導波方向における膜10a,10bの表面の位置と、光導波方向における半導体基板3の劈開面3c,3dの位置との差Y1,Y2は、10[μm]以上30[μm]以下であることが好ましい。この差Y1,Y2を10[μm]以上とすることにより、半導体基板3を劈開する際の寸法誤差を十分に吸収することができる。また、この差Y1,Y2を30[μm]以下とすることにより、光ファイバといった他の光導波手段と当該半導体光素子1との結合効率を十分に確保できる。
(第2の実施の形態)
次に、上述した半導体光素子1の作製方法に係る第2実施形態について説明する。図3は、本実施形態に係る半導体光素子1の作製方法を示すフローチャートである。また、図4〜図12は、本実施形態に係る半導体光素子1の作製工程を順に示す図である。
まず、n型InPといった第1導電型半導体から成る半導体基板としてのウェハ30を準備する。そして、ウェハ30の切断予定線と交差しウェハ30の主面30aに沿う光導波方向に延びる光導波路を、ウェハ30上に形成する。具体的には、まず、図4(a)に示すように、ウェハ30の主面30a上に、n型InPといった第1導電型半導体から成る下部クラッド層41と、下部クラッド層41よりバンドギャップが小さい半導体、例えばアンドープGaInAsPから成る下部光閉じ込め層21と、GaInAsP多重量子井戸構造を有する活性層22と、下部光閉じ込め層21と同様の半導体材料から成る上部光閉じ込め層23と、p型GaInAsPといった第2導電型半導体から成る回折格子層24とを、MOVPE法により順にエピタキシャル成長させる(図3の工程S10)。
続いて、図4(b)に示すように、所定の格子ピッチを有する回折格子24aを回折格子層24の表面に形成する。このとき、例えば回折格子層24の表面において回折格子24aとなる部分を電子ビーム露光にて描画したのち、回折格子層24をドライエッチングにより加工し、回折格子24aを形成するとよい(図3の工程S11)。その後、図5(a)に示すように、回折格子層24上に、p型InPといった第2導電型半導体から成る上部クラッド層51と、p型GaInAsといった第2導電型半導体から成るコンタクト層52とを、MOVPE法により順にエピタキシャル成長させる(図3の工程S12)。なお、図5(a)は、作成途中の半導体光素子1の光導波方向に沿った断面を示している。
続いて、図5(b)に示すように、光導波路となる部分を除くウェハ30の主面30a上の積層構造に対して下部クラッド層41の途中までドライエッチングを施すことにより、ストライプメサ構造12を形成する。これにより、図1(a)に示した光導波路2、下部半導体層4、及び上部半導体層5が完成する。その後、図6に示すように、露出した下部クラッド層41上にFeドープInPといった高抵抗の半導体をMOVPEにより成長させることによって、半絶縁性領域6a及び6bを形成し、ストライプメサ構造12を両側面から埋め込む(図3の工程S13)。これにより、図1(a)に示した半導体層11が完成する。なお、図5(b)及び図6は、作成途中の半導体光素子1の光導波方向に垂直な断面を示している。
続いて、コンタクト層52並びに半絶縁性領域6a及び6b上に例えばSiO膜をCVD法により堆積したのち、レジストマスクを介してこのSiO膜にエッチングを施し、このエッチング後のSiO膜をマスクとして半導体層11にエッチングを施すことにより、図7(a)及び図7(b)に示すように、溝11a〜11cを形成する(図3の工程S14)。
溝11a及び11bは、本実施形態における第1の溝である。溝11a及び11bは、光導波路2と交差するように形成される。すなわち、溝11a及び11bは、その平面形状が光導波方向と交差する方向に延びており、その深さは下部半導体層4まで達している。溝11aは、後の工程においてウェハ30が棒状に切断される際の一方の切断予定線の近傍、より具体的には一方の切断予定線より所定距離(図1に示した距離Y1)だけ内側に形成される。また、溝11bは、他方の切断予定線の近傍、より具体的には他方の切断予定線より所定距離(図1に示した距離Y2)だけ内側に形成される。これにより、溝11a及び11bの側面に光導波路2の一端及び他端が現れ、光導波路2の一方の端面2a及び他方の端面2bが形成される。なお、溝11a及び11bの光導波方向の幅、光導波方向と直交する方向の幅及び深さは、図1に示した膜10a,10bの寸法に基づいて決定される。
また、溝11cは、光導波路2の端面2bに沿った面方向に延在するように、且つ光導波路2と交差するように形成される。具体的には、溝11cは光導波方向における溝11bの内側に並んで形成され、その平面形状が光導波方向と交差する方向に延びており、その深さは下部半導体層4まで達している。溝11cは、溝11bに対して所定の間隔(図1に示した間隔Z)をあけて形成される。溝11cの光導波方向の幅、光導波方向と直交する方向の幅及び深さは、図1に示した膜10cの寸法に基づいて決定される。
続いて、図8(a)及び図8(b)に示すように、光導波路2の屈折率より小さい屈折率を有する膜材料、例えばSiO、Si、及びAlのうち少なくとも一つの材料を堆積させて、溝11a〜11cを埋め込む(図3の工程S14)。これにより、光導波路2の端面2a,2bを覆う膜10a,10b、及び光導波路2を横切る膜10cが形成される。なお、このとき、半導体層11上における溝11a〜11c以外の領域にも当該膜材料を堆積し、絶縁膜9を併せて形成するとよい。
続いて、図9に示すように、半導体層11上の絶縁膜9の一部をエッチングにより除去し、上部半導体層5(コンタクト層52)上にTi/Pt/Auをリフトオフ法を用いて蒸着することにより、アノード電極7を形成する(図3の工程S15)。また、ウェハ30の裏面側を研磨して厚さ約100[μm]程度までウェハ30を薄化したのち、ウェハ30の裏面30b上にカソード電極8を蒸着する(図3の工程S16)。
続いて、図10に示すように、ウェハ30上の全面にレジストマスク60を形成する。ここで、レジストマスク60はウェハ30の切断予定線A上の領域に開口60aを有している。この開口60aの切断予定線Aと直交する方向の幅は、切断予定線Aと膜10a,10bとの間隔(図1のY1,Y2)の和に基づいて決定され、Y1,Y2が共に10[μm]である場合、この幅は例えば20[μm]以下に設定される。なお、後述する半導体層11に対するエッチングの際の横方向のエッチング特性を考慮し、この幅はY1とY2との和よりも小さく設定されることが好ましい。また、ウェハ30の裏面30bは、その全面が保護されるようにワックス等を用いて基材(不図示)に貼り付けられるとよい。
続いて、図11に示すように、レジストマスク60を介して絶縁膜9及び半導体層11にエッチングを施すことにより、ウェハ30の切断予定線Aに沿った溝13を形成する(図3の工程S17)。溝13は、本実施形態における第2の溝である。このとき、溝13を下部半導体層4に達するように形成して、溝13の側面に膜10a及び10bの片側の表面を露出させる。このエッチングは、例えばCl系ガスを使用したドライエッチング、又はウェットエッチングにより行うとよい。このエッチングの後、レジストマスク60を除去する。
続いて、ウェハ30を切断予定線Aに沿って劈開することにより複数の棒状部材(バー)31に分割する(図3の工程S18)。各棒状部材31には、切断予定線Aと交差する方向に数本ないし数十本の光導波路2が並んで含まれている。これにより、劈開面3c,3dが形成される。その後、光導波方向に沿った切断予定線Bに沿って各棒状部材31を切断することにより、各棒状部材31をチップ状に分割する(図3の工程S19)。そして、各チップをチップキャリア上に実装し、アノード電極7にワイヤボンディングを施す。こうして、半導体光素子1が完成する。
以上に説明した半導体光素子1の作製方法においては、光導波路2をウェハ30上に形成した後、ウェハ30を劈開する前に、光導波路2と交差する溝11a及び11bを形成し、この溝11a及び11bに膜材料を堆積させることによって、光導波路2の端面2a,2b上に膜10a,10bを形成している。したがって、光導波路2の端面2a,2bが膜10a,10bにより保護された状態となる。その後、切断予定線Aに沿って溝13を形成することにより膜10a,10bの表面を露出させ、切断予定線Aに沿ってウェハ30を劈開している。このような本実施形態の作製方法によれば、劈開工程(工程S18)およびその後の工程における光導波路2の端面2a,2bの損傷を効果的に低減することができる。
また、上記した作製方法において、光導波方向における溝11a〜11cの幅は、0.5[μm]以上であることが好ましい。本実施形態では、溝11a〜11cとして少なくとも下部半導体層4に達するように深さ約2[μm]〜3[μm]の溝を形成する必要があるので、このような深さの溝に膜材料を埋め込む為には、溝11a〜11cが0.5[μm]以上といった或る程度の幅を有することが好ましいからである。
また、光導波方向における溝11a〜11cの幅は、2.0[μm]以下であることが好ましい。溝11a〜11cに埋め込まれて形成される膜10a〜10cを通過する光の損失を抑えることができるからである。
また、上記した作製方法において、溝11a,11bと切断予定線Aとの距離は、10[μm]以上30[μm]以下であることが好ましい。この距離を10[μm]以上とすることにより、ウェハ30を劈開する際の寸法誤差を十分に吸収することができる。また、この距離を30[μm]以下とすることにより、溝11a,11bに埋め込まれて形成される膜10a,10b(特に、膜10a)と、光ファイバといった他の光導波手段との結合効率を十分に確保できる。
また、前述したように、溝11a〜11cは、SiO、Si、及びAlのうち少なくとも一つの膜材料によって埋め込まれることが好ましい。これらの材料は半導体より屈折率が小さいので、光導波路2の屈折率より小さい屈折率を有する膜10a〜10cを好適に形成できる。また、これらの材料は、半導体プロセスを使用して作製することができ、溝への埋め込みが容易であり、エッチングにより溝13を形成する際に半導体層11に対してエッチング選択性を確保できる。
(第3の実施の形態)
次に、半導体光素子1の別の作製方法に係る第3実施形態について説明する。図13は、本実施形態に係る半導体光素子1の作製方法を示すフローチャートである。また、図14〜図16は、本実施形態に係る半導体光素子1の作製工程を順に示す図である。なお、本実施形態の作製方法では、ウェハ30の裏面30bにカソード電極8を形成するまでの各工程(工程S1〜S16)は既述した第2実施形態と同様なので、これらの工程に関する説明を省略する。
本実施形態の作製方法では、カソード電極8を形成したのち(工程S16)、図14に示すように、ウェハ30を切断予定線Aに沿って劈開することにより複数の棒状部材32に分割する(図13の工程S20)。各棒状部材32には、切断予定線Aと交差する方向に数本ないし数十本の光導波路2が並んで含まれている。これにより、劈開面3c,3dが形成される。
続いて、図15に示すように、複数の棒状部材32を、劈開面3c及び3dのうち一方が上になるように治具Sにて整列させる。そして、ウェハ30の劈開により劈開面3c又は3dと共に形成された、半導体層11の端面にエッチングを施すことにより、膜10a及び10bのうち一方の膜の片側の表面を露出させる。その後、治具Sにおいて複数の棒状部材32を反転させ、反対側の半導体層11の端面にもエッチングを施すことにより、膜10a及び10bのうち他方の膜の片側の表面を露出させる(図13の工程S21)。このとき、エッチング方法としては、Clガス系のドライエッチングや、ウェットエッチングが好適である。また、治具Sの材質には、半導体層11をエッチングするためのガス種や薬液に対して耐性があるものを選択するとよい。以上の工程により、図16に示すように、第2実施形態の工程S18(図12を参照)において形成されたものと同様の形態を備える棒状部材31が得られる。
その後、光導波方向に沿った切断予定線Bに沿って各棒状部材31を切断することにより、各棒状部材31をチップ状に分割する(図13の工程S22)。そして、各チップをチップキャリア上に実装し、アノード電極7にワイヤボンディングを施す。こうして、半導体光素子1が完成する。
以上に説明した半導体光素子1の作製方法においても、光導波路2をウェハ30上に形成した後、ウェハ30を劈開する前に、光導波路2と交差する溝11a及び11bを形成し、この溝11a及び11bに膜材料を堆積させることによって、光導波路2の端面2a,2b上に膜10a,10bを形成している。したがって、光導波路2の端面2a,2bが膜10a,10bにより保護された状態となる。その後、切断予定線Aに沿ってウェハ30を劈開し、半導体層11の端面にエッチングを施すことにより膜10a,10bの片側の表面を露出させている。このような本実施形態の作製方法によれば、劈開工程(工程S20)およびその後の工程における光導波路2の端面2a,2bの損傷を効果的に低減することができる。
なお、上記した作製方法において、光導波方向における溝11a〜11cの幅が0.5[μm]以上2.0[μm]以下であることが好ましいこと、溝11a,11bと切断予定線Aとの距離が10[μm]以上30[μm]以下であることが好ましいこと、溝11a〜11cがSiO、Si、及びAlのうち少なくとも一つの膜材料によって埋め込まれることが好ましいことは、既述した第2実施形態と同様である。
本発明による半導体光素子及びその作製方法は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では半導体基板や半導体層としてInP系のものを例示しているが、本発明においては、他の系統の半導体が用いられてもよい。
また、上記各実施形態では半導体光素子の一例としてDFB型半導体レーザ素子を示したが、本発明は、一対の端面を有する光導波路を備える半導体光素子に適用され、例えばファブリ・ペロー(FP)型、波長可変型といった各種の半導体レーザ素子や、半導体光増幅器、半導体光変調器などにおいても本発明の作用効果を奏することができる。
1…半導体光素子、2…光導波路、2a,2b…端面、3…半導体基板、3c,3d…劈開面、4…下部半導体層、5…上部半導体層、6a,6b…半絶縁性領域、7…アノード電極、8…カソード電極、9…絶縁膜、10a〜10c…膜、11…半導体層、11a〜11c…(第1の)溝、12…ストライプメサ構造、13…(第2の)溝、30…ウェハ、31,32…棒状部材、60…レジストマスク、A,B…切断予定線、L…レーザ光、S…治具。

Claims (11)

  1. 半導体基板上に設けられ、該半導体基板の主面に沿った光導波方向に延びる光導波路と、
    前記光導波路の一端に形成された端面と、
    前記光導波方向における前記半導体基板の一端に形成された劈開面と、
    前記光導波路の前記端面上に設けられ、前記光導波路の屈折率より小さい屈折率を有する膜と
    を備え、
    前記半導体基板の劈開前に前記膜が形成されたことを特徴とする、半導体光素子。
  2. 前記光導波方向における前記膜の表面の位置が、前記光導波方向における前記半導体基板の前記劈開面の位置より内側であることを特徴とする、請求項1に記載の半導体光素子。
  3. 前記膜が、SiO、Si、及びAlのうち少なくとも一つを含むことを特徴とする、請求項1または2に記載の半導体光素子。
  4. 前記膜の厚さが0.5[μm]以上2.0[μm]以下であることを特徴とする、請求項1〜3のいずれか一項に記載の半導体光素子。
  5. 前記光導波方向における前記膜の表面の位置と、前記光導波方向における前記半導体基板の前記劈開面の位置との差が10[μm]以上30[μm]以下であることを特徴とする、請求項1〜4のいずれか一項に記載の半導体光素子。
  6. 前記光導波路を含む半導体層内に形成され、前記光導波路の前記端面に沿った面方向に延在する別の膜を更に備えることを特徴とする、請求項1〜5のいずれか一項に記載の半導体光素子。
  7. 半導体基板上に設けられ、該半導体基板の主面に沿った光導波方向に延びる光導波路と、
    前記光導波路の一端に形成された第1の端面、および前記光導波路の他端に形成された第2の端面と、
    前記光導波方向における前記半導体基板の両端部に形成された劈開面と、
    前記第1及び第2の端面上にそれぞれ設けられ、前記光導波路の屈折率より小さい屈折率を有する第1及び第2の膜と
    を備え、
    前記半導体基板の劈開前に前記第1及び第2の膜が形成されたことを特徴とする、半導体光素子。
  8. 前記光導波方向における前記第1及び第2の膜の表面の位置が、前記光導波方向における前記半導体基板の前記劈開面の位置より内側であることを特徴とする、請求項7に記載の半導体光素子。
  9. 前記光導波路を含む半導体層内に形成され、前記第1及び第2の端面のうち一方の端面に沿った面方向に延在する第3の膜を更に備えることを特徴とする、請求項7または8に記載の半導体光素子。
  10. 半導体基板の切断予定線と交差し該半導体基板の主面に沿う光導波方向に延びる光導波路を該半導体基板上に形成する工程と、
    前記光導波路と交差する第1の溝を、前記光導波路を含む半導体層の前記切断予定線より内側に形成することにより、前記光導波路の端面を形成する工程と、
    前記光導波路の屈折率より小さい屈折率を有する膜材料を前記第1の溝に堆積させることにより、前記端面上に膜を形成する工程と、
    切断予定線に沿って第2の溝を形成するとともに、前記第2の溝の側面に前記膜の表面を露出させる工程と、
    前記切断予定線に沿って前記半導体基板を劈開する工程と
    を備えることを特徴とする、半導体光素子の作製方法。
  11. 半導体基板の切断予定線と交差し該半導体基板の主面に沿う光導波方向に延びる光導波路を該半導体基板上に形成する工程と、
    前記光導波路と交差する第1の溝を、前記光導波路を含む半導体層の前記切断予定線より内側に形成することにより、前記光導波路の端面を形成する工程と、
    前記光導波路の屈折率より小さい屈折率を有する膜材料を前記第1の溝に堆積させることにより、前記端面上に膜を形成する工程と、
    前記切断予定線に沿って前記半導体基板を劈開する工程と、
    前記半導体基板の劈開により形成された、前記光導波路を含む半導体層の端面にエッチングを施すことにより、前記膜の表面を露出させる工程と
    を備えることを特徴とする、半導体光素子の作製方法。
JP2009112213A 2009-05-01 2009-05-01 半導体光素子及びその作製方法 Pending JP2010263047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009112213A JP2010263047A (ja) 2009-05-01 2009-05-01 半導体光素子及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009112213A JP2010263047A (ja) 2009-05-01 2009-05-01 半導体光素子及びその作製方法

Publications (1)

Publication Number Publication Date
JP2010263047A true JP2010263047A (ja) 2010-11-18

Family

ID=43360904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009112213A Pending JP2010263047A (ja) 2009-05-01 2009-05-01 半導体光素子及びその作製方法

Country Status (1)

Country Link
JP (1) JP2010263047A (ja)

Similar Documents

Publication Publication Date Title
JP3983933B2 (ja) 半導体レーザ、および半導体レーザの製造方法
CN104067462B (zh) 边发射蚀刻端面激光器
US8891578B2 (en) Optical semiconductor device having diffraction grating disposed on both sides of waveguide and its manufacture method
US7656922B2 (en) Multi-level integrated photonic devices
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
JP6650699B2 (ja) レーザ装置及びレーザ装置の製造方法
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP2016072302A (ja) 量子カスケード半導体レーザ
JP2016072300A (ja) 量子カスケード半導体レーザ
US6577661B1 (en) Semiconductor laser with lateral light confinement by polygonal surface optical grating resonator
CN113906640B (zh) 半导体光集成元件及半导体光集成元件的制造方法
JP2011124521A (ja) 半導体レーザおよびその製造方法
US10312667B2 (en) Quantum cascade laser
JP2009200341A (ja) 窒化物系半導体ウェハ、窒化物系半導体レーザ素子および窒化物系半導体レーザ素子の製造方法
JP2018088456A (ja) 量子カスケード半導体レーザ
JP2010263047A (ja) 半導体光素子及びその作製方法
US8605767B2 (en) Long semiconductor laser cavity in a compact chip
US6793388B2 (en) Semiconductor laser and fabricating method of the same
KR100584376B1 (ko) 산화 차단층들을 갖는 레이저 다이오드의 제작 방법
JP2004087564A (ja) 半導体レーザ素子及びその製造方法
JP5326456B2 (ja) 光導波装置
JP5610032B2 (ja) 半導体レーザの製造方法
CN112787219A (zh) 量子级联激光器
JP3911002B2 (ja) 半導体レーザ素子
JP3949704B2 (ja) 半導体レーザ素子