JP2010257043A - シミュレーションシステムおよびシミュレーション方法 - Google Patents

シミュレーションシステムおよびシミュレーション方法 Download PDF

Info

Publication number
JP2010257043A
JP2010257043A JP2009103938A JP2009103938A JP2010257043A JP 2010257043 A JP2010257043 A JP 2010257043A JP 2009103938 A JP2009103938 A JP 2009103938A JP 2009103938 A JP2009103938 A JP 2009103938A JP 2010257043 A JP2010257043 A JP 2010257043A
Authority
JP
Japan
Prior art keywords
transistor
output power
operating voltage
input
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009103938A
Other languages
English (en)
Other versions
JP5262952B2 (ja
Inventor
Masahiro Tanomura
昌宏 田能村
Kenichi Maruhashi
建一 丸橋
Hidenori Shimawaki
秀徳 嶋脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009103938A priority Critical patent/JP5262952B2/ja
Publication of JP2010257043A publication Critical patent/JP2010257043A/ja
Application granted granted Critical
Publication of JP5262952B2 publication Critical patent/JP5262952B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計すること。
【解決手段】本発明は、トランジスタモデル、トランジスタモデルパラメータ、トランジスタの動作電圧、およびトランジスタの信頼性情報を入力するための入力部と、トランジスタモデル、トランジスタモデルパラメータおよび動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するとともに、トランジスタモデル、トランジスタモデルパラメータ、動作電圧および信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するシミュレーション部と、算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する抽出部と、を有する。
【選択図】図2

Description

本発明は、マイクロ波帯やミリ波帯で用いられる高周波電力増幅器をシミュレーションするシミュレーションシステムおよびシミュレーション方法に関する。
近年、CMOSの微細化の進展により、CMOSの高速化・高周波化が加速する一方で、CMOSの動作電圧は低下し続けている。例えば、ゲート長90nm以下のCMOSの場合、動作電圧は1V以下である。
CMOSの動作電圧の低下の要因としては、CMOSの微細化に伴い、トランジスタにおいて、ゲート絶縁膜、ゲート端子とドレイン端子間、および、ドレイン端子とソース端子間に印加される電圧が高くなったことが挙げられる。
CMOSに高電圧が印加されると、HCI(Hot Carrier Injection)、TDDB(Time Dependent Dielectric Breakdown)、または、NBTI(Negative Bias Temperature Instability)などに起因して、トランジスタが故障または劣化するまでの時間(以下、寿命と称す)が短くなる。そのため、CMOSの寿命は、トランジスタに印加される電圧と非常に強い相関を持つ。
CMOSの動作電圧が低下すると、アナログ回路の性能、特に、電力増幅器の出力電力が悪化する。なぜなら、電力増幅器の出力電力は、一般に、CMOSの動作電圧の2乗に比例するからである。
そのため、微細CMOSを用いた電力増幅器を設計する際には、電力増幅器の出力電力を高くするために、トランジスタの寿命を満たす範囲内で、CMOSの動作電圧を、たった0.1Vでも高くしたいという強い要求がある。例えば、CMOSの動作電圧を0.5Vから0.6Vに増加させることで、電力増幅器の出力電力は40%以上向上する。
CMOSの寿命を算出する技術は、例えば、特許文献1および特許文献2に開示されている。
特開平9−283577号公報 特開2005−259777号公報
しかし、特許文献1および特許文献2に開示されている従来技術においては、デジタル回路やアナログ回路等の寿命を算出することは可能であるが、マイクロ波帯やミリ波帯で用いられる高周波回路、特に、高周波電力増幅器の寿命および出力電力を算出することができないという課題がある。なぜなら、従来技術においては、トランジスタの整合回路の負荷インピーダンスを考慮して、寿命を算出していないからである。
高周波電力増幅器の場合、CMOSに印加される瞬時電圧は動作電圧を上回る。この瞬時電圧は、動作電圧だけでなく、整合回路の負荷インピーダンスにも依存する。また、高周波電力増幅器の出力電力も同様に、整合回路の負荷インピーダンスに依存する。そのため、トランジスタの整合回路の負荷インピーダンスを何ら考慮していない従来技術においては、高周波電力増幅器の寿命および出力電力を算出することができない。
そこで、本発明は、従来技術の課題である、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能な、シミュレーションシステムおよびシミュレーション方法を提供することを目的とする。
上記目的を達成するために、本発明の第1のシミュレーションシステムは、
高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とする。
上記目的を達成するために、本発明の第2のシミュレーションシステムは、
高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
高周波電力増幅器の所望の出力電力値を入力するための増幅器目標性能入力部と、
トランジスタの整合回路情報を入力するための整合回路情報入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定する判定部と、を有し、
前記判定部で、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けることを特徴とする。
上記目的を達成するために、本発明の第1のシミュレーション方法は、
高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出するステップと、を有することを特徴とする。
上記目的を達成するために、本発明の第2のシミュレーション方法は、
高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
高周波電力増幅器の所望の出力電力値の入力を受け付けるステップと、
トランジスタの整合回路情報の入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定するステップと、
寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けるステップと、を有することを特徴とする。
本発明の第1のシミュレーションシステムによれば、トランジスタの出力電力および寿命を算出し、スミスチャート図上に等高線表示した上で、トランジスタの寿命および出力電力が得られる負荷インピーダンスを抽出するため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。
本発明の第2のシミュレーションシステムによれば、トランジスタの出力電力および寿命を算出し、スミスチャート図上に等高線表示した上で、トランジスタの寿命が得られる出力電力が存在するか判定し、存在するまで、所望の出力電力値、整合回路情報、および動作電圧の入力を繰り返すため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。
本発明の第1の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。 図1に示したシミュレーションシステムによるシミュレーション方法を示すフローチャートである。 高周波電力増幅器の負荷線および負荷サークルを示す図である。 高周波電力増幅器の負荷線上の基板電流を示す図である。 図1に示したシミュレーションシステムにて表示される図である。 本発明の第2の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。 図6に示したシミュレーションシステムによるシミュレーション方法を示すフローチャートである。
次に、本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。
本実施形態のシミュレーションシステムは、プログラムにより動作するコンピュータにより実現される回路シミュレータであって、高周波電力増幅器の設計に用いられる。
図1に示すように、本実施形態のシミュレーションシステムの主要部は、条件入力部11、シミュレーション部12、表示部13、および負荷インピーダンス抽出部14から構成されている。
また、条件入力部11は、トランジスタモデル入力部111、トランジスタモデルパラメータ入力部112、信頼性情報入力部113、および動作電圧入力部14から構成されている。
また、シミュレーション部12は、出力電力シミュレーション部121および寿命シミュレーション部122から構成されている。
以下、本実施形態のシミュレーションシステムによるシミュレーション方法について、図2を参照して説明する。
図2に示すように、まず、ステップA1において、トランジスタモデル入力部111にトランジスタモデルが入力され、続いて、ステップA2において、トランジスタモデルパラメータ入力部112にトランジスタモデルパラメータが入力される。
トランジスタモデルは、BSIM(Berkeley Short-channel IGFET Model, IGFET=Insulated-Gate Field-Effect Transistor)やHiSIM(Hiroshima-university STARC IGFET Model, STARC=Semiconductor Technology Academic Research Center)等の一般的なトランジスタモデルである。
トランジスタモデルパラメータは、BSIMやHiSIM等のトランジスタモデルのパラメータである。
一方、ステップA3において、信頼性情報入力部113にトランジスタの信頼性情報が入力される。
信頼性情報は、トランジスタ構造に依存した情報であり、例えば、トランジスタに印加される電圧と寿命との関係式である。
また、信頼性情報は、トランジスタの基板電流と寿命との関係式であってもよい。トランジスタの基板電流と寿命との関係式を用いることで、HCIに起因したCMOSの寿命を精度良く容易に算出することが可能になる。なぜなら、CMOSの寿命は基板電流と強い相関があるからである。
基板電流と寿命との関係式は、例えば、寿命=α×(基板電流)βである。但し、αとβは、トランジスタ構造に依存するパラメータである。
また、信頼性情報は、トランジスタの接合温度と寿命との関係式であってもよい。トランジスタの接合温度と寿命との関係式を用いることで、CMOSだけでなく、GaAsやGaN等の半導体の寿命を算出することが可能になる。
接合温度と寿命との関係式は、例えば、寿命=a×exp(b/接合温度)である。但し、aとbは、トランジスタ構造に依存するパラメータである。
次に、ステップA4において、動作電圧入力部114にトランジスタの動作電圧が入力される。
なお、トランジスタモデル入力部111、トランジスタモデルパラメータ入力部112、信頼性情報入力部113、および動作電圧入力部114は、ステップA1〜A4において入力された条件を、シミュレーション部12に供給する。
次に、出力電力シミュレーション部121は、ステップA5において、トランジスタモデル、トランジスタモデルパラメータ、および動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出し、その結果を表示部13に供給する。
一方、寿命シミュレーション部122は、ステップA6において、トランジスタモデル、トランジスタモデルパラメータ、動作電圧、および信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの寿命を算出し、その結果を表示部13に供給する。
なお、整合回路は、抵抗、容量、インダクタ、および伝送線路を1つ以上用いて構成される回路である。
次に、表示部13は、ステップA7において、図5に示すように、トランジスタの出力電力および寿命の等高線図をスミスチャート図上に表示し、その結果を負荷インピーダンス抽出部14に供給する。
その後、負荷インピーダンス抽出部14は、ステップA8において、表示部13で表示されたトランジスタの出力電力および寿命の等高線図を基に、寿命を満たす範囲内で出力電力が最大になる、所望の負荷インピーダンスを抽出する。
本実施形態のシミュレーションシステムは、本発明の一例であり、その構成および動作は適時に変更することができる。例えば、本実施形態においては、トランジスタの出力電力および寿命をスミスチャート図上に表示しているが、高周波電力増幅器の一般的な指標である、効率、歪、利得、トランジスタの基板電流、トランジスタの接合温度を表示することも可能である。
上述したように本実施形態においては、トランジスタの寿命および出力電力が得られる負荷インピーダンスを抽出するため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。
(第2の実施形態)
図6は、本発明の第2の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。
本実施形態のシミュレーションシステムは、プログラムにより動作するコンピュータにより実現される回路シミュレータであって、高周波電力増幅器の設計に用いられる。
図6に示すように、本実施形態のシミュレーションシステムの主要部は、条件入力部21、シミュレーション部22、表示部23、および判定部24から構成されている。
また、条件入力部21は、トランジスタモデル入力部211、トランジスタモデルパラメータ入力部212、増幅器目標性能入力部213、整合回路情報入力部214、信頼性情報入力部215、および動作電圧入力部216から構成されている。
また、シミュレーション部22は、出力電力シミュレーション部221および寿命シミュレーション部222から構成されている。
以下、本実施形態のシミュレーションシステムによるシミュレーション方法について、図7を参照して説明する。
図7に示すように、まず、ステップB1において、トランジスタモデル入力部211にトランジスタモデルが入力され、続いて、ステップB2において、トランジスタモデルパラメータ入力部212にトランジスタモデルパラメータが入力され、続いて、ステップB3において、増幅器目標性能入力部213に高周波電力増幅器の所望の出力電力値Psが入力され、続いて、ステップB4において、整合回路情報入力部214にトランジスタの整合回路情報が入力される。
整合回路は、抵抗、容量、インダクタ、および伝送線路を1つ以上用いて構成される回路である。
なお、トランジスタモデルおよびトランジスタモデルパラメータは、第1の実施形態で説明したものと同様である。
一方、ステップB5において、信頼性情報入力部215にトランジスタの信頼性情報が入力される。
なお、信頼性情報は、第1の実施形態で説明したものと同様である。
次に、ステップB6において、動作電圧入力部216にトランジスタの動作電圧が入力される。
なお、トランジスタモデル入力部211、トランジスタモデルパラメータ入力部212、増幅器目標性能入力部213、整合回路情報入力部214、信頼性情報入力部215、および動作電圧入力部216は、ステップB1〜B6において入力された条件を、シミュレーション部22に供給する。
次に、出力電力シミュレーション部221は、ステップB7において、トランジスタモデル、トランジスタモデルパラメータ、整合回路情報、および動作電圧を参照し、トランジスタの出力電力を算出し、その結果を表示部23に供給する。
一方、寿命シミュレーション部222は、ステップB8において、トランジスタモデル、トランジスタモデルパラメータ、整合回路情報、動作電圧、および信頼性情報を参照し、トランジスタの寿命を算出し、その結果を表示部23に供給する。
次に、表示部23は、ステップB9において、トランジスタの出力電力および寿命をスミスチャート図上に表示し、その結果を判定部24に供給する。
なお、スミスチャート図上には、出力電力および寿命を、図5に示したように等高線図として表示することが望ましい。
その後、判定部24は、ステップB10において、表示部23で表示されたトランジスタの出力電力および寿命を基に、寿命を満たす負荷インピーダンス領域に、所望の出力電力値Psが存在するかを判定する。
判定部24は、寿命が得られる負荷インピーダンス領域に、所望の出力電力Psが存在した場合、シミュレーションを終了する。
一方、判定部24は、寿命が得られる負荷インピーダンス領域に、所望の出力電力Psが存在しない場合、ステップB3の処理に戻り、以降、Psの値、整合回路情報、および動作電圧の再入力を受け付ける。
本実施形態のシミュレーションシステムは、本発明の一例であり、その構成および動作は適時に変更することができる。例えば、本実施形態においては、出力電力を目標値としているが、高周波電力増幅器の一般的な指標である、効率、歪、利得を目標値とすることも可能である。
上述したように本実施形態においては、トランジスタの寿命が得られる出力電力が存在するまで、Psの値、整合回路情報、および動作電圧の入力を繰り返すため、寿命を満たし、かつ、所望の出力電力を有する高周波電力増幅器を設計することが可能になる。
11 条件入力部
111 トランジスタモデル入力部
112 トランジスタモデルパラメータ入力部
113 信頼性情報入力部
114 動作電圧入力部
12 シミュレーション部
121 出力電力シミュレーション部
122 寿命シミュレーション部
13 表示部
14 負荷インピーダンス抽出部
21 条件入力部
211 トランジスタモデル入力部
212 トランジスタモデルパラメータ入力部
213 増幅器目標性能入力部
214 整合回路情報入力部
215 信頼性情報入力部
216 動作電圧入力部
22 シミュレーション部
221 出力電力シミュレーション部
222 寿命シミュレーション部
23 表示部
24 判定部

Claims (12)

  1. 高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
    トランジスタモデルを入力するためのトランジスタモデル入力部と、
    トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
    トランジスタの動作電圧を入力するための動作電圧入力部と、
    トランジスタの信頼性情報を入力するための信頼性情報入力部と、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出する出力電力シミュレーション部と、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出する寿命シミュレーション部と、
    前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
    前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とするシミュレーションシステム。
  2. 高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
    トランジスタモデルを入力するためのトランジスタモデル入力部と、
    トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
    高周波電力増幅器の所望の出力電力値を入力するための増幅器目標性能入力部と、
    トランジスタの整合回路情報を入力するための整合回路情報入力部と、
    トランジスタの動作電圧を入力するための動作電圧入力部と、
    トランジスタの信頼性情報を入力するための信頼性情報入力部と、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出する出力電力シミュレーション部と、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出する寿命シミュレーション部と、
    前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
    前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定する判定部と、を有し、
    前記判定部で、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けることを特徴とするシミュレーションシステム。
  3. 請求項1または2に記載のシミュレーションシステムであって、
    前記信頼性情報は、トランジスタの基板電流と寿命との関係式であることを特徴とするシミュレーションシステム。
  4. 請求項3に記載のシミュレーションシステムであって、
    前記表示部は、前記スミスチャート図上にトランジスタの基板電流を等高線表示することを特徴とするシミュレーションシステム。
  5. 請求項1または2に記載のシミュレーションシステムであって、
    前記信頼性情報は、トランジスタの接合温度と寿命との関係式であることを特徴とするシミュレーションシステム。
  6. 請求項5に記載のシミュレーションシステムであって、
    前記表示部は、前記スミスチャート図上にトランジスタの接合温度を等高線表示することを特徴とするシミュレーションシステム。
  7. 高周波電力増幅器をシミュレーションするシミュレーション方法であって、
    トランジスタモデルの入力を受け付けるステップと、
    トランジスタモデルパラメータの入力を受け付けるステップと、
    トランジスタの動作電圧の入力を受け付けるステップと、
    トランジスタの信頼性情報の入力を受け付けるステップと、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するステップと、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するステップと、
    前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
    前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出するステップと、を有することを特徴とするシミュレーション方法。
  8. 高周波電力増幅器をシミュレーションするシミュレーション方法であって、
    トランジスタモデルの入力を受け付けるステップと、
    トランジスタモデルパラメータの入力を受け付けるステップと、
    高周波電力増幅器の所望の出力電力値の入力を受け付けるステップと、
    トランジスタの整合回路情報の入力を受け付けるステップと、
    トランジスタの動作電圧の入力を受け付けるステップと、
    トランジスタの信頼性情報の入力を受け付けるステップと、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出するステップと、
    前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出するステップと、
    前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
    前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定するステップと、
    寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けるステップと、を有することを特徴とするシミュレーション方法。
  9. 請求項7または8に記載のシミュレーション方法であって、
    前記信頼性情報は、トランジスタの基板電流と寿命との関係式であることを特徴とするシミュレーション方法。
  10. 請求項9に記載のシミュレーション方法であって、
    前記スミスチャート図上にトランジスタの基板電流を等高線表示するステップを有することを特徴とするシミュレーション方法。
  11. 請求項7または8に記載のシミュレーション方法であって、
    前記信頼性情報は、トランジスタの接合温度と寿命との関係式であることを特徴とするシミュレーション方法。
  12. 請求項11に記載のシミュレーション方法であって、
    前記スミスチャート図上にトランジスタの接合温度を等高線表示するステップを有することを特徴とするシミュレーション方法。
JP2009103938A 2009-04-22 2009-04-22 シミュレーションシステムおよびシミュレーション方法 Expired - Fee Related JP5262952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009103938A JP5262952B2 (ja) 2009-04-22 2009-04-22 シミュレーションシステムおよびシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009103938A JP5262952B2 (ja) 2009-04-22 2009-04-22 シミュレーションシステムおよびシミュレーション方法

Publications (2)

Publication Number Publication Date
JP2010257043A true JP2010257043A (ja) 2010-11-11
JP5262952B2 JP5262952B2 (ja) 2013-08-14

Family

ID=43317914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009103938A Expired - Fee Related JP5262952B2 (ja) 2009-04-22 2009-04-22 シミュレーションシステムおよびシミュレーション方法

Country Status (1)

Country Link
JP (1) JP5262952B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014206867A (ja) * 2013-04-12 2014-10-30 富士通株式会社 シミュレーション装置及びシミュレーション方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308649A (ja) * 2000-04-25 2001-11-02 Sharp Corp 高周波電力増幅器および通信装置
JP2003008365A (ja) * 2001-04-16 2003-01-10 Matsushita Electric Ind Co Ltd 電力増幅用回路、電力増幅用回路の制御方法、及び携帯端末装置
JP2003188184A (ja) * 2001-12-21 2003-07-04 Hitachi Ltd 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法
JP2005259778A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の信頼性シミュレーション方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308649A (ja) * 2000-04-25 2001-11-02 Sharp Corp 高周波電力増幅器および通信装置
JP2003008365A (ja) * 2001-04-16 2003-01-10 Matsushita Electric Ind Co Ltd 電力増幅用回路、電力増幅用回路の制御方法、及び携帯端末装置
JP2003188184A (ja) * 2001-12-21 2003-07-04 Hitachi Ltd 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法
JP2005259778A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の信頼性シミュレーション方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012061139; 田能村 昌宏, 濱田 康宏, 岸本 修也, 伊東 正治, 折橋 直行, 丸橋 建一, 嶋脇 秀徳: '60GHz帯CMOS増幅器とトランシーバ技術' 電子情報通信学会技術研究報告. MW, マイクロ波 第108巻/第195号, 20080821, 第41-46頁, 一般社団法人電子情報通信学会 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014206867A (ja) * 2013-04-12 2014-10-30 富士通株式会社 シミュレーション装置及びシミュレーション方法

Also Published As

Publication number Publication date
JP5262952B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
CN101201850B (zh) 双极结型晶体管spice模型的建模方法
JP5731032B2 (ja) 定電力密度スケーリングの方法
Tufféry et al. CMOS fully integrated reconfigurable power amplifier with efficiency enhancement for LTE applications
JP5262952B2 (ja) シミュレーションシステムおよびシミュレーション方法
Zhang et al. Hybrid small-signal modeling of GaN HEMTs based on improved genetic algorithm
Siligaris et al. A new empirical nonlinear model for sub-250 nm channel MOSFET
Pazos et al. Reliability-aware design space exploration for fully integrated RF CMOS PA
Pongthavornkamol et al. Optimized power simulation of AlGaN/GaN HEMT for continuous wave and pulse applications
Teng et al. A new small-signal model for asymmetrical AlGaN/GaN HEMTs
Odedeyi et al. Bandwidth enhancement technique for bipolar single stage distributed amplifier design
US8630835B2 (en) Simulation device, simulation method, and recording medium storing program
Gu A scalable large‐signal model with self‐heating effect based on a hybrid‐scaling rule for GaN high‐electron‐mobility transistors
Sridhar et al. A low power, highly efficient, linear, enhanced wideband Class-J mode power amplifier for 5G applications
Wei et al. Modeling of CMOS transistors from 0.18 μm process by artificial neural network
Hong et al. Physical origin of gate voltage‐dependent drain–source capacitance in short‐channel MOSFETs
JP2010288133A (ja) 高周波回路の設計方法、高周波回路
Marbell et al. A load-pull-based behavioral model for Doherty PA design
Wu et al. Design of Doherty power amplifier using load-pull X-parameters
Manohar et al. An ultra low noise amplifier at X band
Bengtsson et al. A computational load-pull method with harmonic loading for high-efficiency investigations
Huang et al. Design of high‐efficiency SiGe hetrojunction bipolar transistor linear power amplifier with new adaptive bias configuration
TWI322892B (en) Methods for calculating the voltage induced in a device
You et al. Extended theoretical analysis method on the performance of high‐efficiency power amplifiers by solving nonlinear waveform determination process
DeMartino et al. Nonlinear Embedding Model for Waveform Engineering Motivated PA Design
WO2009093360A1 (ja) 回路シミュレータおよび回路シミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees