JP2010257043A - シミュレーションシステムおよびシミュレーション方法 - Google Patents
シミュレーションシステムおよびシミュレーション方法 Download PDFInfo
- Publication number
- JP2010257043A JP2010257043A JP2009103938A JP2009103938A JP2010257043A JP 2010257043 A JP2010257043 A JP 2010257043A JP 2009103938 A JP2009103938 A JP 2009103938A JP 2009103938 A JP2009103938 A JP 2009103938A JP 2010257043 A JP2010257043 A JP 2010257043A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output power
- operating voltage
- input
- lifetime
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】本発明は、トランジスタモデル、トランジスタモデルパラメータ、トランジスタの動作電圧、およびトランジスタの信頼性情報を入力するための入力部と、トランジスタモデル、トランジスタモデルパラメータおよび動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するとともに、トランジスタモデル、トランジスタモデルパラメータ、動作電圧および信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するシミュレーション部と、算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する抽出部と、を有する。
【選択図】図2
Description
高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とする。
高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
高周波電力増幅器の所望の出力電力値を入力するための増幅器目標性能入力部と、
トランジスタの整合回路情報を入力するための整合回路情報入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定する判定部と、を有し、
前記判定部で、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けることを特徴とする。
高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出するステップと、を有することを特徴とする。
高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
高周波電力増幅器の所望の出力電力値の入力を受け付けるステップと、
トランジスタの整合回路情報の入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定するステップと、
寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けるステップと、を有することを特徴とする。
図1は、本発明の第1の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。
図6は、本発明の第2の実施形態のシミュレーションシステムの主要部の構成を示すブロック図である。
111 トランジスタモデル入力部
112 トランジスタモデルパラメータ入力部
113 信頼性情報入力部
114 動作電圧入力部
12 シミュレーション部
121 出力電力シミュレーション部
122 寿命シミュレーション部
13 表示部
14 負荷インピーダンス抽出部
21 条件入力部
211 トランジスタモデル入力部
212 トランジスタモデルパラメータ入力部
213 増幅器目標性能入力部
214 整合回路情報入力部
215 信頼性情報入力部
216 動作電圧入力部
22 シミュレーション部
221 出力電力シミュレーション部
222 寿命シミュレーション部
23 表示部
24 判定部
Claims (12)
- 高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とするシミュレーションシステム。 - 高周波電力増幅器をシミュレーションするシミュレーションシステムであって、
トランジスタモデルを入力するためのトランジスタモデル入力部と、
トランジスタモデルパラメータを入力するためのトランジスタモデルパラメータ入力部と、
高周波電力増幅器の所望の出力電力値を入力するための増幅器目標性能入力部と、
トランジスタの整合回路情報を入力するための整合回路情報入力部と、
トランジスタの動作電圧を入力するための動作電圧入力部と、
トランジスタの信頼性情報を入力するための信頼性情報入力部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出する出力電力シミュレーション部と、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出する寿命シミュレーション部と、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示する表示部と、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定する判定部と、を有し、
前記判定部で、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けることを特徴とするシミュレーションシステム。 - 請求項1または2に記載のシミュレーションシステムであって、
前記信頼性情報は、トランジスタの基板電流と寿命との関係式であることを特徴とするシミュレーションシステム。 - 請求項3に記載のシミュレーションシステムであって、
前記表示部は、前記スミスチャート図上にトランジスタの基板電流を等高線表示することを特徴とするシミュレーションシステム。 - 請求項1または2に記載のシミュレーションシステムであって、
前記信頼性情報は、トランジスタの接合温度と寿命との関係式であることを特徴とするシミュレーションシステム。 - 請求項5に記載のシミュレーションシステムであって、
前記表示部は、前記スミスチャート図上にトランジスタの接合温度を等高線表示することを特徴とするシミュレーションシステム。 - 高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、および前記動作電圧を参照し、トランジスタの整合回路の負荷インピーダンスを変化させてトランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記動作電圧、および前記信頼性情報を参照し、トランジスタの整合回路の負荷インピーダンスを変化させて、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、所望の負荷インピーダンスを抽出するステップと、を有することを特徴とするシミュレーション方法。 - 高周波電力増幅器をシミュレーションするシミュレーション方法であって、
トランジスタモデルの入力を受け付けるステップと、
トランジスタモデルパラメータの入力を受け付けるステップと、
高周波電力増幅器の所望の出力電力値の入力を受け付けるステップと、
トランジスタの整合回路情報の入力を受け付けるステップと、
トランジスタの動作電圧の入力を受け付けるステップと、
トランジスタの信頼性情報の入力を受け付けるステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、および前記動作電圧を参照し、トランジスタの出力電力を算出するステップと、
前記トランジスタモデル、前記トランジスタモデルパラメータ、前記整合回路情報、前記動作電圧、および前記信頼性情報を参照し、トランジスタの寿命を算出するステップと、
前記算出された出力電力および寿命をスミスチャート図上に等高線表示するステップと、
前記スミスチャート図上に等高線表示された出力電力および寿命を参照して、寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在するかを判定するステップと、
寿命を満たす負荷インピーダンス領域に、所望の出力電力値が存在しないと判定された場合、前記所望の出力電力値、前記整合回路情報、および前記動作電圧の再入力を受け付けるステップと、を有することを特徴とするシミュレーション方法。 - 請求項7または8に記載のシミュレーション方法であって、
前記信頼性情報は、トランジスタの基板電流と寿命との関係式であることを特徴とするシミュレーション方法。 - 請求項9に記載のシミュレーション方法であって、
前記スミスチャート図上にトランジスタの基板電流を等高線表示するステップを有することを特徴とするシミュレーション方法。 - 請求項7または8に記載のシミュレーション方法であって、
前記信頼性情報は、トランジスタの接合温度と寿命との関係式であることを特徴とするシミュレーション方法。 - 請求項11に記載のシミュレーション方法であって、
前記スミスチャート図上にトランジスタの接合温度を等高線表示するステップを有することを特徴とするシミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103938A JP5262952B2 (ja) | 2009-04-22 | 2009-04-22 | シミュレーションシステムおよびシミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103938A JP5262952B2 (ja) | 2009-04-22 | 2009-04-22 | シミュレーションシステムおよびシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010257043A true JP2010257043A (ja) | 2010-11-11 |
JP5262952B2 JP5262952B2 (ja) | 2013-08-14 |
Family
ID=43317914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009103938A Expired - Fee Related JP5262952B2 (ja) | 2009-04-22 | 2009-04-22 | シミュレーションシステムおよびシミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262952B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014206867A (ja) * | 2013-04-12 | 2014-10-30 | 富士通株式会社 | シミュレーション装置及びシミュレーション方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308649A (ja) * | 2000-04-25 | 2001-11-02 | Sharp Corp | 高周波電力増幅器および通信装置 |
JP2003008365A (ja) * | 2001-04-16 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 電力増幅用回路、電力増幅用回路の制御方法、及び携帯端末装置 |
JP2003188184A (ja) * | 2001-12-21 | 2003-07-04 | Hitachi Ltd | 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法 |
JP2005259778A (ja) * | 2004-03-09 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の信頼性シミュレーション方法 |
-
2009
- 2009-04-22 JP JP2009103938A patent/JP5262952B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308649A (ja) * | 2000-04-25 | 2001-11-02 | Sharp Corp | 高周波電力増幅器および通信装置 |
JP2003008365A (ja) * | 2001-04-16 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 電力増幅用回路、電力増幅用回路の制御方法、及び携帯端末装置 |
JP2003188184A (ja) * | 2001-12-21 | 2003-07-04 | Hitachi Ltd | 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法 |
JP2005259778A (ja) * | 2004-03-09 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の信頼性シミュレーション方法 |
Non-Patent Citations (1)
Title |
---|
JPN6012061139; 田能村 昌宏, 濱田 康宏, 岸本 修也, 伊東 正治, 折橋 直行, 丸橋 建一, 嶋脇 秀徳: '60GHz帯CMOS増幅器とトランシーバ技術' 電子情報通信学会技術研究報告. MW, マイクロ波 第108巻/第195号, 20080821, 第41-46頁, 一般社団法人電子情報通信学会 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014206867A (ja) * | 2013-04-12 | 2014-10-30 | 富士通株式会社 | シミュレーション装置及びシミュレーション方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5262952B2 (ja) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101201850B (zh) | 双极结型晶体管spice模型的建模方法 | |
JP5731032B2 (ja) | 定電力密度スケーリングの方法 | |
Tufféry et al. | CMOS fully integrated reconfigurable power amplifier with efficiency enhancement for LTE applications | |
JP5262952B2 (ja) | シミュレーションシステムおよびシミュレーション方法 | |
Zhang et al. | Hybrid small-signal modeling of GaN HEMTs based on improved genetic algorithm | |
Siligaris et al. | A new empirical nonlinear model for sub-250 nm channel MOSFET | |
Pazos et al. | Reliability-aware design space exploration for fully integrated RF CMOS PA | |
Pongthavornkamol et al. | Optimized power simulation of AlGaN/GaN HEMT for continuous wave and pulse applications | |
Teng et al. | A new small-signal model for asymmetrical AlGaN/GaN HEMTs | |
Odedeyi et al. | Bandwidth enhancement technique for bipolar single stage distributed amplifier design | |
US8630835B2 (en) | Simulation device, simulation method, and recording medium storing program | |
Gu | A scalable large‐signal model with self‐heating effect based on a hybrid‐scaling rule for GaN high‐electron‐mobility transistors | |
Sridhar et al. | A low power, highly efficient, linear, enhanced wideband Class-J mode power amplifier for 5G applications | |
Wei et al. | Modeling of CMOS transistors from 0.18 μm process by artificial neural network | |
Hong et al. | Physical origin of gate voltage‐dependent drain–source capacitance in short‐channel MOSFETs | |
JP2010288133A (ja) | 高周波回路の設計方法、高周波回路 | |
Marbell et al. | A load-pull-based behavioral model for Doherty PA design | |
Wu et al. | Design of Doherty power amplifier using load-pull X-parameters | |
Manohar et al. | An ultra low noise amplifier at X band | |
Bengtsson et al. | A computational load-pull method with harmonic loading for high-efficiency investigations | |
Huang et al. | Design of high‐efficiency SiGe hetrojunction bipolar transistor linear power amplifier with new adaptive bias configuration | |
TWI322892B (en) | Methods for calculating the voltage induced in a device | |
You et al. | Extended theoretical analysis method on the performance of high‐efficiency power amplifiers by solving nonlinear waveform determination process | |
DeMartino et al. | Nonlinear Embedding Model for Waveform Engineering Motivated PA Design | |
WO2009093360A1 (ja) | 回路シミュレータおよび回路シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |