JP2010251566A - Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module - Google Patents

Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module Download PDF

Info

Publication number
JP2010251566A
JP2010251566A JP2009100203A JP2009100203A JP2010251566A JP 2010251566 A JP2010251566 A JP 2010251566A JP 2009100203 A JP2009100203 A JP 2009100203A JP 2009100203 A JP2009100203 A JP 2009100203A JP 2010251566 A JP2010251566 A JP 2010251566A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
semiconductor device
terminal portion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009100203A
Other languages
Japanese (ja)
Inventor
Yoshifumi Nakamura
嘉文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009100203A priority Critical patent/JP2010251566A/en
Publication of JP2010251566A publication Critical patent/JP2010251566A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board capable of narrow pitch wiring and with high reliability in bonding, to provide a semiconductor device, and to provide a semiconductor module and a method of manufacturing the module. <P>SOLUTION: The wiring board 100 having a semiconductor element mounted on a principal plane includes: an insulative substrate 2; a wire 3 provided on a principal plane of the insulative substrate 2 as a routing wire from the semiconductor element to be mounted; external connecting terminals 4 and 6 formed on a partial region of the wire 3 as external connecting terminals connecting with the outside; and insulative resin 7 formed to cover the principal plane of the insulative substrate 2 while at least a mounting region where the semiconductor element is to be mounted on the principal plane of the insulative substrate 2 and connection surfaces of the external connection terminals 4 and 6 are exposed. The thickness of the external connection terminals 4 and 6 in a normal direction on the principal plane of the insulative substrate 2 is larger than that in a normal direction on the principal plane of the insulative substrate 2 on the wire 3. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、配線基板と、それを用いた半導体装置および半導体モジュールと、その製造方法とに関する。   The present invention relates to a wiring board, a semiconductor device and a semiconductor module using the wiring board, and a manufacturing method thereof.

近年、半導体素子の高機能化に伴い半導体素子のI/O(Input/Output)ピン数が増加傾向にある。そのような多ピンの半導体素子に対応した半導体装置では、パッケージ方式として、半導体装置の裏面に外部接続端子を有するBGA(Ball Grid Array)が多く使用されている。   In recent years, the number of I / O (Input / Output) pins of a semiconductor element has been increasing as the functionality of the semiconductor element has increased. In a semiconductor device corresponding to such a multi-pin semiconductor element, a BGA (Ball Grid Array) having an external connection terminal on the back surface of the semiconductor device is often used as a package system.

このような半導体装置は、配線が形成されている配線基板からなり、その配線基板には半導体素子を接合する部分と外部接続用の端子とが形成される。ここで、配線基板としてはガラスエポキシタイプやテープタイプの基板が一般的に使用される。また、配線基板上に形成される配線としては銅配線が抵抗値も低く一般的である。外部接続端子は、BGAでは半導体装置の裏面に形成される。また、このような半導体装置では、例えば引き出しリードをなくしてベアチップそのものを配線基板上に実装するFCB(Flip Chip Bonding)などの実装方法などにより、半導体素子が金属バンプを経由して配線基板の裏面に形成されている外部接続端子に接合されて配線基板に接続される。   Such a semiconductor device includes a wiring board on which wiring is formed, and a part for joining a semiconductor element and a terminal for external connection are formed on the wiring board. Here, a glass epoxy type or tape type substrate is generally used as the wiring substrate. Further, as a wiring formed on the wiring board, a copper wiring is generally low in resistance value. The external connection terminal is formed on the back surface of the semiconductor device in the BGA. Further, in such a semiconductor device, for example, the semiconductor element is connected to the back surface of the wiring board via metal bumps by a mounting method such as FCB (Flip Chip Bonding) that eliminates the lead and mounts the bare chip itself on the wiring board. It is joined to the external connection terminal formed on the wiring board and connected to the wiring board.

また、多ピンの半導体素子に対応した半導体装置では、POP(Package on Package)という複数の半導体装置を積層したパッケージすなわちBGAの半導体装置上に別のBGAの半導体装置を複数個実装してなる半導体モジュールが小面積多機能なデバイスを要求する商品で使用される。POPでは、例えば半導体装置が有する配線基板上の外部接続端子および別の半導体装置の外部接続端子、半導体素子および配線基板、並びに配線基板同士を接合する方法として、はんだを用いたはんだ接合が一般的に使用される。   Further, in a semiconductor device corresponding to a multi-pin semiconductor element, a semiconductor in which a plurality of semiconductor devices of another BGA are mounted on a package in which a plurality of semiconductor devices called POP (Package on Package) are stacked, that is, a BGA semiconductor device. Modules are used in products that require small area multifunctional devices. In POP, for example, as a method of joining an external connection terminal on a wiring board included in a semiconductor device, an external connection terminal of another semiconductor device, a semiconductor element and a wiring board, and wiring boards, solder joining using solder is generally used. Used for.

配線基板と他の配線基板を接合する方法としてはんだ接合が使用される形態の一例が下記特許文献1に開示されている。この特許文献1に記載された配線基板について、図9を参照して説明する。   An example of a form in which solder bonding is used as a method of bonding a wiring board and another wiring board is disclosed in Patent Document 1 below. The wiring board described in Patent Document 1 will be described with reference to FIG.

図9は、従来の配線基板におけるはんだバンプ接続される接合部を示す断面図である。   FIG. 9 is a cross-sectional view showing a joint portion to be connected to a solder bump in a conventional wiring board.

図9に示す従来の配線基板900は、絶縁基材902、配線903、樹脂層907、金属層921、およびはんだバンプ922を備える。   A conventional wiring substrate 900 shown in FIG. 9 includes an insulating base 902, wiring 903, a resin layer 907, a metal layer 921, and solder bumps 922.

配線基板900では、配線903に外部接続端子を形成し、外部接続端子にはんだバンプ922が形成されている。ベース部材の絶縁基材902には、ガラスエポキシまたはポリイミドテープが使用され、配線903には銅などが使用されている。また、金属層21にはニッケル材料を使用することが好ましいとある。   In the wiring substrate 900, external connection terminals are formed on the wiring 903, and solder bumps 922 are formed on the external connection terminals. A glass epoxy or polyimide tape is used for the insulating base material 902 of the base member, and copper or the like is used for the wiring 903. Further, it is preferable to use a nickel material for the metal layer 21.

図9に示すように、配線基板900では、配線903上の絶縁性の樹脂層907の一部を露出するようにして外部接続端子が形成されている。はんだによる配線への影響を防ぐことと強度を確保する点から絶縁性の樹脂層907の側面にも金属層921が形成されており、はんだバンプ922がその上に形成されている。これによりはんだバンプ922と配線903とを強固に接続、すなわち、はんだ接合部の強度を向上することができる。   As shown in FIG. 9, in the wiring substrate 900, external connection terminals are formed so as to expose a part of the insulating resin layer 907 on the wiring 903. A metal layer 921 is also formed on the side surface of the insulating resin layer 907 in order to prevent the influence of the solder on the wiring and to ensure strength, and a solder bump 922 is formed thereon. Thereby, the solder bump 922 and the wiring 903 can be firmly connected, that is, the strength of the solder joint can be improved.

特開2004―327628号公報JP 2004-327628 A

しかしながら、上記従来の配線基板900においては、はんだ接合部の強度の向上を目的として外部接続端子となる部分の配線903と樹脂層907と双方に金属層921を形成するために、スパッタ装置または複雑な無電解メッキの手法を用いなければならず、工程が複雑になる。   However, in the above conventional wiring board 900, a sputtering apparatus or a complicated device is used to form the metal layer 921 on both the wiring 903 and the resin layer 907, which are external connection terminals, for the purpose of improving the strength of the solder joint. The electroless plating method must be used, and the process becomes complicated.

また、上記従来の配線基板900において、金属層921を形成しない場合には、以下の問題が懸念される。配線基板900に実装される半導体チップのパッドは、縮小化が進み狭パッドピッチ化することが予測される。それに対応するために配線基板900の配線903のピッチも狭ピッチ化する必要があり、配線はエッチング法などにより形成されることが一般的である。そのため、エッチング法を用いて狭ピッチに対応するためには配線903となる銅箔の厚みを薄くしなければならない。しかしながら、銅箔を薄くすることで狭ピッチ化に対応可能となるものの、銅箔を薄くすることによりはんだ接合される外部接続端子となる部分の配線903も薄くなってしまう。そのため、上記従来の配線基板900において、金属層921を形成しない場合には、はんだ実装時の加熱により、配線903の導体とはんだとが相互拡散し、配線903がはんだに浸食される現象であるはんだ食われが生じることで、配線903が断線することが懸念される。   Further, in the conventional wiring substrate 900, when the metal layer 921 is not formed, the following problems are concerned. It is predicted that the pads of the semiconductor chip mounted on the wiring board 900 will be reduced in size and the pad pitch will be reduced. In order to cope with this, it is necessary to reduce the pitch of the wiring 903 of the wiring substrate 900, and the wiring is generally formed by an etching method or the like. Therefore, in order to cope with a narrow pitch using the etching method, the thickness of the copper foil to be the wiring 903 must be reduced. However, although it is possible to cope with a narrow pitch by thinning the copper foil, the wiring 903 of the portion serving as an external connection terminal to be soldered is also thinned by thinning the copper foil. Therefore, in the conventional wiring board 900, when the metal layer 921 is not formed, the conductor of the wiring 903 and the solder are mutually diffused by heating at the time of solder mounting, and the wiring 903 is eroded by the solder. There is a concern that the wiring 903 may be disconnected due to solder erosion.

そこで、本発明は、上述の事情を鑑みてなされたもので、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板、半導体装置、半導体モジュールおよびその製造方法を提供することを目的とする。   Accordingly, the present invention has been made in view of the above-described circumstances, and an object thereof is to provide a wiring board, a semiconductor device, a semiconductor module, and a manufacturing method thereof that enable narrow pitch wiring and have high bonding reliability. And

上記目的を達成するために、本発明に係る配線基板は、主面に半導体素子が実装される配線基板であって、絶縁性基材と、実装されるべき前記半導体素子からの引き回し配線として、前記絶縁性基材の主面に設けられた配線と、外部と接続する外部接続端子として、前記配線の一部領域に形成される外部接続端子部と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように形成された絶縁性樹脂とを備え、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記配線における前記絶縁性基材の主面の法線方向の厚さよりも厚い。   In order to achieve the above object, a wiring board according to the present invention is a wiring board on which a semiconductor element is mounted on a main surface, as an insulating base material, and a routing wiring from the semiconductor element to be mounted, Wirings provided on the main surface of the insulating base, external connection terminals connected to the outside, external connection terminal portions formed in a partial region of the wiring, and at least on the main surface of the insulating base An insulating resin formed so as to cover a main surface of the insulating base material in a state where a mounting region in which the semiconductor element is to be mounted and a connection surface of the external connection terminal portion are exposed; and the insulating property The thickness of the external connection terminal portion in the normal direction of the main surface of the base material is greater than the thickness of the main surface of the insulating base material in the wiring in the normal direction.

この構成により、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板を実現することができる。   With this configuration, it is possible to realize a wiring board with a narrow pitch wiring and high bonding reliability.

また、前記外部接続端子部の前記厚さは、前記絶縁性樹脂における前記絶縁性基材の主面の法線方向の厚さより薄く、前記外部接続端子部の前記接続面の外周は、前記絶縁性樹脂で覆われていてもよい。   Further, the thickness of the external connection terminal portion is thinner than the thickness in the normal direction of the main surface of the insulating base material in the insulating resin, and the outer periphery of the connection surface of the external connection terminal portion is the insulating material. May be covered with a conductive resin.

また、前記外部接続端子部は、前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成されており、前記絶縁性樹脂は、外部接続端子部の側面の一部に密着するよう形成されていてもよい。   Further, the external connection terminal portion is formed so that the connection surface protrudes from the upper surface of the insulating resin, and the insulating resin is in close contact with a part of the side surface of the external connection terminal portion. It may be formed.

また、上記目的を達成するために、本発明に係る半導体装置は、主面に半導体素子が実装される配線基板であって、絶縁性基材と、実装されるべき前記半導体素子からの引き回し配線として、前記絶縁性基材の主面に設けられた配線と、外部と接続する外部接続端子として、前記配線の一部領域に形成される外部接続端子部と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように形成された絶縁性樹脂とを備え、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記配線における前記絶縁性基材の主面の法線方向の厚さよりも厚い配線基板と、前記配線基板の前記実装領域に実装された半導体素子とを備える。   In order to achieve the above object, a semiconductor device according to the present invention is a wiring board on which a semiconductor element is mounted on a main surface, an insulating base material, and a routing wiring from the semiconductor element to be mounted As the wiring provided on the main surface of the insulating base, the external connection terminal portion formed in a partial region of the wiring as an external connection terminal to be connected to the outside, and at least the main of the insulating base An insulating resin formed so as to cover a main surface of the insulating base material in a state where a mounting area on which the semiconductor element is to be mounted and a connection surface of the external connection terminal portion are exposed, The thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base material is larger than the thickness of the main surface of the insulating base material in the normal direction of the main surface of the wiring, and the wiring board Semiconductor element mounted in the mounting area Equipped with a.

この構成により、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い半導体装置を実現することができる。   With this configuration, it is possible to realize a semiconductor device that enables narrow pitch wiring and has high bonding reliability.

また、前記外部接続端子部の前記厚さは、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く、さらに前記外部接続端子部の前記接続面の外周は、前記絶縁性樹脂で覆われていてもよい。   Further, the thickness of the external connection terminal portion is thinner than the thickness of the insulating resin in the normal direction of the main surface of the insulating base, and the outer periphery of the connection surface of the external connection terminal portion is the It may be covered with an insulating resin.

また、前記外部接続端子部は、前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成されており、前記絶縁性樹脂は、外部接続端子部の側面の一部に密着するよう形成されていてもよい。   Further, the external connection terminal portion is formed so that the connection surface protrudes from the upper surface of the insulating resin, and the insulating resin is in close contact with a part of the side surface of the external connection terminal portion. It may be formed.

また、上記目的を達成するために、本発明に係る半導体モジュールは、主面に半導体素子が実装される配線基板であって、絶縁性基材と、実装されるべき前記半導体素子からの引き回し配線として、前記絶縁性基材の主面に設けられた配線と、外部と接続する外部接続端子として、前記配線の一部領域に形成される外部接続端子部と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように形成された絶縁性樹脂とを備え、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記配線における前記絶縁性基材の主面の法線方向の厚さよりも厚い配線基板と、前記配線基板の前記実装領域に実装された半導体素子とを備える第1および第2の半導体装置を備え、前記第2の半導体装置は、前記第1の半導体装置の上に積層されており、前記第1の半導体装置は、前記第1の半導体装置の前記外部接続端子部がはんだ接合されることで前記第2の半導体装置と接合されている。   In order to achieve the above object, a semiconductor module according to the present invention is a wiring board on which a semiconductor element is mounted on a main surface, an insulating base material, and a routing wiring from the semiconductor element to be mounted As the wiring provided on the main surface of the insulating base, the external connection terminal portion formed in a partial region of the wiring as an external connection terminal to be connected to the outside, and at least the main of the insulating base An insulating resin formed so as to cover a main surface of the insulating base material in a state where a mounting area on which the semiconductor element is to be mounted and a connection surface of the external connection terminal portion are exposed, The thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base material is larger than the thickness of the main surface of the insulating base material in the normal direction of the main surface of the wiring, and the wiring board Semiconductor mounted in the mounting area First and second semiconductor devices each including an element, wherein the second semiconductor device is stacked on the first semiconductor device, and the first semiconductor device is the first semiconductor device. The external connection terminal portion of the device is joined to the second semiconductor device by soldering.

この構成により、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い半導体モジュールを実現することができる。   With this configuration, it is possible to realize a semiconductor module that enables narrow pitch wiring and has high bonding reliability.

また、前記第1および第2の半導体装置では、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く、前記外部接続端子部の前記接続面の外周は、前記絶縁性樹脂で覆われていてもよい。   In the first and second semiconductor devices, the thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base is the thickness in the normal direction of the main surface of the insulating base. It is thinner than the insulating resin, and the outer periphery of the connection surface of the external connection terminal portion may be covered with the insulating resin.

また、本発明に係る半導体モジュールは、主面に半導体素子が実装される配線基板であって、絶縁性基材と、実装されるべき前記半導体素子からの引き回し配線として、前記絶縁性基材の主面に設けられた配線と、外部と接続する外部接続端子として、前記配線の一部領域に形成される外部接続端子部と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように形成された絶縁性樹脂とを備え、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記配線における前記絶縁性基材の主面の法線方向の厚さよりも厚い配線基板と、前記配線基板の前記実装領域に実装された半導体素子とを備えていてもよい。   Further, the semiconductor module according to the present invention is a wiring board on which a semiconductor element is mounted on a main surface, and an insulating base material, and as a routing wiring from the semiconductor element to be mounted, the insulating base material Wirings provided on the main surface, external connection terminals connected to the outside, external connection terminal portions formed in a partial region of the wiring, and at least the semiconductor element on the main surface of the insulating substrate are mounted An insulating resin formed so as to cover the main surface of the insulating base material in a state where the mounting area to be connected and the connection surface of the external connection terminal portion are exposed, and the main surface of the insulating base material The thickness of the external connection terminal portion in the normal direction is larger than the thickness in the normal direction of the main surface of the insulating base in the wiring, and the semiconductor mounted in the mounting region of the wiring substrate It may be equipped with an element

また、上記目的を達成するために、本発明に係る配線基板の製造方法は、主面に半導体素子が実装される配線基板の製造方法であって、実装されるべき前記半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第3工程とを含み、前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを、前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成する。   In order to achieve the above object, a method for manufacturing a wiring board according to the present invention is a method for manufacturing a wiring board in which a semiconductor element is mounted on a main surface, and is a routing wiring from the semiconductor element to be mounted. As a first step of providing a wiring made of a conductor on the main surface of the insulating substrate, a second step of forming an external connection terminal portion in a partial region of the wiring as an external connection terminal to be connected to the outside, at least Insulating resin is applied so as to cover the main surface of the insulating base material in a state in which the mounting area on which the semiconductor element is to be mounted on the main surface of the insulating base material and the connection surface of the external connection terminal portion are exposed. A third step of forming, and in the second step, the thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base material is defined as the normal line of the main surface of the insulating base material. Thicker than the wiring thickness in the direction To.

また、上記目的を達成するために、本発明に係る半導体装置の製造方法は、実装されるべき半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第3工程とを含み、前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成することにより、主面に半導体素子が実装されるべき配線基板を製造する配線基板製造工程と、超音波と加熱とを併用することにより前記配線基板の前記実装領域に前記半導体素子を実装する半導体素子実装工程とを含む。   In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a first step of providing a wiring made of a conductor on a main surface of an insulating base material as a routing wiring from a semiconductor element to be mounted. A second step of forming an external connection terminal portion in a partial region of the wiring as an external connection terminal to be connected to the outside, and a mounting region in which the semiconductor element is to be mounted at least on the main surface of the insulating substrate And a third step of forming an insulating resin so as to cover the main surface of the insulating base material in a state where the connection surface of the external connection terminal portion is exposed, and in the second step, the insulating property By forming the thickness of the external connection terminal portion in the normal direction of the main surface of the base material to be larger than the thickness of the wiring in the normal direction of the main surface of the insulating base material, the semiconductor element is formed on the main surface. The wiring board to be mounted Includes forming wiring board manufacturing process, a semiconductor element mounting step of mounting the semiconductor device on the mounting region of the wiring board by using both the heating and ultrasound.

また、上記目的を達成するために、本発明に係る半導体モジュールの製造方法は、実装されるべき半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、前記第2の工程において、前記絶縁性基材の主面と反対側の面に前記外部接続端子部とは異なる裏面外部接続端子部を形成する第3工程と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第4工程と、前記実装領域に前記半導体素子を実装する第5工程とを含み、前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成することにより、第1および第2の半導体装置を製造する半導体装置製造工程と、前記第2の半導体装置を、前記第1の半導体装置の上に積層する積層工程とを含み、前記積層工程では、前記第1の半導体装置は、前記第1の半導体装置の前記外部接続端子部がはんだ接合されることにより前記第2の半導体装置と接合される。   In order to achieve the above object, a method for manufacturing a semiconductor module according to the present invention includes a first step of providing a wiring made of a conductor on a main surface of an insulating base material as a routing wiring from a semiconductor element to be mounted. And a second step of forming an external connection terminal portion in a partial region of the wiring as an external connection terminal to be connected to the outside, and a surface opposite to the main surface of the insulating base material in the second step A third step of forming a back surface external connection terminal portion different from the external connection terminal portion, and a connection between the external connection terminal portion and the mounting region where the semiconductor element is to be mounted on at least the main surface of the insulating base A fourth step of forming an insulating resin so as to cover the main surface of the insulating base material with the surface exposed, and a fifth step of mounting the semiconductor element in the mounting region, In the process of By forming the thickness of the external connection terminal portion in the normal direction of the main surface of the conductive base material to be thicker than the thickness of the wiring in the normal direction of the main surface of the insulating base material, the first and second A semiconductor device manufacturing process for manufacturing the semiconductor device, and a stacking process for stacking the second semiconductor device on the first semiconductor device. In the stacking process, the first semiconductor device includes: The external connection terminal portion of the first semiconductor device is joined to the second semiconductor device by soldering.

本発明によれば、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板、半導体装置、半導体モジュールおよびその製造方法を実現することができる。   According to the present invention, it is possible to realize a wiring board, a semiconductor device, a semiconductor module, and a method for manufacturing the same that enable narrow pitch wiring and have high bonding reliability.

実施の形態1における配線基板の構造を示す図である。2 is a diagram showing a structure of a wiring board in the first embodiment. FIG. 実施の形態1における配線基板を使用した場合の半導体装置の構造を示す断面図である。FIG. 3 is a cross-sectional view showing a structure of a semiconductor device when the wiring board in the first embodiment is used. 実施の形態1における配線基板を製造する方法を説明するための図である。5 is a diagram for illustrating a method of manufacturing the wiring board in the first embodiment. FIG. 実施の形態2における配線基板を使用した場合の半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device at the time of using the wiring board in Embodiment 2. FIG. 実施の形態2における半導体装置を2つ接合した半導体モジュールの構造を示す断面図である。FIG. 6 is a cross-sectional view showing a structure of a semiconductor module in which two semiconductor devices in Embodiment 2 are joined. 実施の形態2における半導体装置を2つ接合した半導体モジュールの別の態様の構造を示す断面図である。It is sectional drawing which shows the structure of another aspect of the semiconductor module which joined two semiconductor devices in Embodiment 2. FIG. 実施の形態3における半導体装置を2つ接合した半導体モジュールの構造を示す断面図である。FIG. 6 is a cross-sectional view showing a structure of a semiconductor module in which two semiconductor devices in Embodiment 3 are joined. 実施の形態4における半導体装置の構造を示す断面図である。FIG. 10 is a cross-sectional view showing a structure of a semiconductor device in a fourth embodiment. 従来の配線基板におけるはんだバンプ接続される接合部を示す断面図である。It is sectional drawing which shows the junction part connected by the solder bump in the conventional wiring board.

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(実施の形態1)
図1は、実施の形態1における配線基板の構造を示す図である。図1(a)は、実施の形態1における配線基板100の構造の断面図を示し、図1(b)はその平面図を示す。ここで、図1(a)は、図1(b)のA−A’における配線基板100の断面を示している。
(Embodiment 1)
FIG. 1 is a diagram showing a structure of a wiring board in the first embodiment. FIG. 1A shows a cross-sectional view of the structure of the wiring board 100 in the first embodiment, and FIG. 1B shows a plan view thereof. Here, FIG. 1A shows a cross section of the wiring substrate 100 taken along the line AA ′ of FIG.

図1に示す配線基板100は、半導体素子が接合される領域である接合領域1を有し、絶縁性基板2と、絶縁性基板2上に形成された配線3と、第1の外部接続端子4と、半導体素子との接合用の突起電極5と、第2の外部接続端子6と、絶縁性樹脂7とを備える。   A wiring substrate 100 shown in FIG. 1 has a bonding region 1 that is a region to which a semiconductor element is bonded, and includes an insulating substrate 2, a wiring 3 formed on the insulating substrate 2, and a first external connection terminal. 4, a protruding electrode 5 for bonding to a semiconductor element, a second external connection terminal 6, and an insulating resin 7.

絶縁性基板2は、例えばガラスエポキシタイプまたはテープタイプの絶縁性を有する基材からなる基板である。また、絶縁性基板2は、例えば後の工程で主面と裏面とを導通させるために用いられる貫通孔(スルーホール)を有している。   The insulating substrate 2 is a substrate made of a base material having insulating properties such as a glass epoxy type or a tape type. Moreover, the insulating substrate 2 has a through hole (through hole) used for conducting the main surface and the back surface in a subsequent process, for example.

配線3は、後に配線基板100に実装される半導体素子の引き回し配線として、絶縁性基板2上に設けられており、例えば、抵抗値の低い銅からなる導体である。なお、配線3の材料としては銅が一般的だが、導電性を有する導電材料であればそれ以外でもかまわない。また、配線3の厚みとしては、3〜15μmが好ましい。配線3の形成方法としてはエッチング法が一般的であるがセミアディティブ法でもかまわない。なお、微細配線向けの形成方法としてのセミアディティブ法は高価なプロセスとなっている。   The wiring 3 is provided on the insulating substrate 2 as a lead wiring of a semiconductor element to be mounted on the wiring board 100 later, and is, for example, a conductor made of copper having a low resistance value. In addition, although copper is common as a material of the wiring 3, if it is a conductive material which has electroconductivity, it may be other than that. Moreover, as thickness of the wiring 3, 3-15 micrometers is preferable. As a method for forming the wiring 3, an etching method is generally used, but a semi-additive method may be used. The semi-additive method as a forming method for fine wiring is an expensive process.

第1の外部接続端子4は、例えば他の配線基板と接続するためのパッドなどの接続端子であり、配線3上の一部領域に配線3の厚みよりも厚くなるよう形成される。第1の外部接続端子4の材料としては、配線3の材料と同じ銅が好ましいが、導電材料であればそれ以外でもかまわない。また、第1の外部接続端子4の厚みとしては厚い方が好ましいが、1〜10μm程度でかまわない。   The first external connection terminal 4 is a connection terminal such as a pad for connecting to another wiring board, for example, and is formed in a partial region on the wiring 3 so as to be thicker than the wiring 3. The material of the first external connection terminal 4 is preferably the same copper as the material of the wiring 3, but any other material may be used as long as it is a conductive material. Further, the thickness of the first external connection terminal 4 is preferably thick, but may be about 1 to 10 μm.

突起電極5は、実装される半導体素子と電気的に接続するための接合用電極として、接合領域1の配線3の一部に形成される電極である。突起電極5の材料としては、第1の外部接続端子4の材料と同じであるのが好ましい。   The protruding electrode 5 is an electrode formed on a part of the wiring 3 in the bonding region 1 as a bonding electrode for electrical connection with a semiconductor element to be mounted. The material of the protruding electrode 5 is preferably the same as the material of the first external connection terminal 4.

第2の外部接続端子6は、例えば他の配線基板または半導体装置と接続するための接続端子であり、絶縁性基板2の裏面に形成される。第2の外部接続端子6は、絶縁性基板2に形成されている貫通孔(スルーホール)を介して配線3と導通している。また、第2の外部接続端子6の厚さは、配線3の厚みよりも厚くなるよう形成されるのが好ましい。   The second external connection terminal 6 is a connection terminal for connecting to, for example, another wiring substrate or a semiconductor device, and is formed on the back surface of the insulating substrate 2. The second external connection terminal 6 is electrically connected to the wiring 3 through a through hole (through hole) formed in the insulating substrate 2. In addition, the thickness of the second external connection terminal 6 is preferably formed to be thicker than the thickness of the wiring 3.

絶縁性樹脂7は、第1の外部接続端子4の一部および接合領域1など所望の領域を露出して絶縁性基板2の主面を覆うように形成されている。絶縁性樹脂7は、第1の外部接続端子4の外周を覆うように、第1の外部接続端子4の厚さより厚く形成されている。これにより厚みの厚い部分である第1の外部接続端子4の一部を絶縁性樹脂7で押さえることができる効果を奏し、さらに、厚みの厚い部分である第1の外部接続端子4の一部のみを接合部として用いることができるのではんだ接合時のはんだの拡散の影響を軽減する効果を奏する。   The insulating resin 7 is formed so as to cover a main surface of the insulating substrate 2 by exposing a part of the first external connection terminal 4 and a desired region such as the bonding region 1. The insulating resin 7 is formed thicker than the thickness of the first external connection terminal 4 so as to cover the outer periphery of the first external connection terminal 4. Thereby, there is an effect that a part of the first external connection terminal 4 which is a thick part can be pressed by the insulating resin 7, and a part of the first external connection terminal 4 which is a thick part. Since only this can be used as a joint portion, the effect of reducing the influence of solder diffusion during solder joining is achieved.

以上のようにして、配線基板100は構成される。   The wiring board 100 is configured as described above.

ここで、配線基板100を備える半導体装置について説明する。   Here, a semiconductor device including the wiring substrate 100 will be described.

図2は、実施の形態1における配線基板を使用した場合の半導体装置の構造を示す断面図である。 図1と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 2 is a cross-sectional view showing the structure of the semiconductor device when the wiring board according to the first embodiment is used. Elements similar to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

図2に示す半導体装置120は、絶縁性基板2と、絶縁性基板2上に形成された配線3と、第1の外部接続端子4と、半導体素子8との接合用の突起電極5と、第2の外部接続端子6と、絶縁性樹脂7とを有する配線基板100と、半導体素子8と、封止樹脂9と、はんだボール10とを備える。   A semiconductor device 120 shown in FIG. 2 includes an insulating substrate 2, a wiring 3 formed on the insulating substrate 2, a first external connection terminal 4, a protruding electrode 5 for bonding the semiconductor element 8, A wiring board 100 having a second external connection terminal 6 and an insulating resin 7, a semiconductor element 8, a sealing resin 9, and a solder ball 10 are provided.

半導体素子8は、例えばCMOSの半導体素子であり、例えばアナログICまたはロジックIC等の機能を有する。半導体素子8は、突起電極5と半導体素子8のパッドとをFCBを用いて接合されることで接合領域1に実装される。   The semiconductor element 8 is a CMOS semiconductor element, for example, and has a function such as an analog IC or a logic IC. The semiconductor element 8 is mounted on the bonding region 1 by bonding the protruding electrode 5 and the pad of the semiconductor element 8 using FCB.

封止樹脂9は、接合領域1に形成され、半導体素子8と半導体素子8と接合する突起電極5と、接合領域1として絶縁性樹脂7から露出している配線3とに形成される。   The sealing resin 9 is formed in the bonding region 1 and is formed on the semiconductor element 8, the protruding electrode 5 bonded to the semiconductor element 8, and the wiring 3 exposed from the insulating resin 7 as the bonding region 1.

はんだボール10は、第2の外部接続端子6に接合されている。はんだボール10は、第2の外部接続端子6に接合されることにより、半導体装置120を、マザー基板や他の半導体装置への実装を容易にさせる。また、その際に第1の外部接続端子4および第2の外部接続端子6の厚みが配線3よりも厚く形成されているので、はんだ接合時には、第1の外部接続端子4および第2の外部接続端子6により配線3のはんだ食われの影響を軽減することができるという効果を奏する。   The solder ball 10 is joined to the second external connection terminal 6. The solder ball 10 is joined to the second external connection terminal 6 to facilitate mounting of the semiconductor device 120 on a mother board or other semiconductor device. Further, at this time, since the thickness of the first external connection terminal 4 and the second external connection terminal 6 is formed to be thicker than that of the wiring 3, the first external connection terminal 4 and the second external connection terminal are joined at the time of soldering. The connection terminal 6 can reduce the influence of the solder erosion of the wiring 3.

以上のようにして、半導体装置120は構成される。   The semiconductor device 120 is configured as described above.

次に、配線基板100の製造方法について説明する。   Next, a method for manufacturing the wiring board 100 will be described.

図3は、実施の形態1における配線基板を製造する方法を説明するための図である。   FIG. 3 is a diagram for explaining a method of manufacturing the wiring board according to the first embodiment.

まず、貫通孔(スルーホール)を有する絶縁性基板2(図3(a))において、半導体装置120の素子接合面となる絶縁性基板2の主面上に導体からなる配線3を形成する(図3(b))。ここで、配線3は、3〜15μmの厚みで形成されることが好ましい。また、図3(b)において、絶縁性基板2の貫通孔(スルーホール)にメッキ層を形成する。   First, in the insulating substrate 2 (FIG. 3A) having a through hole (through hole), the wiring 3 made of a conductor is formed on the main surface of the insulating substrate 2 which is an element bonding surface of the semiconductor device 120 ( FIG. 3 (b)). Here, the wiring 3 is preferably formed with a thickness of 3 to 15 μm. Further, in FIG. 3B, a plating layer is formed in the through hole (through hole) of the insulating substrate 2.

次に、配線3の厚みよりも厚くなるように第1の外部接続端子4を形成すべき配線3の位置に電解メッキや無電解メッキなどの方法によりさらにメッキ層を形成し、厚みの厚い第1の外部接続端子4を形成する(図3(c))。なお、図3(b)において、配線3を形成する際に、厚めの金属層を使用し、2段階にエッチングすることにより、配線3より厚みの厚い第1の外部接続端子4と配線3とを形成してもよい。ここで、第1の外部接続端子4は、配線3の材料と同じ銅が好ましいが、他の導電材料でもかまわない。第1の外部接続端子4の厚みとしては厚い方が好ましいが、配線3にさらに形成される厚さとして1〜10μm程度でもかまわない。   Next, a plating layer is further formed by a method such as electrolytic plating or electroless plating at the position of the wiring 3 where the first external connection terminal 4 is to be formed so as to be thicker than the thickness of the wiring 3. 1 external connection terminals 4 are formed (FIG. 3C). In FIG. 3B, when the wiring 3 is formed, a thick metal layer is used, and etching is performed in two stages, whereby the first external connection terminal 4 and the wiring 3 that are thicker than the wiring 3 are formed. May be formed. Here, the first external connection terminal 4 is preferably made of the same copper as the material of the wiring 3, but other conductive materials may be used. Although the thickness of the first external connection terminal 4 is preferably thick, the thickness further formed on the wiring 3 may be about 1 to 10 μm.

また、図3(c)において、電解メッキや無電解メッキなどの方法により、半導体素子8との接合用として接合領域1の配線3の一部に突起電極5を形成し、絶縁性基板2の裏面に、第2の外部接続端子6を形成する。なお、突起電極5の材料は、第1の外部接続端子4の材料と同じが好ましい。これは、突起電極5の材料を第1の外部接続端子4の材料と同じ材料とすることで同時に形成することが可能となり、プロセスを簡略化できるからである。   Further, in FIG. 3C, a protruding electrode 5 is formed on a part of the wiring 3 in the bonding region 1 for bonding to the semiconductor element 8 by a method such as electrolytic plating or electroless plating. The second external connection terminal 6 is formed on the back surface. The material of the protruding electrode 5 is preferably the same as the material of the first external connection terminal 4. This is because the bump electrode 5 can be formed at the same time by using the same material as that of the first external connection terminal 4 and the process can be simplified.

次に、絶縁性基板2の主面を覆うが、第1の外部接続端子4の一部および接合領域1などの所望の領域を露出するように絶縁性樹脂7を形成する(図3(c))。これにより厚みの厚い部分である第1の外部接続端子4の一部を絶縁性樹脂7で押さえることができ、厚みの厚い部分である第1の外部接続端子4の一部のみを半導体素子8との接合部として用いることができるので接合時のはんだの拡散の影響を軽減できる。   Next, an insulating resin 7 is formed so as to cover the main surface of the insulating substrate 2 but expose a part of the first external connection terminal 4 and a desired region such as the bonding region 1 (FIG. 3C). )). Accordingly, a part of the first external connection terminal 4 which is a thick part can be pressed by the insulating resin 7, and only a part of the first external connection terminal 4 which is a thick part is the semiconductor element 8. Therefore, it is possible to reduce the influence of solder diffusion during bonding.

以上のようにして、配線基板100を製造する。   The wiring board 100 is manufactured as described above.

なお、配線基板100における接合領域1に半導体素子8を実装し、封止樹脂9を形成することにより半導体装置120を形成することができる。   Note that the semiconductor device 120 can be formed by mounting the semiconductor element 8 in the bonding region 1 of the wiring substrate 100 and forming the sealing resin 9.

また、半導体素子8は、突起電極5と半導体素子8のパッドとをFCBを用いて接合される。封止樹脂9の形成は半導体素子8を接合する前でも後でもかまわない。   The semiconductor element 8 is bonded to the bump electrode 5 and the pad of the semiconductor element 8 using FCB. The sealing resin 9 may be formed before or after the semiconductor element 8 is bonded.

また、配線基板100の第2の外部接続端子6にはんだボール10を接合してもよい。それによりマザー基板や他の半導体装置への実装が容易となる。また、第1の外部接続端子4および第2の外部接続端子6の厚みが配線3よりも厚く形成されているので、はんだ接合時には、第1の外部接続端子4および第2の外部接続端子6により配線3のはんだ食われの影響を軽減できる。   Further, the solder balls 10 may be joined to the second external connection terminals 6 of the wiring board 100. This facilitates mounting on a mother board or other semiconductor device. In addition, since the first external connection terminal 4 and the second external connection terminal 6 are formed thicker than the wiring 3, the first external connection terminal 4 and the second external connection terminal 6 are formed at the time of soldering. Thus, the influence of the solder erosion of the wiring 3 can be reduced.

以上の方法により、狭ピッチ配線および狭ピッチ半導体素子の接合をする場合にも第1の外部接続端子4におけるはんだ接合に安定性すなわち高い接続信頼性を確保することが可能となる。   According to the above method, it is possible to ensure stability, that is, high connection reliability, in the solder joint at the first external connection terminal 4 even when the narrow pitch wiring and the narrow pitch semiconductor element are joined.

それにより、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板、半導体装置、半導体モジュールおよびその製造方法を実現することができる。   As a result, it is possible to realize a wiring board, a semiconductor device, a semiconductor module, and a manufacturing method thereof that enable narrow pitch wiring and have high bonding reliability.

(実施の形態2)
実施の形態1では、第1の外部接続端子4の一部を露出するが第1の外部接続端子4に覆うよう形成され、かつ、第1の外部接続端子4の厚さよりも厚く形成される絶縁性樹脂7について説明したが、それに限らない。第1の外部接続端子の方が、絶縁性樹脂7の厚さよりも厚くなるよう形成されていてもよい。その場合について、以下の実施の形態2で説明する。
(Embodiment 2)
In the first embodiment, a part of the first external connection terminal 4 is exposed, but is formed so as to be covered by the first external connection terminal 4 and thicker than the thickness of the first external connection terminal 4. Although the insulating resin 7 has been described, it is not limited thereto. The first external connection terminal may be formed to be thicker than the insulating resin 7. Such a case will be described in a second embodiment below.

図4は、実施の形態2における配線基板を使用した場合の半導体装置の構造を示す断面図である。図1および図3と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 4 is a cross-sectional view showing the structure of the semiconductor device when the wiring board according to the second embodiment is used. Elements similar to those in FIGS. 1 and 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

図4に示す半導体装置220は、絶縁性基板2と、絶縁性基板2上に形成された配線3と、第1の外部接続端子14と、半導体素子8との接合用の突起電極5と、第2の外部接続端子6と、絶縁性樹脂7とを有する配線基板200と、半導体素子8と、封止樹脂9と、はんだボール10とを備える。   A semiconductor device 220 shown in FIG. 4 includes an insulating substrate 2, a wiring 3 formed on the insulating substrate 2, a first external connection terminal 14, a protruding electrode 5 for bonding to the semiconductor element 8, A wiring board 200 having a second external connection terminal 6 and an insulating resin 7, a semiconductor element 8, a sealing resin 9, and a solder ball 10 are provided.

図4に示す半導体装置220は、実施の形態1に係る半導体装置120に対して、第1の外部接続端子14の厚みが絶縁性樹脂7より厚いという点で構成が異なる。   The semiconductor device 220 shown in FIG. 4 is different from the semiconductor device 120 according to the first embodiment in that the first external connection terminal 14 is thicker than the insulating resin 7.

第1の外部接続端子14は、例えば他の配線基板と接続するための接続端子であり、配線3上に配線3の厚みよりも厚くなるように形成される。また、第1の外部接続端子14は、絶縁性樹脂7よりも厚く形成されており、絶縁性樹脂7から突出している。第1の外部接続端子14の材料としては、配線3の材料と同じ材料が好ましいが、導電材料であればそれ以外でもかまわない。また、第1の外部接続端子4の厚みとしては厚い方が好ましいが、10〜500μm程度でかまわない。   The first external connection terminal 14 is, for example, a connection terminal for connecting to another wiring board, and is formed on the wiring 3 so as to be thicker than the wiring 3. The first external connection terminal 14 is formed thicker than the insulating resin 7 and protrudes from the insulating resin 7. The material of the first external connection terminal 14 is preferably the same material as that of the wiring 3, but any other material may be used as long as it is a conductive material. Further, the thickness of the first external connection terminal 4 is preferably thick, but may be about 10 to 500 μm.

第1の外部接続端子14は、例えば、配線3における第1の外部接続端子14となる部分にさらに電解メッキや無電解メッキなどの方法を用いてメッキ層を形成することにより形成される。また、第1の外部接続端子14の表面に金メッキ層が形成されてもよい。なお、配線3を形成する際に、厚めの金属層を形成し、2段階にエッチングすることにより、配線3より厚みの厚い第1の外部接続端子14と配線3とを形成するとしてもよい。   The first external connection terminal 14 is formed, for example, by forming a plating layer on the portion of the wiring 3 to be the first external connection terminal 14 using a method such as electrolytic plating or electroless plating. A gold plating layer may be formed on the surface of the first external connection terminal 14. When forming the wiring 3, the first external connection terminal 14 and the wiring 3 having a thicker thickness than the wiring 3 may be formed by forming a thick metal layer and etching in two stages.

絶縁性樹脂7は、第1の外部接続端子14の一部および接合領域1など所望の領域を露出して絶縁性基板2の主面を覆うように形成されている。絶縁性樹脂7は、第1の外部接続端子14よりも薄く形成され、外部接続端子部の側面の一部に密着するよう形成される。   The insulating resin 7 is formed so as to cover a main surface of the insulating substrate 2 by exposing a desired region such as a part of the first external connection terminal 14 and the bonding region 1. The insulating resin 7 is formed thinner than the first external connection terminal 14 and is formed so as to be in close contact with a part of the side surface of the external connection terminal portion.

なお、絶縁性樹脂7は、配線3および第1の外部接続端子14の形成後に形成されるのが好ましいが、配線3を形成した後に形成されるとしてもよい。その場合には、絶縁性樹脂7が形成された後に、露出した第1の外部接続端子14が形成されるべき配線3の領域にメッキ法などにより絶縁性樹脂7の厚さよりも厚い第1の外部接続端子14を形成すればよい。   The insulating resin 7 is preferably formed after the wiring 3 and the first external connection terminal 14 are formed, but may be formed after the wiring 3 is formed. In that case, after the insulating resin 7 is formed, the first region thicker than the insulating resin 7 is thickened by plating or the like in the region of the wiring 3 where the exposed first external connection terminal 14 is to be formed. The external connection terminal 14 may be formed.

以上のようにして、配線基板200を備える半導体装置220は構成される。   As described above, the semiconductor device 220 including the wiring substrate 200 is configured.

以上のようにして、配線基板200および配線基板200を備える半導体装置220では、狭ピッチ配線および狭ピッチ半導体素子の接合をする場合に、第1の外部接続端子14のはんだ接合に安定性すなわち高い接続信頼性を確保することが可能となる。   As described above, in the wiring board 200 and the semiconductor device 220 including the wiring board 200, when the narrow pitch wiring and the narrow pitch semiconductor element are joined, the first external connection terminal 14 is soldered with high stability, that is, high. Connection reliability can be ensured.

それにより、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板、半導体装置およびその製造方法を実現することができる。   As a result, it is possible to realize a wiring substrate, a semiconductor device and a manufacturing method thereof that enable narrow pitch wiring and have high bonding reliability.

次に、半導体装置220を使用したPOPパッケージ例として、半導体装置を複数個実装してなる半導体モジュールについて説明する。   Next, as an example of a POP package using the semiconductor device 220, a semiconductor module in which a plurality of semiconductor devices are mounted will be described.

図5は、実施の形態2における半導体装置を2つ接合した半導体モジュールの構造を示す断面図である。なお、図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 5 is a cross-sectional view showing a structure of a semiconductor module in which two semiconductor devices according to the second embodiment are joined. Elements similar to those in FIG. 4 are denoted by the same reference numerals, and detailed description thereof is omitted.

図5に示す半導体モジュール250は、半導体装置220と半導体装置221とを接合してなる。   A semiconductor module 250 shown in FIG. 5 is formed by joining a semiconductor device 220 and a semiconductor device 221.

半導体装置221は、半導体装置220と同じものであり同様の構成要素を有する。   The semiconductor device 221 is the same as the semiconductor device 220 and has similar components.

半導体装置221は、第1の外部接続端子14を介して、半導体装置220のはんだボール10と接合されることで、半導体装置220と接合されている。   The semiconductor device 221 is joined to the semiconductor device 220 by being joined to the solder ball 10 of the semiconductor device 220 via the first external connection terminal 14.

同様に、半導体装置220は、自身の第2の外部接続端子6に接合されたハンダボール12を介して、半導体装置221の第1の外部接続端子14と接合されることで、半導体装置221と接合される。   Similarly, the semiconductor device 220 is joined to the first external connection terminal 14 of the semiconductor device 221 via the solder ball 12 joined to the second external connection terminal 6 of the semiconductor device 220. Be joined.

以上のようにして、半導体モジュール250は構成される。   The semiconductor module 250 is configured as described above.

このように、半導体モジュール250では、半導体装置220の第1の外部接続端子14と半導体装置220の第2の外部接続端子6とがはんだボール10とを介して接合される。そして、はんだボール10を加熱することで接合するはんだ接合方法により半導体装置220と半導体装置221とが接合される。この際、加熱により半導体装置220におけるはんだボール10のはんだが、半導体装置221の第1の外部接続端子14へ拡散する。しかしながら、半導体装置221の第1の外部接続端子14は、配線3より厚みがあり、絶縁性樹脂7から突出するように形成されているためにそのはんだ接合は安定となっている。   As described above, in the semiconductor module 250, the first external connection terminal 14 of the semiconductor device 220 and the second external connection terminal 6 of the semiconductor device 220 are joined via the solder ball 10. Then, the semiconductor device 220 and the semiconductor device 221 are joined by a solder joining method in which the solder balls 10 are joined by heating. At this time, the solder of the solder balls 10 in the semiconductor device 220 is diffused to the first external connection terminals 14 of the semiconductor device 221 by heating. However, since the first external connection terminal 14 of the semiconductor device 221 is thicker than the wiring 3 and is formed so as to protrude from the insulating resin 7, its solder joint is stable.

また、図6は、実施の形態2における半導体装置を2つ接合した半導体モジュールの別の態様の構造を示す断面図である。なお、図4および図5と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 6 is a cross-sectional view showing a structure of another aspect of the semiconductor module in which two semiconductor devices according to the second embodiment are joined. Elements similar to those in FIGS. 4 and 5 are denoted by the same reference numerals, and detailed description thereof is omitted.

図6に示す半導体モジュール260は、半導体装置230と半導体装置221とを接合してなる。   A semiconductor module 260 shown in FIG. 6 is formed by joining a semiconductor device 230 and a semiconductor device 221.

図6に示す半導体モジュール260は、図5に示す半導体モジュール250に対して、半導体装置230に実装されている半導体素子8と相応した絶縁性基板2の裏面の位置にさらに第3の外部接続端子16を形成し、この第3の外部接続端子16と半導体装置221に実装されている半導体素子8とを接着層15で接続するという点で構成が異なる。   The semiconductor module 260 shown in FIG. 6 further has a third external connection terminal at a position on the back surface of the insulating substrate 2 corresponding to the semiconductor element 8 mounted on the semiconductor device 230 with respect to the semiconductor module 250 shown in FIG. 16 is formed, and the third external connection terminal 16 and the semiconductor element 8 mounted on the semiconductor device 221 are connected by the adhesive layer 15.

半導体装置230は、半導体装置230に実装されている半導体素子8と相応した絶縁性基板2の裏面の位置にさらに第3の外部接続端子16が形成されている。   In the semiconductor device 230, a third external connection terminal 16 is further formed at a position on the back surface of the insulating substrate 2 corresponding to the semiconductor element 8 mounted on the semiconductor device 230.

半導体装置230は、自身の第2の外部接続端子6に接合されたハンダボール12を介して、半導体装置221の第1の外部接続端子14と接合されるだけでなく、第3の外部接続端子16と半導体装置221に実装されている半導体素子8とを接着層15で接続することで、半導体装置221と接合される。   The semiconductor device 230 is not only joined to the first external connection terminal 14 of the semiconductor device 221 via the solder ball 12 joined to its second external connection terminal 6, but also to the third external connection terminal. 16 and the semiconductor element 8 mounted on the semiconductor device 221 are connected by the adhesive layer 15, so that the semiconductor device 221 is joined.

第3の外部接続端子16は、半導体装置230に実装されている半導体素子8と相応した絶縁性基板2の裏面の位置に形成される。第3の外部接続端子16の材料としては、配線3の材料と同じ銅が好ましいが、導電材料であればそれ以外でもかまわない。   The third external connection terminal 16 is formed at a position on the back surface of the insulating substrate 2 corresponding to the semiconductor element 8 mounted on the semiconductor device 230. The material of the third external connection terminal 16 is preferably the same copper as the material of the wiring 3, but any other material may be used as long as it is a conductive material.

接着層15は、半導体装置221に実装されている半導体素子8の裏面(図中上面)に形成され、第3の外部接続端子16と半導体装置221に実装されている半導体素子8とを接続する。なお、接着層15は、第3の外部接続端子16に形成されるとしてもよい。接着層15は、導電性のはんだまたは樹脂やシートからなるのが好ましい。接着層15を導電性にすることにより配線3の電位をグランド電位などに固定することが可能となり、電位の安定化が可能となる。   The adhesive layer 15 is formed on the back surface (upper surface in the drawing) of the semiconductor element 8 mounted on the semiconductor device 221, and connects the third external connection terminal 16 and the semiconductor element 8 mounted on the semiconductor device 221. . The adhesive layer 15 may be formed on the third external connection terminal 16. The adhesive layer 15 is preferably made of conductive solder, resin, or sheet. By making the adhesive layer 15 conductive, the potential of the wiring 3 can be fixed to a ground potential or the like, and the potential can be stabilized.

以上のように、半導体モジュール260は構成される。   As described above, the semiconductor module 260 is configured.

次に、この半導体モジュール260の製造方法について説明する。   Next, a method for manufacturing the semiconductor module 260 will be described.

まず、半導体装置230に実装されている半導体素子8と相応した絶縁性基板2の裏面の位置に第3の外部接続端子16を形成し、半導体装置221に実装されている半導体素子8の裏面に接着層15を形成しておく。ここで接着層15は導電性のはんだや樹脂やシートが好ましい。導電性にすることにより配線3の電位をグランド電位などに固定することが可能となり、電位の安定化が可能となる。   First, the third external connection terminal 16 is formed at the position of the back surface of the insulating substrate 2 corresponding to the semiconductor element 8 mounted on the semiconductor device 230, and on the back surface of the semiconductor element 8 mounted on the semiconductor device 221. An adhesive layer 15 is formed. Here, the adhesive layer 15 is preferably conductive solder, resin, or sheet. By making it conductive, the potential of the wiring 3 can be fixed to a ground potential or the like, and the potential can be stabilized.

次に、半導体装置221の第1の外部接続端子14と半導体装置230の第2の外部接続端子6とをはんだボール10を介して接合する。ここでは、はんだボール10を加熱することにより接合するはんだ接合方法により半導体装置221の第1の外部接続端子14と半導体装置230の第2の外部接続端子6とが接合される。また、はんだ接合すると同時に接着層15により半導体装置221の半導体素子8と半導体装置230の第3の外部接続端子16とが接着される。   Next, the first external connection terminal 14 of the semiconductor device 221 and the second external connection terminal 6 of the semiconductor device 230 are joined via the solder ball 10. Here, the first external connection terminal 14 of the semiconductor device 221 and the second external connection terminal 6 of the semiconductor device 230 are joined by a solder joining method in which the solder balls 10 are joined by heating. At the same time as the solder bonding, the semiconductor element 8 of the semiconductor device 221 and the third external connection terminal 16 of the semiconductor device 230 are bonded by the adhesive layer 15.

このようにして、半導体装置220と半導体装置221とを接合する。これにより安定性もよく、電気的にも安定な接合信頼性の高い半導体モジュール260を形成することができる。   In this way, the semiconductor device 220 and the semiconductor device 221 are joined. As a result, the semiconductor module 260 having good stability and electrical stability and high bonding reliability can be formed.

(実施の形態3)
実施の形態2では、はんだボールを用いて複数の半導体装置を接合した例について説明したがそれに限らない。実施の形態3では、実施の形態2と違う態様について説明する。
(Embodiment 3)
In the second embodiment, an example in which a plurality of semiconductor devices are bonded using solder balls has been described. In the third embodiment, a mode different from the second embodiment will be described.

図7は、実施の形態3における半導体装置を2つ接合した半導体モジュールの構造を示す断面図である。なお、図4および図5と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 7 is a cross-sectional view showing a structure of a semiconductor module in which two semiconductor devices according to the third embodiment are joined. Elements similar to those in FIGS. 4 and 5 are denoted by the same reference numerals, and detailed description thereof is omitted.

図7に示す半導体モジュール350は、図5に示す半導体モジュール250に対して、第1の外部接続端子24と第2の外部接続端子26との構成が異なり、はんだボールを用いずに、半導体装置320と半導体装置321とを接合する。   The semiconductor module 350 shown in FIG. 7 differs from the semiconductor module 250 shown in FIG. 5 in the configuration of the first external connection terminal 24 and the second external connection terminal 26, and without using a solder ball. 320 and the semiconductor device 321 are joined.

半導体装置320は、第1の外部接続端子24と第2の外部接続端子26とを備えるが、第2の外部接続端子26にははんだボール10が形成されない。一方、半導体装置320は、同様に、第1の外部接続端子24と第2の外部接続端子26とを備え、第2の外部接続端子26にははんだボール10が形成される。   The semiconductor device 320 includes the first external connection terminal 24 and the second external connection terminal 26, but the solder ball 10 is not formed on the second external connection terminal 26. On the other hand, the semiconductor device 320 similarly includes a first external connection terminal 24 and a second external connection terminal 26, and a solder ball 10 is formed on the second external connection terminal 26.

第1の外部接続端子24は、配線3上に配線3の厚みよりも厚くなるよう、かつ、絶縁性樹脂7よりも厚くなるように、絶縁性樹脂7から突出して形成されている。   The first external connection terminal 24 is formed on the wiring 3 so as to protrude from the insulating resin 7 so as to be thicker than the wiring 3 and thicker than the insulating resin 7.

第2の外部接続端子26は、絶縁性基板2の裏面に形成され、絶縁性基板2に形成されている貫通孔(スルーホール)を介して配線3と導通している。また、第2の外部接続端子26の厚さは、配線3の厚みよりも厚くなるよう形成されている。   The second external connection terminal 26 is formed on the back surface of the insulating substrate 2 and is electrically connected to the wiring 3 through a through hole (through hole) formed in the insulating substrate 2. Further, the thickness of the second external connection terminal 26 is formed to be greater than the thickness of the wiring 3.

ここで、第1の外部接続端子24の厚さと第2の外部接続端子26との厚さとを加算した値は、半導体素子8の厚さと突起電極5の厚さとを加算した値よりも大きい。それにより、はんだボール10を形成しなくても第1の外部接続端子24と第2の外部接続端子26とのみを用いて半導体装置320と半導体装置321とを接合することができる。なお、第1の外部接続端子24と第2の外部接続端子26とは、例えば超音波と加熱とを併用して金属接合する方法により接合される。   Here, the value obtained by adding the thickness of the first external connection terminal 24 and the thickness of the second external connection terminal 26 is larger than the value obtained by adding the thickness of the semiconductor element 8 and the thickness of the protruding electrode 5. Accordingly, the semiconductor device 320 and the semiconductor device 321 can be joined using only the first external connection terminal 24 and the second external connection terminal 26 without forming the solder ball 10. In addition, the 1st external connection terminal 24 and the 2nd external connection terminal 26 are joined by the method of metal joining, for example using ultrasonic waves and heating together.

以上のようにして、半導体モジュール350は構成される。   The semiconductor module 350 is configured as described above.

次に、この半導体モジュール350の製造方法について説明する。   Next, a method for manufacturing the semiconductor module 350 will be described.

まず、絶縁性基板2上には接合領域1と、配線3と、上述したような厚さの第1の外部接続端子24と、突起電極5と、絶縁性樹脂7とを形成し、絶縁性基板2の裏面には第2の外部接続端子26を形成することで、配線基板200を形成する。   First, the bonding region 1, the wiring 3, the first external connection terminal 24 having the thickness as described above, the protruding electrode 5, and the insulating resin 7 are formed on the insulating substrate 2, and the insulating property is increased. By forming the second external connection terminal 26 on the back surface of the substrate 2, the wiring substrate 200 is formed.

次に、その配線基板200に半導体素子8を実装し、封止樹脂9を形成して半導体装置320を形成する。同様にして、半導体装置321を形成する。   Next, the semiconductor element 8 is mounted on the wiring board 200 and the sealing resin 9 is formed to form the semiconductor device 320. Similarly, the semiconductor device 321 is formed.

次に、半導体装置320と半導体装置321とを段積み状に実装して半導体モジュール350を作成する。すなわち、半導体装置321における第1の外部接続端子24と半導体装置320における第2の外部接続端子26とを接合することにより半導体モジュール350を作成する。ここで、接合方法としては、半導体装置321における第1の外部接続端子24と半導体装置320における第2の外部接続端子26とは、超音波と加熱とを併用することで金属接合される。すなわち、半導体装置321における第1の外部接続端子24と半導体装置320における第2の外部接続端子26の境界部分が超音波と加熱とを併用することで融解し金属接合部27を形成することで接合される。   Next, the semiconductor device 320 and the semiconductor device 321 are mounted in a stacked manner to form the semiconductor module 350. That is, the semiconductor module 350 is formed by bonding the first external connection terminal 24 in the semiconductor device 321 and the second external connection terminal 26 in the semiconductor device 320. Here, as a bonding method, the first external connection terminal 24 in the semiconductor device 321 and the second external connection terminal 26 in the semiconductor device 320 are metal-bonded by using ultrasonic waves and heating together. That is, the boundary portion between the first external connection terminal 24 in the semiconductor device 321 and the second external connection terminal 26 in the semiconductor device 320 is melted by using ultrasonic waves and heating together to form the metal joint portion 27. Be joined.

このように、はんだを使用しないで半導体装置320と半導体装置321とを接合するので、配線3、第1の外部接続端子24および第2の外部接続端子26では、はんだ食われもなく例えばはんだの膨れによる隣接半導体装置間の外部接続端子間のショートもない接合を可能にすることができる。   Thus, since the semiconductor device 320 and the semiconductor device 321 are joined without using solder, the wiring 3, the first external connection terminal 24, and the second external connection terminal 26 are not eroded by solder, for example, solder. It is possible to enable bonding without causing a short circuit between external connection terminals between adjacent semiconductor devices due to swelling.

また、半導体装置320と半導体装置321とは金属接合により接続されているので、接合が安定で微細ピッチ接合が可能となる。さらに超音波と加熱とを併用することにより低温で接合することができるので、接合応力の低い接合を実現することができる。   Further, since the semiconductor device 320 and the semiconductor device 321 are connected by metal bonding, the bonding is stable and fine pitch bonding is possible. Furthermore, since it can join at low temperature by using an ultrasonic wave and heating together, joining with low joining stress is realizable.

なお、第1の外部接続端子24および第2の外部接続端子26の表面は金メッキなどが形成されていることが好ましい。金メッキの層を形成することで安定な超音波接合が可能となる。   The surfaces of the first external connection terminal 24 and the second external connection terminal 26 are preferably formed with gold plating or the like. By forming a gold plating layer, stable ultrasonic bonding is possible.

また、半導体装置321の第2の外部接続端子26にはんだボール10を形成してもかまわない。それによりマザー基板や半導体装置への実装が容易となる。   Further, the solder ball 10 may be formed on the second external connection terminal 26 of the semiconductor device 321. This facilitates mounting on a mother board or a semiconductor device.

(実施の形態4)
実施の形態4では、実施の形態2で説明した半導体装置とは別の態様について説明する。
(Embodiment 4)
In Embodiment 4, a mode different from the semiconductor device described in Embodiment 2 will be described.

図8は、実施の形態4における半導体装置の構造を示す断面図である。なお、図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 8 is a cross-sectional view showing the structure of the semiconductor device in the fourth embodiment. Elements similar to those in FIG. 4 are denoted by the same reference numerals, and detailed description thereof is omitted.

図8に示す半導体装置420は、実施の形態2に係る半導体装置220に対して、第1の外部接続端子34と、接着層15と、ザグリ部30を有する金属板39との構成が異なる。   The semiconductor device 420 shown in FIG. 8 differs from the semiconductor device 220 according to the second embodiment in the configuration of the first external connection terminal 34, the adhesive layer 15, and the metal plate 39 having the counterbore part 30.

図8に示す半導体装置420は、絶縁性基板2、絶縁性基板2上に形成された配線3、第1の外部接続端子34、突起電極5、第2の外部接続端子6および絶縁性樹脂7を有する配線基板200と、半導体素子8と、封止樹脂9と、はんだボール10と、接着層15と、ザグリ部30を有する金属板39とを備える。   A semiconductor device 420 shown in FIG. 8 includes an insulating substrate 2, a wiring 3 formed on the insulating substrate 2, a first external connection terminal 34, a protruding electrode 5, a second external connection terminal 6, and an insulating resin 7. A wiring board 200 having semiconductor elements 8, a semiconductor element 8, a sealing resin 9, solder balls 10, an adhesive layer 15, and a metal plate 39 having a counterbore part 30.

金属板39は、実装されている半導体素子8に相応した位置に凹んだ部分であるザグリ部30を有する金属板であり、第1の外部接続端子34と、実装されている半導体素子8と接合されている。金属板39は、第1の外部接続端子34とは金属接合しており、半導体素子8とは裏面に形成された接着層15を介して接続されている。   The metal plate 39 is a metal plate having a counterbore portion 30 which is a recessed portion at a position corresponding to the mounted semiconductor element 8, and is bonded to the first external connection terminal 34 and the mounted semiconductor element 8. Has been. The metal plate 39 is metal-bonded to the first external connection terminal 34 and is connected to the semiconductor element 8 via an adhesive layer 15 formed on the back surface.

以上のように、半導体装置420は構成されている。   As described above, the semiconductor device 420 is configured.

このように、第1の外部接続端子34は、はんだとではなく、金属板39と金属接合されているのではんだ食われのない接合が可能となる。また、超音波と加熱とを併用することで低温での接合も可能となる。なお、第1の外部接続端子34の表面は金メッキなどが形成されていることが好ましい。なぜなら、金メッキの層を形成することで安定な超音波による金属接合が可能となるからである。   Thus, since the first external connection terminal 34 is metal-bonded to the metal plate 39 instead of solder, it is possible to perform bonding without erosion of solder. Moreover, joining at low temperature is also possible by using ultrasonic waves and heating together. The surface of the first external connection terminal 34 is preferably formed with gold plating or the like. This is because the formation of a gold plating layer enables metal bonding by stable ultrasonic waves.

なお、半導体装置420において、金属板39のザグリ部30と半導体素子8とが相応する位置に放熱性の高い放熱樹脂または放熱シートの層を形成しておき、配線基板200と金属板39とを第1の外部接続端子34で金属接合する際に同時に接合するとしてもかまわない。その場合、放熱性の優れた半導体装置420を実現することができる。   In the semiconductor device 420, a layer of a heat radiating resin or a heat radiating sheet having a high heat radiating property is formed at a position corresponding to the counterbore part 30 of the metal plate 39 and the semiconductor element 8, and the wiring board 200 and the metal plate 39 are connected to each other. When the first external connection terminal 34 is metal-joined, it may be joined at the same time. In that case, the semiconductor device 420 with excellent heat dissipation can be realized.

以上、実施の形態によれば、半導体装置の配線基板上の第1の外部接続端子となる部分に位置する配線の厚みを任意に厚くすることが可能となる。   As described above, according to the embodiment, it is possible to arbitrarily increase the thickness of the wiring located in the portion serving as the first external connection terminal on the wiring board of the semiconductor device.

また、配線基板において配線の狭ピッチを実現しながら、複数の半導体装置を多段に積層するための接続用のパッドとなる第1の外部接続端子および第2の外部接続端子等の接合信頼性を確保することが可能となる。   Further, while realizing a narrow pitch of wiring on the wiring board, the bonding reliability of the first external connection terminal, the second external connection terminal, etc., which become connection pads for stacking a plurality of semiconductor devices in multiple stages is improved. It can be secured.

また、配線基板の配線上に突起電極を形成することだけでなく、放熱板を超音波接合などにより接合することも容易に可能となる。   In addition to forming the protruding electrodes on the wiring of the wiring board, it is possible to easily join the heat sink by ultrasonic bonding or the like.

以上のように、本発明によれば、狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板、半導体装置、半導体モジュールおよびその製造方法を実現することができる。   As described above, according to the present invention, it is possible to realize a wiring substrate, a semiconductor device, a semiconductor module, and a manufacturing method thereof that enable narrow pitch wiring and high bonding reliability.

以上、本発明の配線基板、半導体装置、半導体モジュールおよびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。   As mentioned above, although the wiring board, semiconductor device, semiconductor module, and manufacturing method of the present invention have been described based on the embodiment, the present invention is not limited to this embodiment. Unless it deviates from the meaning of this invention, the form which carried out the various deformation | transformation which those skilled in the art can think to this embodiment, and the structure constructed | assembled combining the component in different embodiment is also contained in the scope of the present invention. .

本発明は、配線基板、半導体装置、半導体モジュールおよびその製造方法に利用でき、特に、FCBまたはPOPなどに用いられる、狭ピッチ配線でありながらも高い接合信頼性を必要とする配線基板、半導体モジュールおよびその製造方法に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be used for a wiring board, a semiconductor device, a semiconductor module, and a method for manufacturing the same, and particularly used for FCB or POP, etc. And the manufacturing method thereof.

1 接合領域
2 絶縁性基板
3、903 配線
4、14、24、34 第1の外部接続端子
5 突起電極
6、26 第2の外部接続端子
7 絶縁性樹脂
8 半導体素子
9 封止樹脂
10 はんだボール
15 接着層
21 金属層
27 金属接合部
30 ザグリ部
39 金属板
100、200、900 配線基板
120、220、221、230、320、321、420 半導体装置
250、260、350 半導体モジュール
902 絶縁基材
907 樹脂層
921 金属層
922 はんだバンプ
DESCRIPTION OF SYMBOLS 1 Junction area | region 2 Insulating board | substrate 3,903 Wiring 4,14,24,34 1st external connection terminal 5 Projection electrode 6,26 2nd external connection terminal 7 Insulating resin 8 Semiconductor element 9 Sealing resin 10 Solder ball DESCRIPTION OF SYMBOLS 15 Adhesion layer 21 Metal layer 27 Metal joint part 30 Counterbore part 39 Metal plate 100, 200, 900 Wiring board 120, 220, 221, 230, 320, 321, 420 Semiconductor device 250, 260, 350 Semiconductor module 902 Insulating base material 907 Resin layer 921 Metal layer 922 Solder bump

Claims (31)

主面に半導体素子が実装される配線基板であって、
絶縁性基材と、
実装されるべき前記半導体素子からの引き回し配線として、前記絶縁性基材の主面に設けられた配線と、
外部と接続する外部接続端子として、前記配線の一部領域に形成される外部接続端子部と、
少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように形成された絶縁性樹脂とを備え、
前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記配線における前記絶縁性基材の主面の法線方向の厚さよりも厚い
配線基板。
A wiring board on which a semiconductor element is mounted on a main surface,
An insulating substrate;
As routing wiring from the semiconductor element to be mounted, wiring provided on the main surface of the insulating substrate,
As an external connection terminal to be connected to the outside, an external connection terminal portion formed in a partial region of the wiring,
At least the main surface of the insulating base material is formed so as to cover the main surface of the insulating base material in a state where a mounting region in which the semiconductor element is to be mounted and a connection surface of the external connection terminal portion are exposed. With insulating resin,
The thickness of the said external connection terminal part in the normal line direction of the main surface of the said insulating base material is thicker than the thickness of the normal direction of the main surface of the said insulating base material in the said wiring.
前記外部接続端子部の前記厚さは、前記絶縁性樹脂における前記絶縁性基材の主面の法線方向の厚さより薄く、
前記外部接続端子部の前記接続面の外周は、前記絶縁性樹脂で覆われている
請求項1に記載の配線基板。
The thickness of the external connection terminal portion is thinner than the thickness in the normal direction of the main surface of the insulating base in the insulating resin,
The wiring board according to claim 1, wherein an outer periphery of the connection surface of the external connection terminal portion is covered with the insulating resin.
前記外部接続端子部は、前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成されており、
前記絶縁性樹脂は、外部接続端子部の側面の一部に密着するよう形成されている
請求項1に記載の配線基板。
The external connection terminal portion is formed such that the connection surface has a height protruding from the upper surface of the insulating resin,
The wiring board according to claim 1, wherein the insulating resin is formed to be in close contact with a part of a side surface of the external connection terminal portion.
主面に半導体素子が実装される配線基板の製造方法であって、
実装されるべき前記半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、
外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、
少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第3工程とを含み、
前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを、前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成する
配線基板の製造方法。
A method of manufacturing a wiring board on which a semiconductor element is mounted on a main surface,
A first step of providing a wiring made of a conductor on the main surface of the insulating substrate as a routing wiring from the semiconductor element to be mounted;
A second step of forming an external connection terminal portion in a partial region of the wiring as an external connection terminal to be connected to the outside;
Insulating resin so as to cover at least the main surface of the insulating base material in a state where the mounting area on which the semiconductor element is to be mounted on the main surface of the insulating base material and the connection surface of the external connection terminal portion are exposed. A third step of forming
In the second step, the thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base material is thicker than the thickness of the wiring in the normal direction of the main surface of the insulating base material. A method of manufacturing a wiring board to be formed.
前記第2の工程において、前記外部接続端子部の前記厚さを、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く形成し、
さらに、
前記第3の工程において、前記絶縁性樹脂を、前記外部接続端子部の前記接続面の外周を覆うように形成する
請求項4に記載の配線基板の製造方法。
In the second step, the thickness of the external connection terminal portion is formed to be thinner than the thickness of the insulating resin in the normal direction of the main surface of the insulating base,
further,
The method for manufacturing a wiring board according to claim 4, wherein in the third step, the insulating resin is formed so as to cover an outer periphery of the connection surface of the external connection terminal portion.
前記第2の工程において、前記外部接続端子部を前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成し、
前記第3の工程において、前記絶縁性樹脂を、外部接続端子部の側面の一部に密着するよう形成する
請求項4に記載の配線基板の製造方法。
In the second step, the external connection terminal portion is formed such that the connection surface has a height protruding from the upper surface of the insulating resin,
The method for manufacturing a wiring board according to claim 4, wherein in the third step, the insulating resin is formed so as to be in close contact with a part of a side surface of the external connection terminal portion.
さらに、前記実装領域にある前記配線の一部領域に実装されるべき前記半導体素子と電気的に接続するための突起電極を形成する工程を含む
請求項4〜6のいずれか1項に記載の配線基板の製造方法。
The method according to any one of claims 4 to 6, further comprising forming a protruding electrode for electrically connecting to the semiconductor element to be mounted in a partial region of the wiring in the mounting region. A method for manufacturing a wiring board.
請求項1に記載の配線基板と、
前記配線基板の前記実装領域に実装された半導体素子とを備える
半導体装置。
The wiring board according to claim 1;
A semiconductor device comprising: a semiconductor element mounted on the mounting region of the wiring board.
前記外部接続端子部の前記厚さは、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く、
さらに前記外部接続端子部の前記接続面の外周は、前記絶縁性樹脂で覆われている
請求項8に記載の半導体装置。
The thickness of the external connection terminal portion is thinner than the thickness of the insulating resin in the normal direction of the main surface of the insulating base,
The semiconductor device according to claim 8, wherein an outer periphery of the connection surface of the external connection terminal portion is covered with the insulating resin.
前記外部接続端子部は、前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成されており、
前記絶縁性樹脂は、外部接続端子部の側面の一部に密着するよう形成されている
請求項8に記載の半導体装置。
The external connection terminal portion is formed such that the connection surface has a height protruding from the upper surface of the insulating resin,
The semiconductor device according to claim 8, wherein the insulating resin is formed in close contact with a part of a side surface of the external connection terminal portion.
前記配線基板は、さらに、前記実装領域にある前記配線の一部領域に前記半導体素子と電気的に接続するための突起電極を有し、
前記突起電極は、前記外部接続端子部と同じ金属からなる
請求項8〜10のいずれか1項に記載の半導体装置。
The wiring board further includes a protruding electrode for electrically connecting to the semiconductor element in a partial region of the wiring in the mounting region,
The semiconductor device according to claim 8, wherein the protruding electrode is made of the same metal as the external connection terminal portion.
前記半導体装置は、さらに、
前記絶縁性基材の主面と反対側の面に形成される前記外部接続端子部とは異なる裏面外部接続端子部を有する
請求項8〜11のいずれか1項に記載の半導体装置。
The semiconductor device further includes:
The semiconductor device according to claim 8, further comprising a back surface external connection terminal portion different from the external connection terminal portion formed on a surface opposite to the main surface of the insulating base material.
前記絶縁性基材の主面の法線方向における前記裏面外部接続端子部の厚さは、前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成されている
請求項12に記載の半導体装置。
The thickness of the back surface external connection terminal portion in the normal direction of the main surface of the insulating base is formed thicker than the thickness of the wiring in the normal direction of the main surface of the insulating base. 12. The semiconductor device according to 12.
前記半導体装置は、さらに、
金属板を備え、
前記金属板は、前記外部接続端子部の前記接続面で金属接合されている
請求項10に記載の半導体装置。
The semiconductor device further includes:
With a metal plate,
The semiconductor device according to claim 10, wherein the metal plate is metal-bonded at the connection surface of the external connection terminal portion.
前記半導体装置は、さらに、
金属板を備え、
前記金属板は、前記外部接続端子部の前記接続面とはんだで接合されている
請求項10または11に記載の半導体装置。
The semiconductor device further includes:
With a metal plate,
The semiconductor device according to claim 10, wherein the metal plate is joined to the connection surface of the external connection terminal portion by solder.
前記外部接続端子部は、グランド電位に固定されている
請求項15に記載の半導体装置。
The semiconductor device according to claim 15, wherein the external connection terminal portion is fixed to a ground potential.
請求項8に記載の第1および第2の半導体装置を備え、
前記第2の半導体装置は、前記第1の半導体装置の上に積層されており、
前記第1の半導体装置は、前記第1の半導体装置の前記外部接続端子部がはんだ接合されることで前記第2の半導体装置と接合されている
半導体モジュール。
The first and second semiconductor devices according to claim 8,
The second semiconductor device is stacked on the first semiconductor device,
The first semiconductor device is joined to the second semiconductor device by soldering the external connection terminal portion of the first semiconductor device.
前記第1および第2の半導体装置では、
前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さは、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く、
前記外部接続端子部の前記接続面の外周は、前記絶縁性樹脂で覆われている
請求項17に記載の半導体モジュール。
In the first and second semiconductor devices,
The thickness of the external connection terminal portion in the normal direction of the main surface of the insulating substrate is thinner than the thickness of the insulating resin in the normal direction of the main surface of the insulating substrate,
The semiconductor module according to claim 17, wherein an outer periphery of the connection surface of the external connection terminal portion is covered with the insulating resin.
前記第1および第2の半導体装置では、
前記外部接続端子部は、前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成されており、
前記絶縁性樹脂は、外部接続端子部の側面の一部に密着するよう形成されている
請求項17に記載の半導体モジュール。
In the first and second semiconductor devices,
The external connection terminal portion is formed such that the connection surface has a height protruding from the upper surface of the insulating resin,
The semiconductor module according to claim 17, wherein the insulating resin is formed in close contact with a part of a side surface of the external connection terminal portion.
請求項8に記載の第1および第2の半導体装置を備え、
前記第2の半導体装置は、前記第1の半導体装置に積層されており、
前記第1の半導体装置は、前記第1の半導体装置の前記外部接続端子部が金属接合されることで前記第2の半導体装置と接合されている
半導体モジュール。
The first and second semiconductor devices according to claim 8,
The second semiconductor device is stacked on the first semiconductor device,
The first semiconductor device is joined to the second semiconductor device by metal joining the external connection terminal portion of the first semiconductor device.
前記半導体モジュールは、さらに、
前記第1の半導体装置の前記半導体素子と前記第2の半導体装置の前記配線基板の裏面との間に接着層を有し、
前記第1の半導体装置と前記第2の半導体装置とは、前記接着層を介して接着されている
請求項17〜20のいずれか1項に記載の半導体モジュール。
The semiconductor module further includes:
An adhesive layer is provided between the semiconductor element of the first semiconductor device and the back surface of the wiring substrate of the second semiconductor device;
The semiconductor module according to any one of claims 17 to 20, wherein the first semiconductor device and the second semiconductor device are bonded via the adhesive layer.
前記接着層は、導電性の材料からなる
請求項21に記載の半導体モジュール。
The semiconductor module according to claim 21, wherein the adhesive layer is made of a conductive material.
実装されるべき半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第3工程とを含み、前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成することにより、主面に半導体素子が実装されるべき配線基板を製造する配線基板製造工程と、
超音波と加熱とを併用することにより前記配線基板の前記実装領域に前記半導体素子を実装する半導体素子実装工程とを含む
半導体装置の製造方法。
A first step of providing a wiring made of a conductor on the main surface of the insulating base material as a routing wiring from a semiconductor element to be mounted, and an external connection terminal in a part of the wiring as an external connection terminal connected to the outside The insulating base material in a state in which the second step of forming the portion and at least the mounting region where the semiconductor element is to be mounted on the main surface of the insulating base material and the connection surface of the external connection terminal portion are exposed. A third step of forming an insulating resin so as to cover the main surface, and in the second step, the thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base is A wiring board manufacturing process for manufacturing a wiring board on which a semiconductor element is to be mounted on the main surface, by forming it thicker than the thickness of the wiring in the normal direction of the main surface of the conductive substrate;
A semiconductor device mounting method comprising: mounting a semiconductor element on the mounting region of the wiring board by using ultrasonic waves and heating together.
さらに、前記第2の工程において、前記絶縁性基材の主面と反対側の面に前記外部接続端子部とは異なる裏面外部接続端子部を形成する工程と、
前記半導体素子実装工程後に、前記裏面外部接続端子部にはんだを形成する工程とを含み、
前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く形成し、
前記第3の工程において、前記絶縁性樹脂を、前記外部接続端子部の前記接続面の外周を覆うように形成する
請求項23に記載の半導体装置の製造方法。
Furthermore, in the second step, forming a back surface external connection terminal portion different from the external connection terminal portion on the surface opposite to the main surface of the insulating base material;
And after the semiconductor element mounting step, forming a solder on the backside external connection terminal portion,
In the second step, the thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base material is greater than the thickness of the insulating resin in the normal direction of the main surface of the insulating base material. Forming thin,
The method for manufacturing a semiconductor device according to claim 23, wherein in the third step, the insulating resin is formed so as to cover an outer periphery of the connection surface of the external connection terminal portion.
前記第2の工程において、前記外部接続端子部を前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成し、
前記第3の工程において、前記絶縁性樹脂を、外部接続端子部の側面の一部に密着するよう形成する
請求項23に記載の半導体装置の製造方法。
In the second step, the external connection terminal portion is formed such that the connection surface has a height protruding from the upper surface of the insulating resin,
The method for manufacturing a semiconductor device according to claim 23, wherein, in the third step, the insulating resin is formed so as to be in close contact with a part of a side surface of the external connection terminal portion.
さらに、前記第2の工程において、前記絶縁性基材の主面と反対側の面に前記外部接続端子部とは異なる裏面外部接続端子部を形成する工程と、
前記半導体素子実装工程後に、前記裏面外部接続端子部にはんだを形成する工程とを含む
請求項25に記載の半導体装置の製造方法。
Furthermore, in the second step, forming a back surface external connection terminal portion different from the external connection terminal portion on the surface opposite to the main surface of the insulating base material;
The method for manufacturing a semiconductor device according to claim 25, further comprising a step of forming solder on the backside external connection terminal portion after the semiconductor element mounting step.
さらに、半導体素子実装工程後において、金属板を、前記外部接続端子部の前記接続面で金属接合することにより、前記金属板と前記半導体装置とを接合する工程を含む
請求項23に記載の半導体装置の製造方法。
The semiconductor device according to claim 23, further comprising a step of joining the metal plate and the semiconductor device by metal joining the metal plate at the connection surface of the external connection terminal portion after the semiconductor element mounting step. Device manufacturing method.
実装されるべき半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、前記第2の工程において、前記絶縁性基材の主面と反対側の面に前記外部接続端子部とは異なる裏面外部接続端子部を形成する第3工程と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第4工程と、前記実装領域に前記半導体素子を実装する第5工程とを含み、前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成することにより、第1および第2の半導体装置を製造する半導体装置製造工程と、
前記第2の半導体装置を、前記第1の半導体装置の上に積層する積層工程とを含み、
前記積層工程では、前記第1の半導体装置は、前記第1の半導体装置の前記外部接続端子部がはんだ接合されることにより前記第2の半導体装置と接合される
半導体モジュールの製造方法。
A first step of providing a wiring made of a conductor on the main surface of the insulating base material as a routing wiring from a semiconductor element to be mounted, and an external connection terminal in a part of the wiring as an external connection terminal connected to the outside A second step of forming a portion, and a third step of forming a back surface external connection terminal portion different from the external connection terminal portion on the surface opposite to the main surface of the insulating base material in the second step. Insulating so as to cover at least the main surface of the insulating base material in a state in which the mounting area where the semiconductor element is to be mounted on the main surface of the insulating base material and the connection surface of the external connection terminal portion are exposed. A fourth step of forming a resin; and a fifth step of mounting the semiconductor element in the mounting region. In the second step, the external connection terminal in the normal direction of the main surface of the insulating substrate. The thickness of the insulating substrate By forming thicker than the thickness of the wiring in the normal direction of the surface, the semiconductor device manufacturing process for manufacturing the first and second semiconductor device,
And laminating the second semiconductor device on the first semiconductor device,
In the stacking step, the first semiconductor device is joined to the second semiconductor device by soldering the external connection terminal portion of the first semiconductor device.
前記第3の工程において、前記第1および第2の半導体装置における前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを、前記絶縁性基材の主面の法線方向における前記絶縁性樹脂の厚さより薄く形成し、
前記第4の工程において、前記第1および第2の半導体装置における前記絶縁性樹脂を、前記外部接続端子部の前記接続面の外周を覆うように形成する
請求項28に記載の半導体モジュールの製造方法。
In the third step, the thickness of the external connection terminal portion in the normal direction of the main surface of the insulating base in the first and second semiconductor devices is determined by the method of the main surface of the insulating base. Forming thinner than the thickness of the insulating resin in the line direction;
29. The manufacturing of a semiconductor module according to claim 28, wherein, in the fourth step, the insulating resin in the first and second semiconductor devices is formed so as to cover an outer periphery of the connection surface of the external connection terminal portion. Method.
前記第3の工程において、前記第1および第2の半導体装置における前記外部接続端子部を前記接続面が前記絶縁性樹脂の上面から突出した高さとなるよう形成し、
前記第4の工程において、前記第1および第2の半導体装置における前記絶縁性樹脂を、外部接続端子部の側面の一部に密着するよう形成する
請求項28に記載の半導体モジュールの製造方法。
In the third step, the external connection terminal portions in the first and second semiconductor devices are formed such that the connection surface is at a height protruding from the upper surface of the insulating resin,
29. The method of manufacturing a semiconductor module according to claim 28, wherein, in the fourth step, the insulating resin in the first and second semiconductor devices is formed in close contact with a part of a side surface of the external connection terminal portion.
実装されるべき半導体素子からの引き回し配線として、絶縁性基材の主面に導体からなる配線を設ける第1工程と、外部と接続する外部接続端子として、前記配線の一部領域に外部接続端子部を形成する第2工程と、前記第2の工程において、前記絶縁性基材の主面と反対側の面に前記外部接続端子部とは異なる裏面外部接続端子部を形成する第3工程と、少なくとも前記絶縁性基材の主面における前記半導体素子が実装されるべき実装領域と前記外部接続端子部の接続面とを露出した状態で前記絶縁性基材の主面を覆うように絶縁性樹脂を形成する第4工程と、前記実装領域に前記半導体素子を実装する第5工程とを含み、前記第2の工程において、前記絶縁性基材の主面の法線方向における前記外部接続端子部の厚さを前記絶縁性基材の主面の法線方向における前記配線の厚さよりも厚く形成することにより、第1および第2の半導体装置を製造する半導体装置製造工程と、
前記第2の半導体装置を、前記第1の半導体装置の上に積層する積層工程とを含み、
前記積層工程では、前記第1の半導体装置は、前記第1の半導体装置の前記外部接続端子部が超音波と加熱とを併用し金属接合されることで前記第2の半導体装置と接合される
半導体モジュールの製造方法。
A first step of providing a wiring made of a conductor on the main surface of the insulating base material as a routing wiring from a semiconductor element to be mounted, and an external connection terminal in a part of the wiring as an external connection terminal connected to the outside A second step of forming a portion, and a third step of forming a back surface external connection terminal portion different from the external connection terminal portion on the surface opposite to the main surface of the insulating base material in the second step. Insulating so as to cover at least the main surface of the insulating base material in a state in which the mounting area where the semiconductor element is to be mounted on the main surface of the insulating base material and the connection surface of the external connection terminal portion are exposed. A fourth step of forming a resin; and a fifth step of mounting the semiconductor element in the mounting region. In the second step, the external connection terminal in the normal direction of the main surface of the insulating substrate. The thickness of the insulating substrate By forming thicker than the thickness of the wiring in the normal direction of the surface, the semiconductor device manufacturing process for manufacturing the first and second semiconductor device,
And laminating the second semiconductor device on the first semiconductor device,
In the stacking step, the first semiconductor device is bonded to the second semiconductor device by metal bonding of the external connection terminal portion of the first semiconductor device using a combination of ultrasonic waves and heating. Manufacturing method of semiconductor module.
JP2009100203A 2009-04-16 2009-04-16 Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module Pending JP2010251566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100203A JP2010251566A (en) 2009-04-16 2009-04-16 Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100203A JP2010251566A (en) 2009-04-16 2009-04-16 Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module

Publications (1)

Publication Number Publication Date
JP2010251566A true JP2010251566A (en) 2010-11-04

Family

ID=43313576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100203A Pending JP2010251566A (en) 2009-04-16 2009-04-16 Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module

Country Status (1)

Country Link
JP (1) JP2010251566A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068046A (en) * 2017-09-29 2019-04-25 インテル コーポレイション Thermally coupled package-on-package semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068046A (en) * 2017-09-29 2019-04-25 インテル コーポレイション Thermally coupled package-on-package semiconductor

Similar Documents

Publication Publication Date Title
JP4512545B2 (en) Multilayer semiconductor module
JP5071084B2 (en) Wiring substrate, laminated semiconductor device and laminated semiconductor module using the same
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR20070045901A (en) Stacked semiconductor device and lower module of stacked semiconductor device
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP6021618B2 (en) Imaging apparatus, endoscope, and manufacturing method of imaging apparatus
KR20080083533A (en) Power module with stacked flip-chip and method of fabricating the same power module
WO1998040915A1 (en) Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JP2009278064A (en) Semiconductor device and method of manufacturing the same
JP2007242782A (en) Semiconductor device and electronic apparatus
JP2006134912A (en) Semiconductor module and its manufacturing method, and film interposer
JP2000286304A (en) Manufacture of semiconductor element, semiconductor element, and manufacture of semiconductor device, and mounting module
JP4810235B2 (en) Semiconductor device and electronic component module using the same
JP2011155199A (en) Circuit mounting substrate
JP2008017540A (en) Microminiature power converter
JP2010251566A (en) Wiring board, semiconductor device, semiconductor module, and method of manufacturing the module
JP2004087936A (en) Semiconductor device, manufacturing method thereof, and electronic appliance
JP2008277691A (en) Mounting structure of electronic part to double-sided mounting circuit substrate, semiconductor device, and method of manufacturing double-sided mounting semiconductor device
JP3360492B2 (en) Electronic circuit board
JP3297959B2 (en) Semiconductor device
JP2012227320A (en) Semiconductor device
JP2008311347A (en) Semiconductor module and its manufacturing method
JP4439339B2 (en) Semiconductor device and manufacturing method thereof
JP4395003B2 (en) Multilayer semiconductor device