JP2010251531A - Semiconductor light-emitting element - Google Patents
Semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2010251531A JP2010251531A JP2009099566A JP2009099566A JP2010251531A JP 2010251531 A JP2010251531 A JP 2010251531A JP 2009099566 A JP2009099566 A JP 2009099566A JP 2009099566 A JP2009099566 A JP 2009099566A JP 2010251531 A JP2010251531 A JP 2010251531A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor light
- emitting device
- light emitting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体発光素子に関し、特に、光の取り出し効率の改善された半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device with improved light extraction efficiency.
発光ダイオード（ＬＥＤ：Light Emitting Diode）を高輝度化するために、光の反射層として、基板と、多重量子井戸（ＭＱＷ：Multi-Quantum Well）層からなる活性層との間に金属反射層を形成する構造が提案されている。このような金属反射層を形成する方法として、例えば、発光ダイオード層の基板のボンディング（貼付け）技術が開示されている（例えば、特許文献１および特許文献２参照。）。 In order to increase the brightness of a light emitting diode (LED), a metal reflection layer is provided as a light reflection layer between a substrate and an active layer composed of a multi-quantum well (MQW) layer. The structure to be formed has been proposed. As a method for forming such a metal reflective layer, for example, a technique for bonding (pasting) a substrate of a light emitting diode layer is disclosed (see, for example, Patent Document 1 and Patent Document 2).
特許文献１および特許文献２においては、貼付けに用いる基板にはＧａＰやサファイア等の透明なものを適用している。 In Patent Document 1 and Patent Document 2, a transparent substrate such as GaP or sapphire is applied to the substrate used for pasting.
半導体発光素子（ＬＥＤ）を高輝度化するには、光の反射層としてＧａＡｓ基板と活性層（ＭＱＷ）の間に分布ブラック反射（ＤＢＲ：Distributed Bragg Reflector）層を入れる方法もある。ＤＢＲ層はある一方向から入射した光のみ反射し、入射角が変わるとＤＢＲは光を反射せず、透過してしまうという問題点がある。そのため、透過した光はＧａＡｓ基板に吸収されてしまい、半導体発光素子（ＬＥＤ）の発光輝度が低下するという問題点がある。 In order to increase the brightness of a semiconductor light emitting device (LED), there is also a method in which a distributed black reflection (DBR) layer is provided between a GaAs substrate and an active layer (MQW) as a light reflection layer. The DBR layer reflects only light incident from a certain direction, and when the incident angle changes, the DBR does not reflect light but transmits it. Therefore, there is a problem that the transmitted light is absorbed by the GaAs substrate and the light emission luminance of the semiconductor light emitting element (LED) is lowered.
また、半導体発光素子の表面をフロスト処理することで、光の取り出し効率の向上を図ることが可能であることは知られている（例えば、特許文献３参照。）。 Further, it is known that light extraction efficiency can be improved by frosting the surface of the semiconductor light emitting element (see, for example, Patent Document 3).
ＡｌＩｎＧａＰ層の材料に対して、凹凸形状を作成するための有効な方法は従来知られていなかった。 An effective method for creating a concavo-convex shape for the material of the AlInGaP layer has not been known.
本発明の目的は、光の取り出し効率の改善された半導体発光素子を提供することにある。 An object of the present invention is to provide a semiconductor light emitting device with improved light extraction efficiency.
本発明の一態様によれば、基板と、前記基板上に配置された第１クラッド層と、前記第１クラッド層上に配置された多重量子井戸層と、前記多重量子井戸層上に配置された第２クラッド層と、前記第２クラッド層上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層とを備える半導体発光素子が提供される。 According to one aspect of the present invention, a substrate, a first cladding layer disposed on the substrate, a multiple quantum well layer disposed on the first cladding layer, and the multiple quantum well layer are disposed. There is provided a semiconductor light emitting device comprising: a second cladding layer; and a frosted layer disposed on the second cladding layer and formed of an AlInGaP layer.
本発明の他の態様によれば、基板と、前記基板上に配置される金属層と、前記金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、前記金属コンタクト層および前記絶縁層上に配置される第１クラッド層と、前記第１クラッド層上に配置される多重量子井戸層と、前記多重量子井戸層上に配置される第２クラッド層と、前記第２クラッド層上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層とを備える半導体発光素子が提供される。 According to another aspect of the present invention, a substrate, a metal layer disposed on the substrate, a metal contact layer and an insulating layer disposed and patterned on the metal layer, the metal contact layer and the insulation A first cladding layer disposed on the layer, a multiple quantum well layer disposed on the first cladding layer, a second cladding layer disposed on the multiple quantum well layer, and the second cladding layer And a frosted layer formed of an AlInGaP layer is provided.
本発明の他の態様によれば、表面に複数の溝部を形成した基板と、前記基板の前記表面，前記溝部の側壁および前記溝部の底面に配置された金属バッファ層と、前記金属バッファ層上に配置された金属層と、前記金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、前記金属コンタクト層および前記絶縁層上に配置される第１クラッド層と、前記第１クラッド層上に配置される多重量子井戸層と、前記多重量子井戸層上に配置される第２クラッド層と、前記第２クラッド層上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層とを備える半導体発光素子が提供される。 According to another aspect of the present invention, a substrate having a plurality of grooves formed on a surface thereof, a metal buffer layer disposed on the surface of the substrate, a sidewall of the groove, and a bottom surface of the groove, and the metal buffer layer A metal layer disposed on the metal layer, a patterned metal contact layer and an insulating layer, a first cladding layer disposed on the metal contact layer and the insulating layer, and the first cladding. A multiple quantum well layer disposed on the layer; a second cladding layer disposed on the multiple quantum well layer; and a frosted layer disposed on the second cladding layer and formed of an AlInGaP layer. A semiconductor light emitting device is provided.
本発明によれば、光の取り出し効率の改善された半導体発光素子を提供することができる。 According to the present invention, it is possible to provide a semiconductor light emitting device with improved light extraction efficiency.
次に、図面を参照して、本発明の第１の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, a first embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
又、以下に示す第１〜第４の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。 Also, the following first to fourth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention are the components. The material, shape, structure, arrangement, etc. are not specified below. Various modifications can be made to the embodiment of the present invention within the scope of the claims.
なお、以下の説明において、(ＡｌxＧａ1-x)yＩｎ1-yＰ（０＜＝ｘ＜１，０＜ｙ＜＝１）層を、簡単化してＡｌＩｎＧａＰ層と表示し、ｘ＝０に相当するＧａyＩｎ1-yＰ（０＜ｙ＜＝１）層を、簡単化してＩｎＧａＰ層と表示する。 In the following description, the (Al x Ga 1-x ) y In 1-y P (0 <= x <1, 0 <y <= 1) layer is simplified and expressed as an AlInGaP layer, and x = A Ga y In 1-y P (0 <y <= 1) layer corresponding to 0 is simplified and displayed as an InGaP layer.
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体発光素子の模式的断面構造は、図１に示すように、基板１０と、基板１０上に配置されたｎ型ＡｌＧａＩｎＰ層（第１クラッド層）１２と、ｎ型ＡｌＧａＩｎＰ層（第１クラッド層）１２上に配置されたＭＱＷ層１４と、ＭＱＷ層１４上に配置されたｐ型ＡｌＧａＩｎＰ層（第２クラッド層）１６と、ｐ型ＡｌＧａＩｎＰ層（第２クラッド層）１６上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層３０とを備える。ｐ型ＡｌＧａＩｎＰ層１６の表面にはフロスト処理されて、凹凸形状のフロスト処理層３０が形成されている。
(First embodiment)
As shown in FIG. 1, a schematic cross-sectional structure of the semiconductor light emitting device according to the first embodiment of the present invention includes a substrate 10 and an n-type AlGaInP layer (first cladding layer) 12 disposed on the substrate 10. An MQW layer 14 disposed on the n-type AlGaInP layer (first cladding layer) 12, a p-type AlGaInP layer (second cladding layer) 16 disposed on the MQW layer 14, and a p-type AlGaInP layer (first cladding layer). And a frosted layer 30 formed of an AlInGaP layer. The surface of the p-type AlGaInP layer 16 is frosted to form an uneven frosted layer 30.
基板１０はＧａＡｓで形成され、ｎ型ＡｌＧａＩｎＰ層１２およびｐ型ＡｌＧａＩｎＰ層１６は、ＡｌＩｎＧａＰ層で形成され、ＭＱＷ層１４は、ＩｎＧａＰ／ＡｌＩｎＧａＰのペアで形成されている。 The substrate 10 is formed of GaAs, the n-type AlGaInP layer 12 and the p-type AlGaInP layer 16 are formed of an AlInGaP layer, and the MQW layer 14 is formed of an InGaP / AlInGaP pair.
基板１０の裏面には、裏面電極層２２が配置され、ｐ型ＡｌＧａＩｎＰ層１６の表面には、表面電極層２０が配置されている。表面電極層２０および裏面電極層２２は、いずれも、例えばＡｕ層で形成されている。 A back electrode layer 22 is disposed on the back surface of the substrate 10, and a surface electrode layer 20 is disposed on the surface of the p-type AlGaInP layer 16. The front electrode layer 20 and the back electrode layer 22 are both formed of, for example, an Au layer.
第１の実施の形態の変形例に係る半導体発光素子の模式的断面構造は、図２に示すように、ｐ型ＡｌＧａＩｎＰ層１６の表面全面にフロスト処理されて、凹凸形状のフロスト処理層３０が形成され、さらにフロスト処理層３０上には透明電極層２４を備える。透明電極層２４は、ＩＴＯなどで形成される。さらに、透明電極層２４上に、表面電極層２０が配置されている。 As shown in FIG. 2, the schematic cross-sectional structure of the semiconductor light emitting device according to the modification of the first embodiment is formed by frosting the entire surface of the p-type AlGaInP layer 16 so that the uneven frosted layer 30 is formed. The transparent electrode layer 24 is further formed on the frosted layer 30. The transparent electrode layer 24 is made of ITO or the like. Further, the surface electrode layer 20 is disposed on the transparent electrode layer 24.
ｐ型ＡｌＧａＩｎＰ層１６の表面のフロスト処理では、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）技術によるドライフロスト処理技術を適用することができる。ＲＩＥドライフロスト処理を用いて、基板温度ＴとプラズマパワーＰ（Ｗ）の条件を求め、ＡｌＩｎＧａＰ層で形成されたｐ型ＡｌＧａＩｎＰ層１６に凹凸形状のフロスト処理層３０を形成することができる。 In the frost treatment of the surface of the p-type AlGaInP layer 16, a dry frost treatment technique using a reactive ion etching (RIE) technique can be applied. Using the RIE dry frost treatment, the conditions of the substrate temperature T and the plasma power P (W) are obtained, and the uneven frost treatment layer 30 can be formed on the p-type AlGaInP layer 16 formed of the AlInGaP layer.
第１の実施の形態によれば、ＡｌＩｎＧａＰ層で形成されたｐ型ＡｌＧａＩｎＰ層１６の表面にＲＩＥドライフロスト処理を用いて凹凸形状を形成し、光の取り出し効率の改善された半導体発光素子を提供することができる。 According to the first embodiment, an uneven shape is formed on the surface of a p-type AlGaInP layer 16 formed of an AlInGaP layer by using RIE dry frost processing, and a semiconductor light emitting device with improved light extraction efficiency is provided. can do.
なお、ｐ型ＡｌＧａＩｎＰ層１６の構成は、クラッド層としての構成に限るものではない。ｐ型ＡｌＧａＩｎＰ層１６は、クラッド層とウィンドウ層の積層構造であっても良い。例えば、ＭＱＷ層１４が赤色発光の場合、クラッド層を(Ａｌ0.5Ｇａ0.5)0.5Ｉｎ0.5Ｐとし、ウィンドウ層を(ＡｌxＧａ1-x)0.5Ｉｎ0.5Ｐ(ｘ＞０．５)としても良い。 Note that the configuration of the p-type AlGaInP layer 16 is not limited to the configuration as a cladding layer. The p-type AlGaInP layer 16 may have a laminated structure of a cladding layer and a window layer. For example, when the MQW layer 14 emits red light, the cladding layer may be (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P and the window layer may be (Al x Ga 1-x ) 0.5 In 0.5 P (x> 0.5). good.
（第２の実施の形態）
第２の実施の形態に係る半導体発光素子の模式的断面構造は、図３に示すように、基板１０とｎ型ＡｌＧａＩｎＰ層１２間に、ＤＢＲ層１３を備える。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
(Second Embodiment)
The schematic cross-sectional structure of the semiconductor light emitting device according to the second embodiment includes a DBR layer 13 between the substrate 10 and the n-type AlGaInP layer 12, as shown in FIG. The other configuration is the same as that of the first embodiment, and a duplicate description is omitted.
ＤＢＲ層１３は、例えば、ＡｌＩｎＧａＰ／ＡｌＩｎＰ、ＧａＡｓ／ＡｌＧａＡｓ、ＧａＡｓ／ＡｌＩｎＰの内、いずれかのペアで形成することができる。 The DBR layer 13 can be formed of any pair of AlInGaP / AlInP, GaAs / AlGaAs, and GaAs / AlInP, for example.
第２の実施の形態の変形例に係る半導体発光素子の模式的断面構造は、図４に示すように、ｐ型ＡｌＧａＩｎＰ層１６の表面全面にフロスト処理されて、凹凸形状のフロスト処理層３０が形成され、さらにフロスト処理層３０上には透明電極層２４を備える。透明電極層２４は、ＩＴＯなどで形成される。さらに、透明電極層２４上に、表面電極層２０が配置されている。 As shown in FIG. 4, a schematic cross-sectional structure of the semiconductor light emitting device according to the modification of the second embodiment is such that the entire surface of the p-type AlGaInP layer 16 is frosted, and the uneven frosted layer 30 is formed. The transparent electrode layer 24 is further formed on the frosted layer 30. The transparent electrode layer 24 is made of ITO or the like. Further, the surface electrode layer 20 is disposed on the transparent electrode layer 24.
ｐ型ＡｌＧａＩｎＰ層１６の表面のフロスト処理では、第１の実施の形態と同様に、ＲＩＥ技術によるドライフロスト処理技術を適用することができる。ＲＩＥドライフロスト処理を用いて、基板温度ＴとプラズマパワーＰ（Ｗ）の条件を求め、ＡｌＩｎＧａＰ層で形成されたｐ型ＡｌＧａＩｎＰ層１６に凹凸形状のフロスト処理層３０を形成することができる。 In the frost process on the surface of the p-type AlGaInP layer 16, a dry frost process technique based on the RIE technique can be applied as in the first embodiment. Using the RIE dry frost treatment, the conditions of the substrate temperature T and the plasma power P (W) are obtained, and the uneven frost treatment layer 30 can be formed on the p-type AlGaInP layer 16 formed of the AlInGaP layer.
第２の実施の形態によれば、ＡｌＩｎＧａＰ層で形成されたｐ型ＡｌＧａＩｎＰ層１６の表面にＲＩＥドライフロスト処理を用いて凹凸形状を形成し、さらに、基板１０とｎ型ＡｌＧａＩｎＰ層１２間に、ＤＢＲ層１３を備える構造によって、光の取り出し効率の改善された半導体発光素子を提供することができる。 According to the second embodiment, the concavo-convex shape is formed on the surface of the p-type AlGaInP layer 16 formed of the AlInGaP layer using RIE dry frost treatment, and further, between the substrate 10 and the n-type AlGaInP layer 12, The structure including the DBR layer 13 can provide a semiconductor light emitting device with improved light extraction efficiency.
（第３の実施の形態）
第３の実施の形態に係る半導体発光素子の模式的断面構造は、図５に示すように、基板１０と、基板１０上に配置される金属層１５と、金属層１５上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、金属コンタクト層１１および絶縁層１７上に配置されるｐ型ＡｌＧａＩｎＰ層（第１クラッド層）１６と、ｐ型ＡｌＧａＩｎＰ層（第１クラッド層）１６上に配置されるＭＱＷ層１４と、ＭＱＷ層１４上に配置されたｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２と、ｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層３０とを備える。ｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２の表面にはフロスト処理されて、凹凸形状のフロスト処理層３０が形成されている。
(Third embodiment)
As shown in FIG. 5, a schematic cross-sectional structure of the semiconductor light emitting device according to the third embodiment includes a substrate 10, a metal layer 15 disposed on the substrate 10, a metal layer 15, and patterning. Metal contact layer 11 and insulating layer 17 formed, p-type AlGaInP layer (first cladding layer) 16 disposed on metal contact layer 11 and insulating layer 17, and p-type AlGaInP layer (first cladding layer) 16 Formed on the MQW layer 14, the n-type AlGaInP layer (second cladding layer) 12 disposed on the MQW layer 14, and the n-type AlGaInP layer (second cladding layer) 12. Frosted layer 30. The surface of the n-type AlGaInP layer (second clad layer) 12 is frosted to form a concavo-convex frosted layer 30.
基板１０はＧａＡｓで形成され、ｎ型ＡｌＧａＩｎＰ層１２およびｐ型ＡｌＧａＩｎＰ層１６は、ＡｌＩｎＧａＰ層で形成され、多重量子井戸層１４は、ＩｎＧａＰ／ＡｌＩｎＧａＰのペアで形成されている。 The substrate 10 is made of GaAs, the n-type AlGaInP layer 12 and the p-type AlGaInP layer 16 are made of AlInGaP layers, and the multiple quantum well layer 14 is made of an InGaP / AlInGaP pair.
基板１０の裏面には、裏面電極層２２が配置され、ｎ型ＡｌＧａＩｎＰ層１２の表面には、表面電極層２０が配置されている。表面電極層２０および裏面電極層２２は、いずれも、例えばＡｕ層で形成されている。 A back electrode layer 22 is disposed on the back surface of the substrate 10, and a surface electrode layer 20 is disposed on the surface of the n-type AlGaInP layer 12. The front electrode layer 20 and the back electrode layer 22 are both formed of, for example, an Au layer.
第３の実施の形態の変形例に係る半導体発光素子の模式的断面構造は、図６に示すように、ｎ型ＡｌＧａＩｎＰ層１２の表面全面にフロスト処理されて、凹凸形状のフロスト処理層３０が形成され、さらにフロスト処理層３０上には透明電極層２４を備える。透明電極層２４は、ＩＴＯなどで形成される。さらに、透明電極層２４上に、表面電極層２０が配置されている。 As shown in FIG. 6, the schematic cross-sectional structure of the semiconductor light emitting device according to the modification of the third embodiment is such that the entire surface of the n-type AlGaInP layer 12 is frosted, and the uneven frosted layer 30 is formed. The transparent electrode layer 24 is further formed on the frosted layer 30. The transparent electrode layer 24 is made of ITO or the like. Further, the surface electrode layer 20 is disposed on the transparent electrode layer 24.
ｎ型ＡｌＧａＩｎＰ層１２の表面のフロスト処理では、ＲＩＥ技術によるドライフロスト処理技術を適用することができる。ＲＩＥドライフロスト処理を用いて、基板温度ＴとプラズマパワーＰ（Ｗ）の条件を求め、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２に凹凸形状のフロスト処理層３０を形成することができる。 In the frost treatment of the surface of the n-type AlGaInP layer 12, a dry frost treatment technique based on the RIE technique can be applied. Using the RIE dry frost treatment, the conditions of the substrate temperature T and the plasma power P (W) are obtained, and the uneven frost treatment layer 30 can be formed on the n-type AlGaInP layer 12 formed of the AlInGaP layer.
図５および図６の構造において、金属層１５は、例えばＡｕ層で形成され、例えば厚さは約２．５〜５μｍである。また、金属コンタクト層１１は、例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成され、例えば厚さは、絶縁層１７と同程度であり、約４５０ｎｍである。絶縁層１７は、例えばシリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜などで形成される。 5 and 6, the metal layer 15 is formed of, for example, an Au layer, and has a thickness of about 2.5 to 5 μm, for example. The metal contact layer 11 is formed of, for example, an AuBe layer or an alloy layer of AuBe and Ni, and has a thickness that is about the same as that of the insulating layer 17 and about 450 nm. The insulating layer 17 is formed of, for example, a silicon oxide film, a silicon nitride film, a SiON film, a SiOxNy film, or a multilayer film thereof.
Ａｕ層からなる金属層１５は青色光、紫外光を吸収するため、このような短波長側の光を反射するためには、例えばＡｇ、Ａｌ、Ｎｉ、Ｃｒ若しくはＷ層などからなる金属バッファ層を金属層１５と金属コンタクト層１１および絶縁層１７との間に備えていても良い。 Since the metal layer 15 made of an Au layer absorbs blue light and ultraviolet light, a metal buffer layer made of, for example, an Ag, Al, Ni, Cr, or W layer in order to reflect such short wavelength light. May be provided between the metal layer 15 and the metal contact layer 11 and the insulating layer 17.
第３の実施の形態に係る半導体発光素子は、ボンディング技術を用いて形成することができる。 The semiconductor light emitting device according to the third embodiment can be formed using a bonding technique.
金属層１５を用いて、ＧａＡｓ基板１０と、エピタキシャル成長層からなるＬＥＤ構造を貼り付けることにより、反射率のよい金属反射層を形成することを可能にしている。金属反射層は、金属層１５によって形成される。ＬＥＤからの放射光は、絶縁層１７と、金属層１５との界面によってミラー面が形成されるため、当該ミラー面において反射される。金属コンタクト層１１は、金属層１５とｐ型ＡｌＧａＩｎＰ層１６とのオーミックコンタクトを取るための層であり、金属層１５とｐ型ＡｌＧａＩｎＰ層１６の界面に介在し、絶縁層１７と同程度の厚さを有する。 By using the metal layer 15 and affixing an LED structure composed of a GaAs substrate 10 and an epitaxially grown layer, it is possible to form a metal reflective layer with good reflectivity. The metal reflection layer is formed by the metal layer 15. Since the mirror surface is formed by the interface between the insulating layer 17 and the metal layer 15, the emitted light from the LED is reflected on the mirror surface. The metal contact layer 11 is a layer for making an ohmic contact between the metal layer 15 and the p-type AlGaInP layer 16, is interposed at the interface between the metal layer 15 and the p-type AlGaInP layer 16, and is as thick as the insulating layer 17. Have
金属コンタクト層１１のパターン幅が広い場合には、実質的な発光領域が制限されるため、面積効率が低下し発光効率が減少する。一方、金属コンタクト層１１のパターン幅が狭い場合には、金属コンタクト層１１の面積抵抗が増大し、ＬＥＤの順方向電圧Ｖfが上昇するため、最適なパターン幅およびパターン構造が存在する。幾つかのパターン例では、六角形を基本とするハニカムパターン構造、或いは、円形を基本とするドットパターン構造が存在する。これらのパターン形状については、第４の実施の形態に関連して、図１２よび図１３において説明する。 When the pattern width of the metal contact layer 11 is wide, since a substantial light emitting region is limited, the area efficiency is lowered and the light emitting efficiency is reduced. On the other hand, when the pattern width of the metal contact layer 11 is narrow, the sheet resistance of the metal contact layer 11 increases and the forward voltage Vf of the LED increases, so that an optimum pattern width and pattern structure exist. In some pattern examples, there is a honeycomb pattern structure based on a hexagon or a dot pattern structure based on a circle. These pattern shapes will be described with reference to FIGS. 12 and 13 in relation to the fourth embodiment.
第３の実施の形態に係る半導体発光素子は、ＧａＡｓ基板１０上に配置される金属層（図示省略）、およびＬＥＤ側に配置される金属層１５をともにＡｕ層によって形成することで、ＧａＡｓ基板１０側の金属層（図示省略）とエピタキシャル成長層からなるＬＥＤ構造側の金属層１５を熱圧着によって貼り付けることができる。 In the semiconductor light emitting device according to the third embodiment, a metal layer (not shown) disposed on the GaAs substrate 10 and a metal layer 15 disposed on the LED side are both formed of an Au layer, thereby forming a GaAs substrate. The metal layer 15 on the LED structure side composed of a metal layer (not shown) on the 10 side and an epitaxial growth layer can be attached by thermocompression bonding.
貼付けの条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。 The pasting condition is, for example, about 250 ° C. to 700 ° C., desirably 300 ° C. to 400 ° C., and the pressure of thermocompression bonding is, for example, about 10 MPa to 20 MPa.
第３の実施の形態に係る半導体発光素子によれば、金属反射層となる金属層１５と、ｐ型ＡｌＧａＩｎＰ層１６などの半導体層との間に透明な絶縁層１７を形成することにより、ｐ型ＡｌＧａＩｎＰ層１６などの半導体層と金属層１５との接触を避け、光の吸収を防ぎ、反射率の良い金属反射層を形成することができる。 According to the semiconductor light emitting device according to the third embodiment, the transparent insulating layer 17 is formed between the metal layer 15 serving as the metal reflection layer and the semiconductor layer such as the p-type AlGaInP layer 16, so that p It is possible to avoid contact between the semiconductor layer such as the type AlGaInP layer 16 and the metal layer 15, prevent light absorption, and form a metal reflective layer with good reflectivity.
第３の実施の形態によれば、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２の表面にＲＩＥドライフロスト処理を用いて凹凸形状を形成し、さらに金属層１５を用いて、反射率のよい金属反射層を形成することによって、光の取り出し効率の改善された半導体発光素子を提供することができる。 According to the third embodiment, a concavo-convex shape is formed on the surface of the n-type AlGaInP layer 12 formed of the AlInGaP layer using RIE dry frost treatment, and the metal layer 15 is used to form a metal with good reflectivity. By forming the reflective layer, a semiconductor light emitting device with improved light extraction efficiency can be provided.
なお、ｎ型ＡｌＧａＩｎＰ層１２の構成は、クラッド層としての構成に限るものではない。ｎ型ＡｌＧａＩｎＰ層１２は、クラッド層とウィンドウ層の積層構造であっても良い。例えば、ＭＱＷ層１４が赤色発光の場合、クラッド層を(Ａｌ0.5Ｇａ0.5)0.5Ｉｎ0.5Ｐとし、ウィンドウ層を(ＡｌxＧａ1-x)0.5Ｉｎ0.5Ｐ(ｘ＞０．５)としても良い。 The configuration of the n-type AlGaInP layer 12 is not limited to the configuration as a cladding layer. The n-type AlGaInP layer 12 may have a laminated structure of a clad layer and a window layer. For example, when the MQW layer 14 emits red light, the cladding layer may be (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P and the window layer may be (Al x Ga 1-x ) 0.5 In 0.5 P (x> 0.5). good.
（第４の実施の形態）
第４の実施の形態に係る半導体発光素子の模式的断面構造は、図７に示すように、表面に複数の溝部４０を形成した基板１０と、基板１０の表面，溝部４０の側壁および底面に配置された金属バッファ層４２と、金属バッファ層４２上に配置された金属層４１と、金属層４１上に配置された金属層１５と、金属層１５上に配置され、パターニングされた金属コンタクト層１１および絶縁層１７と、金属コンタクト層１１および絶縁層１７上に配置されるｐ型ＡｌＧａＩｎＰ層（第１クラッド層）１６と、ｐ型ＡｌＧａＩｎＰ層（第１クラッド層）１６上に配置されるＭＱＷ層１４と、ＭＱＷ層１４上に配置されたｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２とを備える。ｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２の表面にはフロスト処理されて、凹凸形状のフロスト処理層３０が形成されている。
(Fourth embodiment)
As shown in FIG. 7, a schematic cross-sectional structure of the semiconductor light emitting device according to the fourth embodiment includes a substrate 10 having a plurality of groove portions 40 formed on the surface, and a surface of the substrate 10 and sidewalls and bottom surfaces of the groove portions 40. The metal buffer layer 42 disposed, the metal layer 41 disposed on the metal buffer layer 42, the metal layer 15 disposed on the metal layer 41, and the metal contact layer disposed on the metal layer 15 and patterned. 11 and insulating layer 17, p-type AlGaInP layer (first cladding layer) 16 disposed on metal contact layer 11 and insulating layer 17, and MQW disposed on p-type AlGaInP layer (first cladding layer) 16. A layer 14 and an n-type AlGaInP layer (second cladding layer) 12 disposed on the MQW layer 14. The surface of the n-type AlGaInP layer (second clad layer) 12 is frosted to form a concavo-convex frosted layer 30.
基板はＧａＡｓで形成され、第１クラッド層および第２クラッド層は、ＡｌＩｎＧａＰ層で形成され、多重量子井戸層は、ＩｎＧａＰ／ＡｌＩｎＧａＰのペアで形成されている。 The substrate is formed of GaAs, the first cladding layer and the second cladding layer are formed of an AlInGaP layer, and the multiple quantum well layer is formed of an InGaP / AlInGaP pair.
第４の実施の形態の変形例に係る半導体発光素子の模式的断面構造は、図８に示すように、ｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２の表面全面にフロスト処理されて、凹凸形状のフロスト処理層３０が形成され、さらにフロスト処理層３０上には透明電極層２４を備える。 As shown in FIG. 8, a schematic cross-sectional structure of a semiconductor light emitting device according to a modification of the fourth embodiment is formed by frosting the entire surface of the n-type AlGaInP layer (second clad layer) 12 to form an uneven shape. The frosted layer 30 is formed, and a transparent electrode layer 24 is provided on the frosted layer 30.
ｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２の表面のフロスト処理では、ＲＩＥ技術によるドライフロスト処理技術を適用することができる。ＲＩＥドライフロスト処理を用いて、基板温度ＴとプラズマパワーＰ（Ｗ）の条件を求め、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層（第２クラッド層）１２に凹凸形状のフロスト処理層３０を形成することができる。 In the frost processing of the surface of the n-type AlGaInP layer (second clad layer) 12, a dry frost processing technology based on the RIE technology can be applied. Using the RIE dry frost process, the conditions of the substrate temperature T and the plasma power P (W) are obtained, and the uneven frosted layer 30 is formed on the n-type AlGaInP layer (second cladding layer) 12 formed of the AlInGaP layer. can do.
図７および図８の構造において、金属層１５は、例えばＡｕ層で形成され、例えば厚さは約２．５〜５μｍ程度である。また、金属コンタクト層１１は、例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成され、例えば厚さは、絶縁層１７と同程度であり、約４５０ｎｍ程度である。絶縁層１７は、例えばシリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜などで形成される。 7 and 8, the metal layer 15 is formed of, for example, an Au layer, and has a thickness of about 2.5 to 5 μm, for example. The metal contact layer 11 is formed of, for example, an AuBe layer or an alloy layer of AuBe and Ni, and has a thickness that is about the same as that of the insulating layer 17 and about 450 nm. The insulating layer 17 is formed of, for example, a silicon oxide film, a silicon nitride film, a SiON film, a SiOxNy film, or a multilayer film thereof.
Ａｕ層からなる金属層１５は青色光、紫外光を吸収するため、このような短波長側の光を反射するためには、例えばＡｇ、Ａｌ、Ｎｉ、Ｃｒ若しくはＷ層などからなる金属バッファ層を金属層１５と金属コンタクト層１１および絶縁層１７との間に備えていても良い。 Since the metal layer 15 made of an Au layer absorbs blue light and ultraviolet light, a metal buffer layer made of, for example, an Ag, Al, Ni, Cr, or W layer in order to reflect such short wavelength light. May be provided between the metal layer 15 and the metal contact layer 11 and the insulating layer 17.
第４の実施の形態に係る半導体発光素子に適用されるＧａＡｓ基板１０は、図７に示すように、表面に複数の溝部４０を形成し、ＧａＡｓ基板１０の表面,溝部４０の側壁および底面上に配置されたチタン（Ｔｉ）層からなる金属バッファ層４２と、金属バッファ層４２の表面に配置されたＡｕ層からなる金属層４１を備える。 As shown in FIG. 7, the GaAs substrate 10 applied to the semiconductor light emitting device according to the fourth embodiment has a plurality of groove portions 40 formed on the surface, and the surface of the GaAs substrate 10, the side walls and the bottom surface of the groove portion 40. A metal buffer layer 42 made of a titanium (Ti) layer and a metal layer 41 made of an Au layer arranged on the surface of the metal buffer layer 42.
第４の実施の形態に係る半導体発光素子は、ＧａＡｓ基板１０と、ＬＥＤをボンディング技術によって互いに貼り付けて形成することができる。 The semiconductor light emitting device according to the fourth embodiment can be formed by bonding the GaAs substrate 10 and the LED to each other by a bonding technique.
ＬＥＤ構造側に配置された金属層１５によって金属反射層が形成される。ＬＥＤからの放射光は、ｐ型ＡｌＧａＩｎＰ層１６と、金属層１５との界面によってミラー面が形成されるため、当該ミラー面において反射される。 A metal reflection layer is formed by the metal layer 15 disposed on the LED structure side. Since the mirror surface is formed by the interface between the p-type AlGaInP layer 16 and the metal layer 15, the emitted light from the LED is reflected on the mirror surface.
第４の実施の形態に係る半導体発光素子は、図７に示すように、金属層４１および金属層１５をともにＡｕ層によって形成することで、ＧａＡｓ基板１０側の金属層４１とエピタキシャル成長層からなるＬＥＤ構造側の金属層１５を熱圧着によって貼り付けると共に、溝部の金属層４１と金属層１５との間には、エアギャップが存在する。 As shown in FIG. 7, the semiconductor light emitting device according to the fourth embodiment is formed of a metal layer 41 on the GaAs substrate 10 side and an epitaxially grown layer by forming both the metal layer 41 and the metal layer 15 with an Au layer. The metal layer 15 on the LED structure side is pasted by thermocompression bonding, and an air gap exists between the metal layer 41 and the metal layer 15 in the groove.
貼付けの条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。エアギャップを設けたことにより、金属層４１と金属層１５の接触面積は、全面を密着させる構造に比較して、減少している。上記熱圧着の圧力は、結果として、エアギャップを設けたことにより、相対的に接触面積が低下した金属層４１と金属層１５の接触面積に加圧されることになり、金属層４１と金属層１５の熱圧着時において、貼り付け強度が高くなる。したがって、ＧａＡｓ基板１０と、ＬＥＤ構造を貼り付けるに際して、エアギャップが存在することにより、ＧａＡｓ基板１０の表面に配置された金属層４１と金属層１５との密着性を良好に保つことができる。 The pasting condition is, for example, about 250 ° C. to 700 ° C., desirably 300 ° C. to 400 ° C., and the pressure of thermocompression bonding is, for example, about 10 MPa to 20 MPa. By providing the air gap, the contact area between the metal layer 41 and the metal layer 15 is reduced as compared with the structure in which the entire surface is in close contact. As a result, the pressure of the thermocompression bonding is pressurized to the contact area between the metal layer 41 and the metal layer 15 whose contact area is relatively reduced by providing the air gap. At the time of thermocompression bonding of the layer 15, the bonding strength is increased. Therefore, when the GaAs substrate 10 and the LED structure are attached, the air gap exists, so that the adhesion between the metal layer 41 and the metal layer 15 disposed on the surface of the GaAs substrate 10 can be kept good.
第４の実施の形態に係る半導体発光素子によれば、金属層４１と金属層１５との密着性を良好に保ちつつ、ＧａＡｓ基板１０への光の吸収を防ぐために、反射層に金属を用いて光を全反射させ、ＧａＡｓ基板１０への吸収を防ぐようにしている。半導体基板の材料としては、ＧａＡｓ他に、Ｓｉなどの不透明な半導体基板材料を用いることができる。 According to the semiconductor light emitting device according to the fourth embodiment, a metal is used for the reflective layer in order to prevent light absorption into the GaAs substrate 10 while maintaining good adhesion between the metal layer 41 and the metal layer 15. Thus, the light is totally reflected to prevent absorption into the GaAs substrate 10. As a material for the semiconductor substrate, in addition to GaAs, an opaque semiconductor substrate material such as Si can be used.
（製造方法）
第４の実施の形態に係る半導体発光素子の製造方法を以下に説明する。
(Production method)
A method for manufacturing a semiconductor light emitting device according to the fourth embodiment will be described below.
（ａ）まず、貼付け用のＧａＡｓ基板構造、および貼付け用のＬＥＤ構造を準備する。 (A) First, a GaAs substrate structure for pasting and an LED structure for pasting are prepared.
まず、ＧａＡｓ基板１０の表面にＲＩＥ技術、もしくはウェットエッチング技術により、所定のピッチと幅を有するストライプ状の溝を形成する。ストライプ溝の幅は、例えば約１０μｍ，約３０μｍ，或いは約６０μｍ程度であり、ピッチは、例えば約１００μｍ，２００μｍ，４１０μｍ，１０００μｍ，或いは２０００μｍ程度である。尚、溝部４０は、ストライプ形状に限定されるものではなく、格子状、ドット状、渦巻き状、六角形パターン形状などであってもよい。また、溝部４０の深さは、ストライプの幅と同程度若しくは、浅くてもよい。上記エッチングの代りに、ＹＡＧレーザなどを用いて、レーザ光によるカッティング技術、ダイサーによるカッティング技術などを適用して、所定の深さに溝部をしてもよい。 First, stripe-shaped grooves having a predetermined pitch and width are formed on the surface of the GaAs substrate 10 by RIE technology or wet etching technology. The width of the stripe groove is, for example, about 10 μm, about 30 μm, or about 60 μm, and the pitch is, for example, about 100 μm, 200 μm, 410 μm, 1000 μm, or 2000 μm. The groove portion 40 is not limited to a stripe shape, and may be a lattice shape, a dot shape, a spiral shape, a hexagonal pattern shape, or the like. Further, the depth of the groove 40 may be the same as or shallower than the width of the stripe. Instead of the etching, a groove portion may be formed to a predetermined depth by applying a cutting technique using a laser beam, a cutting technique using a dicer, or the like using a YAG laser or the like.
（ｂ）さらに、表面に複数の溝部４０を形成したＧａＡｓ基板１０上にチタン合金からなる金属バッファ層４２およびＡｕなどからなる金属層４１をスパッタリング法、真空蒸着法などを用いて順次形成する。 (B) Further, a metal buffer layer 42 made of a titanium alloy and a metal layer 41 made of Au or the like are sequentially formed on the GaAs substrate 10 having a plurality of groove portions 40 formed on the surface by a sputtering method, a vacuum evaporation method, or the like.
（ｃ）ＬＥＤ構造においては、ＧａＡｓ基板（図示省略）上に分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを用いて、第２クラッド層１６、ＭＱＷ層１４および第１クラッド層１２を順次形成する。次に、第１クラッド層１２上にリフトオフ法を用いて、パターニングされた絶縁層１７に対して、金属コンタクト層１１および金属層１５を形成する。 (C) In the LED structure, the second cladding layer 16 and the MQW layer are formed on a GaAs substrate (not shown) by using molecular beam epitaxy (MBE), MOCVD (Metal Organic Chemical Vapor Deposition), or the like. 14 and the first cladding layer 12 are sequentially formed. Next, the metal contact layer 11 and the metal layer 15 are formed on the patterned insulating layer 17 on the first cladding layer 12 by using a lift-off method.
（ｄ）次に、貼付け用のＧａＡｓ基板構造、および貼付け用のＬＥＤ構造を貼り付ける。貼り付け工程においては、例えばプレス機を用いて、熱圧着温度として約３４０℃程度、熱圧着の圧力として約１８ＭＰａ程度、熱圧着の時間として約１０分程度の条件で実施する。結果として、図７に示すように、溝部４０の金属層４１と金属層１５との間には、エアギャップが形成される。 (D) Next, a GaAs substrate structure for pasting and an LED structure for pasting are pasted. In the attaching step, for example, using a press machine, the thermocompression bonding temperature is about 340 ° C., the thermocompression bonding pressure is about 18 MPa, and the thermocompression bonding time is about 10 minutes. As a result, as shown in FIG. 7, an air gap is formed between the metal layer 41 and the metal layer 15 of the groove 40.
（ｅ）次に、図７に示すように、ＧａＡｓ基板１０の裏面に対して、チタン層およびＡｕなどからなる裏面電極層２２をスパッタリング法、真空蒸着法などを用いて形成する。 (E) Next, as shown in FIG. 7, a back electrode layer 22 made of a titanium layer, Au, or the like is formed on the back surface of the GaAs substrate 10 by sputtering, vacuum evaporation, or the like.
（ｆ）次に、裏面電極層２２をレジストなどで保護した後、ＧａＡｓ基板（図示省略）をエッチングにより除去する。例えばアンモニア／過酸化水素水からなるエッチング液を用い、エッチング時間は、約６５〜８５分程度である。 (F) Next, after the back electrode layer 22 is protected with a resist or the like, the GaAs substrate (not shown) is removed by etching. For example, an etching solution composed of ammonia / hydrogen peroxide solution is used, and the etching time is about 65 to 85 minutes.
（ｇ）次に、図７に示すように、ｎ型ＡｌＧａＩｎＰ層１２上に、表面電極層２０をスパッタリング法、真空蒸着法などを用いて形成後、パターニングする。表面電極層２０のパターンは絶縁層１７のパターンに略一致させているが、金属コンタクト層１１のパターンに一致させても良い。表面電極層２０の材料としては、例えばＡｕ／ＡｕＧｅ−Ｎｉ合金／Ａｕからなる積層構造を用いることができる。 (G) Next, as shown in FIG. 7, the surface electrode layer 20 is formed on the n-type AlGaInP layer 12 by using a sputtering method, a vacuum deposition method, or the like, and then patterned. The pattern of the surface electrode layer 20 is substantially matched with the pattern of the insulating layer 17, but may be matched with the pattern of the metal contact layer 11. As a material of the surface electrode layer 20, a laminated structure made of, for example, Au / AuGe-Ni alloy / Au can be used.
（ｈ）次に、ＲＩＥドライフロスト処理を実施して、表面電極層２０の直下のＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２以外の、ｎ型ＡｌＧａＩｎＰ層１２の表面処理を行う。ＲＩＥドライフロスト処理の条件としては、基板温度Ｔを約１５０℃〜約２５０℃、プラズマパワーＰを約２００Ｗ〜５００Ｗとする。 (H) Next, RIE dry frost treatment is performed to perform surface treatment of the n-type AlGaInP layer 12 other than the n-type AlGaInP layer 12 formed of the AlInGaP layer immediately below the surface electrode layer 20. As conditions for the RIE dry frost treatment, the substrate temperature T is about 150 ° C. to about 250 ° C., and the plasma power P is about 200 W to 500 W.
尚、金属バッファ層４２の材料としては、チタン合金の代りとして、例えばタングステン（Ｗ）バリアメタル、白金（Ｐｔ）バリアメタルなどを用いることもできる。 As a material of the metal buffer layer 42, for example, tungsten (W) barrier metal, platinum (Pt) barrier metal, or the like can be used instead of the titanium alloy.
以上の説明により、図７に示すように、表面に複数の溝部４０を形成したＧａＡｓ基板１０を用いた第４の実施の形態に係る半導体発光素子が完成される。 By the above description, as shown in FIG. 7, the semiconductor light emitting device according to the fourth embodiment using the GaAs substrate 10 having a plurality of groove portions 40 formed on the surface is completed.
また、第４の実施の形態の変形例に係る半導体発光素子の製造方法では、図８に示すように、ＲＩＥドライフロスト処理を実施して、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２の表面処理を全面に行った後、ＩＴＯからなる透明電極層２４を形成する。さらに透明電極層２４上に、表面電極層２０を形成することによって、図８の構造を形成することができる。 Further, in the method for manufacturing a semiconductor light emitting device according to the modification of the fourth embodiment, as shown in FIG. 8, the surface of the n-type AlGaInP layer 12 formed of the AlInGaP layer by performing the RIE dry frost process. After performing the treatment on the entire surface, a transparent electrode layer 24 made of ITO is formed. Furthermore, the structure of FIG. 8 can be formed by forming the surface electrode layer 20 on the transparent electrode layer 24.
（平面パターン構成）
第４の実施の形態に係る半導体発光素子の模式的平面パターン構成例を図９〜図１１に示す。
(Plane pattern configuration)
9 to 11 show schematic planar pattern configuration examples of the semiconductor light emitting device according to the fourth embodiment.
ｎ型ＡｌＧａＩｎＰ層１２は、図９に示すように、例えば、矩形の平面パターンを有し、表面電極層２０は、矩形の平面パターン上の中心部に配置された中心電極２７と、中心電極２７に接続され，中心電極２７から矩形の対角線方向に延伸する結合電極２６と、結合電極２６に接続され，かつ矩形の四隅に配置された周辺電極２５とを備える。 As shown in FIG. 9, the n-type AlGaInP layer 12 has, for example, a rectangular planar pattern, and the surface electrode layer 20 includes a central electrode 27 disposed at the center of the rectangular planar pattern, and the central electrode 27. And a peripheral electrode 25 connected to the coupling electrode 26 and disposed at four corners of the rectangle.
周辺電極２５は、開口部２８を有する。図９の例では、開口部２８は矩形である。 The peripheral electrode 25 has an opening 28. In the example of FIG. 9, the opening 28 is rectangular.
図１０は、第４の実施の形態に係る半導体発光素子の表面電極層の別の平面パターン構成図を示す。また、図１１は、第４の実施の形態に係る半導体発光素子の表面電極層の更に別の平面パターン構成図を示す。 FIG. 10 shows another plane pattern configuration diagram of the surface electrode layer of the semiconductor light emitting device according to the fourth embodiment. FIG. 11 shows still another plane pattern configuration diagram of the surface electrode layer of the semiconductor light emitting device according to the fourth embodiment.
図１０に示すように、開口部２８は、真円、実質的に円形であっても良く、また楕円、長円などであっても良い。 As shown in FIG. 10, the opening 28 may be a perfect circle or a substantially circular shape, or may be an ellipse or an ellipse.
また、図１１に示すように、周辺電極３２は、結合電極２６に直交する部分を備えていても良い。また、周辺電極３２は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極３２の長さは互いに異なっていても良い。 Further, as shown in FIG. 11, the peripheral electrode 32 may include a portion orthogonal to the coupling electrode 26. A plurality of peripheral electrodes 32 may be arranged. When a plurality of peripheral electrodes are arranged, the lengths of the peripheral electrodes 32 may be different from each other.
さらに、ここでは図示されていないが、周辺電極３２は、フラクタル図形の構造に配置されていても良い。 Further, although not shown here, the peripheral electrode 32 may be arranged in a fractal graphic structure.
（金属コンタクト層１１の平面パターン構造）
第４の実施の形態に係る半導体発光素子の金属コンタクト層１１および絶縁層１７の模式的平面パターン構成例を図１２〜図１３に示す。
(Planar pattern structure of the metal contact layer 11)
12 to 13 show schematic planar pattern configuration examples of the metal contact layer 11 and the insulating layer 17 of the semiconductor light emitting device according to the fourth embodiment.
金属コンタクト層１１のパターン幅が広い場合には、実質的な発光領域が制限されるため、面積効率が低下し発光効率が減少する。一方、金属コンタクト層１１のパターン幅が狭い場合には、金属コンタクト層１１の面積抵抗が増大し、ＬＥＤの順方向電圧Ｖfが上昇する。このため、最適なパターン幅ＷおよびパターンピッチＤ１が存在する。幾つかのパターン例では、六角形を基本とするハニカムパターン構造、或いは、円形ドット形状を基本構造とする円形ドットパターン構造が存在する。 When the pattern width of the metal contact layer 11 is wide, since a substantial light emitting region is limited, the area efficiency is lowered and the light emitting efficiency is reduced. On the other hand, when the pattern width of the metal contact layer 11 is narrow, the sheet resistance of the metal contact layer 11 increases and the forward voltage Vf of the LED increases. For this reason, the optimum pattern width W and pattern pitch D1 exist. In some pattern examples, there is a honeycomb pattern structure based on a hexagon or a circular dot pattern structure based on a circular dot shape.
第４の実施の形態に係る半導体発光素子に適用される金属コンタクト層１１の模式的平面パターン構造は、例えば図１２に示すように、六角形を基本構造とするハニカムパターン構造を有する。図１２において、パターン幅Ｗで示される形状部分が図７における例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成される金属コンタクト層１１のパターンを示し、幅Ｄ１を有する六角形パターンは、絶縁層１７の部分に相当し、ＬＥＤからの放射光が導光する領域を表す。幅Ｄ１は、例えば約１００μｍ程度であり、パターン幅Ｗは、約５μｍ〜約１１μｍ程度である。 A schematic planar pattern structure of the metal contact layer 11 applied to the semiconductor light emitting device according to the fourth embodiment has a honeycomb pattern structure having a hexagonal basic structure as shown in FIG. 12, for example. 12, the shape portion indicated by the pattern width W indicates the pattern of the metal contact layer 11 formed of, for example, an AuBe layer or an alloy layer of AuBe and Ni in FIG. 7, and the hexagonal pattern having the width D1 is It corresponds to the portion of the insulating layer 17 and represents a region where the emitted light from the LED is guided. The width D1 is about 100 μm, for example, and the pattern width W is about 5 μm to about 11 μm.
第４の実施の形態に係る半導体発光素子に適用される金属コンタクト層１１の別の模式的平面パターン構造は、例えば図１３に示すように、円形を基本とするドットパターン構造を有する。図１３において、幅ｄで示される形状部分が図７における例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成される金属コンタクト層１１のパターンを示し、幅Ｄ２を有するパターンピッチで配置されている。図１３において、幅ｄ、パターンピッチＤ２を有する円形のパターン部分以外の領域が、絶縁層１７の部分に相当し、ＬＥＤからの放射光が導光する領域を表す。パターンピッチＤ２は、例えば約１００μｍ程度であり、幅ｄは、約５μｍ〜約１１μｍ程度である。 Another schematic planar pattern structure of the metal contact layer 11 applied to the semiconductor light emitting element according to the fourth embodiment has a dot pattern structure based on a circle as shown in FIG. 13, for example. In FIG. 13, the shape portion indicated by the width d indicates the pattern of the metal contact layer 11 formed of, for example, an AuBe layer or an alloy layer of AuBe and Ni in FIG. 7, and is arranged at a pattern pitch having a width D2. Yes. In FIG. 13, a region other than the circular pattern portion having the width d and the pattern pitch D2 corresponds to the portion of the insulating layer 17 and represents a region where the emitted light from the LED is guided. The pattern pitch D2 is about 100 μm, for example, and the width d is about 5 μm to about 11 μm.
また、本発明の第４の実施の形態に係る半導体発光素子に適用される金属コンタクト層１１の模式的平面パターン構造は、六角形ハニカムパターン、円形ドットパターンに限定されるものではなく、三角形パターン、矩形パターン、六角形パターン、八角形パターン、円形ドットパターンなどをランダムに配置するランダムパターンを適用することもできる。 Further, the schematic planar pattern structure of the metal contact layer 11 applied to the semiconductor light emitting device according to the fourth embodiment of the present invention is not limited to a hexagonal honeycomb pattern or a circular dot pattern, but a triangular pattern. A random pattern in which a rectangular pattern, a hexagonal pattern, an octagonal pattern, a circular dot pattern, etc. are randomly arranged can also be applied.
本発明の第４の実施の形態に係る半導体発光素子に適用される金属コンタクト層１１の模式的平面パターン構造は、導光領域の面積を確保してＬＥＤからの発光輝度を低下させず、かつをＬＥＤの順方向電圧Ｖfが上昇しない程度の金属配線パターン幅を確保できればよい。 The schematic planar pattern structure of the metal contact layer 11 applied to the semiconductor light emitting element according to the fourth embodiment of the present invention ensures the area of the light guide region and does not decrease the light emission luminance from the LED. It is only necessary to secure a metal wiring pattern width that does not increase the forward voltage Vf of the LED.
第４の実施の形態に係る半導体発光素子において、素子面積０．３８ｍｍ角のサンプルを試作した結果の光出力強度Ｐｏ（Ｗ）と順方向電流ＩF(ｍＡ)の発光特性は、図１４に示すように、ドライフロスト処理前後において、約２５％向上している。ＡｌＩｎＧａＰ層で形成された第２クラッド層１６にドライフロスト処理を実施することによって、凹凸形状のフロスト処理層３０を形成し、光の屈折効果を高め、光の取り出し効率を上昇することができる。 In the semiconductor light emitting device according to the fourth embodiment, the light emission characteristics of the light output intensity Po (W) and the forward current I F (mA) as a result of trial manufacture of a sample having a device area of 0.38 mm square are shown in FIG. As shown, there is an improvement of about 25% before and after the dry frost treatment. By performing the dry frost treatment on the second cladding layer 16 formed of the AlInGaP layer, the uneven frost treatment layer 30 can be formed, the light refraction effect can be enhanced, and the light extraction efficiency can be increased.
（ドライフロスト処理条件）
第４の実施の形態に係る半導体発光素子において、ドライフロスト処理時の基板温度Ｔ（℃）と光度上昇率Ｒ（％）との関係は、図１５に示すように表される。基板温度Ｔが１５０℃〜２５０℃の範囲内で、光度上昇率Ｒが向上しており、特に基板温度Ｔが約２００℃において、Ｒ＝５０％が得られている。
(Dry frost processing conditions)
In the semiconductor light emitting device according to the fourth embodiment, the relationship between the substrate temperature T (° C.) and the luminous intensity increase rate R (%) during the dry frost process is expressed as shown in FIG. When the substrate temperature T is in the range of 150 ° C. to 250 ° C., the luminous intensity increase rate R is improved. In particular, when the substrate temperature T is about 200 ° C., R = 50% is obtained.
図１５において、基板温度Ｔ＝２００℃のときの第４の実施の形態に係る半導体発光素子の表面ＳＥＭ写真は、図１６に示すように表され、デバイス表面において、数１００ｎｍ程度の凹凸形状を有するフロスト処理層が得られている。 In FIG. 15, the surface SEM photograph of the semiconductor light emitting device according to the fourth embodiment when the substrate temperature T = 200 ° C. is expressed as shown in FIG. A frosted layer is obtained.
第４の実施の形態に係る半導体発光素子において、ドライフロスト処理時のプラズマパワーＰ（Ｗ）と光度上昇率Ｒ（％）との関係は、図１７に示すように表される。動作点Ａでは、プラズマパワーＰ＝２００Ｗにおいて、光度上昇率Ｒ＝３０％、動作点Ｂでは、プラズマパワーＰ＝３００Ｗにおいて、光度上昇率Ｒ＝４０％、動作点Ｃでは、プラズマパワーＰ＝４００Ｗにおいて、光度上昇率Ｒ＝５０％、動作点Ｄでは、プラズマパワーＰ＝５００Ｗにおいて、光度上昇率Ｒ＝２０％が得られている。プラズマパワーＰ＝４００Ｗにおいて、ピーク値が得られている。なお、ＲＩＥドライフロスト処理におけるエッチングガスとしては、例えば、塩素系のガス、例えば、Ｃｌ2、ＳｉＣｌ4などを用いることができる。 In the semiconductor light emitting device according to the fourth embodiment, the relationship between the plasma power P (W) and the luminous intensity increase rate R (%) during the dry frost process is expressed as shown in FIG. At the operating point A, the luminous intensity increase rate R = 30% at the plasma power P = 200 W, at the operating point B, the luminous intensity increase rate R = 40% at the plasma power P = 300 W, and at the operating point C, the plasma power P = 400 W. The luminous intensity increase rate R = 50%, and at the operating point D, the luminous intensity increase rate R = 20% is obtained at the plasma power P = 500 W. A peak value is obtained at plasma power P = 400 W. As an etching gas in the RIE dry frost process, for example, a chlorine-based gas such as Cl 2 or SiCl 4 can be used.
図１７において、動作点Ａ〜Ｄに対応する半導体発光素子の表面ＳＥＭ写真は、それぞれ図１８（ａ）〜図１８（ｄ）に示すように表される。 In FIG. 17, surface SEM photographs of the semiconductor light emitting elements corresponding to the operating points A to D are represented as shown in FIGS. 18 (a) to 18 (d), respectively.
基板温度Ｔが２５０℃の高温の場合には、プラズマパワーＰを２００Ｗ〜５００Ｗに変化しても、ＲＩＥドライフロスト処理において、ＡｌＩｎＧａＰ層で形成された第２クラッド層１６は、ほぼ等方エッチングされ、凹凸形状を得ることが難しい。また、基板温度Ｔが１５０℃の低温の場合には、プラズマパワーＰを２００Ｗ〜５００Ｗに変化しても、ＲＩＥドライフロスト処理において、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２は、エッチングされない。 When the substrate temperature T is as high as 250 ° C., even if the plasma power P is changed from 200 W to 500 W, the second cladding layer 16 formed of the AlInGaP layer is almost isotropically etched in the RIE dry frost process. It is difficult to obtain an uneven shape. In addition, when the substrate temperature T is as low as 150 ° C., the n-type AlGaInP layer 12 formed of the AlInGaP layer is not etched in the RIE dry frost process even if the plasma power P is changed from 200 W to 500 W.
一方、基板温度Ｔが２００℃の程度の温度の場合には、プラズマパワーＰを２００Ｗ〜５００Ｗに変化すると、ＲＩＥドライフロスト処理において、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２には、凹凸形状を得ることができる。 On the other hand, when the substrate temperature T is about 200 ° C., when the plasma power P is changed from 200 W to 500 W, the n-type AlGaInP layer 12 formed of the AlInGaP layer has an uneven shape in the RIE dry frost process. Can be obtained.
第４の実施の形態によれば、ＡｌＩｎＧａＰ層で形成されたｎ型ＡｌＧａＩｎＰ層１２の表面にＲＩＥドライフロスト処理を用いて凹凸形状を形成し、さらにボンディング技術を用いてＧａＡｓ基板構造とＬＥＤ構造の密着性を良好に保ちつつ貼り付けることができ、かつＧａＡｓ基板への光の吸収を防ぐために、反射層に金属を用いて光を全反射させ、ＧａＡｓ基板への吸収を防ぎ、あらゆる角度の光を反射することが可能になるので、光の取り出し効率の改善された半導体発光素子を提供することができる。 According to the fourth embodiment, a concavo-convex shape is formed on the surface of the n-type AlGaInP layer 12 formed of the AlInGaP layer by using RIE dry frost treatment, and further, a GaAs substrate structure and an LED structure are formed by using a bonding technique. In order to prevent adhesion of light to the GaAs substrate, it can be applied while maintaining good adhesion, and light is totally reflected using a metal for the reflective layer, preventing absorption to the GaAs substrate, and light at all angles. Therefore, it is possible to provide a semiconductor light emitting device with improved light extraction efficiency.
（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first to fourth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
第１〜第２の実施の形態においては、基板１０および第１クラッド層１２の導電型をｎ型とし、第２クラッド層１６の導電型をｐ型とする例が開示されているが、これらの導電型を反対にしても良い。 In the first to second embodiments, examples are disclosed in which the conductivity type of the substrate 10 and the first cladding layer 12 is n-type, and the conductivity type of the second cladding layer 16 is p-type. The conductivity type may be reversed.
また、第３〜第４の実施の形態においては、基板１０および第１クラッド層１６の導電型をｐ型とし、第２クラッド層１２の導電型をｎ型とする例が開示されているが、これらの導電型を反対にしても良い。 In the third to fourth embodiments, examples are disclosed in which the conductivity type of the substrate 10 and the first cladding layer 16 is p-type, and the conductivity type of the second cladding layer 12 is n-type. These conductivity types may be reversed.
また、第２、第４の実施の形態においても、第１、第３の実施の形態と同様に、ｐ型ＡｌＧａＩｎＰ層１６、ｎ型ＡｌＧａＩｎＰ層１２をクラッド層とウィンドウ層の積層構造としても良い。 Also in the second and fourth embodiments, similarly to the first and third embodiments, the p-type AlGaInP layer 16 and the n-type AlGaInP layer 12 may have a laminated structure of a cladding layer and a window layer. .
第１〜第４の実施の形態においては、基板１０として、主として、ＧａＡｓ基板を適用する例が開示されているが、シリコン基板、ＳｉＣ基板、ＧａＰ基板、サファイア基板などを適用することも可能である。 In the first to fourth embodiments, examples in which a GaAs substrate is mainly applied as the substrate 10 are disclosed, but a silicon substrate, a SiC substrate, a GaP substrate, a sapphire substrate, or the like can also be applied. is there.
第１クラッド層１２および第２クラッド層１６は、例えばＡｌＧａＡｓ層によって形成され、ＭＱＷ層１４は、例えばＧａＡｓ／ＧａＡｌＡｓ層からなるヘテロ接合ペアを積層して形成しても良い。 The first cladding layer 12 and the second cladding layer 16 may be formed of, for example, an AlGaAs layer, and the MQW layer 14 may be formed by stacking heterojunction pairs made of, for example, a GaAs / GaAlAs layer.
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
本発明の半導体発光素子およびその製造方法は、ＧａＡｓ基板、Ｓｉ基板等の不透明基板を有するＬＥＤ素子,ＬＤ素子等の半導体発光素子全般に利用可能である。 The semiconductor light emitting device and the method for manufacturing the same according to the present invention can be used for semiconductor light emitting devices such as LED devices and LD devices having an opaque substrate such as a GaAs substrate or Si substrate.
１０…基板
１１…金属コンタクト層（ＡｕＢｅ−Ｎｉ合金）
１２、１６…クラッド層
１３…分布ブラック反射（ＤＢＲ）層
１４…多重量子井戸（ＭＱＷ）層
１５、４１…金属層（Ａｕ層）
１７…絶縁層
２０…表面電極層
２２…裏面電極層
２４…透明電極層
２５、３２…周辺電極
２６…結合電極
２７…中心電極
２８…開口部
３０…フロスト処理層
４０…溝部
４２…金属バッファ層（Ｔｉ合金）
10 ... Substrate 11 ... Metal contact layer (AuBe-Ni alloy)
DESCRIPTION OF SYMBOLS 12, 16 ... Cladding layer 13 ... Distributed black reflection (DBR) layer 14 ... Multiple quantum well (MQW) layer 15, 41 ... Metal layer (Au layer)
DESCRIPTION OF SYMBOLS 17 ... Insulating layer 20 ... Front electrode layer 22 ... Back electrode layer 24 ... Transparent electrode layer 25, 32 ... Peripheral electrode 26 ... Coupling electrode 27 ... Center electrode 28 ... Opening part 30 ... Frost process layer 40 ... Groove part 42 ... Metal buffer layer (Ti alloy)
Claims (11)
前記基板上に配置された第１クラッド層と、
前記第１クラッド層上に配置された多重量子井戸層と、
前記多重量子井戸層上に配置された第２クラッド層と、
前記第２クラッド層上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層と
を備えることを特徴とする半導体発光素子。 A substrate,
A first cladding layer disposed on the substrate;
A multiple quantum well layer disposed on the first cladding layer;
A second cladding layer disposed on the multiple quantum well layer;
A semiconductor light emitting device comprising: a frosted layer disposed on the second cladding layer and formed of an AlInGaP layer.
前記基板上に配置される金属層と、
前記金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、
前記金属コンタクト層および前記絶縁層上に配置される第１クラッド層と、
前記第１クラッド層上に配置される多重量子井戸層と、
前記多重量子井戸層上に配置される第２クラッド層と、
前記第２クラッド層上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理層と
を備えることを特徴とする半導体発光素子。 A substrate,
A metal layer disposed on the substrate;
A metal contact layer and an insulating layer disposed on and patterned on the metal layer;
A first cladding layer disposed on the metal contact layer and the insulating layer;
A multiple quantum well layer disposed on the first cladding layer;
A second cladding layer disposed on the multiple quantum well layer;
A semiconductor light emitting device comprising: a frosted layer disposed on the second cladding layer and formed of an AlInGaP layer.
前記基板の表面，前記溝部の側壁および前記溝部の底面に配置された金属バッファ層と、
前記金属バッファ層上に配置された金属層と、
前記金属層上に配置され、パターニングされた金属コンタクト層および絶縁層と、
前記金属コンタクト層および前記絶縁層上に配置される第１クラッド層と、
前記第１クラッド層上に配置される多重量子井戸層と、
前記多重量子井戸層上に配置される第２クラッド層と、
前記第２クラッド層上に配置され、ＡｌＩｎＧａＰ層で形成されたフロスト処理と
を備えることを特徴とする半導体発光素子。 A substrate having a plurality of grooves formed on the surface;
A metal buffer layer disposed on the surface of the substrate, the side wall of the groove, and the bottom of the groove;
A metal layer disposed on the metal buffer layer;
A patterned metal contact layer and insulating layer disposed on the metal layer;
A first cladding layer disposed on the metal contact layer and the insulating layer;
A multiple quantum well layer disposed on the first cladding layer;
A second cladding layer disposed on the multiple quantum well layer;
A semiconductor light emitting device, comprising: a frost treatment disposed on the second cladding layer and formed of an AlInGaP layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099566A JP2010251531A (en) | 2009-04-16 | 2009-04-16 | Semiconductor light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099566A JP2010251531A (en) | 2009-04-16 | 2009-04-16 | Semiconductor light-emitting element |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013265353A Division JP5690395B2 (en) | 2013-12-24 | 2013-12-24 | Manufacturing method of semiconductor light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010251531A true JP2010251531A (en) | 2010-11-04 |
Family
ID=43313548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009099566A Pending JP2010251531A (en) | 2009-04-16 | 2009-04-16 | Semiconductor light-emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010251531A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033978A (en) * | 2011-05-18 | 2013-02-14 | Toshiba Corp | Semiconductor light-emitting element |
| JP2013214700A (en) * | 2012-03-07 | 2013-10-17 | Toshiba Corp | Semiconductor light-emitting element |
| US8742395B2 (en) | 2012-01-13 | 2014-06-03 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2014120695A (en) * | 2012-12-19 | 2014-06-30 | Rohm Co Ltd | Semiconductor light-emitting element |
| WO2018034065A1 (en) * | 2016-08-19 | 2018-02-22 | 信越半導体株式会社 | Light-emitting element and manufacturing method for light-emitting element |
| JP2018050070A (en) * | 2017-11-21 | 2018-03-29 | ローム株式会社 | Semiconductor light emitting element |
| US10388831B2 (en) | 2015-01-09 | 2019-08-20 | Shin-Etsu Handotai Co., Ltd. | Light-emitting device and method for manufacturing light-emitting device |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151734A (en) * | 2000-09-04 | 2002-05-24 | Sharp Corp | Light emitting diode |
| JP2002185038A (en) * | 2000-11-03 | 2002-06-28 | Kokuren Koden Kagi Kofun Yugenkoshi | Light-emitting diode and manufacturing method therefor |
| JP2003046118A (en) * | 2001-05-24 | 2003-02-14 | Sharp Corp | Semiconductor light-emitting device |
| JP2004056034A (en) * | 2002-07-24 | 2004-02-19 | Sony Corp | Semiconductor light emitting element, and manufacturing method thereof |
| JP2005513787A (en) * | 2001-12-13 | 2005-05-12 | レンゼラー ポリテクニック インスティテュート | Light emitting diode with planar omnidirectional reflector |
| JP2006134975A (en) * | 2004-11-04 | 2006-05-25 | Hitachi Displays Ltd | Lighting device and indicating device using the same |
| JP2008270416A (en) * | 2007-04-18 | 2008-11-06 | Sanken Electric Co Ltd | Method of forming rough surface on object |
| JP2008283096A (en) * | 2007-05-14 | 2008-11-20 | Hitachi Cable Ltd | Semiconductor light-emitting element |
| JP2008311352A (en) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | Semiconductor light emitting element, and its manufacturing method |
| JP2009027175A (en) * | 2007-07-23 | 2009-02-05 | Samsung Electro-Mechanics Co Ltd | Semiconductor light-emitting device |
-
2009
- 2009-04-16 JP JP2009099566A patent/JP2010251531A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151734A (en) * | 2000-09-04 | 2002-05-24 | Sharp Corp | Light emitting diode |
| JP2002185038A (en) * | 2000-11-03 | 2002-06-28 | Kokuren Koden Kagi Kofun Yugenkoshi | Light-emitting diode and manufacturing method therefor |
| JP2003046118A (en) * | 2001-05-24 | 2003-02-14 | Sharp Corp | Semiconductor light-emitting device |
| JP2005513787A (en) * | 2001-12-13 | 2005-05-12 | レンゼラー ポリテクニック インスティテュート | Light emitting diode with planar omnidirectional reflector |
| JP2004056034A (en) * | 2002-07-24 | 2004-02-19 | Sony Corp | Semiconductor light emitting element, and manufacturing method thereof |
| JP2006134975A (en) * | 2004-11-04 | 2006-05-25 | Hitachi Displays Ltd | Lighting device and indicating device using the same |
| JP2008270416A (en) * | 2007-04-18 | 2008-11-06 | Sanken Electric Co Ltd | Method of forming rough surface on object |
| JP2008283096A (en) * | 2007-05-14 | 2008-11-20 | Hitachi Cable Ltd | Semiconductor light-emitting element |
| JP2008311352A (en) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | Semiconductor light emitting element, and its manufacturing method |
| JP2009027175A (en) * | 2007-07-23 | 2009-02-05 | Samsung Electro-Mechanics Co Ltd | Semiconductor light-emitting device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033978A (en) * | 2011-05-18 | 2013-02-14 | Toshiba Corp | Semiconductor light-emitting element |
| JP2014042059A (en) * | 2011-05-18 | 2014-03-06 | Toshiba Corp | Semiconductor light-emitting element |
| US8742395B2 (en) | 2012-01-13 | 2014-06-03 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2013214700A (en) * | 2012-03-07 | 2013-10-17 | Toshiba Corp | Semiconductor light-emitting element |
| JP2014120695A (en) * | 2012-12-19 | 2014-06-30 | Rohm Co Ltd | Semiconductor light-emitting element |
| US10388831B2 (en) | 2015-01-09 | 2019-08-20 | Shin-Etsu Handotai Co., Ltd. | Light-emitting device and method for manufacturing light-emitting device |
| WO2018034065A1 (en) * | 2016-08-19 | 2018-02-22 | 信越半導体株式会社 | Light-emitting element and manufacturing method for light-emitting element |
| JP2018029162A (en) * | 2016-08-19 | 2018-02-22 | 信越半導体株式会社 | Light-emitting element and method for manufacturing light-emitting element |
| CN109643744A (en) * | 2016-08-19 | 2019-04-16 | 信越半导体株式会社 | The manufacturing method of luminescence component and luminescence component |
| CN109643744B (en) * | 2016-08-19 | 2021-07-23 | 信越半导体株式会社 | Light emitting module and method for manufacturing light emitting module |
| JP2018050070A (en) * | 2017-11-21 | 2018-03-29 | ローム株式会社 | Semiconductor light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9349916B2 (en) | Semiconductor light emitting device having patterns | |
| JP5123573B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5953155B2 (en) | Semiconductor light emitting device | |
| JP5346443B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| WO2018116995A1 (en) | Semiconductor light-emitting element and method for manufacturing same | |
| JP4957130B2 (en) | Light emitting diode | |
| JP2010251531A (en) | Semiconductor light-emitting element | |
| JP2008140918A (en) | Method of manufacturing light-emitting element | |
| JP5961359B2 (en) | Light emitting diode and manufacturing method thereof | |
| JP2014229822A (en) | Semiconductor light emitting element array, and semiconductor light emitting element array manufacturing method | |
| JP2007220709A (en) | Light emitting diode | |
| JP4077137B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP6088132B2 (en) | Light emitting diode and manufacturing method thereof | |
| JP2013239471A (en) | Method of manufacturing light-emitting diode element | |
| JP2011091251A (en) | Nitride semiconductor light-emitting device | |
| JP2009252836A (en) | Current constriction-type semiconductor light-emitting element and its manufacturing method | |
| KR101513803B1 (en) | Fabrication of high power AlGaInP light emitting diode grown directly on transparent substrate | |
| JP5277066B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2006190854A (en) | Light emitting diode | |
| JP5690395B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP5584331B2 (en) | Semiconductor light emitting device | |
| JP2018050070A (en) | Semiconductor light emitting element | |
| JP2011176001A (en) | Light emitting device and method of manufacturing the same | |
| JP2007173569A (en) | Light emitting element | |
| KR101305793B1 (en) | Light emitting diode and Method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |