JP2010251482A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP2010251482A JP2010251482A JP2009098432A JP2009098432A JP2010251482A JP 2010251482 A JP2010251482 A JP 2010251482A JP 2009098432 A JP2009098432 A JP 2009098432A JP 2009098432 A JP2009098432 A JP 2009098432A JP 2010251482 A JP2010251482 A JP 2010251482A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- layer
- barrier diode
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 description 12
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 逆電圧印加時のリーク電流が生じ難く、かつ、オン電圧が低いショットキーバリアダイオードを提供する。
【解決手段】 ショットキーバリアダイオード１０であって、第１導電型の第１半導体層１４、１６と、第１半導体層１４、１６とオーミック接合しているオーミック電極４０と、第１半導体層１４、１６とショットキー接合しているショットキー電極３０と、ショットキー電極３０とショットキー接合している領域に隣接する領域において、第１半導体層１４、１６とヘテロ接合している第２導電型の第２半導体層２０を有している。
【選択図】図１
【解決手段】 ショットキーバリアダイオード１０であって、第１導電型の第１半導体層１４、１６と、第１半導体層１４、１６とオーミック接合しているオーミック電極４０と、第１半導体層１４、１６とショットキー接合しているショットキー電極３０と、ショットキー電極３０とショットキー接合している領域に隣接する領域において、第１半導体層１４、１６とヘテロ接合している第２導電型の第２半導体層２０を有している。
【選択図】図１
Description
本発明は、ショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、オン電圧が低い一方で、逆電圧印加時に生じるリーク電流が大きいという問題点を有している。この問題点を解決するために、特許文献１のショットキーバリアダイオードには、ｎ型半導体層とショットキー電極との境界部に部分的にｐ型半導体層が設けられている。このショットキーバリアダイオードでは、順電圧印加時に、ショットキー電極とｎ型半導体層とのショットキー接合部を介して電流が流れる。また、逆電圧印加時には、ｐ型半導体層とｎ型半導体層とのｐｎ接合部からｎ型半導体層中に空乏層が広がるので、リーク電流が流れ難い。
特許文献１のショットキーバリアダイオードでは、順電圧印加時に、ｎ型半導体層中を流れる電流密度が不均一になる。すなわち、ショットキー接合部を流れる電流は、その大部分がその下部のｎ型半導体層を通過してオーミック電極へ流れ、ｐ型半導体層の下部のｎ型半導体層中に電流が拡散し難い。このため、ショットキー接合部の下部のｎ型半導体層では電流密度が高くなり、ｐ型半導体層の下部のｎ型半導体層では電流密度が低くなる。このように、ｎ型半導体層中の電流密度が不均一となると、電流密度が高いｎ型半導体層中で生じる損失が大きくなり、ショットキーバリアダイオードのオン電圧が高くなる。特許文献１のショットキーバリアダイオードは、逆電圧印加時のリーク電流が低減されるものの、オン電圧が高いという問題を有している。
本発明は上述した実情を鑑みて創作されたものであり、逆電圧印加時のリーク電流が生じ難く、かつ、オン電圧が低いショットキーバリアダイオードを提供することを目的とする。
本発明のショットキーバリアダイオードは、第１導電型の第１半導体層と、第１半導体層とオーミック接合しているオーミック電極と、第１半導体層とショットキー接合しているショットキー電極と、ショットキー電極とショットキー接合している領域に隣接する領域において、第１半導体層とヘテロ接合している第２導電型の第２半導体層を有している。
このショットキーバリアダイオードでは、第１半導体層と第２半導体層がヘテロ接合しているため、そのヘテロ接合部近傍にはキャリアの２次元ガスが形成されている。２次元ガスが形成されている領域（以下、２次元ガス領域という）は、電気抵抗が極めて低い。したがって、順電圧印加時に、ショットキー接合部を流れる電流が、２次元ガス領域を通過して、第１半導体層と第２半導体層との接合部近傍の第１半導体層中に拡散し易い。このため、第１半導体層中における電流密度が均一化され、第１半導体層中で生じる損失が低減される。すなわち、このショットキーバリアダイオードはオン電圧が低い。また、ヘテロ接合部によって第１半導体層中に電流が拡散するため、ショットキー接合部の面積を小さくすることができる。これによって、逆電圧印加時にリーク電流が抑制される。すなわち、このショットキーバリアダイオードは、オン電圧が低いとともに、逆電圧印加時にリーク電流が生じ難い。
このショットキーバリアダイオードでは、第１半導体層と第２半導体層がヘテロ接合しているため、そのヘテロ接合部近傍にはキャリアの２次元ガスが形成されている。２次元ガスが形成されている領域（以下、２次元ガス領域という）は、電気抵抗が極めて低い。したがって、順電圧印加時に、ショットキー接合部を流れる電流が、２次元ガス領域を通過して、第１半導体層と第２半導体層との接合部近傍の第１半導体層中に拡散し易い。このため、第１半導体層中における電流密度が均一化され、第１半導体層中で生じる損失が低減される。すなわち、このショットキーバリアダイオードはオン電圧が低い。また、ヘテロ接合部によって第１半導体層中に電流が拡散するため、ショットキー接合部の面積を小さくすることができる。これによって、逆電圧印加時にリーク電流が抑制される。すなわち、このショットキーバリアダイオードは、オン電圧が低いとともに、逆電圧印加時にリーク電流が生じ難い。
上述したショットキーバリアダイオードは、ショットキー電極が第２半導体層とオーミック接合していることが好ましい。
このような構成によれば、ショットキーバリアダイオードに逆電圧が印加されたときに、第１半導体層と第２半導体層とのｐｎ接合部に逆電圧が印加され、第１半導体層中に空乏層が広がる。これによって、リーク電流をより低減することができる。
このような構成によれば、ショットキーバリアダイオードに逆電圧が印加されたときに、第１半導体層と第２半導体層とのｐｎ接合部に逆電圧が印加され、第１半導体層中に空乏層が広がる。これによって、リーク電流をより低減することができる。
下記に詳細に説明する実施例の構成を最初に列記する。
（特徴１）第１半導体層はｎ型半導体層であり、第２半導体層はｐ型半導体層である。
（特徴２）ｐ型半導体層は、ｎ型半導体層よりもエネルギーバンドギャップが大きい物質により形成されている。
（特徴１）第１半導体層はｎ型半導体層であり、第２半導体層はｐ型半導体層である。
（特徴２）ｐ型半導体層は、ｎ型半導体層よりもエネルギーバンドギャップが大きい物質により形成されている。
図１は、本実施例のショットキーバリアダイオード１０の断面図を示している。図１に示すように、ショットキーバリアダイオード１０は、半導体基板１２と、バリア層２０と、ショットキー電極３０と、オーミック電極４０を備えている。
半導体基板１２は、ｎ型のＧａＮにより形成されている。半導体基板１２には、ドリフト層１４とカソード層１６が形成されている。ドリフト層１４は、低濃度にｎ型不純物を含有する層であり、半導体基板１２の上面１２ａに臨む範囲に形成されている。カソード層１６は、高濃度（ドリフト層１４よりも高濃度）にｎ型不純物を含有する層であり、半導体基板１２の下面１２ｂに臨む範囲に形成されている。
バリア層２０は、ｐ型のＡｌＧａＮ層である。バリア層２０は、半導体基板１２の上面１２ａ上に部分的に形成されている。バリア層２０（ＡｌＧａＮ）は、ドリフト層１４（ＧａＮ）よりエネルギーバンドギャップが広いので、ドリフト層１４にヘテロ接合している。このため、バリア層２０とドリフト層１４との境界部（以下、ヘテロ接合部という）の近傍のドリフト層１４中には、２次元電子ガスが形成されている。
ショットキー電極３０は、半導体基板１２の上面１２ａ上に、バリア層２０を覆うように形成されている。ショットキー電極３０は、バリア層２０と接しているとともに、バリア層２０が形成されていない範囲においてドリフト層１４と接している。ショットキー電極３０は、主にＮｉ（若しくは、Ａｕ、Ｐｔ等）により形成されている。このため、ショットキー電極３０は、ドリフト層１４とショットキー接合しているとともに、バリア層２０とオーミック接合している。
オーミック電極４０は、半導体基板１２の下面１２ｂに全面に亘って形成されている。オーミック電極４０は、カソード層１６とオーミック接合している。
上述したショットキーバリアダイオード１０は、以下のようにして製造することができる。最初に、ｎ＋−ＧａＮからなる半導体ウエハ上に、ｎ−−ＧａＮ層を成長させる。このとき、Ｇａの原料ガスとしてトリメチルガリウム（ＴＭＧａ）を用い、Ｎの原料ガスとしてアンモニア（ＮＨ３）を用い、ドーパントガスとしてモノシラン（ＳｉＨ４）を用いる。ここでは、厚さが約５μｍのｎ−−ＧａＮ層を成長させる。成長したｎ−−ＧａＮがドリフト層１４となり、元の半導体ウエハの層（ｎ＋−ＧａＮ層）がカソード層１６となる。次に、ドリフト層１４上に、ｐ−ＡｌＧａＮ層を成長させる。このとき、Ａｌの原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）を用い、Ｇａの原料ガスとしてトリメチルガリウム（ＴＭＧａ）を用い、ドーパントガスとしてＣＰ２Ｍｇを用いる。ここでは、厚さが約２５ｎｍのｐ−ＡｌＧａＮ層を成長させる。次に、ｐ−ＡｌＧａＮ層上に所定パターンのマスク層を形成し、ＩＣＰによってｐ−ＡｌＧａＮ層をエッチングする。これによって、ドリフト層１４を部分的に露出させる。エッチング後に残存したｐ−ＡｌＧａＮ層が、バリア層２０となる。次に、蒸着等によって半導体ウエハの下面にＴｉとＡｌを積層し、その後、ＲＴＡ熱処理を行うことによって、オーミック電極４０を形成する。次に、蒸着等によって、半導体ウエハの上面にＮｉとＡｕを積層することによって、ショットキー電極３０を形成する。これによって、図１に示すショットキーバリアダイオード１０が製造される。
次に、ショットキーバリアダイオード１０の動作について説明する。
ショットキーバリアダイオード１０をオンさせる場合には、ショットキーバリアダイオード１０に順電圧（ショットキー電極３０とオーミック電極４０の間におけるショットキー電極３０がプラスとなる電圧）を印加する。なお、このとき印加する電圧は、ドリフト層１４とバリア層２０とのｐｎ接合部のオン電圧より低い電圧である。このため、ｐｎ接合部はオンせず、バリア層２０には電流は流れない。順電圧を印加すると、ショットキー電極３０とドリフト層１４との境界部（以下、ショットキー接合部という）におけるショットキー障壁が低下する。これによって、ショットキー接合部を通過して、オーミック電極４０からショットキー電極３０に向かって電子が流れる。すなわち、ショットキー電極３０からオーミック電極４０に向かって電流が流れる。このとき、ヘテロ接合部近傍のドリフト層１４内に電気抵抗が極度に低い２次元電子ガスが形成されているので、ショットキー接合部を流れる電流の多くが、２次元電子ガスを通過して、バリア層２０の下部のドリフト層１４内に拡散して流れる。このため、図１の矢印５０に示すように、ショットキー接合部を通過する電流がドリフト層１４及びカソード層１６内を略均等に分散して流れる。これによって、ドリフト層１４及びカソード層１６内の電流密度が均一化され、ドリフト層１４及びカソード層１６内で生じる損失が低減される。したがって、ショットキーバリアダイオード１０は、オン電圧が低い。すなわち、ショットキーバリアダイオード１０は、通常のショットキーバリアダイオード（バリア層が形成されておらず、ドリフト層が略全面でショットキー電極とショットキー接合しているショットキーバリアダイオード）と略同等のオン電圧で動作することができる。
ショットキーバリアダイオード１０をオンさせる場合には、ショットキーバリアダイオード１０に順電圧（ショットキー電極３０とオーミック電極４０の間におけるショットキー電極３０がプラスとなる電圧）を印加する。なお、このとき印加する電圧は、ドリフト層１４とバリア層２０とのｐｎ接合部のオン電圧より低い電圧である。このため、ｐｎ接合部はオンせず、バリア層２０には電流は流れない。順電圧を印加すると、ショットキー電極３０とドリフト層１４との境界部（以下、ショットキー接合部という）におけるショットキー障壁が低下する。これによって、ショットキー接合部を通過して、オーミック電極４０からショットキー電極３０に向かって電子が流れる。すなわち、ショットキー電極３０からオーミック電極４０に向かって電流が流れる。このとき、ヘテロ接合部近傍のドリフト層１４内に電気抵抗が極度に低い２次元電子ガスが形成されているので、ショットキー接合部を流れる電流の多くが、２次元電子ガスを通過して、バリア層２０の下部のドリフト層１４内に拡散して流れる。このため、図１の矢印５０に示すように、ショットキー接合部を通過する電流がドリフト層１４及びカソード層１６内を略均等に分散して流れる。これによって、ドリフト層１４及びカソード層１６内の電流密度が均一化され、ドリフト層１４及びカソード層１６内で生じる損失が低減される。したがって、ショットキーバリアダイオード１０は、オン電圧が低い。すなわち、ショットキーバリアダイオード１０は、通常のショットキーバリアダイオード（バリア層が形成されておらず、ドリフト層が略全面でショットキー電極とショットキー接合しているショットキーバリアダイオード）と略同等のオン電圧で動作することができる。
次に、ショットキーバリアダイオード１０に逆電圧（ショットキー電極３０とオーミック電極４０の間におけるオーミック電極４０がプラスとなる電圧）を印加する場合を考える。この場合、バリア層２０とドリフト層１４とのｐｎ接合部には逆電圧が印加されるので、バリア層２０には電流が流れない。また、逆電圧の印加によって、ショットキー接合部のショットキー障壁が上昇するので、ショットキー接合部にも電流が流れない。したがって、ショットキーバリアダイオード１０はオフする。但し、逆電圧が高い場合には、リーク電流がショットキー接合部を通過してオーミック電極４０からショットキー電極３０に向かって流れる。このとき流れるリーク電流は、微小電流であるので、ドリフト層１４及びカソード層１６の電気抵抗の影響を受け難い。このため、リーク電流の大きさは、ショットキー接合部の面積に応じた大きさとなる。ショットキーバリアダイオード１０では、ドリフト層１４とショットキー電極３０の間に部分的にバリア層２０が形成されているため、ショットキー接合部の面積が小さい。これによって、ショットキーバリアダイオード１０のリーク電流が低減されている。また、バリア層２０とドリフト層１４とのｐｎ接合部に逆電圧が印加されるので、ｐｎ接合部からドリフト層１４中に空乏層が広がる。これによって、リーク電流の経路がより制限され、リーク電流がさらに低減される。このように、ショットキーバリアダイオード１０は、逆電圧印加時にリーク電流が生じ難い。
以上に説明したように、実施例のショットキーバリアダイオード１０は、ショットキー接合部に隣接する位置にヘテロ接合部が形成されている。このため、ショットキー接合部の面積が小さいにも係らず、ドリフト層１４及びカソード層１６中を電流が拡散して流れる。これによって、ショットキーバリアダイオード１０のオン電圧が低減されている。
また、ショットキーバリアダイオード１０では、バリア層２０がリーク電流の経路とならない。また、バリア層２０によってショットキー接合部の面積が低減されている。このため、ショットキーバリアダイオード１０では逆電圧印加時にリーク電流が生じ難い。さらに、バリア層２０がショットキー電極３０とオーミック接合しているので、ショットキーバリアダイオード１０に印加された逆電圧が、バリア層２０とドリフト層１４とのｐｎ接合部に印加される。このため、逆電圧印加時にドリフト層１４中に空乏層が広がる。これによって、逆電圧印加時に生じるリーク電流がさらに低減される。
また、ショットキーバリアダイオード１０では、バリア層２０がリーク電流の経路とならない。また、バリア層２０によってショットキー接合部の面積が低減されている。このため、ショットキーバリアダイオード１０では逆電圧印加時にリーク電流が生じ難い。さらに、バリア層２０がショットキー電極３０とオーミック接合しているので、ショットキーバリアダイオード１０に印加された逆電圧が、バリア層２０とドリフト層１４とのｐｎ接合部に印加される。このため、逆電圧印加時にドリフト層１４中に空乏層が広がる。これによって、逆電圧印加時に生じるリーク電流がさらに低減される。
なお、上述した実施例では、バリア層２０がショットキー電極３０とオーミック接合していたが、バリア層２０はショットキー電極３０とオーミック接合していなくてもよい。この場合には、空乏層によるリーク電流低減効果は略得られない。しかしながら、バリア層２０がリーク電流の経路とならず、また、バリア層２０によってショットキー接合部の面積が低減されていることよって、リーク電流が低減される。また、オン電圧の低減効果は、第１実施例のショットキーバリアダイオード１０と同様に得ることができる。
また、上述した実施例では、バリア層２０が半導体基板１２の上面１２ａ上に形成されていたが、図２に示すようにバリア層２０が半導体基板１２に埋設されていてもよい。すなわち、半導体基板１２の上面１２ａとバリア層２０の上面が同一平面となるように、バリア層２０を形成してもよい。この場合にも、矢印５２に示すように、電流がドリフト層１４及びカソード層１６中を均一に分散して流れ、オン電圧が低減される。また、バリア層２０によって、逆電圧印加時のリーク電流が低減される。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：ショットキーバリアダイオード
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４：ドリフト層
１６：カソード層
２０：バリア層
３０：ショットキー電極
４０：オーミック電極
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４：ドリフト層
１６：カソード層
２０：バリア層
３０：ショットキー電極
４０：オーミック電極
Claims (2)
- ショットキーバリアダイオードであって、
第１導電型の第１半導体層と、
第１半導体層とオーミック接合しているオーミック電極と、
第１半導体層とショットキー接合しているショットキー電極と、
ショットキー電極とショットキー接合している領域に隣接する領域において、第１半導体層とヘテロ接合している第２導電型の第２半導体層、
を有していることを特徴とするショットキーバリアダイオード。 - ショットキー電極が第２半導体層とオーミック接合していることを特徴とする請求項１に記載のショットキーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009098432A JP2010251482A (ja) | 2009-04-14 | 2009-04-14 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009098432A JP2010251482A (ja) | 2009-04-14 | 2009-04-14 | ショットキーバリアダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010251482A true JP2010251482A (ja) | 2010-11-04 |
Family
ID=43313510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009098432A Pending JP2010251482A (ja) | 2009-04-14 | 2009-04-14 | ショットキーバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010251482A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2865008A4 (en) * | 2012-06-22 | 2016-02-24 | Hrl Lab Llc | STRAPAPER DIODE AND METHOD FOR THE PRODUCTION THEREOF |
| EP3051593A1 (en) * | 2015-01-30 | 2016-08-03 | Nxp B.V. | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613602A (ja) * | 1992-06-29 | 1994-01-21 | Shimadzu Corp | ＧａＡｓショットキーバリアダイオード |
| JP2007184327A (ja) * | 2006-01-04 | 2007-07-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2007250720A (ja) * | 2006-03-15 | 2007-09-27 | Ngk Insulators Ltd | 半導体素子 |
-
2009
- 2009-04-14 JP JP2009098432A patent/JP2010251482A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613602A (ja) * | 1992-06-29 | 1994-01-21 | Shimadzu Corp | ＧａＡｓショットキーバリアダイオード |
| JP2007184327A (ja) * | 2006-01-04 | 2007-07-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2007250720A (ja) * | 2006-03-15 | 2007-09-27 | Ngk Insulators Ltd | 半導体素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2865008A4 (en) * | 2012-06-22 | 2016-02-24 | Hrl Lab Llc | STRAPAPER DIODE AND METHOD FOR THE PRODUCTION THEREOF |
| US9691909B2 (en) | 2012-06-22 | 2017-06-27 | Hrl Laboratories, Llc | Current aperture diode and method of fabricating the same |
| EP3051593A1 (en) * | 2015-01-30 | 2016-08-03 | Nxp B.V. | Semiconductor device |
| US9735290B2 (en) | 2015-01-30 | 2017-08-15 | Nexperia B.V. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174874B2 (ja) | 半導体装置 | |
| KR100999787B1 (ko) | 발광소자, 발광소자의 제조방법 및 발광소자 패키지 | |
| WO2017138505A1 (ja) | 半導体装置 | |
| US8350297B2 (en) | Compound semiconductor device and production method thereof | |
| US10355143B2 (en) | Nitride semiconductor device | |
| JP2018011060A (ja) | 窒化物半導体構造物 | |
| JP2009009993A (ja) | 半導体装置 | |
| JP2010206020A (ja) | 半導体装置 | |
| US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
| JP2006318956A (ja) | ショットキーダイオードを有する半導体装置 | |
| JP2007059719A (ja) | 窒化物半導体 | |
| JP5655932B2 (ja) | 半導体装置 | |
| JP2008166639A (ja) | 整流素子およびそれを用いた電力変換装置 | |
| JP6524950B2 (ja) | 半導体装置およびその製造方法 | |
| CN109346521B (zh) | 氮化物半导体元件 | |
| CN112531020A (zh) | 一种具有复合漏极结构的氮化物功率器件及其制作方法 | |
| JP2011066464A (ja) | 電界効果トランジスタ | |
| JP2010251482A (ja) | ショットキーバリアダイオード | |
| JP2012169389A (ja) | 窒化物半導体装置 | |
| US20170365698A1 (en) | Nitride semiconductor device | |
| JP2005183936A (ja) | バイポーラトランジスタ | |
| JP2011228720A (ja) | 半導体装置 | |
| JP5364760B2 (ja) | 半導体装置 | |
| JP2008235588A (ja) | ショットキーバリアダイオード | |
| JP2010245234A (ja) | 半導体素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140128 |