JP2010249883A - Image display device and correction method for the same - Google Patents

Image display device and correction method for the same Download PDF

Info

Publication number
JP2010249883A
JP2010249883A JP2009096367A JP2009096367A JP2010249883A JP 2010249883 A JP2010249883 A JP 2010249883A JP 2009096367 A JP2009096367 A JP 2009096367A JP 2009096367 A JP2009096367 A JP 2009096367A JP 2010249883 A JP2010249883 A JP 2010249883A
Authority
JP
Japan
Prior art keywords
light emitting
emitting pixel
driving transistor
image display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009096367A
Other languages
Japanese (ja)
Inventor
Hiroshi Shiromizu
博 白水
Kenichi Tajika
健一 田鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009096367A priority Critical patent/JP2010249883A/en
Publication of JP2010249883A publication Critical patent/JP2010249883A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device capable of securing high display quality in all kinds of display images and to provide a correction method for the image display device. <P>SOLUTION: The image display device 1 has a display panel where a plurality of light emitting pixels are arranged like a matrix. A light emitting pixel 11P which is abnormally operated when a drive circuit is formed and a light emitting pixel 11Q which is adjacent to the light emitting pixel 11P or has the same color as that of the light emitting pixel 11P, which is normally operated when the drive circuit is formed have a drive circuit layer 11A having a drive transistor 22 performing conversion into a current between a source and a drain corresponding to a signal voltage supplied from a signal line 12 arranged in each pixel row by applying the signal voltage to a gate and a light emitting layer 11B emitting light by making the current flow between the source and the drain. The display panel has a jumper line 16 directly connecting the gate terminal of the drive transistor 22 that the light emitting pixel 11P has and the gate terminal of the drive transistor 22 that the light emitting element 11Q has. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画像表示装置及びその修正方法に関し、特に画素ごとに駆動回路を有する画像表示装置及びその修正方法に関する。   The present invention relates to an image display device and a correction method thereof, and more particularly to an image display device having a drive circuit for each pixel and a correction method thereof.

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子(以下、有機EL素子と記す。)を用いた有機ELディスプレイが知られている。この有機ELディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のFPD(Flat Panal Display)候補として注目されている。   As an image display device using a current-driven light emitting element, an organic EL display using an organic electroluminescence element (hereinafter referred to as an organic EL element) is known. Since this organic EL display has the advantages of good viewing angle characteristics and low power consumption, it has attracted attention as a next-generation FPD (Flat Pan Display) candidate.

通常、画素を構成する有機EL素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ELディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ(TFT:Thin Film Transistor)が設けられ、このTFTに保持容量素子(コンデンサ)、駆動トランジスタのゲート、及び補償回路などが接続されている。そして、選択した走査線を通じてこのTFTをオンさせ、データ線からのデータ信号等を駆動トランジスタ、保持容量素子及び補償回路に入力し、その駆動トランジスタ及び保持容量素子及び補償回路によって有機EL素子の発光輝度及び発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ELディスプレイでは、次の走査(選択)まで有機EL素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。   Usually, the organic EL elements constituting the pixels are arranged in a matrix. For example, in an active matrix organic EL display, a thin film transistor (TFT) is provided at the intersection of a plurality of scanning lines and a plurality of data lines, and a storage capacitor element (capacitor) and a gate of a driving transistor are provided in the TFT. And a compensation circuit are connected. Then, the TFT is turned on through the selected scanning line, and a data signal or the like from the data line is input to the driving transistor, the holding capacitor element and the compensation circuit, and the organic EL element emits light by the driving transistor, the holding capacitor element and the compensation circuit. Control brightness and light emission timing. With this pixel drive circuit configuration, in an active matrix organic EL display, the organic EL element can emit light until the next scanning (selection), so that even if the duty ratio is increased, the luminance of the display is reduced. There is nothing wrong.

しかしながら、従来の有機ELパネルでは、画素駆動回路を構成する素子および配線のうち何れか1つでも異常があると、駆動トランジスタのゲートには正確な信号電圧が供給されない場合がある。これにより、駆動トランジスタが異常な電流値を流し続ける(輝点)あるいは電流を流さない(滅点)という不具合が発生する。これは、複雑な画素駆動回路構成を必要とするアクティブマトリクス型の有機ELディスプレイに特有の問題である。また、画素駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、薄膜積層構造の微細化が必要とされるので、画素駆動回路素子や配線の短絡や開放といった電気的な不具合が発生する。   However, in the conventional organic EL panel, if any one of the elements and wirings constituting the pixel driving circuit is abnormal, an accurate signal voltage may not be supplied to the gate of the driving transistor. This causes a problem that the drive transistor continues to flow an abnormal current value (bright spot) or does not flow current (dark spot). This is a problem peculiar to an active matrix type organic EL display that requires a complicated pixel drive circuit configuration. In addition, as the pixel drive circuit configuration becomes more complicated and the number of light emitting pixels increases, the thin film stack structure needs to be miniaturized. appear.

これを改善するために、輝点より滅点の方が目立たないという観点から、画素駆動回路の一部をレーザー加工などにより切断し、駆動素子を駆動させないことにより輝点化を滅点化することが一般的である。   In order to improve this, from the viewpoint that the dark spot is less conspicuous than the bright spot, a part of the pixel drive circuit is cut by laser processing or the like, and the drive element is not driven to darken the bright spot. It is common.

特許文献1では、画素駆動回路素子や配線の形成時に、不具合が生じた発光画素を修正する方法が提案されている。回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して電気接続された非重畳部が設けられている。不良発光画素については、この非重畳部にレーザーを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザー照射によるダメージを受けることなく滅点化される。   Patent Document 1 proposes a method of correcting a light emitting pixel in which a defect has occurred when forming a pixel driving circuit element or wiring. In order to correct defective light-emitting pixels that are always in a light-emitting state due to a short circuit of a circuit element or the like, a non-overlapping portion electrically connected apart from other conductive portions and wirings is provided in all light-emitting pixel regions. It has been. For the defective light emitting pixels, the non-overlapping portion is cut by irradiating the non-overlapping portion with laser. As a result, the defective pixel is blocked from transmission of electrical signals, and is darkened without being damaged by laser irradiation.

これにより、輝点化していた不良画素による表示品質の低下を防止できるとしている。   As a result, it is possible to prevent deterioration in display quality due to defective pixels that have become bright spots.

特開2008−203636号公報JP 2008-203636 A

しかしながら、特許文献1に記載された画像表示装置の修正方法に代表されるように、輝点化していた不良画素を滅点化する方法では、修正後に滅点画素が残る。この場合、明るい表示画像に対しては、その中に滅点画素が存在するので表示品質が改善されず、むしろ滅点化の修正により表示品質が低下してしまう。   However, as represented by the correction method of the image display device described in Patent Document 1, in the method of darkening defective pixels that have been brightened, dark dots remain after correction. In this case, for a bright display image, a dark dot pixel exists in the bright display image, so the display quality is not improved, but rather the display quality is deteriorated by correcting the dark dot.

本発明は、上記の課題に鑑みてなされたものであり、あらゆる表示画像においても高い表示品質を確保することが可能な画像表示装置及びその修正方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an image display device capable of ensuring high display quality in any display image and a correction method thereof.

上記の課題を解決するために、本発明の半導体装置は、複数の発光画素がマトリクス状に配置された表示パネルを有する画像表示装置であって、前記複数の発光画素のそれぞれは、信号電圧がゲートに印加されることにより、前記信号電圧に応じたソース−ドレイン間電流を発生する駆動トランジスタと、前記ソース−ドレイン間電流が流れることにより発光する発光素子とを備え、前記表示パネルは、一の発光画素の有する前記駆動トランジスタのゲート端子と他の発光画素の有する前記駆動トランジスタのゲート端子とを直結するジャンパー線を1以上備え、前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記他の発光画素の有する前記駆動トランジスタのゲート端子には、前記他の発光画素に対応した信号電圧が印加されることを特徴とする。   In order to solve the above problems, a semiconductor device of the present invention is an image display device having a display panel in which a plurality of light emitting pixels are arranged in a matrix, and each of the plurality of light emitting pixels has a signal voltage. The display panel includes: a drive transistor that generates a source-drain current corresponding to the signal voltage by being applied to a gate; and a light-emitting element that emits light when the source-drain current flows. One or more jumper lines that directly connect the gate terminal of the driving transistor included in the light emitting pixel and the gate terminal of the driving transistor included in the other light emitting pixel, and the gate terminal of the driving transistor included in the one light emitting pixel include The signal voltage corresponding to the one light emitting pixel is not applied, and the gate of the driving transistor included in the other light emitting pixel is not applied. The terminal, characterized in that the other signal voltage corresponding to the light emitting pixels is applied.

この構成によれば、駆動回路の形成時に動作異常であった発光画素の駆動トランジスタのゲート端子は、正常動作している駆動回路を有する正常発光画素の駆動トランジスタのゲート端子とジャンパー線により直結されている。これにより、動作異常であった発光画素の駆動トランジスタのゲートには、上記正常発光画素の駆動トランジスタのゲートに供給される信号電圧が供給される。よって、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、上記正常発光画素と同じ発光動作にすることが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。   According to this configuration, the gate terminal of the drive transistor of the light emitting pixel that was abnormal in operation when the drive circuit was formed is directly connected to the gate terminal of the drive transistor of the normal light emitting pixel having the drive circuit operating normally by the jumper line. ing. As a result, the signal voltage supplied to the gate of the drive transistor of the normal light emitting pixel is supplied to the gate of the drive transistor of the light emitting pixel that has malfunctioned. Therefore, the light emission operation of the light emitting pixel in a state where a signal voltage is not supplied to the gate terminal of the drive transistor due to a failure in a circuit element or wiring other than the drive transistor when the drive circuit is formed is referred to as the normal light emission pixel. The same light emission operation can be performed. That is, it is possible to avoid the darkening of the light emitting pixels and to ensure high display quality in any display image.

また、前記ジャンパー線にて直結された前記駆動トランジスタを有する前記2つの発光画素のうち前記一の発光画素において、当該発光画素の有する前記駆動トランジスタのゲート端子は、当該発光画素内の他の回路素子及び前記信号線との接続が遮断されていることが好ましい。   Further, in the one light emitting pixel among the two light emitting pixels having the driving transistor directly connected by the jumper line, the gate terminal of the driving transistor included in the light emitting pixel is another circuit in the light emitting pixel. The connection between the element and the signal line is preferably cut off.

これにより、駆動回路の形成時に動作異常であった発光画素において、当該発光画素を構成する回路素子の異常動作により駆動トランジスタのゲートに異常信号が供給される場合であっても、当該発光画素はジャンパー線と接続された上記正常発光画素と同じ発光動作を行うことが可能となる。   Thereby, even in the case where an abnormal signal is supplied to the gate of the driving transistor due to the abnormal operation of the circuit elements constituting the light emitting pixel in the light emitting pixel which is abnormal in operation when the driving circuit is formed, It is possible to perform the same light emitting operation as that of the normal light emitting pixel connected to the jumper line.

つまり、発光画素の滅点化だけでなく輝点化も回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。   In other words, not only the luminescent pixels but also the bright spots are avoided, and high display quality can be ensured in all display images.

また、前記ジャンパー線にて直結された前記駆動トランジスタを有する前記2つの発光画素は、同じ色の発光画素であることが好ましい。   The two light emitting pixels having the driving transistor directly connected by the jumper line are preferably light emitting pixels of the same color.

これにより、駆動回路の形成時に動作異常であった発光画素の滅点化及び輝点化が回避され、さらに、他の色を表示する発光画素と接続された場合と比較して、当該発光画素の発光が単独で目立つことを低減できる。   As a result, darkening and brightening of the light emitting pixel, which was abnormal in operation when the drive circuit was formed, are avoided, and the light emitting pixel is compared with a case where it is connected to a light emitting pixel displaying another color. It is possible to reduce the conspicuousness of the luminescence.

また、前記ジャンパー線にて直結された前記駆動トランジスタを有する前記2つの発光画素は、隣接する発光画素であることが好ましい。   Further, it is preferable that the two light emitting pixels having the driving transistor directly connected by the jumper line are adjacent light emitting pixels.

これにより、駆動回路の形成時に動作異常であった発光画素の滅点化及び輝点化が回避され、さらに、隣接する発光画素と同等の発光状態となるので、当該発光画素の発光が単独で目立つことを低減できる。さらに、ジャンパー線を最短で形成できるので、ジャンパー線形成による修正工程を短縮化できる。   As a result, it is possible to avoid a dark spot and a bright spot of a light emitting pixel that is abnormal in operation at the time of forming the drive circuit, and further, a light emitting state equivalent to that of an adjacent light emitting pixel is obtained. Conspicuousness can be reduced. Furthermore, since the jumper line can be formed in the shortest time, the correction process by forming the jumper line can be shortened.

また、前記ジャンパー線は、レーザービームCVD法により形成された金属配線であることが好ましい。   The jumper wire is preferably a metal wiring formed by a laser beam CVD method.

これにより、ジャンパー線を任意の位置に形成でき、また、高速形成が可能となる。また、ジャンパー線形成と、当該ジャンパー線形成の前に必要なゲート端子表面上の開口部形成とを同じレーザー源を用いて実行することができるので、発光画素の修正工程の簡略化を図ることが可能となる。   Thereby, the jumper line can be formed at an arbitrary position and can be formed at high speed. Moreover, since the jumper line formation and the opening formation on the gate terminal surface necessary before the jumper line formation can be performed using the same laser source, the process of correcting the light emitting pixels can be simplified. Is possible.

また、本発明は、このような特徴的な手段を備える画像表示装置として実現することができるだけでなく、上述した画像表示装置の製造段階または完成後において、上記ジャンパー線を形成することにより、画像表示装置を修正する方法として実現することができる。   In addition, the present invention can be realized not only as an image display device having such characteristic means, but also by forming the jumper line at the manufacturing stage or after completion of the above-described image display device. This can be realized as a method of correcting the display device.

具体的には、本発明の半導体装置の修正方法は、信号電圧がゲートに印加されることにより前記信号電圧に応じたソース−ドレイン間電流に変換する駆動トランジスタを有する駆動回路層と、前記ソース−ドレイン間電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、前記駆動回路層の形成時に前記発光画素の有する前記駆動トランジスタのゲート端子に前記発光画素に対応した前記信号電圧が正常に印加されるかを全発光画素について検査する検査ステップと、前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された第1の発光画素の前記駆動トランジスタのゲート端子の表面に第1開口部を形成する第1開口ステップと、前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていると判断された第2の発光画素の前記駆動トランジスタのゲート端子の表面に第2開口部を形成する第2開口ステップと、前記第1開口部及び前記第2開口部を介して前記第1の発光画素の前記駆動トランジスタのゲート端子と前記第2の発光画素の前記駆動トランジスタのゲート端子とを直結するジャンパー線を形成する配線直結ステップとを含むことを特徴とする。   Specifically, in the method for correcting a semiconductor device of the present invention, a drive circuit layer having a drive transistor that converts a source-drain current corresponding to the signal voltage when a signal voltage is applied to a gate; and the source A method of correcting an image display device in which a plurality of light emitting pixels each having a light emitting element having a light emitting element that emits light when a drain-to-drain current flows is arranged in a matrix, wherein the light emission is performed when the drive circuit layer is formed; An inspection step for inspecting all light emitting pixels whether the signal voltage corresponding to the light emitting pixel is normally applied to the gate terminal of the driving transistor included in the pixel, and the signal voltage corresponding to the light emitting pixel in the inspection step A first opening is formed on the surface of the gate terminal of the drive transistor of the first light emitting pixel that is determined to be not normally applied. A second opening is formed on the surface of the gate terminal of the driving transistor of the second light emitting pixel, which is determined in the first opening step and the inspection step that the signal voltage corresponding to the light emitting pixel is normally applied. A second opening step to be formed; a gate terminal of the driving transistor of the first light emitting pixel and a gate terminal of the driving transistor of the second light emitting pixel through the first opening and the second opening; And a wiring direct connection step for forming a jumper line directly connecting the two.

この方法によれば、駆動回路の形成時には駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない、または、異常信号が供給される異常発光画素は、正常発光画素の駆動トランジスタのゲート端子とジャンパー線により直結される。これにより、上記異常発光画素の駆動トランジスタのゲートには、上記正常発光画素の駆動トランジスタのゲートに供給される信号電圧が供給されるので、上記異常発光画素は、上記正常発光画素と同じ発光を行うことが可能となる。   According to this method, when a drive circuit is formed, a fault occurs in a circuit element or wiring other than the drive transistor, so that no signal voltage is supplied to the gate terminal of the drive transistor, or abnormal light emission in which an abnormal signal is supplied. The pixel is directly connected to the gate terminal of the driving transistor of the normal light emitting pixel by a jumper line. Accordingly, since the signal voltage supplied to the gate of the drive transistor of the normal light emitting pixel is supplied to the gate of the drive transistor of the abnormal light emission pixel, the abnormal light emission pixel emits the same light as the normal light emission pixel. Can be done.

よって、発光画素の滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。   Therefore, it is possible to avoid dark spots and bright spots of the luminescent pixels, and to ensure high display quality in all display images.

本発明の画像表示装置及びその修正方法によれば、駆動回路の形成時には動作異常であった発光画素の駆動トランジスタのゲート端子が、正常発光画素の駆動トランジスタのゲート端子とジャンパー線により直結されるので、上記動作異常であった発光画素の輝点または滅点状態が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。   According to the image display device and the correction method thereof of the present invention, the gate terminal of the drive transistor of the light emitting pixel that was abnormal in operation when the drive circuit was formed is directly connected to the gate terminal of the drive transistor of the normal light emitting pixel by the jumper line. Therefore, the bright spot or dark spot state of the luminescent pixel that has been abnormal in operation is avoided, and high display quality can be ensured in any display image.

(a)は、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。(b)は、本発明の実施の形態に係る発光画素の主要な回路構成図である。(A) is a block diagram which shows the structure of the image display apparatus which concerns on embodiment of this invention. (B) is a main circuit block diagram of the luminescent pixel which concerns on embodiment of this invention. (a)は、本発明の実施の形態に係る、ジャンパー線で接続された2つの発光画素の回路構成図である。(b)は、本発明の実施の形態に係る、ジャンパー線で接続された2つの発光画素の断面図の一例である。(A) is a circuit block diagram of two light emitting pixels connected by the jumper line based on embodiment of this invention. (B) is an example of a cross-sectional view of two light-emitting pixels connected by jumper wires according to an embodiment of the present invention. 本発明の実施の形態に係る画像表示装置の修正方法を説明する断面図である。It is sectional drawing explaining the correction method of the image display apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る画像表示装置の修正方法を示す動作フローチャートである。It is an operation | movement flowchart which shows the correction method of the image display apparatus which concerns on embodiment of this invention. 本発明の画像表示装置を内蔵した薄型フラットTVの外観図である。1 is an external view of a thin flat TV incorporating an image display device of the present invention.

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極(アノード)を下面に、また、陰極(カソード)を上面とする有機EL素子からなる画像表示装置を例に説明するが、これに限られない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments and drawings, the same components will be described with the same reference numerals. In the following, an image display device composed of an organic EL element having a top emission type anode (anode) on the bottom surface and a cathode (cathode) on the top surface will be described as an example. However, the present invention is not limited to this.

(実施の形態)
本実施の形態における画像表示装置は、複数の発光画素がマトリクス状に配置された表示パネルを有し、当該複数の発光画素のそれぞれは、信号線から供給された信号電圧がゲートに印加されることにより、信号電圧に応じたソース−ドレイン間電流に変換する駆動トランジスタと、当該ソース−ドレイン間電流が流れることにより発光する発光素子とを備え、上記表示パネルは、一の発光画素の有する駆動トランジスタのゲート端子と他の発光画素の有する駆動トランジスタのゲート端子とを直結するジャンパー線を1以上備える。これにより、駆動回路形成時に異常動作する発光画素の駆動トランジスタのゲートに、正常動作する発光画素の駆動トランジスタのゲートに供給される信号電圧を供給することが可能となり、上記異常発光画素は、上記正常発光画素と同じ発光を行うことが可能となる。よって、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
(Embodiment)
The image display device in this embodiment includes a display panel in which a plurality of light-emitting pixels are arranged in a matrix, and a signal voltage supplied from a signal line is applied to a gate of each of the plurality of light-emitting pixels. Accordingly, the display panel includes a driving transistor that converts a source-drain current corresponding to a signal voltage, and a light-emitting element that emits light when the source-drain current flows. One or more jumper lines that directly connect the gate terminal of the transistor and the gate terminal of the driving transistor of another light emitting pixel are provided. Thus, it becomes possible to supply the signal voltage supplied to the gate of the drive transistor of the light emitting pixel that operates normally to the gate of the drive transistor of the light emitting pixel that operates abnormally when the drive circuit is formed. It is possible to emit the same light as the normal light emitting pixels. Therefore, it is possible to avoid the darkening of the light emitting pixels, and to ensure high display quality in any display image.

以下、本発明の実施の形態について、図面を参照しながら説明する。
図1(a)は、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。同図における画像表示装置1は、表示パネル10と、制御回路20とを備える。表示パネル10は、複数の発光画素11と、発光画素列ごとに配置された複数の信号線12と、発光画素行ごとに配置された複数の走査線13と、走査線駆動回路14と、信号線駆動回路15とを備える。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a block diagram showing a configuration of an image display apparatus according to an embodiment of the present invention. The image display device 1 in FIG. 1 includes a display panel 10 and a control circuit 20. The display panel 10 includes a plurality of light emitting pixels 11, a plurality of signal lines 12 arranged for each light emitting pixel column, a plurality of scanning lines 13 arranged for each light emitting pixel row, a scanning line driving circuit 14, and a signal. A line driving circuit 15.

発光画素11は、表示パネル10上に、マトリクス状に配置されている。
走査線駆動回路14は、各走査線13へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。
The light emitting pixels 11 are arranged in a matrix on the display panel 10.
The scanning line driving circuit 14 outputs a scanning signal to each scanning line 13 to drive circuit elements included in the light emitting pixels.

信号線駆動回路15は、信号線12へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。   The signal line driver circuit 15 outputs a signal voltage and a reference voltage to the signal line 12, thereby realizing light emission of the light emitting pixels corresponding to the luminance signal.

制御回路20は、走査線駆動回路14から出力される走査信号の出力タイミングを制御する。また、制御回路20は、信号線駆動回路15から出力される信号電圧を出力するタイミングを制御する。   The control circuit 20 controls the output timing of the scanning signal output from the scanning line driving circuit 14. Further, the control circuit 20 controls the timing at which the signal voltage output from the signal line driving circuit 15 is output.

図1(b)は、本発明の実施の形態に係る発光画素の主要な回路構成図である。同図に記載された発光画素11は、駆動回路層11A及び発光層11Bで構成されている。駆動回路層11Aは、例えば、Nch−FETからなるスイッチングトランジスタ21と、Pch−FETからなる駆動トランジスタ22と、保持容量23とを備える。そして、スイッチングトランジスタ21のドレイン電極は信号線12に、スイッチングトランジスタ21のゲート電極は走査線13に、さらに、スイッチングトランジスタ21のソース電極は、保持容量23及び駆動トランジスタ22のゲート電極に接続されている。また、駆動トランジスタ22のドレイン電極は電源Vddに接続され、ソース電極は発光層11Bのアノードに接続されている。   FIG. 1B is a main circuit configuration diagram of the light emitting pixel according to the embodiment of the present invention. The light emitting pixel 11 shown in the figure includes a drive circuit layer 11A and a light emitting layer 11B. The drive circuit layer 11A includes, for example, a switching transistor 21 made of Nch-FET, a drive transistor 22 made of Pch-FET, and a storage capacitor 23. The drain electrode of the switching transistor 21 is connected to the signal line 12, the gate electrode of the switching transistor 21 is connected to the scanning line 13, and the source electrode of the switching transistor 21 is connected to the storage capacitor 23 and the gate electrode of the driving transistor 22. Yes. The drain electrode of the drive transistor 22 is connected to the power supply Vdd, and the source electrode is connected to the anode of the light emitting layer 11B.

この構成において、走査線13に走査信号が入力され、スイッチングトランジスタ21をオン状態にすると、信号線12を介して供給された信号電圧が保持容量23に書き込まれる。そして、保持容量23に書き込まれた保持電圧は、1フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ22のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が発光層11Bのアノードに供給される。さらに、発光層11Bのアノードに供給された駆動電流は、発光層11Bの有機EL素子24及びカソードへと流れる。これにより、発光層11Bの有機EL素子24が発光し画像として表示される。   In this configuration, when a scanning signal is input to the scanning line 13 and the switching transistor 21 is turned on, the signal voltage supplied via the signal line 12 is written to the storage capacitor 23. The holding voltage written in the holding capacitor 23 is held for one frame period, and this holding voltage changes the conductance of the driving transistor 22 in an analog manner, and the driving current corresponding to the light emission gradation is applied to the light emitting layer 11B. Supplied to the anode. Further, the drive current supplied to the anode of the light emitting layer 11B flows to the organic EL element 24 and the cathode of the light emitting layer 11B. Thereby, the organic EL element 24 of the light emitting layer 11B emits light and is displayed as an image.

なお、駆動回路層11Aは、上述した回路構成に限定されない。つまり、スイッチングトランジスタ21、駆動トランジスタ22及び保持容量23は、輝度信号の電圧値に応じた駆動電流を発光層11Bに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層11Aに含まれる。   The drive circuit layer 11A is not limited to the circuit configuration described above. That is, the switching transistor 21, the drive transistor 22, and the storage capacitor 23 are circuit components necessary for flowing a drive current corresponding to the voltage value of the luminance signal to the light emitting layer 11B, but are not limited to the above-described form. Further, a case where another circuit component is added to the circuit components described above is also included in the drive circuit layer 11A according to the present invention.

図2(a)は、本発明の実施の形態に係る、ジャンパー線で接続された2つの発光画素の回路構成図である。同図に記載された画像表示装置1は、発光画素11Pと11Qとを備える。発光画素11Qは、駆動回路層11Aの形成時において、正常動作する発光画素である。一方、発光画素11Pは、駆動回路層11Aの形成時において、駆動回路層11Aを構成する駆動トランジスタ22を除く回路素子または配線の不具合により動作異常と判断された発光画素である。   FIG. 2A is a circuit configuration diagram of two light emitting pixels connected by jumper lines according to an embodiment of the present invention. The image display device 1 described in the figure includes light emitting pixels 11P and 11Q. The light emitting pixel 11Q is a light emitting pixel that operates normally when the drive circuit layer 11A is formed. On the other hand, the light emitting pixel 11P is a light emitting pixel that is determined to be abnormal in operation due to a defect in circuit elements or wirings other than the driving transistor 22 constituting the driving circuit layer 11A when the driving circuit layer 11A is formed.

これに対し、発光層11Bの形成前には、発光画素11Pの駆動トランジスタ22のゲート配線17が切断され、発光画素11Pの駆動トランジスタ22のゲート端子と発光画素11Qの駆動トランジスタ22のゲート端子とがジャンパー線16で直結されている。   On the other hand, before the formation of the light emitting layer 11B, the gate wiring 17 of the driving transistor 22 of the light emitting pixel 11P is cut, and the gate terminal of the driving transistor 22 of the light emitting pixel 11P and the gate terminal of the driving transistor 22 of the light emitting pixel 11Q are connected. Are directly connected by a jumper wire 16.

図2(b)は、本発明の実施の形態に係る、ジャンパー線で接続された2つの発光画素の断面図の一例である。同図に記載された発光画素11P及び11Qは、基板100と、駆動回路層11Aと、発光層11Bと、透明封止膜110とを備える。   FIG. 2B is an example of a cross-sectional view of two light emitting pixels connected by jumper lines according to the embodiment of the present invention. The light emitting pixels 11P and 11Q described in the figure include a substrate 100, a drive circuit layer 11A, a light emitting layer 11B, and a transparent sealing film 110.

基板100は、例えば、ガラス基板である。また、基板100は、樹脂からなるフレキシブル基板を用いることも可能である。基板100は、駆動回路層11Aとともに、薄膜トランジスタ(TFT)基板を構成する。なお、図2に記載されたようなトップエミッション構造の場合には、基板100は透明である必要はないので、非透明の基板、例えば、シリコン基板を用いることもできる。   The substrate 100 is, for example, a glass substrate. The substrate 100 can also be a flexible substrate made of resin. The substrate 100, together with the drive circuit layer 11A, constitutes a thin film transistor (TFT) substrate. In the case of the top emission structure as shown in FIG. 2, the substrate 100 does not need to be transparent, and a non-transparent substrate, for example, a silicon substrate can be used.

発光画素11P及び11Qの有する駆動回路層11Aは、それぞれ、基板100の上に形成されたジャンパー線16と、ゲート配線17と、スイッチングトランジスタ21と、駆動トランジスタ22と、図示されていない保持容量23と、層間絶縁膜202と、保護膜203と、平坦化膜204とを備える。   The driving circuit layer 11A included in the light emitting pixels 11P and 11Q includes a jumper line 16, a gate wiring 17, a switching transistor 21, a driving transistor 22, and a storage capacitor 23 (not shown) formed on the substrate 100, respectively. And an interlayer insulating film 202, a protective film 203, and a planarizing film 204.

ジャンパー線16は、発光画素11Pのゲート端子表面と発光画素11Qのゲート端子表面とが直結されるよう保護膜203の内部及びその表面上に形成されている。ジャンパー線16は、例えば、レーザーCVD(Chemical Vapor Deposition)法を用いて形成される。ジャンパー線16は、例えば、タングステン(W)を主成分とする金属膜であり、膜厚が150nm、線幅は4μmである。なお、ジャンパー線16の形成方法については、後述する画像表示装置の修正方法で説明する。   The jumper line 16 is formed inside and on the surface of the protective film 203 so that the gate terminal surface of the light emitting pixel 11P and the gate terminal surface of the light emitting pixel 11Q are directly connected. The jumper line 16 is formed using, for example, a laser CVD (Chemical Vapor Deposition) method. The jumper line 16 is, for example, a metal film mainly composed of tungsten (W), and has a film thickness of 150 nm and a line width of 4 μm. Note that a method of forming the jumper line 16 will be described in a method for correcting the image display device described later.

ゲート配線17は、駆動回路形成時において正常動作する発光画素11Qにおいては、スイッチングトランジスタ21のソース電極212と駆動トランジスタ22のゲート電極224とが接続されるよう、層間絶縁膜202の内部及びその表面上に形成されている。一方、駆動回路形成時において異常動作する発光画素11Pにおいては、ゲート配線17は、途中で断線している。ゲート配線17は、特に限定されないが、電気抵抗率が小さい材料を用いることが好ましく、例えば銀(Ag)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)、モリブデン(Mo)、銅(Cu)、鉄(Fe)、白金(Pt)、タングステン(W)のうちのいずれかの金属、これらの金属の合金、またはそれらを積層したものを用いることができる。   In the light emitting pixel 11Q that operates normally when the drive circuit is formed, the gate wiring 17 is provided inside and on the surface of the interlayer insulating film 202 so that the source electrode 212 of the switching transistor 21 and the gate electrode 224 of the drive transistor 22 are connected. Formed on top. On the other hand, in the light emitting pixel 11P that operates abnormally when the drive circuit is formed, the gate wiring 17 is disconnected halfway. Although the gate wiring 17 is not particularly limited, it is preferable to use a material having a low electrical resistivity. For example, silver (Ag), aluminum (Al), nickel (Ni), chromium (Cr), molybdenum (Mo), copper ( Any metal of Cu), iron (Fe), platinum (Pt), and tungsten (W), an alloy of these metals, or a laminate of these metals can be used.

なお、発光画素11Pのゲート配線17は、断線していなくてもよい。例えば、スイッチングトランジスタ21が回路的に開放状態である場合、または、スイッチングトランジスタ21のドレイン電極211と信号線12との接続が開放状態である場合などがこれに該当する。つまり、駆動トランジスタ22のゲート端子に、信号線12からの信号電圧が印加されない状態であればよい。   Note that the gate wiring 17 of the light emitting pixel 11P may not be disconnected. For example, this is the case when the switching transistor 21 is in an open circuit state or when the connection between the drain electrode 211 of the switching transistor 21 and the signal line 12 is in an open state. That is, it is sufficient that the signal voltage from the signal line 12 is not applied to the gate terminal of the driving transistor 22.

スイッチングトランジスタ21は、例えば、基板100の上に形成されたTFTである。スイッチングトランジスタ21は、ドレイン電極211、ソース電極212、ドレイン電極211及びソース電極212に接触して形成された半導体層213、半導体層213の上に形成されたゲート絶縁膜201、及びゲート絶縁膜201の上に形成されたゲート電極214から構成される。   The switching transistor 21 is, for example, a TFT formed on the substrate 100. The switching transistor 21 includes a drain electrode 211, a source electrode 212, a semiconductor layer 213 formed in contact with the drain electrode 211 and the source electrode 212, a gate insulating film 201 formed on the semiconductor layer 213, and a gate insulating film 201. The gate electrode 214 is formed on the substrate.

駆動トランジスタ22は、基板100の上に形成されたTFTである。駆動トランジスタ22は、ドレイン電極221、ソース電極222、ドレイン電極221及びソース電極222に接触して形成された半導体層223、半導体層223の上に形成されたゲート絶縁膜201、及びゲート絶縁膜201の上に形成されたゲート電極224から構成される。   The drive transistor 22 is a TFT formed on the substrate 100. The driving transistor 22 includes a drain electrode 221, a source electrode 222, a semiconductor layer 223 formed in contact with the drain electrode 221 and the source electrode 222, a gate insulating film 201 formed over the semiconductor layer 223, and a gate insulating film 201. It is comprised from the gate electrode 224 formed on the top.

上述したドレイン電極211及び221、ソース電極212及び222、ゲート電極214及び224の材料としては、例えば、モリブデン(Mo)とタングステン(W)との合金である。また、半導体層223の材料としては、例えば、アモルファスシリコンであり、膜厚は、例えば、50nmである。   The material of the drain electrodes 211 and 221, the source electrodes 212 and 222, and the gate electrodes 214 and 224 described above is, for example, an alloy of molybdenum (Mo) and tungsten (W). The material of the semiconductor layer 223 is, for example, amorphous silicon, and the film thickness is, for example, 50 nm.

基板100の上には、層間絶縁膜202、保護膜203及び平坦化膜204が形成されている。   On the substrate 100, an interlayer insulating film 202, a protective film 203, and a planarizing film 204 are formed.

層間絶縁膜202は、スイッチングトランジスタ21、駆動トランジスタ22及び保持容量23を覆うように形成されており、これにより、上記回路素子とゲート配線17などの回路配線とが離間して配置されることが可能となる。   The interlayer insulating film 202 is formed so as to cover the switching transistor 21, the drive transistor 22, and the storage capacitor 23, so that the circuit element and the circuit wiring such as the gate wiring 17 are spaced apart. It becomes possible.

保護膜203は、駆動回路層11A内に形成された回路素子及び回路配線が外部の環境変化を受けて劣化してしまうことを防止する機能を有し、上記回路素子とゲート配線17などの回路配線とを覆うように形成されている。また、保護膜203により、上記回路素子及びゲート配線17などの回路配線とジャンパー線16とが離間して配置されることが可能となる。   The protective film 203 has a function of preventing the circuit elements and circuit wirings formed in the drive circuit layer 11A from being deteriorated due to external environmental changes. It is formed so as to cover the wiring. Further, the protective film 203 allows the circuit elements such as the circuit element and the gate wiring 17 and the jumper line 16 to be spaced apart from each other.

平坦化膜204は、その表面が平坦化されており、これにより、駆動回路層11Aの上に積層される多層膜からなる発光層11Bの形成を可能にする。   The surface of the planarizing film 204 is planarized, thereby enabling the formation of the light emitting layer 11B composed of a multilayer film stacked on the drive circuit layer 11A.

層間絶縁膜202、保護膜203及び平坦化膜204の材料としては、例えば、シリコン酸化膜(SiOx)やシリコン窒化膜(SiN)であり、例えば、CVD法やスパッタリング法などにより形成される。また、形成された膜を、例えば、CMP(Chemical Mechanical Polishing)法などにより平坦化することにより、平坦化膜204が形成される。   The material of the interlayer insulating film 202, the protective film 203, and the planarizing film 204 is, for example, a silicon oxide film (SiOx) or a silicon nitride film (SiN), and is formed by, for example, a CVD method or a sputtering method. Further, the planarized film 204 is formed by planarizing the formed film by, for example, a CMP (Chemical Mechanical Polishing) method or the like.

なお、層間絶縁膜202及び保護膜203は、必ずしも表面を平坦化する必要はない。層間絶縁膜202及び保護膜203の平坦度は、それぞれの表面上を回路配線が連続して形成できる程度に平坦であればよい。   Note that the interlayer insulating film 202 and the protective film 203 are not necessarily planarized. The flatness of the interlayer insulating film 202 and the protective film 203 may be flat enough that circuit wiring can be continuously formed on the respective surfaces.

発光層11Bは、陽極103と、正孔注入層104と、正孔輸送層105と、有機発光層106と、バンク層107と、電子注入層108と、透明陰極109とを備える。   The light emitting layer 11B includes an anode 103, a hole injection layer 104, a hole transport layer 105, an organic light emitting layer 106, a bank layer 107, an electron injection layer 108, and a transparent cathode 109.

図2(b)に記載された発光画素11P及び11Qは、トップエミッション構造を有している。つまり、発光層11Bに電圧を印加すると、有機発光層106で光が生じ、透明陰極109及び透明封止膜110を通じて光が上方に出射する。また、有機発光層106で生じた光のうち下方に向かったものは、陽極103で反射され、透明陰極109及び透明封止膜110を通じて光が上方に出射する。   The light emitting pixels 11P and 11Q described in FIG. 2B have a top emission structure. That is, when a voltage is applied to the light emitting layer 11B, light is generated in the organic light emitting layer 106, and light is emitted upward through the transparent cathode 109 and the transparent sealing film 110. Further, the light emitted from the organic light emitting layer 106 directed downward is reflected by the anode 103, and the light is emitted upward through the transparent cathode 109 and the transparent sealing film 110.

陽極103は、駆動回路層11Aの平坦化膜204の表面上に積層され、透明陰極109に対して正の電圧を発光層11Bに印加する電極である。陽極103と駆動トランジスタ22のソース電極222とは駆動回路層11A内に形成されたビアAP及びAQで接続されている。陽極103を構成する陽極材料としては、例えば、反射率の高い金属であるAl、Ag、またはそれらの合金が好ましい。また、陽極103の厚さは、例えば、100〜300nmである。 The anode 103 is an electrode that is stacked on the surface of the planarizing film 204 of the drive circuit layer 11A and applies a positive voltage to the light emitting layer 11B with respect to the transparent cathode 109. The source electrode 222 of the anode 103 and the driving transistor 22 are connected by vias A P and A Q formed in the driving circuit layer 11A. As an anode material constituting the anode 103, for example, Al, Ag, or an alloy thereof, which is a highly reflective metal, is preferable. Further, the thickness of the anode 103 is, for example, 100 to 300 nm.

正孔注入層104は、陽極103の表面上に形成され、正孔を安定的に、又は正孔の生成を補助して、有機発光層106へ正孔を注入する機能を有する。これにより、発光層11Bの駆動電圧が低電圧化され、正孔注入の安定化により素子が長寿命化される。正孔注入層104の材料としては、例えばPEDOT(ポリエチレンジオキシチオフェン)などを用いることができる。また、正孔注入層104には、正孔注入性の他に、光透過性が要求される。正孔注入層104の膜厚が大きくなるほど、正孔注入層104の反射率は低下するので、正孔注入層104の膜厚は、例えば、10nm〜100nm程度にすることが好ましい。   The hole injection layer 104 is formed on the surface of the anode 103 and has a function of injecting holes into the organic light emitting layer 106 in a stable manner or by assisting generation of holes. Thereby, the drive voltage of the light emitting layer 11B is lowered, and the lifetime of the element is extended by stabilizing the hole injection. As a material of the hole injection layer 104, for example, PEDOT (polyethylenedioxythiophene) can be used. In addition to the hole injection property, the hole injection layer 104 is required to have optical transparency. As the thickness of the hole injection layer 104 increases, the reflectivity of the hole injection layer 104 decreases. Therefore, the thickness of the hole injection layer 104 is preferably about 10 nm to 100 nm, for example.

正孔輸送層105は、正孔注入層104の表面上に形成され、正孔注入層104から注入された正孔を有機発光層106内へ効率良く輸送し、有機発光層106と正孔注入層104との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。正孔輸送層105としては、例えば、生じた正孔を分子間の電荷移動反応により伝達する性質を有する有機高分子材料であり、例えば、トリフェルアミン、ポリアニリンなどが挙げられる。また、正孔輸送層105の厚さは、例えば、5〜50nm程度である。   The hole transport layer 105 is formed on the surface of the hole injection layer 104, efficiently transports holes injected from the hole injection layer 104 into the organic light emitting layer 106, and the organic light emitting layer 106 and hole injection. It has a function of preventing deactivation of excitons at the interface with the layer 104 and blocking electrons. The hole transport layer 105 is, for example, an organic polymer material having a property of transferring generated holes by intermolecular charge transfer reaction, and examples thereof include triferamine and polyaniline. Moreover, the thickness of the positive hole transport layer 105 is about 5-50 nm, for example.

なお、正孔輸送層105は、その隣接層である正孔注入層104や有機発光層106の材料により、省略される場合がある。   Note that the hole transport layer 105 may be omitted depending on the material of the hole injection layer 104 and the organic light emitting layer 106 which are adjacent layers.

有機発光層106は、正孔輸送層105の表面上に形成され、正孔と電子が注入され再結合されることにより励起状態が生成され発光する機能を有する。   The organic light emitting layer 106 is formed on the surface of the hole transport layer 105, and has a function of emitting light by generating an excited state when holes and electrons are injected and recombined.

有機発光層106としては、インクジェットやスピンコートのような湿式成膜法で成膜できる発光性の有機材料を用いることが好ましい。これにより、大画面の基板に対して、簡易で均一な成膜が可能となる。この材料としては、特に限定されるものではないが、高分子有機材料が好ましい。高分子有機材料の特徴としては、デバイス構造が簡単であること、膜の信頼性に優れ、低電圧駆動のデバイスであることも挙げることができる。   As the organic light emitting layer 106, it is preferable to use a light emitting organic material that can be formed by a wet film forming method such as inkjet or spin coating. Thereby, simple and uniform film formation is possible on a large-screen substrate. Although it does not specifically limit as this material, A polymeric organic material is preferable. Features of the polymer organic material include a simple device structure, excellent film reliability, and a low-voltage driven device.

芳香環または縮合環のような共役系を持った高分子あるいはπ共役系高分子は蛍光性を有することから、有機発光層106を構成する高分子有機材料として用いることができる。有機発光層106を構成する高分子発光材料としては、例えば、ポリフェニレンビニレン(PPV)またはその誘導体(PPV誘導体)、ポリフルオレン(PFO)またはその誘導体(PFO誘導体)、ポリスピロフルオレン誘導体などを挙げることができる。また、ポリチオフェンまたはその誘導体を用いることも可能である。   Since a polymer having a conjugated system such as an aromatic ring or a condensed ring or a π-conjugated polymer has fluorescence, it can be used as a polymer organic material constituting the organic light emitting layer 106. Examples of the polymer light emitting material constituting the organic light emitting layer 106 include polyphenylene vinylene (PPV) or a derivative thereof (PPV derivative), polyfluorene (PFO) or a derivative thereof (PFO derivative), and a polyspirofluorene derivative. Can do. It is also possible to use polythiophene or a derivative thereof.

バンク層107は、正孔注入層104の表面上に形成され、湿式成膜法を用いて形成される正孔輸送層105及び有機発光層106を所定の領域に形成するバンクとしての機能を有する。バンク層107に用いられる材料は、無機物質および有機物質のいずれであってもよいが、有機物質の方が、一般的に、撥水性が高いので、より好ましく用いることができる。このような材料の例としては、ポリイミド、ポリアクリルなどの樹脂が挙げられる。バンク層107のパターニングの方法としては、特に限定されるものではないが、感光性の材料を用いたフォトリソグラフィ法を適用することが好ましい。バンク層107の厚さは、例えば、100〜3000nm程度である。   The bank layer 107 is formed on the surface of the hole injection layer 104 and has a function as a bank for forming the hole transport layer 105 and the organic light emitting layer 106 formed by a wet film formation method in a predetermined region. . The material used for the bank layer 107 may be either an inorganic substance or an organic substance, but the organic substance is generally more preferable because it has a higher water repellency. Examples of such materials include resins such as polyimide and polyacryl. A method for patterning the bank layer 107 is not particularly limited, but it is preferable to apply a photolithography method using a photosensitive material. The bank layer 107 has a thickness of, for example, about 100 to 3000 nm.

電子注入層108は、有機発光層106の上に形成され、有機発光層106への電子注入の障壁を低減し発光層11Bの駆動電圧を低電圧化すること、励起子失活を抑制する機能を有する。これにより、電子注入を安定化し素子を長寿命化すること、透明陰極109との密着を強化し発光面の均一性を向上させ素子欠陥を減少させることが可能となる。電子注入層108は、特に限定されるものではないが、好ましくはバリウム、アルミニウム、フタロシアニン、フッ化リチウム、さらに、バリウム−アルミニウム積層体などからなる。電子注入層108の厚さは、例えば、2〜50nm程度である。   The electron injection layer 108 is formed on the organic light emitting layer 106, reduces the barrier for electron injection into the organic light emitting layer 106, lowers the driving voltage of the light emitting layer 11B, and suppresses exciton deactivation. Have As a result, it is possible to stabilize the electron injection and prolong the life of the device, enhance the adhesion with the transparent cathode 109, improve the uniformity of the light emitting surface, and reduce device defects. The electron injection layer 108 is not particularly limited, but is preferably made of barium, aluminum, phthalocyanine, lithium fluoride, and a barium-aluminum laminate. The thickness of the electron injection layer 108 is, for example, about 2 to 50 nm.

透明陰極109は、電子注入層108の表面上に積層され、陽極103に対して負の電圧を発光層11Bに印加し、電子を素子内(特に有機発光層106)に注入する機能を有する。透明陰極109としては、特に限定されるものではないが、透過率の高い物質および構造を用いることが好ましい。これにより、発光効率が高いトップエミッション有機EL素子を実現することができる。透明陰極109の構成としては、特に限定されるものではないが、金属酸化物層が用いられる。この金属酸化物層としては、特に限定されるものではないが、インジウム錫酸化物(以下、ITOと記す)、あるいはインジウム亜鉛酸化物(以下、IZOと記す)からなる層が用いられる。また、透明陰極109の厚さは、例えば、5〜200nm程度である。   The transparent cathode 109 is laminated on the surface of the electron injection layer 108, and has a function of applying a negative voltage to the light emitting layer 11B with respect to the anode 103 and injecting electrons into the device (particularly the organic light emitting layer 106). The transparent cathode 109 is not particularly limited, but it is preferable to use a substance and structure having a high transmittance. Thereby, a top emission organic EL element with high luminous efficiency can be realized. The configuration of the transparent cathode 109 is not particularly limited, but a metal oxide layer is used. The metal oxide layer is not particularly limited, and a layer made of indium tin oxide (hereinafter referred to as ITO) or indium zinc oxide (hereinafter referred to as IZO) is used. Further, the thickness of the transparent cathode 109 is, for example, about 5 to 200 nm.

透明封止膜110は、透明陰極109の表面上に形成され、水分から素子を保護する機能を有する。また、透明封止膜110は、透明であることが要求される。透明封止膜110は、例えば、SiN、SiON、または有機膜からなる。また、透明封止膜110の厚さは、例えば、20〜5000nm程度である。   The transparent sealing film 110 is formed on the surface of the transparent cathode 109 and has a function of protecting the element from moisture. Further, the transparent sealing film 110 is required to be transparent. The transparent sealing film 110 is made of, for example, SiN, SiON, or an organic film. Moreover, the thickness of the transparent sealing film 110 is, for example, about 20 to 5000 nm.

以上説明した発光画素11P及び11Qの構造によれば、駆動回路形成時には駆動トランジスタ22以外の回路素子または配線に不具合が発生していることにより駆動トランジスタ22のゲート電極224に信号電圧が供給されない駆動回路を有する発光画素11Pは、正常動作している駆動回路を有する発光画素11Qの駆動トランジスタのゲート電極224とジャンパー線16により直結される。これにより、発光画素11Pの駆動トランジスタ22のゲートには、発光画素11Qの駆動トランジスタ22のゲートに供給される信号電圧が供給されるので、発光画素11Pは、発光画素11Qと同じ発光を行うことが可能となる。   According to the structure of the light emitting pixels 11P and 11Q described above, a drive in which a signal voltage is not supplied to the gate electrode 224 of the drive transistor 22 due to a failure in a circuit element or wiring other than the drive transistor 22 when the drive circuit is formed. The light emitting pixel 11P having the circuit is directly connected to the gate electrode 224 of the driving transistor of the light emitting pixel 11Q having the driving circuit operating normally by the jumper line 16. Thereby, the signal voltage supplied to the gate of the driving transistor 22 of the light emitting pixel 11Q is supplied to the gate of the driving transistor 22 of the light emitting pixel 11P, so that the light emitting pixel 11P emits the same light as the light emitting pixel 11Q. Is possible.

よって、発光画素の滅点化が回避される。また、発光画素11Pにおいて、駆動回路形成時には回路素子の異常動作により駆動トランジスタ22のゲートに異常信号が供給される場合であっても、ゲート配線17が切断されていることにより、発光画素11Pはジャンパー線16と接続された発光画素11Qと同じ発光を行うことが可能となる。   Therefore, the dark spot of the light emitting pixel is avoided. Further, in the light emitting pixel 11P, even when an abnormal signal is supplied to the gate of the drive transistor 22 due to an abnormal operation of the circuit element when the drive circuit is formed, the light emitting pixel 11P The same light emission as the light emitting pixel 11Q connected to the jumper line 16 can be performed.

よって、発光画素の滅点化だけでなく輝点化も回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。   Therefore, not only the luminescent pixels but also the bright spots can be avoided, and high display quality can be ensured in all display images.

また、図2に記載された発光画素11P及び11Qのように、隣接する2つの発光画素の有する駆動トランジスタのゲート端子同士がジャンパー線で直結されていることが好ましい。これにより、発光画素11Pが、隣接する発光画素11Qと同等の発光状態となるので、発光画素11Pの発光が単独で目立つことを低減できる。さらに、ジャンパー線を最短で形成できるので、ジャンパー線形成による修正工程を短縮化できる。   In addition, like the light emitting pixels 11P and 11Q described in FIG. 2, it is preferable that the gate terminals of the driving transistors of the two adjacent light emitting pixels are directly connected by a jumper line. Thereby, since the light emitting pixel 11P becomes a light emitting state equivalent to the adjacent light emitting pixel 11Q, it is possible to reduce that the light emission of the light emitting pixel 11P alone is conspicuous. Furthermore, since the jumper line can be formed in the shortest time, the correction process by forming the jumper line can be shortened.

また、同色の発光画素の有する駆動トランジスタのゲート端子同士がジャンパー線で直結されていることが好ましい。これにより、他の色を表示する発光画素と接続された場合と比較して、発光画素11Pの発光が単独で目立つことを低減できる。   Moreover, it is preferable that the gate terminals of the driving transistors included in the light emitting pixels of the same color are directly connected by a jumper line. Thereby, compared with the case where it connects with the light emission pixel which displays another color, it can reduce that the light emission of the light emission pixel 11P stands out independently.

次に、本実施の形態に記載された画像表示装置1の修正方法について説明する。
図3は、本発明の実施の形態に係る画像表示装置の修正方法を説明する断面図である。
Next, a correction method for the image display device 1 described in the present embodiment will be described.
FIG. 3 is a cross-sectional view for explaining a correction method of the image display device according to the embodiment of the present invention.

また、図4は、本発明の実施の形態に係る画像表示装置の修正方法を示す動作フローチャートである。   FIG. 4 is an operation flowchart showing a method for correcting the image display apparatus according to the embodiment of the present invention.

まず、図3(a)に示すように、本発明の画像表示装置の製造工程における、駆動回路層11Aのうち保護膜203までが形成された段階において、全ての発光画素11について、回路動作を検査する(S10)。具体的には、例えば、アレイテスタ(Agilent社:HS100)、走査線13及び信号線12を用いて各発光画素11へ順次テスト電圧を出力して保持容量23に当該電圧を書き込む。その後、アレイテスタは、保持容量23に書き込まれた電圧を順次信号線12を介し読み込む。これにより、読み込んだ電圧が所定の電圧でない発光画素11を特定する。これにより、スイッチングトランジスタ21、保持容量23またはそれらを接続する配線などのうち少なくとも1つに不具合を有する発光画素の画素特定プロセスが完了する。   First, as shown in FIG. 3A, in the manufacturing process of the image display device of the present invention, at the stage where the protective film 203 is formed in the drive circuit layer 11A, the circuit operation is performed for all the light emitting pixels 11. Inspect (S10). Specifically, for example, a test voltage is sequentially output to each light emitting pixel 11 using an array tester (Agilent: HS100), the scanning line 13, and the signal line 12, and the voltage is written in the storage capacitor 23. Thereafter, the array tester sequentially reads the voltage written in the storage capacitor 23 via the signal line 12. Thereby, the light emitting pixel 11 whose read voltage is not a predetermined voltage is specified. Thereby, the pixel specifying process of the light emitting pixel having a defect in at least one of the switching transistor 21, the storage capacitor 23, or the wiring connecting them is completed.

なお、この回路動作の検査工程は、保護膜203までが形成された段階にて実行されなくてもよく、例えば、保護膜203が形成される前の段階であってゲート配線17が形成された直後に実行されてもよい。   Note that this circuit operation inspection process may not be performed at the stage where the protective film 203 is formed. For example, the gate wiring 17 is formed before the protective film 203 is formed. It may be executed immediately after.

次に、図3(b)に示すように、ステップS10で特定された、回路動作異常と判定された発光画素11Pの駆動トランジスタ22に接続されたゲート配線17を切断する(S20)。図3(b)では、切断箇所をBと図示している。これにより、発光画素11Pの駆動トランジスタ22のゲートは開放状態となり、他の回路素子及び配線から信号電圧が印加されない状態となる。ゲート配線17の切断手段としては、例えば、レーザー照射を適用することが可能である。使用するレーザー条件としては、例えば、YAG(Yttrium Aluminium Garnet)レーザーを光源としたレーザー発振器を用いて、例えば、波長532nm、パルス幅10ns、パワー0.5mWである。本条件の場合、ゲート配線17の幅が、例えば、4μm、膜厚が150nmであれば、ゲート配線17は切断される。このとき、ゲート配線17の材料としては、例えば、前述したMoとWとの合金/アルミニウム(Al)/MoとWとの合金の積層構造が挙げられる。   Next, as shown in FIG. 3B, the gate wiring 17 connected to the drive transistor 22 of the light emitting pixel 11P determined to be abnormal in the circuit operation specified in step S10 is cut (S20). In FIG. 3B, the cut portion is illustrated as B. As a result, the gate of the driving transistor 22 of the light emitting pixel 11P is opened, and a signal voltage is not applied from other circuit elements and wirings. As a means for cutting the gate wiring 17, for example, laser irradiation can be applied. As a laser condition to be used, for example, a laser oscillator using a YAG (Yttrium Aluminum Garnet) laser as a light source is used, and for example, the wavelength is 532 nm, the pulse width is 10 ns, and the power is 0.5 mW. In the case of this condition, if the width of the gate wiring 17 is, for example, 4 μm and the film thickness is 150 nm, the gate wiring 17 is cut. At this time, examples of the material of the gate wiring 17 include the above-described laminated structure of an alloy of Mo and W / aluminum (Al) / alloy of Mo and W.

次に、図3(c)に示すように、回路動作異常と判定された発光画素11Pの駆動トランジスタ22のゲート端子の表面であって保護膜203内に開口部HPを形成する(S30)。また、回路動作正常と判定された発光画素11Qの駆動トランジスタ22のゲート端子の表面であって保護膜203内に開口部HQを形成する(S40)。開口部HP及びHQの形成手段としては、例えば、レーザー照射を適用することが可能である。レーザーとしては、例えば、YAG(Yttrium Aluminium Garnet)レーザーの第3高調波を発生させるレーザー発振器を用いて、例えば、波長が355nmのレーザーが用いられる。 Next, as shown in FIG. 3 (c), to form an opening H P A surface of the gate terminal of the driving transistor 22 of the light emitting pixel 11P it is determined that the circuit operation abnormality in the protective film 203 (S30) . Further, to form an opening H Q a surface of the gate terminal of the driving transistor 22 of the light emitting pixels 11Q it is determined that the circuit operates normally in the protective film 203 (S40). The means for forming the openings H P and H Q, for example, it is possible to apply the laser irradiation. As the laser, for example, a laser having a wavelength of 355 nm is used by using a laser oscillator that generates a third harmonic of a YAG (Yttrium Aluminum Garnet) laser.

なお、回路動作正常と判定された発光画素11Qは、発光画素11Pと同色の発光画素を選択することが好ましい。これにより、発光画素11Pを他の色を表示する発光画素と接続する場合と比較して、発光画素11Pの発光が単独で目立つことを低減できる。   Note that it is preferable to select a light emitting pixel having the same color as that of the light emitting pixel 11P as the light emitting pixel 11Q determined to have normal circuit operation. Thereby, compared with the case where the light emission pixel 11P is connected to the light emission pixel which displays another color, it can reduce that the light emission of the light emission pixel 11P stands out independently.

また、回路動作正常と判定された発光画素11Qは、発光画素11Pと隣接する発光画素を選択することが好ましい。これにより、発光画素11Pが、隣接する発光画素11Qと同等の発光状態とすることが可能となるので、発光画素11Pの発光が単独で目立つことを低減できる。さらに、後述するステップS40で説明するジャンパー線形成工程を短縮化できる。   Moreover, it is preferable that the light emitting pixel 11Q determined to have normal circuit operation selects a light emitting pixel adjacent to the light emitting pixel 11P. Thereby, the light emitting pixel 11P can be set in a light emitting state equivalent to that of the adjacent light emitting pixel 11Q, and thus it is possible to reduce the light emission of the light emitting pixel 11P from being conspicuous alone. Furthermore, the jumper line forming process described in step S40 described later can be shortened.

次に、図3(d)に示すように、回路動作異常と判定された発光画素11Pの駆動トランジスタ22のゲート端子と、回路動作正常と判定された発光画素11Qの駆動トランジスタ22のゲート端子とを直結するジャンパー線16を、開口部HP及びHQを介して形成する(S50)。ジャンパー線16の形成手段としては、例えば、レーザーCVD(オムロンレーザーフロント社:SL455/SL465シリーズ)法を用いることが可能である。 Next, as shown in FIG. 3D, the gate terminal of the driving transistor 22 of the light emitting pixel 11P determined to be abnormal in circuit operation, and the gate terminal of the driving transistor 22 of light emitting pixel 11Q determined to be normal in circuit operation. the jumper line 16 is directly connected, thereby forming through openings H P and H Q (S50). As a means for forming the jumper wire 16, for example, a laser CVD (OMRON LASER FRONT company: SL455 / SL465 series) method can be used.

レーザーCVD法とは、レーザービームを、原料ガス中に置かれた基板に照射し、レーザー照射された基板面での原料ガスの化学・物理反応を促進し、当該基板面に膜を成長させる成膜方法である。レーザービームの照射位置に成膜が行われるため、本実施の形態におけるジャンパー線16の形成に適している。   In the laser CVD method, a substrate placed in a source gas is irradiated with a laser beam to promote a chemical / physical reaction of the source gas on the laser-irradiated substrate surface, and a film is grown on the substrate surface. It is a membrane method. Since film formation is performed at the irradiation position of the laser beam, it is suitable for forming the jumper line 16 in this embodiment.

例えば、ジャンパー線16を形成する表面を、タングステン(W)を元素として含む原料ガスの雰囲気とし、ネオジウム(Nd)ドープのYLF(Yttrium Lithium Flouride)結晶を用いたレーザー発振器から波長1.047μmのレーザーを当該表面に照射する。これにより、当該基板面と原料ガスとの化学・物理反応を促進し、当該基板面にW膜が形成される。   For example, the surface on which the jumper line 16 is formed is a source gas atmosphere containing tungsten (W) as an element, and a laser having a wavelength of 1.047 μm from a laser oscillator using a neodymium (Nd) -doped YLF (Yttrium Lithium Flouride) crystal. To the surface. Thereby, the chemical / physical reaction between the substrate surface and the source gas is promoted, and a W film is formed on the substrate surface.

最後に、図3(e)に示すように、ジャンパー線16を覆うように、保護膜203の上に平坦化膜204を形成する。平坦化膜204の材料としては、例えば、シリコン酸化膜(SiOx)やシリコン窒化膜(SiN)であり、例えば、CVD法やスパッタリング法などにより形成される。その後形成された膜を、例えば、CMP法などにより膜表面を平坦化する。   Finally, as shown in FIG. 3E, a planarizing film 204 is formed on the protective film 203 so as to cover the jumper wire 16. Examples of the material of the planarizing film 204 include a silicon oxide film (SiOx) and a silicon nitride film (SiN), and are formed by, for example, a CVD method or a sputtering method. Thereafter, the surface of the formed film is planarized by, for example, a CMP method.

以上の工程により、駆動回路形成時には異常動作する発光画素が修正され、駆動回路層11Aの形成が完了する。その後、駆動回路層11Aの上に、発光層11B及び透明封止膜110が順次形成される。   Through the above steps, the light emitting pixel that operates abnormally during the formation of the drive circuit is corrected, and the formation of the drive circuit layer 11A is completed. Thereafter, the light emitting layer 11B and the transparent sealing film 110 are sequentially formed on the drive circuit layer 11A.

この修正方法によれば、駆動回路形成時には駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない、または、異常信号が供給される異常発光画素は、正常発光画素の駆動トランジスタのゲート端子とジャンパー線により直結される。これにより、上記異常発光画素の駆動トランジスタのゲートには、上記正常発光画素の駆動トランジスタのゲートに供給される信号電圧が供給されるので、上記異常発光画素は、上記正常発光画素と同じ発光を行うことが可能となる。   According to this correction method, a signal voltage is not supplied to the gate terminal of the drive transistor or an abnormal signal is supplied due to a failure in a circuit element or wiring other than the drive transistor when the drive circuit is formed. The pixel is directly connected to the gate terminal of the driving transistor of the normal light emitting pixel by a jumper line. Accordingly, since the signal voltage supplied to the gate of the drive transistor of the normal light emitting pixel is supplied to the gate of the drive transistor of the abnormal light emission pixel, the abnormal light emission pixel emits the same light as the normal light emission pixel. Can be done.

よって、発光画素の滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。   Therefore, it is possible to avoid dark spots and bright spots of the luminescent pixels, and to ensure high display quality in all display images.

なお、ステップS20でのゲート配線17の切断、ステップS30及びステップS40での開口部形成、及びステップS50でのジャンパー線16の形成を、全て同じレーザー加工装置で実行することにより、本実施の形態における画像表示装置の修正工程を簡略化することが可能となる。   In this embodiment, the cutting of the gate wiring 17 in step S20, the formation of the opening in steps S30 and S40, and the formation of the jumper line 16 in step S50 are all performed by the same laser processing apparatus. It is possible to simplify the correction process of the image display device.

また、ステップS20でのゲート配線17の切断工程は無くても良い場合がある。例えば、駆動回路形成時において、発光画素11Pのスイッチングトランジスタ21が回路的に開放状態である場合、または、スイッチングトランジスタ21のドレイン電極211と信号線12との接続が開放状態である場合などがこれに該当する。この場合には、ゲート配線17を切断しなくとも、既に駆動トランジスタ22のゲート端子は電気的に開放状態である。   Further, there may be a case where the step of cutting the gate wiring 17 in step S20 is not necessary. For example, when the driving circuit is formed, the switching transistor 21 of the light emitting pixel 11P is in an open circuit state, or the connection between the drain electrode 211 of the switching transistor 21 and the signal line 12 is in an open state. It corresponds to. In this case, the gate terminal of the drive transistor 22 is already in an electrically open state without cutting the gate wiring 17.

なお、ステップS20でのゲート配線17の切断と、ステップS30〜ステップS50の開口部形成及びジャンパー線形成とは、この順で実行しなくてもよい。   Note that the cutting of the gate wiring 17 in step S20 and the opening formation and jumper line formation in steps S30 to S50 need not be performed in this order.

以上、本発明の画像表示装置及びその修正方法について、実施の形態に基づいて説明してきたが、本発明に係る画像表示装置及びその修正方法は、上記実施の形態に限定されるものではない。本実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る画像表示装置を内蔵した各種機器も本発明に含まれる。   As described above, the image display device and the correction method thereof according to the present invention have been described based on the embodiments. However, the image display device and the correction method according to the present invention are not limited to the above embodiments. Modifications obtained by various modifications conceived by those skilled in the art within the scope of the present invention without departing from the gist of the present invention and various devices incorporating the image display device according to the present invention are also included in the present invention.

例えば、本発明に係る画像表示装置は、図5に記載されたような薄型フラットTVに内蔵される。これにより、異常発光画素の輝点または滅点状態が回避され、あらゆる表示画像において高い表示品質が確保された薄型フラットTVが実現される。   For example, the image display apparatus according to the present invention is built in a thin flat TV as shown in FIG. As a result, a bright flat or dark spot state of abnormal light emitting pixels is avoided, and a thin flat TV that ensures high display quality in any display image is realized.

本発明の画像表示装置及びその修正方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータ等のディスプレイ及びその修正方法として有用である。   INDUSTRIAL APPLICABILITY The image display apparatus and the correction method thereof according to the present invention are useful as displays for thin televisions, personal computers, and the like and a correction method thereof that require a large screen and high resolution.

1 画像表示装置
10 表示パネル
11、11P、11Q 発光画素
11A 駆動回路層
11B 発光層
12 信号線
13 走査線
14 走査線駆動回路
15 信号線駆動回路
16 ジャンパー線
17 ゲート配線
20 制御回路
21 スイッチングトランジスタ
22 駆動トランジスタ
23 保持容量
24 有機EL素子
100 基板
103 陽極
104 正孔注入層
105 正孔輸送層
106 有機発光層
107 バンク層
108 電子注入層
109 透明陰極
110 透明封止膜
201 ゲート絶縁膜
202 層間絶縁膜
203 保護膜
204 平坦化膜
211、221 ドレイン電極
212、222 ソース電極
213、223 半導体層
214、224 ゲート電極
DESCRIPTION OF SYMBOLS 1 Image display apparatus 10 Display panel 11, 11P, 11Q Light emission pixel 11A Drive circuit layer 11B Light emission layer 12 Signal line 13 Scan line 14 Scan line drive circuit 15 Signal line drive circuit 16 Jumper line 17 Gate wiring 20 Control circuit 21 Switching transistor 22 Drive transistor 23 Retention capacitor 24 Organic EL element 100 Substrate 103 Anode 104 Hole injection layer 105 Hole transport layer 106 Organic light emitting layer 107 Bank layer 108 Electron injection layer 109 Transparent cathode 110 Transparent sealing film 201 Gate insulating film 202 Interlayer insulating film 203 Protective film 204 Planarizing film 211, 221 Drain electrode 212, 222 Source electrode 213, 223 Semiconductor layer 214, 224 Gate electrode

Claims (11)

複数の発光画素がマトリクス状に配置された表示パネルを有する画像表示装置であって、
前記複数の発光画素のそれぞれは、
信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、
前記ドレイン電流が流れることにより発光する発光素子とを備え、
前記表示パネルは、
一の発光画素の有する前記駆動トランジスタのゲート端子と他の発光画素の有する前記駆動トランジスタのゲート端子とを直結するジャンパー線を1以上備え、
前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が前記一の発光画素に対して配置された信号線を介して印加されず、
前記他の発光画素の有する前記駆動トランジスタのゲート端子には、前記他の発光画素に対応した信号電圧が前記他の発光画素に対して配置された信号線を介して印加される
画像表示装置。
An image display device having a display panel in which a plurality of light emitting pixels are arranged in a matrix,
Each of the plurality of light emitting pixels is
A driving transistor that generates a drain current according to the signal voltage by applying a signal voltage to the gate; and
A light emitting element that emits light when the drain current flows;
The display panel is
One or more jumper lines that directly connect the gate terminal of the driving transistor of one light emitting pixel and the gate terminal of the driving transistor of another light emitting pixel;
A signal voltage corresponding to the one light emitting pixel is not applied to a gate terminal of the driving transistor of the one light emitting pixel via a signal line arranged for the one light emitting pixel,
An image display device in which a signal voltage corresponding to the other light emitting pixel is applied to a gate terminal of the driving transistor of the other light emitting pixel via a signal line arranged for the other light emitting pixel.
前記ジャンパー線にて直結された前記駆動トランジスタを有する前記2つの発光画素のうち前記一の発光画素において、当該発光画素の有する前記駆動トランジスタのゲート端子は、当該発光画素内の他の回路素子及び前記一の発光画素に対して配置された信号線との接続が遮断されている
請求項1記載の画像表示装置。
Of the two light emitting pixels having the driving transistor directly connected by the jumper line, in the one light emitting pixel, the gate terminal of the driving transistor of the light emitting pixel is connected to other circuit elements in the light emitting pixel and The image display device according to claim 1, wherein a connection with a signal line arranged for the one light emitting pixel is cut off.
前記ジャンパー線にて直結された前記駆動トランジスタを有する前記2つの発光画素は、同じ色の発光画素である
請求項1または2に記載の画像表示装置。
The image display device according to claim 1, wherein the two light emitting pixels having the driving transistor directly connected by the jumper line are light emitting pixels of the same color.
前記ジャンパー線にて直結された前記駆動トランジスタを有する前記2つの発光画素は、隣接する発光画素である
請求項1〜3のうちいずれか1項に記載の画像表示装置。
The image display device according to claim 1, wherein the two light emitting pixels having the driving transistor directly connected by the jumper line are adjacent light emitting pixels.
前記ジャンパー線は、レーザービームCVD法により形成された金属配線である
請求項1〜4のうちいずれか1項に記載の画像表示装置。
The image display device according to claim 1, wherein the jumper line is a metal wiring formed by a laser beam CVD method.
信号電圧がゲートに印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、
前記駆動回路層の形成時に、
前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、
前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された第1の発光画素の前記駆動トランジスタのゲート端子の表面に第1開口部を形成する第1開口ステップと、
前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていると判断された第2の発光画素の前記駆動トランジスタのゲート端子の表面に第2開口部を形成する第2開口ステップと、
前記第1開口部及び前記第2開口部を介して、前記第1の発光画素の前記駆動トランジスタのゲート端子と前記第2の発光画素の前記駆動トランジスタのゲート端子とを直結するジャンパー線を形成する配線直結ステップとを含む
画像表示装置の修正方法。
A plurality of driving circuit layers each including a driving transistor that converts a drain voltage corresponding to the signal voltage when a signal voltage is applied to the gate; and a light emitting layer that includes a light emitting element that emits light when the drain current flows. A method of correcting an image display device in which the light emitting pixels are arranged in a matrix,
When forming the drive circuit layer,
An inspection step for inspecting all light emitting pixels to determine whether or not the signal voltage corresponding to the light emitting pixels is normally applied to the gate terminals of the drive transistors of the light emitting pixels;
First opening step of forming a first opening on the surface of the gate terminal of the driving transistor of the first light emitting pixel, which is determined in the inspection step that the signal voltage corresponding to the light emitting pixel is not normally applied. When,
A second opening step for forming a second opening on the surface of the gate terminal of the driving transistor of the second light emitting pixel, in which it is determined in the inspection step that the signal voltage corresponding to the light emitting pixel is normally applied. When,
A jumper line that directly connects the gate terminal of the driving transistor of the first light emitting pixel and the gate terminal of the driving transistor of the second light emitting pixel is formed through the first opening and the second opening. A method for correcting an image display device, including a wiring direct connection step.
前記第1開口ステップ及び前記第2開口ステップでは、それぞれ、前記第1の発光画素及び前記第2の発光画素の前記駆動トランジスタのゲート端子表面上の積層物にレーザーを照射することにより、前記積層物を除去して前記ゲート端子表面上に前記第1開口部及び前記第2開口部を形成し、
前記配線直結ステップでは、レーザービームCVD法によりジャンパー線を形成する
請求項6記載の画像表示装置の修正方法。
In the first opening step and the second opening step, the stacked layer is formed by irradiating the stacked layer on the surface of the gate terminal of the driving transistor of the first light emitting pixel and the second light emitting pixel, respectively. Removing the object to form the first opening and the second opening on the surface of the gate terminal;
The method for correcting an image display device according to claim 6, wherein in the wiring direct connection step, a jumper line is formed by a laser beam CVD method.
前記検査ステップの後、前記第1の発光画素の前記駆動トランジスタのゲート端子と前記第1の発光画素の有する他の回路素子とを接続するゲート配線を切断する切断ステップを含む
請求項6または7に記載の画像表示装置の修正方法。
The cutting step of cutting a gate wiring connecting the gate terminal of the driving transistor of the first light emitting pixel and another circuit element of the first light emitting pixel after the inspection step. A method for correcting an image display device according to claim 1.
前記切断ステップでは、前記第1の発光画素の前記駆動トランジスタの前記ゲート配線にレーザーを照射することにより、前記ゲート配線を切断する
請求項8記載の画像表示装置の修正方法。
The method for correcting an image display device according to claim 8, wherein in the cutting step, the gate wiring is cut by irradiating a laser to the gate wiring of the driving transistor of the first light emitting pixel.
前記第1の発光画素と前記第2の発光画素とは、同色である
請求項6〜9のうちいずれか1項に記載の画像表示装置の修正方法。
The method for correcting an image display device according to claim 6, wherein the first light emitting pixel and the second light emitting pixel have the same color.
前記第1の発光画素と前記第2の発光画素とは、隣接している
請求項6〜10のうちいずれか1項に記載の画像表示装置の修正方法。
The method for correcting an image display device according to claim 6, wherein the first light emitting pixel and the second light emitting pixel are adjacent to each other.
JP2009096367A 2009-04-10 2009-04-10 Image display device and correction method for the same Pending JP2010249883A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009096367A JP2010249883A (en) 2009-04-10 2009-04-10 Image display device and correction method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009096367A JP2010249883A (en) 2009-04-10 2009-04-10 Image display device and correction method for the same

Publications (1)

Publication Number Publication Date
JP2010249883A true JP2010249883A (en) 2010-11-04

Family

ID=43312327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009096367A Pending JP2010249883A (en) 2009-04-10 2009-04-10 Image display device and correction method for the same

Country Status (1)

Country Link
JP (1) JP2010249883A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160609A1 (en) * 2011-05-26 2012-11-29 パナソニック株式会社 Display panel and manufacturing method for same
JP2016001303A (en) * 2014-06-11 2016-01-07 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic light-emitting display apparatus and method of repairing organic light-emitting display apparatus
JP2016081046A (en) * 2014-10-10 2016-05-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic electroluminescent display device
CN110491917A (en) * 2019-08-09 2019-11-22 武汉华星光电半导体显示技术有限公司 Display panel and electronic equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160609A1 (en) * 2011-05-26 2012-11-29 パナソニック株式会社 Display panel and manufacturing method for same
CN102934154A (en) * 2011-05-26 2013-02-13 松下电器产业株式会社 Display panel and manufacturing method for same
US8704309B2 (en) 2011-05-26 2014-04-22 Panasonic Corporation Display panel and method of manufacturing the same
JPWO2012160609A1 (en) * 2011-05-26 2014-07-31 パナソニック株式会社 Display panel and manufacturing method thereof
JP5842812B2 (en) * 2011-05-26 2016-01-13 株式会社Joled Display panel and manufacturing method thereof
JP2016001303A (en) * 2014-06-11 2016-01-07 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic light-emitting display apparatus and method of repairing organic light-emitting display apparatus
JP2016081046A (en) * 2014-10-10 2016-05-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic electroluminescent display device
CN110491917A (en) * 2019-08-09 2019-11-22 武汉华星光电半导体显示技术有限公司 Display panel and electronic equipment

Similar Documents

Publication Publication Date Title
JP5426562B2 (en) Image display device and correction method thereof
EP2876684B1 (en) Organic electroluminescent device and repairing method thereof
US10418430B2 (en) Display device
JP5096391B2 (en) Organic light-emitting display device and method for manufacturing the same
JP4049330B2 (en) Electroluminescent display device and manufacturing method thereof
JP3940738B2 (en) Electroluminescent display device
JP2007287354A (en) Organic el display device
JP4626649B2 (en) Manufacturing method of organic light emitting device
JP2003233329A (en) Method for repairing display device
JP5441374B2 (en) Semiconductor element manufacturing method, semiconductor element, light emitting device, display device, and driving substrate
JP2009103732A (en) Display unit and method of manufacturing the same
JP2010249883A (en) Image display device and correction method for the same
JP4848767B2 (en) Display device and manufacturing method thereof
JP2010282060A (en) Substrate for driving display, display and method of manufacturing the substrate for driving display
JP2008134345A (en) Repair method of active matrix display
WO2010106801A1 (en) Image display apparatus, manufacturing method thereof, and correction method therefor
US9088007B2 (en) Organic light emitting diode display
KR100778443B1 (en) Organic light emitting display
JP2010262074A (en) Image display device and correcting method of the same
JP5363188B2 (en) Image display device and correction method thereof
KR102440025B1 (en) Organic electro luminescent device
US20240122002A1 (en) Display device and method of repairing the same
KR100786847B1 (en) Organic light emitting display
KR20100076606A (en) Dual plate type organic electro-luminescent device and the method for fabricating thereof
WO2015059844A1 (en) Production method for organic el display device