JP2010282060A

JP2010282060A - Substrate for driving display, display and method of manufacturing the substrate for driving display

Info

Publication number: JP2010282060A
Application number: JP2009136038A
Authority: JP
Inventors: Arinobu Kanegae; 有宣鐘ヶ江
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-06-05
Filing date: 2009-06-05
Publication date: 2010-12-16

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for driving display, with the yield improved. <P>SOLUTION: The substrate 10 for driving display includes a plurality of pixel circuits 11, provided in a matrix at a display region 12; a gate wire that is provided in each row of the display region 12 and is commonly connected to each pixel circuit 11 of the corresponding row; a gate driver 13 connected to each gate wire; and a gate driver connection terminal 15, provided at an extension section of each gate wire. A plurality of substrates for driving display are provided on an assembled substrate 1. The substrate 10 for driving display may, further, include a cutting section 14 capable of changing from an electrically connected state to an electrically cut state. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、有機ＥＬ表示装置や液晶表示装置などのＦＰＤ（ＦｌａｔＰａｎａｌＤｉｓｐｌａｙ）に用いられる表示駆動用基板、及びそれを用いた表示装置に関する。 The present invention relates to a display driving substrate used in an FPD (Flat Pan Display) such as an organic EL display device and a liquid crystal display device, and a display device using the same.

従来のＣＲＴ（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）に代わり、近年、ＦＰＤに対する関心が高まってきている。代表的なＦＰＤとしてはＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）が既に実現されているが、以下に挙げるような問題点を有していることが知られている。 In recent years, interest in FPD has been increasing in place of conventional CRT (Cathode Ray Tube). As typical FPDs, LCD (Liquid Crystal Display) and PDP (Plasma Display Panel) have already been realized, but it is known to have the following problems.

ＬＣＤは、液晶自体が非発光であるため高輝度のバックライトを必要とし、消費電力が高くなる傾向がある。また、視野角、応答速度の面でもＣＲＴに及ばない。ＰＤＰは自発光であり、視野角、応答速度の面でＣＲＴと同等以上であるものの、駆動するためには高電圧が必要であり、低消費電力化が困難であるという問題がある。 LCDs require a high-luminance backlight because the liquid crystal itself does not emit light, and power consumption tends to increase. Further, the viewing angle and response speed are not as good as those of CRT. PDP is self-luminous and has a viewing angle and response speed equivalent to or higher than that of CRT, but requires a high voltage to drive, and it is difficult to reduce power consumption.

近年、次世代のＦＰＤ候補として有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置は、ＬＣＤ、ＰＤＰで問題となっている上記の課題を解決しうる可能性がある。 In recent years, organic EL display devices have attracted attention as next-generation FPD candidates. There is a possibility that the organic EL display device can solve the above-mentioned problems that are a problem in LCDs and PDPs.

一方で、有機ＥＬディスプレイの実現のためには解決すべき課題が多い。すなわち、有機ＥＬは電流駆動型の素子であるため、大画面のディスプレイを実現するためには、配線の抵抗を低抵抗化することが必要である。なぜなら、有機ＥＬを流れる電流Ｉと配線抵抗Ｒの積Ｉ×Ｒが電圧降下として発生し、結果ディスプレイのムラの原因となってしまうからである。もう１つの課題として、一般的に有機ＥＬ素子や液晶素子を駆動するためにＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）素子が必要となるが、有機ＥＬを駆動するためにはこのＴＦＴ素子を液晶駆動用と比べて高性能化することが必要である。 On the other hand, there are many problems to be solved for realizing an organic EL display. That is, since the organic EL is a current-driven element, it is necessary to reduce the resistance of the wiring in order to realize a large screen display. This is because the product I × R of the current I flowing through the organic EL and the wiring resistance R occurs as a voltage drop, resulting in uneven display. As another problem, a TFT (Thin Film Transistor) element is generally required to drive an organic EL element or a liquid crystal element. In order to drive an organic EL, this TFT element is used for driving a liquid crystal. It is necessary to improve the performance compared to.

大型液晶を駆動するためのＴＦＴとして、一般的にゲート電極が半導体層よりも下にあり、かつ半導体層がアモルファスシリコンである、ボトムゲート構造のアモルファスシリコンＴＦＴが用いられるが、この構造においてＴＦＴを高性能化するためには半導体層をアモルファスシリコンから結晶性を向上させた、マイクロクリスタルシリコン、ポリシリコンにする必要がある。 As a TFT for driving a large liquid crystal, an amorphous silicon TFT having a bottom gate structure in which a gate electrode is lower than a semiconductor layer and the semiconductor layer is amorphous silicon is generally used. In order to achieve high performance, it is necessary to change the semiconductor layer from amorphous silicon to microcrystalline silicon or polysilicon with improved crystallinity.

中小型の液晶、有機ＥＬでは一般的にポリシリコンＴＦＴが用いられ、その高移動度、高信頼性を利用して画素部の周辺駆動回路部も作りこまれる、所謂ＳＯＧ（ＳｙｓｔｅｍＯｎＧｌａｓｓ）によるシステム集積化が盛んに行われている。この周辺駆動回路としてはゲートドライバ、ソースドライバ、電源回路、インターフェース回路等が含まれる。従来、周辺駆動回路としてパネルに実装していたものを一体形成できるため、コストを削減できるというメリットがある。 In small and medium-sized liquid crystal and organic EL, polysilicon TFT is generally used, and so-called SOG (System On Glass) is used, which uses the high mobility and high reliability to create the peripheral drive circuit portion of the pixel portion. System integration is actively performed. The peripheral drive circuit includes a gate driver, a source driver, a power supply circuit, an interface circuit, and the like. Conventionally, what has been mounted on a panel as a peripheral drive circuit can be integrally formed, so that there is an advantage that the cost can be reduced.

近年、このＳＯＧ技術を利用し、アモルファスシリコンＴＦＴでゲートドライバ回路を構成する試みが盛んになされている（例えば、特許文献１を参照）。大型パネルでは画素数が多くなり、結果として画素を駆動するためのドライバが多数必要になりがちであるため、このゲートドライバ回路のパネルへの一体形成によるコスト削減効果は大きい。さらに、有機ＥＬでは液晶に比べて配線数が多くなる傾向があるため、より効果が大きいことが期待できる。 In recent years, attempts have been made to construct a gate driver circuit with amorphous silicon TFTs using this SOG technology (see, for example, Patent Document 1). A large panel has a large number of pixels, and as a result, many drivers for driving the pixels tend to be required. Therefore, the cost reduction effect by integrally forming the gate driver circuit on the panel is great. Furthermore, since organic EL tends to have a larger number of wirings than liquid crystal, it can be expected to be more effective.

特開２００２−５５６６０号公報JP 2002-55660 A

しかし、大型パネルでＳＯＧを実現するには以下の課題がある。すなわち、大型パネルではガラス基板上に一度に形成される個数（以下、取れ数と呼ぶ）が中小型パネルと比べて非常に少ないため、パネルの製造過程における歩留まりの影響が大きい。つまり、ゲートドライバ回路を一体形成することで歩留まりの低下が懸念される。 However, there are the following problems in realizing SOG with a large panel. That is, since the number of large panels formed on a glass substrate at one time (hereinafter referred to as the number of pieces) is much smaller than that of small and medium panels, the influence of yield in the panel manufacturing process is large. That is, there is a concern that the yield may be lowered by integrally forming the gate driver circuit.

さらに、一般的にパネルの画素部は簡易な回路パターンであるため製造途中での修正を実施しやすく歩留まり向上が期待できるが、ゲートドライバ回路部はパターンが密集している、複雑な回路構成であるため修正による歩留まり向上が期待しにくいという課題がある。 Furthermore, since the pixel part of the panel is a simple circuit pattern, it is easy to make corrections during the manufacturing process and the yield can be expected to improve. However, the gate driver circuit part has a complicated circuit configuration with dense patterns. Therefore, there is a problem that it is difficult to expect the yield improvement by the correction.

本発明は、このような事情に鑑みてなされたものであり、表示駆動用基板上に形成されたゲートドライバを備えるとともに、歩留まりの向上に適した構成の表示駆動用基板およびそのような表示駆動用基板を製造する方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and includes a display drive substrate having a gate driver formed on a display drive substrate and having a configuration suitable for improving yield, and such display drive. It is an object of the present invention to provide a method for manufacturing an industrial substrate.

上記課題を解決するため、本発明の表示駆動用基板は、基板上の表示領域にマトリクス状に設けられた複数の画素回路と、前記表示領域の各行に設けられ、対応行の各画素回路に共通に接続されたゲート線と、前記基板上に形成され、前記各ゲート線に接続されたゲートドライバと、前記基板上の前記各ゲート線の延長部に設けられ、ゲートドライバ用半導体装置を接続可能なゲートドライバ接続端子とを備える。 In order to solve the above problems, a display driving substrate according to the present invention includes a plurality of pixel circuits provided in a matrix in a display region on the substrate, and each pixel circuit in a corresponding row provided in each row of the display region. Commonly connected gate lines, a gate driver formed on the substrate and connected to the gate lines, and an extended portion of the gate lines on the substrate are connected to a gate driver semiconductor device. Possible gate driver connection terminals.

この構成によれば、前記ゲートドライバ接続端子を介して、前記ゲートドライバ用半導体装置を前記各ゲート線に接続することができるため、前記ゲートドライバの動作が不良であっても、前記ゲートドライバ用半導体装置による代替が可能となる。その結果、表示駆動用基板の歩留まりが改善され、表示駆動用基板の低価格化や材料利用効率の向上に貢献できる。 According to this configuration, since the gate driver semiconductor device can be connected to each gate line via the gate driver connection terminal, even if the gate driver operates poorly, Substitution with a semiconductor device becomes possible. As a result, the yield of the display driving substrate can be improved, which can contribute to lowering the price of the display driving substrate and improving the material utilization efficiency.

また、前記表示駆動用基板は、さらに、前記基板上に、電気的に接続された状態から電気的に切断された状態へ変更できる切断部を備え、前記ゲートドライバと前記各ゲート線とは前記切断部を介して接続されていてもよい。 The display driving substrate further includes a cutting portion on the substrate that can be changed from an electrically connected state to an electrically disconnected state, and the gate driver and each gate line are It may be connected via a cutting part.

この構成によれば、前記ゲートドライバが不良である場合に、前記ゲートドライバを前記切断部にて前記各ゲート線から確実に分離することができる。 According to this configuration, when the gate driver is defective, the gate driver can be reliably separated from the gate lines at the cutting portion.

また、前記ゲートドライバと前記ゲートドライバ接続端子とは前記表示領域を挟んで反対側に配置されていてもよい。 The gate driver and the gate driver connection terminal may be disposed on opposite sides of the display area.

この構成によれば、前記ゲートドライバを構成する配線と前記ゲートドライバ接続端子を構成する配線とが干渉しない簡素な配線構造となり、表示駆動用基板の歩留まりをさらに向上させることができる。 According to this configuration, the wiring that forms the gate driver and the wiring that forms the gate driver connection terminal have a simple wiring structure that does not interfere, and the yield of the display driving substrate can be further improved.

また、前記ゲートドライバと前記ゲートドライバ接続端子とは前記表示領域の同じ側に配置されており、前記ゲートドライバ接続端子は、前記ゲートドライバよりも前記基板の縁に近い位置に配置されていてもよい。 The gate driver and the gate driver connection terminal are disposed on the same side of the display area, and the gate driver connection terminal may be disposed at a position closer to the edge of the substrate than the gate driver. Good.

この構成によれば、前記表示領域の、前記ゲートドライバおよび前記ゲートドライバ接続端子とは反対の側を、自由な用途に利用することができる。例えば、前記表示領域の反対側に、もう１組の前記ゲートドライバおよび前記ゲートドライバ接続端子を設けてもよい。そのような構成は、表示領域の両側からゲート線を駆動する大型の表示装置に好適である。 According to this configuration, the side of the display area opposite to the gate driver and the gate driver connection terminal can be used for free use. For example, another set of the gate driver and the gate driver connection terminal may be provided on the opposite side of the display area. Such a configuration is suitable for a large display device that drives the gate lines from both sides of the display region.

また、前記基板上に、少なくとも第１金属膜、第２金属膜が、絶縁膜を介してこの順に積層されており、前記各画素回路は、対応行のゲート線に接続された薄膜トランジスタを有し、前記第１金属膜は、前記ゲート線、前記ゲートドライバ接続端子、および前記薄膜トランジスタのゲート電極として用いられ、前記第２金属膜は、前記薄膜トランジスタのソースおよびドレイン電極として用いられているとしてもよい。 Further, on the substrate, at least a first metal film and a second metal film are laminated in this order via an insulating film, and each pixel circuit has a thin film transistor connected to a gate line of a corresponding row. The first metal film may be used as the gate line, the gate driver connection terminal, and the gate electrode of the thin film transistor, and the second metal film may be used as a source and drain electrode of the thin film transistor. .

この構成によれば、前記第１金属膜および前記第２金属膜のみを用いた簡素な構成で、前記表示駆動用基板を実現することができる。 According to this configuration, the display driving substrate can be realized with a simple configuration using only the first metal film and the second metal film.

また、前記基板上に、少なくとも第１金属膜、第２金属膜、第３金属膜が、それぞれ絶縁膜を介してこの順に積層されており、前記各画素回路は、対応行のゲート線に接続された薄膜トランジスタを有し、前記第１金属膜は、前記ゲート線および前記薄膜トランジスタのゲート電極として用いられ、前記第２金属膜は、前記薄膜トランジスタのソースおよびドレイン電極として用いられ、前記第１金属膜とビアで接続された前記第３金属膜が、前記ゲートドライバ接続端子として用いられているとしてもよい。 Further, on the substrate, at least a first metal film, a second metal film, and a third metal film are laminated in this order via an insulating film, and each pixel circuit is connected to a gate line in a corresponding row. The first metal film is used as the gate line and the gate electrode of the thin film transistor, the second metal film is used as the source and drain electrodes of the thin film transistor, and the first metal film The third metal film connected by vias may be used as the gate driver connection terminal.

この構成によれば、前記薄膜トランジスタのゲート電極、ソース電極、およびドレイン電極のいずれとも干渉しない前記第３金属膜を前記ゲートドライバ接続端子として用いるので、前記ゲートドライバ接続端子の配置の自由度が高まる。 According to this configuration, since the third metal film that does not interfere with any of the gate electrode, the source electrode, and the drain electrode of the thin film transistor is used as the gate driver connection terminal, the degree of freedom in arranging the gate driver connection terminal is increased. .

また、前記ゲートドライバと前記各ゲート線とは前記切断部において電気的に切断されており、前記ゲートドライバ接続端子に、前記ゲートドライバ用半導体装置が接続されていてもよい。 Further, the gate driver and each gate line may be electrically disconnected at the disconnection portion, and the gate driver semiconductor device may be connected to the gate driver connection terminal.

この構成によれば、前記ゲートドライバの動作不良が適切にリペアされた前記表示駆動用基板が得られる。 According to this configuration, it is possible to obtain the display driving substrate in which the malfunction of the gate driver is appropriately repaired.

本発明は、表示駆動用基板として実現できるだけでなく、表示駆動用基板を用いた表示装置、および表示駆動用基板を製造する方法として実現することもできる。 The present invention can be realized not only as a display driving substrate, but also as a display device using the display driving substrate and a method of manufacturing the display driving substrate.

本発明の表示駆動用基板は、表示駆動用基板上に形成されたゲートドライバを備えるとともに、当該ゲートドライバの動作不良時に、代替用の外付けのゲートドライバ用半導体装置を接続できるゲートドライバ接続端子を備えているので、ゲートドライバの不良を外付けのゲートドライバ用半導体装置にてリペアすることができる。その結果、歩留まりを大きく向上することが可能となる。 The display drive substrate of the present invention includes a gate driver formed on the display drive substrate, and a gate driver connection terminal capable of connecting an alternative external gate driver semiconductor device when the gate driver malfunctions. Therefore, the failure of the gate driver can be repaired by an external gate driver semiconductor device. As a result, the yield can be greatly improved.

本発明の第１の実施の形態に係る表示駆動用基板のレイアウトの一例を示す平面図The top view which shows an example of the layout of the display drive board | substrate which concerns on the 1st Embodiment of this invention 表示駆動用基板の機能的な構成の一例を示すブロック図Block diagram showing an example of a functional configuration of a display driving substrate 表示駆動用基板を用いた有機ＥＬ表示装置の構造の一例を示す斜視図A perspective view showing an example of a structure of an organic EL display device using a display driving substrate. （Ａ）〜（Ｃ）表示駆動用基板の要部の構造の一例を示す平面図および断面図(A)-(C) The top view and sectional drawing which show an example of the structure of the principal part of the board | substrate for a display drive 表示駆動用基板の製造方法を説明するフローチャートFlowchart for explaining a method for manufacturing a display driving substrate 有機ＥＬ表示装置を用いたテレビジョンセットの一例を示す外観図External view showing an example of a television set using an organic EL display device 本発明の第２の実施の形態に係る表示駆動用基板の構造の一例を示す平面図The top view which shows an example of the structure of the board | substrate for a display drive based on the 2nd Embodiment of this invention. 表示駆動用基板の機能的な構成の一例を示すブロック図Block diagram showing an example of a functional configuration of a display driving substrate （Ａ）〜（Ｃ）表示駆動用基板の要部の構造の一例を示す平面図および断面図(A)-(C) The top view and sectional drawing which show an example of the structure of the principal part of the board | substrate for a display drive

本発明の表示駆動用基板は、有機ＥＬ材料、液晶材料、電極などからなる表示機能層を積層することによって表示装置を構成するための基板であり、いわゆるバックプレーンと呼ばれる、表示装置の一部品である。 The display driving substrate of the present invention is a substrate for constituting a display device by laminating display functional layers made of an organic EL material, a liquid crystal material, an electrode, and the like, and is a component of the display device called a so-called backplane. It is.

本発明の表示駆動用基板は、表示駆動用基板上に形成されたゲートドライバを備えるとともに、当該ゲートドライバの動作不良時に、代替用の外付けのゲートドライバ用半導体装置を接続できるゲートドライバ接続端子を備えていることを特徴とする。 The display drive substrate of the present invention includes a gate driver formed on the display drive substrate, and a gate driver connection terminal capable of connecting an alternative external gate driver semiconductor device when the gate driver malfunctions. It is characterized by having.

以下、図面を参照して、本発明の実施の形態に係る表示駆動用基板、および当該表示駆動用基板を用いて構成される表示装置について説明する。 Hereinafter, a display drive substrate according to an embodiment of the present invention and a display device configured using the display drive substrate will be described with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態１に係る表示駆動用基板のレイアウトの一例を示す平面図である。図１には、複数の表示駆動用基板１０が形成された集合基板１が示されている。集合基板１は、切断線２において個々の表示駆動用基板１０に切り分けられる。 (Embodiment 1)
FIG. 1 is a plan view showing an example of a layout of a display driving substrate according to Embodiment 1 of the present invention. FIG. 1 shows a collective substrate 1 on which a plurality of display driving substrates 10 are formed. The collective substrate 1 is cut into individual display driving substrates 10 along a cutting line 2.

集合基板１上には、個々の表示駆動用基板１０に対応して、表示領域１２にマトリクス状に設けられた複数の画素回路１１と、ゲートドライバ１３と、電気的に接続された状態から電気的に切断された状態へ変更できる切断部１４と、ゲートドライバ接続端子１５と、ソースドライバ接続端子１６とが形成されている。 On the collective substrate 1, a plurality of pixel circuits 11 provided in a matrix in the display region 12 and gate drivers 13 corresponding to the individual display driving substrates 10 and the gate drivers 13 are electrically connected from the state where they are electrically connected. A cutting portion 14, a gate driver connection terminal 15, and a source driver connection terminal 16 that can be changed to a disconnected state are formed.

図２は、表示駆動用基板１０の機能的な構成の一例を示すブロック図である。 FIG. 2 is a block diagram illustrating an example of a functional configuration of the display driving substrate 10.

図２には、図１に示されている構成要素に加えて、表示領域１２の行ごとに形成されているゲート線１７、および列ごとに形成されているソース線１８が示されている。ゲートドライバ接続端子１５は、ゲート線１７の延長部１９に設けられている。ソースドライバ接続端子１６は、ソース線１８の延長部に設けられている。 In addition to the components shown in FIG. 1, FIG. 2 shows gate lines 17 formed for each row of the display region 12 and source lines 18 formed for each column. The gate driver connection terminal 15 is provided on the extension 19 of the gate line 17. The source driver connection terminal 16 is provided at an extension of the source line 18.

個々の画素回路１１は、選択用ＴＦＴ３１、コンデンサ３２、駆動用ＴＦＴ３３、および、後に上層に設けられる表示素子と接続される接続端子３４から構成される。このように構成される画素回路１１は、アクティブマトリクス型の有機ＥＬ表示装置を駆動する画素回路の最も基本的な一例である。実用には、駆動用ＴＦＴ３３の画素間でのばらつきを補償し、また経時的に劣化する有機ＥＬ素子の発光特性を回復させるためＴＦＴを追加的に設けてもよい。 Each pixel circuit 11 includes a selection TFT 31, a capacitor 32, a driving TFT 33, and a connection terminal 34 connected to a display element provided later in an upper layer. The pixel circuit 11 configured in this way is the most basic example of a pixel circuit that drives an active matrix organic EL display device. In practical use, a TFT may be additionally provided to compensate for the variation among the pixels of the driving TFT 33 and to recover the light emission characteristics of the organic EL element that deteriorates with time.

なお、画素回路１１は、有機ＥＬ素子を駆動する回路に限定されるものでなく、液晶素子を駆動する回路であってもよい。液晶素子を駆動する場合の画素回路１１は、選択用ＴＦＴ３１と接続端子３４とで構成される。 The pixel circuit 11 is not limited to a circuit that drives an organic EL element, and may be a circuit that drives a liquid crystal element. The pixel circuit 11 when driving the liquid crystal element includes a selection TFT 31 and a connection terminal 34.

ゲートドライバ１３は、各ゲート線１７に順次、行選択信号を供給する回路である。ゲートドライバ１３の回路構成は本発明の特徴ではないため詳細な説明は省略するが、一例として、選択される行を示すビットをラインクロック信号に同期して循環させるシフトレジスタと、当該シフトレジスタの出力に従ってゲート線１７を駆動する行ごとのバッファとで構成してもよい。 The gate driver 13 is a circuit that sequentially supplies a row selection signal to each gate line 17. Since the circuit configuration of the gate driver 13 is not a feature of the present invention, a detailed description thereof is omitted. However, as an example, a shift register that circulates a bit indicating a selected row in synchronization with a line clock signal, You may comprise with the buffer for every row which drives the gate line 17 according to an output.

切断部１４は、一例として、ＮチャネルＭＯＳＦＥＴで構成される行ごとの切断用ＴＦＴ２２から構成される。切断用ＴＦＴ２２のソースはゲートドライバ１３の対応行の出力に接続され、ドレインは対応行のゲート線１７に接続されている。各切断用ＴＦＴ２２のゲートは制御線２４に共通に接続され、制御線２４を介して、ゲートドライバ１３の動作の良否に応じた制御信号が印加される。 As an example, the cutting unit 14 includes a cutting TFT 22 for each row formed of an N-channel MOSFET. The source of the cutting TFT 22 is connected to the output of the corresponding row of the gate driver 13, and the drain is connected to the gate line 17 of the corresponding row. The gates of the cutting TFTs 22 are commonly connected to the control line 24, and a control signal corresponding to the quality of the operation of the gate driver 13 is applied via the control line 24.

すなわち、ゲートドライバ１３が良好に動作するとき、Ｈｉｇｈレベルの制御信号が制御線２４を介してゲートに印加されて、各切断用ＴＦＴ２２はオンする。これにより、ゲートドライバ１３の出力信号は、切断用ＴＦＴ２２を介してゲート線１７に伝送される。 That is, when the gate driver 13 operates satisfactorily, a high-level control signal is applied to the gate via the control line 24, and each cutting TFT 22 is turned on. Thereby, the output signal of the gate driver 13 is transmitted to the gate line 17 through the cutting TFT 22.

ゲートドライバ１３の動作不良時（つまり、外付けのゲートドライバ用半導体装置の使用時）には、Ｌｏｗレベルの制御信号が制御線２４を介してゲートに印加されて、各切断用ＴＦＴ２２はオフする。これにより、ゲートドライバ１３と各ゲート線１７との間は電気的に切断された状態となり、ゲートドライバ１３の出力信号は、各ゲート線１７に伝送されない。 When the gate driver 13 malfunctions (that is, when an external gate driver semiconductor device is used), a low level control signal is applied to the gate via the control line 24, and each cutting TFT 22 is turned off. . Thus, the gate driver 13 and each gate line 17 are electrically disconnected, and the output signal of the gate driver 13 is not transmitted to each gate line 17.

本発明は、このような制御信号を生成するための構成を限定しないが、一例を挙げれば、表示駆動用基板１０上に図示しない切断部制御回路を設け、切断部制御回路にて上述の制御信号を生成して、制御線２４へ供給してもよい。また、外付けのソースドライバ用半導体装置にて上述の制御信号を生成し、ソースドライバ接続端子１６を介して制御線２４へ供給する構成も考えられる。 The present invention does not limit the configuration for generating such a control signal. For example, a cutting unit control circuit (not shown) is provided on the display driving substrate 10 and the above-described control is performed by the cutting unit control circuit. A signal may be generated and supplied to the control line 24. A configuration in which the above-described control signal is generated by an external source driver semiconductor device and supplied to the control line 24 via the source driver connection terminal 16 is also conceivable.

なお、切断用ＴＦＴ２２に異常があり、制御線２４からの電圧に従ってオフさせることができない場合は、ゲート線１７を、ゲートドライバ１３と表示領域１２との間で、レーザ等により機械的に切り離してもよい。 If the cutting TFT 22 is abnormal and cannot be turned off according to the voltage from the control line 24, the gate line 17 is mechanically separated by a laser or the like between the gate driver 13 and the display area 12. Also good.

ゲートドライバ接続端子１５は、ゲート線１７の延長部１９を、外付けのゲートドライバ用半導体装置が接続できる形状に並べて構成される。 The gate driver connection terminal 15 is configured by arranging the extended portions 19 of the gate lines 17 in a shape to which an external gate driver semiconductor device can be connected.

ゲートドライバ接続端子１５には、ゲートドライバ１３の動作不良時に、外付けのゲートドライバ用半導体装置が接続される。このとき、ゲートドライバ１３と各ゲート線１７とは切断部１４において電気的に切断された状態とし、ゲート線１７は外付けのゲートドライバ用半導体装置によって駆動される。 An external gate driver semiconductor device is connected to the gate driver connection terminal 15 when the gate driver 13 malfunctions. At this time, the gate driver 13 and each gate line 17 are in an electrically disconnected state at the cutting portion 14, and the gate line 17 is driven by an external gate driver semiconductor device.

一例として、外付けのゲートドライバ用半導体装置がＦＰＣ（フレキシブルプリント基板）にマウントされている場合に、ゲートドライバ接続端子１５は、ゲート線１７の延長部１９を、ゲートドライバ用半導体装置がマウントされたＦＰＣの接続端子のピッチで配置することによって構成される。 As an example, when an external gate driver semiconductor device is mounted on an FPC (flexible printed circuit board), the gate driver connection terminal 15 has an extension 19 of the gate line 17 and the gate driver semiconductor device is mounted. It is configured by arranging at the pitch of the connecting terminals of the FPC.

ソースドライバ接続端子１６は、ゲートドライバ接続端子１５と同様に、ソース線１８の延長部を、外付けのソースドライバ用半導体装置が接続できる形状に並べて構成される。ソースドライバ接続端子１６には、外付けのソースドライバ用半導体装置が接続される。 Similarly to the gate driver connection terminal 15, the source driver connection terminal 16 is configured by arranging the extended portion of the source line 18 in a shape to which an external source driver semiconductor device can be connected. An external source driver semiconductor device is connected to the source driver connection terminal 16.

次に、表示駆動用基板１０の全体構成、および表示駆動用基板１０を用いて構成される有機ＥＬ表示装置について説明する。 Next, an overall configuration of the display driving substrate 10 and an organic EL display device configured using the display driving substrate 10 will be described.

図３は、表示駆動用基板１０の全体構成、および表示駆動用基板１０を用いて構成される有機ＥＬ表示装置５０の概念的な構成を説明する斜視図である。 FIG. 3 is a perspective view illustrating the overall configuration of the display driving substrate 10 and the conceptual configuration of the organic EL display device 50 configured using the display driving substrate 10.

図３では、表示駆動用基板１０の全体構成として、ソースドライバ接続端子１６に、ＦＰＣ４１にマウントされた外付けのソースドライバ用半導体装置４２が接続されている例が示される。表示駆動用基板１０上に形成されているゲートドライバ１３は正常に動作しており、ゲートドライバ接続端子１５には何も接続されていない。 FIG. 3 shows an example in which an external source driver semiconductor device 42 mounted on the FPC 41 is connected to the source driver connection terminal 16 as the entire configuration of the display driving substrate 10. The gate driver 13 formed on the display driving substrate 10 is operating normally, and nothing is connected to the gate driver connection terminal 15.

なお、ゲートドライバ１３の動作不良時には、切断部１４の電気的な接続が切断され、ＦＰＣ４３にマウントされた外付けのゲートドライバ用半導体装置４４がゲートドライバ接続端子１５に取り付けられる。 When the gate driver 13 malfunctions, the electrical connection of the cutting portion 14 is cut, and the external gate driver semiconductor device 44 mounted on the FPC 43 is attached to the gate driver connection terminal 15.

ＦＰＣ４１にマウントされた外付けのソースドライバ用半導体装置４２、およびゲートドライバ接続端子１５に取り付けられている場合のＦＰＣ４３にマウントされた外付けのゲートドライバ用半導体装置４４は、表示駆動用基板１０に含まれる。 The external source driver semiconductor device 42 mounted on the FPC 41 and the external gate driver semiconductor device 44 mounted on the FPC 43 when attached to the gate driver connection terminal 15 are connected to the display driving substrate 10. included.

このように構成された表示駆動用基板１０上に、一例として、平坦化膜５１、発光機能層５２、および封止基板５３からなる表示機能層５４を積層することによって、有機ＥＬ表示装置５０が構成される。 As an example, the organic EL display device 50 is formed by stacking the display functional layer 54 including the planarization film 51, the light emitting functional layer 52, and the sealing substrate 53 on the display driving substrate 10 configured as described above. Composed.

発光機能層５２は、少なくとも陽極、有機発光層、および陰極を含む積層体であり、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの機能層が含まれていてもよい。表示機能層５４の詳細については、後ほど説明する。 The light emitting functional layer 52 is a laminate including at least an anode, an organic light emitting layer, and a cathode, and may include functional layers such as a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. . Details of the display function layer 54 will be described later.

次に、表示駆動用基板１０の要部の構造について説明する。 Next, the structure of the main part of the display driving substrate 10 will be described.

図４（Ａ）は、表示駆動用基板１０の要部である図２の破線部１０１および破線部１０２の構造の一例を示す平面図である。図４(Ｂ）は、図４（Ａ）のＡＡ切断面を示す断面図であり、図４（Ｃ）は図４（Ａ）のＢＢ切断面を示す断面図である。 FIG. 4A is a plan view showing an example of the structure of the broken line portion 101 and the broken line portion 102 in FIG. 4B is a cross-sectional view showing the AA cut surface of FIG. 4A, and FIG. 4C is a cross-sectional view showing the BB cut surface of FIG. 4A.

図４に示されるように、表示駆動用基板１０は、基板１１０上に、第１金属膜１２０、ゲート絶縁膜１３０、半導体層１４０、第２金属膜１５０、および層間絶縁膜１６０をこの順に積層して構成されている。 As shown in FIG. 4, the display driving substrate 10 includes a first metal film 120, a gate insulating film 130, a semiconductor layer 140, a second metal film 150, and an interlayer insulating film 160 stacked on the substrate 110 in this order. Configured.

第１金属膜１２０はパターニングされ、切断部１４における制御線２４、切断用ＴＦＴ２２のゲート電極２２１、画素回路１１における選択用ＴＦＴ３１のゲート電極３１１、ゲート線１７、およびゲート線１７の延長部１９として用いられている。 The first metal film 120 is patterned to serve as a control line 24 in the cutting part 14, a gate electrode 221 of the cutting TFT 22, a gate electrode 311 of the selection TFT 31 in the pixel circuit 11, a gate line 17, and an extension part 19 of the gate line 17. It is used.

半導体層１４０はパターニングされ、切断用ＴＦＴ２２のチャネル領域２２０、および選択用ＴＦＴ３１のチャネル領域３１０として用いられている。 The semiconductor layer 140 is patterned and used as the channel region 220 of the cutting TFT 22 and the channel region 310 of the selection TFT 31.

第２金属膜１５０はパターニングされ、切断用ＴＦＴ２２のソース電極２２２、ドレイン電極２２３、ソース線１８、選択用ＴＦＴ３１のソース電極３１２、ドレイン電極３１３として用いられている。 The second metal film 150 is patterned and used as the source electrode 222, the drain electrode 223, the source line 18 of the cutting TFT 22, the source electrode 312 and the drain electrode 313 of the selection TFT 31.

また、ゲート絶縁膜１３０に開けられた貫通孔に、ゲート線１７と切断用ＴＦＴ２２のドレイン電極２２３とを接続するビア１３１が設けられている。 A via 131 is provided in the through hole opened in the gate insulating film 130 to connect the gate line 17 and the drain electrode 223 of the cutting TFT 22.

次に、図４（Ａ）〜図４（Ｃ）に示される構造を作製する方法の一例を説明する。なお、以下に説明する製造方法は、図１に示される集合基板１について実施され、集合基板１上の複数の表示駆動用基板１０が同時に作製される。 Next, an example of a method for manufacturing the structure illustrated in FIGS. 4A to 4C will be described. The manufacturing method described below is performed on the collective substrate 1 shown in FIG. 1, and a plurality of display driving substrates 10 on the collective substrate 1 are manufactured simultaneously.

まず、基板１１０を準備する。基板１１０には、一般的に、ガラス、石英等の絶縁性材料が用いられる。基板１１０からの不純物の拡散を防止するために、基板１１０の上面に、図示しない酸化珪素膜または窒化珪素膜を１００ｎｍ程度の厚みで形成してもよい。 First, the substrate 110 is prepared. Generally, an insulating material such as glass or quartz is used for the substrate 110. In order to prevent diffusion of impurities from the substrate 110, a silicon oxide film or a silicon nitride film (not shown) may be formed on the upper surface of the substrate 110 with a thickness of about 100 nm.

次に、第１金属膜１２０を成膜し、フォトリソグラフィー法、エッチング法などによりパターニングすることで、切断部１４における制御線２４、切断用ＴＦＴ２２のゲート電極２２１、画素回路１１における選択用ＴＦＴ３１のゲート電極３１１、ゲート線１７、およびゲート線１７の延長部１９を形成する。 Next, the first metal film 120 is formed and patterned by a photolithography method, an etching method, or the like, so that the control line 24 in the cutting portion 14, the gate electrode 221 of the cutting TFT 22, and the selection TFT 31 in the pixel circuit 11 are formed. The gate electrode 311, the gate line 17, and the extension 19 of the gate line 17 are formed.

第１金属膜１２０には、耐熱性を有する金属として、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｎｉ（ニッケル）から選択される金属単体またはこれらの合金が用いられる。厚みは１００ｎｍ程度が望ましい。 For the first metal film 120, a single metal selected from Mo (molybdenum), W (tungsten), Ta (tantalum), Ti (titanium), and Ni (nickel) or an alloy thereof is used as the heat-resistant metal. Used. The thickness is preferably about 100 nm.

続いて、ゲート絶縁膜１３０と半導体層１４０とを同一真空内で連続して、プラズマＣＶＤ法等により形成する。 Subsequently, the gate insulating film 130 and the semiconductor layer 140 are continuously formed in the same vacuum by a plasma CVD method or the like.

ゲート絶縁膜１３０として、酸化珪素膜、窒化珪素膜、またはこれらの積層膜を、２００ｎｍ程度の厚みに成膜する。 As the gate insulating film 130, a silicon oxide film, a silicon nitride film, or a stacked film thereof is formed to a thickness of about 200 nm.

半導体層１４０として、まず非晶質シリコン膜を５０ｎｍ程度の厚みに成膜し、その後、例えば４００℃〜５００℃の炉内で脱水素を行った後、エキシマレーザ等により非晶質シリコン膜を多結晶シリコン膜へ改質し、さらに、真空中で数秒〜数１０秒の水素プラズマ処理を行う。 As the semiconductor layer 140, an amorphous silicon film is first formed to a thickness of about 50 nm, and then dehydrogenated in a furnace at, for example, 400 ° C. to 500 ° C., and then the amorphous silicon film is formed using an excimer laser or the like. The film is modified into a polycrystalline silicon film, and further, hydrogen plasma treatment is performed in a vacuum for several seconds to several tens of seconds.

次に、半導体層１４０を、フォトリソグラフィー法、エッチング法等によりパターニングすることで、切断用ＴＦＴ２２のチャネル領域２２０、および選択用ＴＦＴ３１のチャネル領域３１０を形成する。 Next, the semiconductor layer 140 is patterned by a photolithography method, an etching method, or the like, so that the channel region 220 of the cutting TFT 22 and the channel region 310 of the selection TFT 31 are formed.

続いて、ゲート絶縁膜１３０に、フォトリソグラフィー法、エッチング法等により、後にビア１３１を設けるための貫通孔を形成する。 Subsequently, a through hole for providing the via 131 later is formed in the gate insulating film 130 by a photolithography method, an etching method, or the like.

その後、第２金属膜１５０を成膜しパターニングすることで、切断用ＴＦＴ２２のソース電極２２２、ドレイン電極２２３、ソース線１８、選択用ＴＦＴ３１のソース電極３１２、ドレイン電極３１３を形成する。第２金属膜１５０には、低抵抗金属であるＡｌを用い、厚みは３００ｎｍ程度である。 After that, the second metal film 150 is formed and patterned to form the source electrode 222, the drain electrode 223, the source line 18, the source electrode 312 of the selection TFT 31, and the drain electrode 313. The second metal film 150 is made of Al, which is a low resistance metal, and has a thickness of about 300 nm.

第２金属膜１５０を構成する材料はゲート絶縁膜１３０に形成された貫通孔内にも配置され、ビア１３１が形成される。ビア１３１により、ゲート線１７と切断用ＴＦＴ２２のドレイン電極２２３とが接続される。 The material constituting the second metal film 150 is also disposed in the through hole formed in the gate insulating film 130, and the via 131 is formed. Via the via 131, the gate line 17 and the drain electrode 223 of the cutting TFT 22 are connected.

また、一般的に、第２金属膜１５０を構成するＡｌの上部、下部、もしくは両方にＭｏ等の耐熱性の金属がバリアメタルとして形成される。バリアメタルの厚みは５０ｎｍ程度である。より低い抵抗が求められる場合、Ａｌの代わりにＣｕが用いられる場合もある。また、厚みを増加させることでも、より低い抵抗が実現できる。 In general, a heat-resistant metal such as Mo is formed as a barrier metal on the upper, lower, or both sides of the Al constituting the second metal film 150. The thickness of the barrier metal is about 50 nm. When lower resistance is required, Cu may be used instead of Al. Also, lower resistance can be achieved by increasing the thickness.

また、切断用ＴＦＴ２２のソース電極２２２およびドレイン電極２２３とチャネル領域２２０との間、ならびに選択用ＴＦＴ３１のソース電極３１２およびドレイン電極３１３とチャネル領域３１０との間には、一般的に、図示しない低抵抗半導体層が形成される。 Further, generally between the source electrode 222 and the drain electrode 223 of the cutting TFT 22 and the channel region 220 and between the source electrode 312 and the drain electrode 313 of the selection TFT 31 and the channel region 310, a low voltage (not shown) is generally provided. A resistive semiconductor layer is formed.

低抵抗半導体層は、一般的に、リン等のｎ型ドーパントがドーピングされた非晶質シリコン層、もしくはボロン等のｐ型ドーパントがドーピングされた非晶質シリコン層が用いられる。厚みとしては２０ｎｍ程度である。 As the low-resistance semiconductor layer, an amorphous silicon layer doped with an n-type dopant such as phosphorus or an amorphous silicon layer doped with a p-type dopant such as boron is generally used. The thickness is about 20 nm.

その後、酸化珪素膜、窒化珪素膜、またはこれらの積層膜からなる層間絶縁膜１６０を形成する。 Thereafter, an interlayer insulating film 160 made of a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed.

これらの工程を経て、図４（Ａ）〜図４（Ｃ）に示される構造が作製される。 Through these steps, the structure shown in FIGS. 4A to 4C is manufactured.

上記の説明では、図２の破線部１０１および破線部１０２の構造に着目して説明したが、第１金属膜１２０、半導体層１４０、および第２金属膜１５０を所望の形状にパターニングすることで、図２の全体に対応する構造が作製される。 In the above description, the description has been made focusing on the structure of the broken line portion 101 and the broken line portion 102 in FIG. 2, but by patterning the first metal film 120, the semiconductor layer 140, and the second metal film 150 into a desired shape. A structure corresponding to the whole of FIG. 2 is produced.

次に、ソースドライバ用半導体装置４２およびゲートドライバ用半導体装置４４を含む表示駆動用基板１０の全体を製造する方法について、図５を参照して説明する。 Next, a method of manufacturing the entire display driving substrate 10 including the source driver semiconductor device 42 and the gate driver semiconductor device 44 will be described with reference to FIG.

図５は、表示駆動用基板１０の全体を製造するための方法を説明するフローチャートである。 FIG. 5 is a flowchart for explaining a method for manufacturing the entire display driving substrate 10.

まず、上述した製造方法に従って集合基板１を作製し（Ｓ１１）、集合基板１を個々の表示駆動用基板１０に切り分ける（Ｓ１２）。集合基板１の切り分けは、例えば、集合基板１の切断線２（図１を参照）の位置にダイヤモンドカッターなどでスクライブを設け、スクライブにおいて集合基板１を割ることで行ってもよい。 First, the collective substrate 1 is produced according to the manufacturing method described above (S11), and the collective substrate 1 is cut into individual display driving substrates 10 (S12). The collective substrate 1 may be cut by, for example, providing a scribe with a diamond cutter or the like at the position of the cutting line 2 (see FIG. 1) of the collective substrate 1 and dividing the collective substrate 1 in the scribe.

表示駆動用基板１０上に形成されているゲートドライバ１３の動作を検査する（Ｓ１３）。ゲートドライバ１３の検査は、一例として、表示駆動用基板１０にプローブを介して接続した電気検査機にて行ってもよい。このとき、プローブはゲートドライバ接続端子１５もしくは検査用に予め設けてある端子に接続される。 The operation of the gate driver 13 formed on the display driving substrate 10 is inspected (S13). As an example, the gate driver 13 may be inspected by an electric inspection machine connected to the display driving substrate 10 via a probe. At this time, the probe is connected to the gate driver connection terminal 15 or a terminal provided in advance for inspection.

検査結果がＯＫである場合は（Ｓ１４でＯＫ）、ステップＳ１７へ進む。検査結果がＮＧである場合のみ（Ｓ１４でＮＯ）、切断部１４を切断し（Ｓ１５）、表示駆動用基板１０にゲートドライバ用半導体装置４４を接続する（Ｓ１６）。 If the inspection result is OK (OK in S14), the process proceeds to step S17. Only when the inspection result is NG (NO in S14), the cutting unit 14 is cut (S15), and the gate driver semiconductor device 44 is connected to the display driving substrate 10 (S16).

切断部１４は、制御線２４を介して切断用ＴＦＴ２２のゲートにＬｏｗレベルの制御信号を印加することで切断される。Ｌｏｗレベルの制御信号の印加で切断用ＴＦＴ２２がオフし、ゲートドライバ１３と各ゲート線１７との電気的な接続が切断される。 The cutting unit 14 is cut by applying a low level control signal to the gate of the cutting TFT 22 via the control line 24. By applying the low level control signal, the cutting TFT 22 is turned off, and the electrical connection between the gate driver 13 and each gate line 17 is cut.

なお、前述したように、制御線２４からの電圧に従って切断用ＴＦＴ２２をオフさせることができない場合は、ゲート線１７を、ゲートドライバ１３と表示領域１２との間で、レーザ等により機械的に切り離してもよい。 As described above, when the cutting TFT 22 cannot be turned off according to the voltage from the control line 24, the gate line 17 is mechanically separated between the gate driver 13 and the display area 12 by a laser or the like. May be.

ゲートドライバ用半導体装置４４の接続は、例えば、表示駆動用基板１０のゲートドライバ接続端子１５と、ゲートドライバ用半導体装置４４がマウントされているＦＰＣ４３の接続端子とを位置合わせした後、異方性導電シートを介して圧着することで行ってもよい。 The gate driver semiconductor device 44 is connected, for example, by aligning the gate driver connection terminal 15 of the display driving substrate 10 with the connection terminal of the FPC 43 on which the gate driver semiconductor device 44 is mounted, and then anisotropy. You may carry out by crimping | bonding through a conductive sheet.

表示駆動用基板１０にソースドライバ用半導体装置４２を接続する（Ｓ１７）。ソースドライバ用半導体装置４２の接続は、例えば、表示駆動用基板１０のソースドライバ接続端子１６と、ソースドライバ用半導体装置４２がマウントされているＦＰＣ４１の接続端子とを位置合わせした後、異方性導電シートを介して圧着することで行ってもよい。 The source driver semiconductor device 42 is connected to the display driving substrate 10 (S17). The connection of the source driver semiconductor device 42 is performed, for example, by aligning the source driver connection terminal 16 of the display driving substrate 10 and the connection terminal of the FPC 41 on which the source driver semiconductor device 42 is mounted, and then anisotropy. You may carry out by crimping | bonding through a conductive sheet.

これらの工程を経て、表示駆動用基板１０が完成する。完成した表示駆動用基板１０は、いわゆるバックプレーンと呼ばれ、表示装置の一部品として流通される。 Through these steps, the display driving substrate 10 is completed. The completed display driving substrate 10 is called a so-called backplane and is distributed as a component of the display device.

以上説明した表示駆動用基板１０の構成および製造方法によれば、表示駆動用基板１０上に形成されたゲートドライバ１３の動作不良時には、ゲートドライバ１３と各ゲート線１７との間を切断部１４において電気的に切断された状態とすると共に、ゲートドライバ接続端子１５にゲートドライバ用半導体装置４４を接続し、ゲートドライバ用半導体装置４４にて各ゲート線１７を駆動する。 According to the configuration and manufacturing method of the display driving substrate 10 described above, when the gate driver 13 formed on the display driving substrate 10 malfunctions, the cutting portion 14 is provided between the gate driver 13 and each gate line 17. The gate driver semiconductor device 44 is connected to the gate driver connection terminal 15, and each gate line 17 is driven by the gate driver semiconductor device 44.

その結果、ゲートドライバ１３が動作不良であっても、ゲートドライバ用半導体装置４４による代替が可能となり、表示駆動用基板１０の歩留まりが改善されるので、表示駆動用基板１０の低価格化や材料利用効率の向上に貢献できる。 As a result, even if the gate driver 13 is malfunctioning, it can be replaced by the gate driver semiconductor device 44, and the yield of the display driving substrate 10 is improved. Contributes to improved usage efficiency.

次に、表示駆動用基板１０を用いて有機ＥＬ表示装置５０を製造する方法について説明する。図３に示されるように、有機ＥＬ表示装置５０は、表示駆動用基板１０上に、平坦化膜５１、発光機能層５２、封止基板５３を積層して構成される。 Next, a method for manufacturing the organic EL display device 50 using the display driving substrate 10 will be described. As shown in FIG. 3, the organic EL display device 50 is configured by laminating a planarization film 51, a light emitting functional layer 52, and a sealing substrate 53 on the display driving substrate 10.

まず、表示駆動用基板１０の表示領域１２に、絶縁性の材料からなる平坦化膜５１を形成する。形成された平坦化膜５１、ならびに、表示駆動用基板１０の層間絶縁膜１６０およびゲート絶縁膜１３０に、各画素回路１１の接続端子３４に達する貫通孔を形成する。 First, a planarizing film 51 made of an insulating material is formed in the display region 12 of the display driving substrate 10. A through hole reaching the connection terminal 34 of each pixel circuit 11 is formed in the formed planarizing film 51 and the interlayer insulating film 160 and the gate insulating film 130 of the display driving substrate 10.

次に、発光機能層５２を構成する陽極を形成する。陽極には、例えば、Ｍｏ、Ａｌ、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）から選択される金属単体またはこれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、および、鉛添加酸化インジウムのうちのいずれかの材料が用いられる。 Next, an anode constituting the light emitting functional layer 52 is formed. For the anode, for example, a simple metal selected from Mo, Al, Au (gold), Ag (silver), Cu (copper) or an alloy thereof, an organic conductive material such as PEDOT: PSS, zinc oxide, and Any material of lead-added indium oxide is used.

陽極を構成する材料を、真空蒸着法、電子ビーム蒸着法、ＲＦスパッタ法などにより平坦化膜５１上に成膜した後、フォトリソグラフィー法、エッチング法等によりパターニングすることで、画素ごとに分離された陽極を形成する。また、陽極を構成する材料を、印刷法により平坦化膜５１上の所望の位置のみに配置することで、画素ごとに分離された陽極を形成してもよい。 After the material constituting the anode is formed on the planarizing film 51 by a vacuum vapor deposition method, an electron beam vapor deposition method, an RF sputtering method, or the like, patterning is performed by a photolithography method, an etching method, or the like, so that each pixel is separated. Forming an anode. Alternatively, the anode constituting the anode may be formed by disposing the material constituting the anode only at a desired position on the planarization film 51 by a printing method.

陽極を構成する材料は、平坦化膜５１、層間絶縁膜１６０、およびゲート絶縁膜１３０に形成された貫通孔内にも配置され、陽極は画素回路１１の接続端子３４に接続される。 The material constituting the anode is also disposed in the through holes formed in the planarization film 51, the interlayer insulating film 160, and the gate insulating film 130, and the anode is connected to the connection terminal 34 of the pixel circuit 11.

次に、パターニングされた陽極上に、発光機能層５２を構成する正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、および陰極を形成する。 Next, a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, an electron injection layer, and a cathode constituting the light emitting functional layer 52 are formed on the patterned anode.

これらの層の材料として、例えば、正孔注入層には銅フタロシアニン、正孔輸送層にはα−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ）、有機発光層にはＡｌｑ₃（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ）、電子輸送層にはオキサゾール誘導体、電子注入層にはＡｌｑ₃を用いることができる。なお、これらの材料は一例であって他の材料を用いてもよい。 As materials of these layers, for example, copper phthalocyanine for the hole injection layer, α-NPD (Bis [N- (1-Naphthyl) -N-phenyl] benzidine) for the hole transport layer, and for the organic light emitting layer, Alq ₃ (tris (8-hydroxyquinoline) aluminum), an oxazole derivative can be used for the electron transport layer, and Alq ₃ can be used for the electron injection layer. Note that these materials are examples, and other materials may be used.

また、陰極には、可視光透過性を有する導電性材料として、例えば、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、ＳｎＯ₂、Ｉｎ₂Ｏ₃、ＺｎＯ、またはこれらを組み合わせた材料が用いられる。 In addition, for the cathode, for example, ITO (Indium Tin Oxide), SnO ₂ , In ₂ O ₃ , ZnO, or a combination thereof is used as a conductive material having visible light permeability.

最後に、ガラスまたは樹脂などの透明材料からなる封止基板５３およびガラスフリットなどを用いて表示駆動用基板１０の表示領域１２を封止して、有機ＥＬ表示装置５０が完成する。 Finally, the display area 12 of the display driving substrate 10 is sealed using a sealing substrate 53 made of a transparent material such as glass or resin, glass frit, and the like, and the organic EL display device 50 is completed.

図６は、完成した有機ＥＬ表示装置５０を組み込んだテレビジョンセット３の一例を示す外観図である。歩留まりが改善された表示駆動用基板１０を用いた有機ＥＬ表示装置５０を組み込むことで、テレビジョンセット３をより安価に製造することができる。 FIG. 6 is an external view showing an example of the television set 3 in which the completed organic EL display device 50 is incorporated. By incorporating the organic EL display device 50 using the display driving substrate 10 with improved yield, the television set 3 can be manufactured at lower cost.

（実施の形態２）
次に、本発明の実施の形態２に係る表示駆動用基板について説明する。なお、実施の形態１と同じ構成要素については、実施の形態１と同じ符号を付し、説明を省略することがある。 (Embodiment 2)
Next, a display driving substrate according to Embodiment 2 of the present invention will be described. In addition, about the same component as Embodiment 1, the same code | symbol as Embodiment 1 may be attached | subjected and description may be abbreviate | omitted.

図７は、本発明の実施の形態２に係る表示駆動用基板のレイアウトの一例を示す平面図である。図７には、複数の表示駆動用基板６０が形成された集合基板４が示されている。集合基板４は、切断線２において個々の表示駆動用基板６０に切り分けられる。 FIG. 7 is a plan view showing an example of the layout of the display driving substrate according to Embodiment 2 of the present invention. FIG. 7 shows the collective substrate 4 on which a plurality of display driving substrates 60 are formed. The collective substrate 4 is cut into individual display driving substrates 60 along the cutting line 2.

表示駆動用基板６０は、実施の形態１に係る表示駆動用基板１０と比べて、ゲートドライバ１３、切断部１４、およびゲートドライバ接続端子１５がそれぞれ２つずつ、互いに表示領域１２を挟んで反対側に設けられている点、および、ゲートドライバ接続端子１５は表示領域１２の同じ側に設けられたゲートドライバ１３よりも表示駆動用基板６０の縁に近い位置（つまり、表示駆動用基板６０のより外側）に配置されている点で異なっている。 Compared with the display driving substrate 10 according to the first embodiment, the display driving substrate 60 has two gate drivers 13, two cutting portions 14, and two gate driver connection terminals 15 that are opposite to each other across the display region 12. And the gate driver connection terminal 15 is closer to the edge of the display driving substrate 60 than the gate driver 13 provided on the same side of the display region 12 (that is, the display driving substrate 60 It is different in that it is arranged on the outer side.

表示駆動用基板６０において、２つのゲートドライバ１３を同期させてゲート線１７を両側から駆動すれば、表示領域１２の大型化に伴ってゲート線１７が長くなった場合でも、１つのゲートドライバ１３ではゲート線１７を駆動する能力が不足する懸念が緩和される。 In the display driving substrate 60, if the two gate drivers 13 are synchronized and the gate lines 17 are driven from both sides, even if the gate lines 17 become longer as the display area 12 becomes larger, one gate driver 13 is obtained. Then, the concern that the ability to drive the gate line 17 is insufficient is alleviated.

また、表示領域１２の一側に配置されたゲートドライバ１３で奇数行のゲート線１７だけを駆動し、他側に配置されたゲートドライバ１３で偶数行のゲート線１７だけを駆動してもよい。そうすれば、個々のゲートドライバ１３に要求される動作速度を下げることができるので、回路設計の簡素化や消費電力の低減に役立つ。 Further, only the odd-numbered gate lines 17 may be driven by the gate driver 13 arranged on one side of the display region 12 and only the even-numbered gate lines 17 may be driven by the gate driver 13 arranged on the other side. . Then, the operation speed required for each gate driver 13 can be reduced, which is useful for simplifying circuit design and reducing power consumption.

表示駆動用基板６０は、このような特徴と、実施の形態１で説明した表示駆動用基板１０の特徴とを併せ持つ基板である。 The display driving substrate 60 is a substrate having both of the above characteristics and the characteristics of the display driving substrate 10 described in the first embodiment.

図８は、表示駆動用基板６０の機能的な構成の一例を示すブロック図である。図２に示される表示駆動用基板１０の機能的な構成と比べて、ゲートドライバ１３、切断部１４、およびゲートドライバ接続端子１５がそれぞれ２つずつ設けられている点の他に、２つの延長部２０がそれぞれ表示領域１２を挟んだ反対側でゲート線１７から分岐しており、ゲートドライバ接続端子１５がゲート線１７から分岐した延長部２０に設けられている点が異なっている。 FIG. 8 is a block diagram illustrating an example of a functional configuration of the display driving substrate 60. Compared with the functional configuration of the display driving substrate 10 shown in FIG. 2, in addition to the point that two gate drivers 13, two cutting portions 14, and two gate driver connection terminals 15 are provided, two extensions are provided. The portions 20 are branched from the gate line 17 on the opposite side across the display region 12, and the gate driver connection terminal 15 is provided in the extended portion 20 branched from the gate line 17.

画素回路１１、ゲートドライバ１３、および切断部１４の内容は、実施の形態１と同様であるため説明を省略する。 Since the contents of the pixel circuit 11, the gate driver 13, and the cutting unit 14 are the same as those in the first embodiment, description thereof is omitted.

次に、表示駆動用基板６０の要部の構造について説明する。 Next, the structure of the main part of the display driving substrate 60 will be described.

図９（Ａ）は、表示駆動用基板６０の要部である図８の破線部６０１および破線部６０２の構造の一例を示す平面図である。図９(Ｂ）は、図９（Ａ）のＡＡ切断面を示す断面図であり、図９（Ｃ）は図９（Ａ）のＢＢ切断面を示す断面図である。 FIG. 9A is a plan view showing an example of the structure of the broken line portion 601 and the broken line portion 602 in FIG. 9B is a cross-sectional view showing the AA section of FIG. 9A, and FIG. 9C is a cross-sectional view showing the BB section of FIG. 9A.

図４（Ａ）〜図４（Ｃ）に示される表示駆動用基板１０の要部の構造と比べて、層間絶縁膜１６０の上に第３金属膜１７０が追加されている。第３金属膜１７０はパターニングされ、ゲート線１７の延長部２０として用いられている。 Compared to the structure of the main part of the display driving substrate 10 shown in FIGS. 4A to 4C, a third metal film 170 is added on the interlayer insulating film 160. The third metal film 170 is patterned and used as the extension 20 of the gate line 17.

また、層間絶縁膜１６０およびゲート絶縁膜１３０に設けられた貫通孔に、ゲート線１７と、ゲート線１７の延長部２０とを接続するビア１３２が追加されている。 In addition, vias 132 that connect the gate lines 17 and the extensions 20 of the gate lines 17 are added to through holes provided in the interlayer insulating film 160 and the gate insulating film 130.

次に、図９（Ａ）〜図９（Ｃ）に示される構造を作製する方法の一例を説明する。 Next, an example of a method for manufacturing the structure illustrated in FIGS. 9A to 9C will be described.

まず、実施の形態１で説明した製造方法に従って、基板１１０から層間絶縁膜１６０までの構造を形成する。 First, a structure from the substrate 110 to the interlayer insulating film 160 is formed according to the manufacturing method described in the first embodiment.

続いて、層間絶縁膜１６０およびゲート絶縁膜１３０に、フォトリソグラフィー法、エッチング法等により、後にビア１３２を設けるための貫通孔を形成する。 Subsequently, through holes for forming vias 132 later are formed in the interlayer insulating film 160 and the gate insulating film 130 by a photolithography method, an etching method, or the like.

その後、第３金属膜１７０を成膜しパターニングすることで、ゲート線１７の延長部２０を形成する。第３金属膜１７０には、低抵抗金属であるＡｌを用い、厚みは３００ｎｍ程度である。第３金属膜１７０には、第２金属膜１５０と同様に、バリアメタルを設けてもよい。 Thereafter, the third metal film 170 is formed and patterned to form the extension 20 of the gate line 17. The third metal film 170 is made of Al, which is a low resistance metal, and has a thickness of about 300 nm. Similarly to the second metal film 150, a barrier metal may be provided on the third metal film 170.

第３金属膜１７０を構成する材料は層間絶縁膜１６０およびゲート絶縁膜１３０に形成された貫通孔内にも配置され、ビア１３２が形成される。ビア１３２により、ゲート線１７と、ゲート線１７の延長部２０とが接続される。 The material constituting the third metal film 170 is also disposed in the through holes formed in the interlayer insulating film 160 and the gate insulating film 130, and the via 132 is formed. The gate line 17 and the extension 20 of the gate line 17 are connected by the via 132.

これらの工程を経て、図９（Ａ）〜図９（Ｃ）に示される構造が作製される。 Through these steps, the structure shown in FIGS. 9A to 9C is manufactured.

表示駆動用基板６０の全体を製造するための方法、および表示駆動用基板６０を用いて有機ＥＬ表示装置を製造する方法については、表示駆動用基板１０に関して実施の形態１で説明した内容と同等であるため、説明を省略する。 The method for manufacturing the entire display driving substrate 60 and the method for manufacturing the organic EL display device using the display driving substrate 60 are equivalent to the contents described in the first embodiment with respect to the display driving substrate 10. Therefore, the description is omitted.

以上、本発明の表示駆動用基板、表示駆動用基板の製造方法、および表示駆動用基板を用いた表示装置について、実施の形態に基づいて説明した。本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。 The display driving substrate, the method for manufacturing the display driving substrate, and the display device using the display driving substrate according to the present invention have been described above based on the embodiments. The present invention is not limited to these embodiments. Unless it deviates from the meaning of this invention, the form which carried out the various deformation | transformation which those skilled in the art will think to each embodiment, and the form constructed | assembled combining the component in different embodiment is also contained in the scope of the present invention. .

本発明は、歩留まりが改善された表示駆動用基板であり、表示駆動用基板を用いた表示装置、表示装置を組み込んだテレビジョンセットなどの、各種電子機器の低価格化や材料利用効率の向上に貢献できる。 The present invention is a display driving substrate with improved yield, and it is possible to reduce the price and improve the material utilization efficiency of various electronic devices such as a display device using the display driving substrate and a television set incorporating the display device. Can contribute.

１集合基板
２切断線
３テレビジョンセット
４集合基板
１０、６０表示駆動用基板
１１画素回路
１２表示領域
１３ゲートドライバ
１４切断部
１５ゲートドライバ接続端子
１６ソースドライバ接続端子
１７ゲート線
１８ソース線
１９、２０延長部
２２切断用ＴＦＴ
２４制御線
３１選択用ＴＦＴ
３２コンデンサ
３３駆動用ＴＦＴ
３４接続端子
４１、４３ＦＰＣ
４２ソースドライバ用半導体装置
４４ゲートドライバ用半導体装置
５０有機ＥＬ表示装置
５１平坦化膜
５２発光機能層
５３封止基板
５４表示機能層
１０１、１０２、６０１、６０２破線部
１１０基板
１２０第１金属膜
１３０ゲート絶縁膜
１３１、１３２ビア
１４０半導体層
１５０第２金属膜
１６０層間絶縁膜
１７０第３金属膜
２２０、３１０チャネル領域
２２１、３１１ゲート電極
２２２、３１２ソース電極
２２３、３１３ドレイン電極 DESCRIPTION OF SYMBOLS 1 Collective board 2 Cutting line 3 Television set 4 Collective board 10, 60 Display drive board 11 Pixel circuit 12 Display area 13 Gate driver 14 Cutting part 15 Gate driver connection terminal 16 Source driver connection terminal 17 Gate line 18 Source line 19, 20 Extension 22 Cutting TFT
24 Control line 31 Selection TFT
32 Capacitor 33 Driving TFT
34 Connection terminal 41, 43 FPC
42 Semiconductor Device for Source Driver 44 Semiconductor Device for Gate Driver 50 Organic EL Display Device 51 Flattening Film 52 Light-Emitting Functional Layer 53 Sealing Substrate 54 Display Functional Layer 101, 102, 601, 602 Dashed Line Part 110 Substrate 120 First Metal Film 130 Gate insulating film 131, 132 Via 140 Semiconductor layer 150 Second metal film 160 Interlayer insulating film 170 Third metal film 220, 310 Channel region 221, 311 Gate electrode 222, 312 Source electrode 223, 313 Drain electrode

Claims

A plurality of pixel circuits provided in a matrix in a display area on the substrate;
A gate line provided in each row of the display region and connected in common to each pixel circuit in the corresponding row;
A gate driver formed on the substrate and connected to each gate line;
A display drive substrate, comprising: a gate driver connection terminal provided on an extension of each gate line on the substrate and capable of connecting a gate driver semiconductor device.

The display driving substrate further includes:
On the substrate, comprising a cutting portion that can be changed from an electrically connected state to an electrically disconnected state,
The display driving substrate according to claim 1, wherein the gate driver and each gate line are connected via the cutting portion.

The display drive substrate according to claim 1, wherein the gate driver and the gate driver connection terminal are arranged on opposite sides of the display region.

The gate driver and the gate driver connection terminal are disposed on the same side of the display area,
The display driving substrate according to claim 1, wherein the gate driver connection terminal is disposed closer to an edge of the substrate than the gate driver.

On the substrate, at least a first metal film and a second metal film are laminated in this order via an insulating film,
Each of the pixel circuits has a thin film transistor connected to a gate line of a corresponding row,
The first metal film is used as the gate line, the gate driver connection terminal, and the gate electrode of the thin film transistor,
The display drive substrate according to claim 1, wherein the second metal film is used as a source and drain electrode of the thin film transistor.

On the substrate, at least a first metal film, a second metal film, and a third metal film are laminated in this order via insulating films, respectively.
Each of the pixel circuits has a thin film transistor connected to a gate line of a corresponding row,
The first metal film is used as the gate line and the gate electrode of the thin film transistor,
The second metal film is used as a source and drain electrode of the thin film transistor,
5. The display driving substrate according to claim 1, wherein the third metal film connected to the first metal film with a via is used as the gate driver connection terminal. 6.

The gate driver and each gate line are electrically disconnected at the cutting portion,
The display drive substrate according to claim 2, wherein the gate driver semiconductor device is connected to the gate driver connection terminal.

A display driving substrate according to any one of claims 1 to 7,
A display function layer formed on the display driving substrate.

A method of manufacturing the display driving substrate according to claim 1,
Inspecting the operation of the gate driver;
And a step of electrically disconnecting the gate driver and the gate line from each other and connecting the gate driver semiconductor device to the gate driver connection terminal when the operation of the gate driver is defective. A method for manufacturing a display driving substrate.