JP2010244444A - 車両の制御装置及び制御方法 - Google Patents

Abstract

【課題】バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できる車両の制御装置
【解決手段】ＳＲＡＭ１１ａと、電源スイッチがオンされた後にバッテリから給電されて起動し、ＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭを初期化する初期化処理と、を実行する第一のマイクロコンピュータと、バッテリから常時給電され、電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータにＳＲＡＭを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理と、を実行する第二のマイクロコンピュータ１２と、を備える制御装置。
【選択図】図１

Description

本発明は、車両の制御装置及び制御方法に関する。

車両には、エンジンやブレーキ等の各機能ブロックを電子制御する複数の制御装置（以下、「ＥＣＵ」（Electronic Control Unit）とも記す。）が搭載されている。

例えば、エンジンと電動機の二系統の動力源を備えたハイブリッド車両には、エンジンを制御するＥＧＮ−ＥＣＵ、モータジェネレータを制御するＭＧ−ＥＣＵ、ＥＧＮ−ＥＣＵやＭＧ−ＥＣＵを統括して制御するＨＶ−ＥＣＵ等の制御装置が搭載されている。

各ＥＣＵには、各機能ブロックを制御するＣＰＵと、ＣＰＵにより実行される制御プログラムが記憶されたＲＯＭと、ＣＰＵによる演算処理に必要な各種の制御情報が記憶されるＳＲＡＭと、各機能ブロックに対する入出力信号を処理する入出力回路を備えた単一または複数のマイクロコンピュータが搭載されている。

ＳＲＡＭに記憶された制御情報を必要に応じてバックアップするためのＥＥＰＲＯＭのような不揮発性メモリが搭載される場合もある。

さらに、各ＥＣＵには、車両に搭載されたバッテリから給電された１２Ｖの直流電圧をマイクロコンピュータが必要とする電源電圧Ｖｃｃ（例えば、ＤＣ５Ｖ）に調整する電源回路が搭載されている。

マイクロコンピュータは、バッテリからの給電により起動して、ＲＯＭに格納されたプログラムに従って所定の演算処理を実行し、各機能ブロックで所期の動作が実現されるように制御する。

車両には、バッテリからＥＣＵへ常時給電する第一の給電系統と、電源スイッチとしてのイグニッションスイッチがオンされた後に給電される第二の給電系統が設けられ、第一の給電系統から給電される特定のＥＣＵには、イグニッションスイッチがオンされたことを検知して、第二の給電系統からの給電を開始する電源リレーを制御する単一または複数のマイクロコンピュータが搭載されている。

第二の給電系統に接続されているＥＣＵであっても、イグニッションスイッチがオフされると、ＳＲＡＭに記憶されている制御情報が消失するため、イグニッションスイッチがオフされた場合であっても、重要な制御情報等が保持されるように、バッテリから第一の給電系統を介して常時給電されるバックアップ用のＳＲＡＭを備えている。

特許文献１には、ＳＲＡＭとして、データ保持用の電源が常時供給されたバックアップ用のスタンバイＲＡＭと、制御装置への動作電源の供給に伴い当該制御装置が動作しているときにのみデータ保持用の電源が供給されるノーマルＲＡＭを備えた制御装置が開示されている。

このような制御装置によれば、重要な制御情報の消失を回避することができる。例えば、マイクロコンピュータがイグニッションスイッチがオンされたことを検知すると、電源リレーのオン状態を保持して、ノーマルＲＡＭをワーキング領域として演算処理を実行し、イグニッションスイッチがオフされたことを検知すると、ノーマルＲＡＭに記憶された重要な制御情報をスタンバイＲＡＭに格納した後に、電源リレーをオフする。

その後、イグニッションスイッチがオンされると、マイクロコンピュータは、スタンバイＲＡＭに格納された制御情報をノーマルＲＡＭにコピーすることにより、バックアップされた制御情報を用いて適正に演算処理を継続するのである。

特開２００４−１７８０６７号公報

しかし、バックアップ用のＳＲＡＭを備えた制御装置であっても、バッテリの交換等の作業時に、給電線がバッテリから取り外され、或いは、バックアップ用のＳＲＡＭへの電源電圧が低下すると、ＳＲＡＭのデータが消失する。

そこで、マイクロコンピュータは、起動時にＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理を実行し、記憶状態が適正でない場合にはＳＲＡＭに記憶されている制御情報等を初期化するように構成されている。誤った制御情報に基づく異常な制御を回避するためである。

ＳＲＡＭモニタ処理とは、ＳＲＡＭの初期化時に特定の記憶領域に照合用のデータを書き込み、その後、起動の度にマイクロコンピュータが当該特定の記憶領域に書き込まれた照合用のデータを読み出して、初期化時に書き込まれた照合用のデータと比較し、データが一致すれば記憶状態が適正であると判断し、データが一致しなければ記憶状態が不適正であると判断する処理である。

通常、ＳＲＡＭへの給電回路にはノイズの影響や電圧の瞬時低下に備えて、十分な容量のコンデンサが設けられているため、バッテリから給電線が取り外されても、ＳＲＡＭの印加電圧が急激に低下せず、数秒から数十秒かけて徐々に印加電圧が低下する。

そのため、バッテリから取り外された給電線が短時間で再接続されると、適正な照合用のデータが保持されていても、他の一部の制御情報が消失している可能性があり、ＳＲＡＭに記憶されているデータの信頼性がＳＲＡＭモニタ処理で適切に判断できない虞があった。

本発明の目的は、上述した問題点に鑑み、バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できる車両の制御装置及び制御方法を提供する点にある。

上述の目的を達成するため、本発明による車両の制御装置の特徴構成は、車両の制御装置であって、バッテリから常時給電され、第一のマイクロコンピュータからアクセスされるＳＲＡＭと、電源スイッチがオンされた後にバッテリから給電されて起動し、ＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭを初期化する初期化処理と、を実行する第一のマイクロコンピュータと、バッテリから常時給電され、電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータにＳＲＡＭを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理と、を実行する第二のマイクロコンピュータと、を備えている点にある。

第二のマイクロコンピュータによる給電制御処理により、電源スイッチがオンされたことが検知され、給電制御信号が出力されると、バッテリから第一のマイクロコンピュータに給電されて、第一のマイクロコンピュータが起動する。第一のマイクロコンピュータにより、ＳＲＡＭモニタ処理が実行され、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭの初期化処理が実行される。

第二のマイクロコンピュータが起動するとき、つまり、第二のマイクロコンピュータがリセットされた後に、初期化制御信号を出力する初期化処理が実行されて、第二のマイクロコンピュータから初期化制御信号が出力され、第一のマイクロコンピュータによりＳＲＡＭを初期化する初期化処理が実行される。

第二のマイクロコンピュータがリセットされるのは、少なくとも第二のマイクロコンピュータに印加される電源電圧の立ち上がり時が含まれ、その直前には電源電圧が低下した状態となっている。

このときＳＲＡＭへ印加される電圧も同様に低下している可能性が高く、ＳＲＡＭに格納されたデータが消失している可能性があるため、第二のマイクロコンピュータから出力される初期化制御信号により、第一のマイクロコンピュータでＳＲＡＭを初期化する初期化処理が実行されるように構成することができる。

以上説明した通り、本発明によれば、バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できる車両の制御装置及び制御方法を提供することができるようになった。

本発明の第一の実施形態による制御部と給電系統を示す説明図 第一のマイクロコンピュータの制御を示すフローチャート 第二のマイクロコンピュータの制御を示すフローチャート 本発明の第二の実施形態による制御部と給電系統を示す説明図 本発明の第二の実施形態による第二のマイクロコンピュータの制御を示す説明図 本発明の第二の実施形態による第一のマイクロコンピュータの制御を示す説明図

以下、本発明による制御装置及び制御方法をハイブリッド車両に適用する場合を例として説明する。

図１に示すように、エンジンと電動機の二系統の動力源を備えたハイブリッド車両（以下、「ＨＶ車」と記す。）には、エンジンを制御するＥＧＮ−ＥＣＵ２、モータジェネレータを制御するＭＧ−ＥＣＵ３、ＥＧＮ−ＥＣＵ２やＭＧ−ＥＣＵ３を統括して制御するＨＶ−ＥＣＵ１等の複数の制御装置が搭載されている。

ハイブリッド車両には、バッテリ５０からＥＣＵへ常時給電する第一の給電系統４０と、電源スイッチとしてのイグニッションスイッチ（以下、「ＩＧＳＷ」と記す。）がオンされた後に給電される第二の給電系統１１が設けられ、第二の給電系統４１には、ＩＧＳＷの状態に基づいて制御される電源リレーＲＹが介挿されている。

ＩＧＳＷは、モーメンタリスイッチであって、ＨＶ−ＥＣＵ１が現在の状態をフラグデータとしてＨＶ−ＥＣＵ１に備えられたＳＲＡＭに保持し、そのスイッチの操作エッジでオンされたのかオフされたのかをフラグデータに基づいて判断する。

第一の給電系統には、ＨＶ−ＥＣＵ１が接続され、第二の給電系統４１には、ＥＧＮ−ＥＣＵ２やＭＧ−ＥＣＵ３等の複数のＥＣＵが接続されている。

各ＥＣＵには、バッテリから供給されるＤＣ１２Ｖの直流電圧を制御用の電源電圧例えばＤＣ５Ｖに調整する電源回路と、各機能ブロックを制御するＣＰＵと、ＣＰＵにより実行される制御プログラムが記憶されたＲＯＭと、ＣＰＵによる演算処理に必要な各種の制御情報が記憶される複数のＳＲＡＭと、各機能ブロックに対する入出力信号を処理する入出力回路を備えた単一または複数のマイクロコンピュータが搭載されている。

尚、各ＥＣＵは、さらに読み書き可能に構成された外付けのＥＥＰＲＯＭを備えた構成であってもよい。

各ＥＣＵは、バス型ネットワークであるＣＡＮ（Controller Area Network）用のインタフェース回路等を備え、ＣＡＮインタフェース回路を介してＣＡＮ通信線（以下、「ＣＡＮ」と記す。）で接続され、ＥＣＵ間で必要な各種の制御情報がＣＡＮを介して授受される。

ＥＮＧ−ＥＣＵ２は、ＨＶ−ＥＣＵ１からの指令値に基づいて、動力源であるエンジンを制御し、ＭＧ−ＥＣＵ３は、ＨＶ−ＥＣＵ１からの指令値に基づいて、動力源であるモータを制御する。

ＨＶ車に備えられた充放電可能な直流電源であり二次電池で構成された蓄電装置は、モータによって発電された電力がインバータを介して交流から直流に変換されて蓄えられ、蓄電装置の電力またはモータによって発電された電力の少なくとも一方を用いてエンジンの動力がアシストされている。

ＨＶ−ＥＣＵ１は、蓄電装置の電流、電圧、温度をモニタして蓄電装置の状態を管理し、蓄電装置の状態データとしてＳＲＡＭ１１ａに記憶している。

ＨＶ−ＥＣＵ１には、電源回路１０と、第一のマイクロコンピュータ１１と、第二のマイクロコンピュータ１２が搭載されている。第一のマイクロコンピュータ１１は、主に車両の動力管理を行なうマイクロコンピュータであり、第二のマイクロコンピュータ１２は、電源シーケンスを制御するマイクロコンピュータである。

第一のマイクロコンピュータと第二のマイクロコンピュータは、ＤＭＡコントローラを備え、ＤＭＡコントローラを介して相互に通信可能に構成されている。

電源回路１０には、第一のマイクロコンピュータ１１に電源電圧Ｖｃｃ１（例えば、ＤＣ５Ｖ）を供給する第一の直流レギュレータ１０１と、第二のマイクロコンピュータ１２に電源電圧Ｖｃｃ２（例えば、ＤＣ５Ｖ）を供給するとともに、第一のマイクロコンピュータ１１のＳＲＡＭ１１ａに第三の電源電圧Ｖｃｃ３（例えば１．５Ｖ）を供給する第二の直流レギュレータ１０２を備えている。

第一の給電系統４０を介してバッテリ５０から電源回路１０に給電されると、第二の直流レギュレータ１０２から第二の電源電圧Ｖｃｃ２及び第三の電源電圧Ｖｃｃ３が常時出力される。

第二の電源電圧Ｖｃｃ２が出力されると、リセット回路１３ｂによりリセットされた第二のマイクロコンピュータ１２が起動し、ＲＯＭに記憶されている制御プログラムが実行される。

第一の直流レギュレータ１０１は、第二のマイクロコンピュータ１２から出力される給電制御信号ＰＣＴＬに基づいて、第一の電源電圧Ｖｃｃ１を出力するか遮断するかを切り替える。

給電制御信号ＰＣＴＬは、デューティ比５０％で周期が異なる二種類のパルス信号で構成され、第一の直流レギュレータ１０１は、第二のマイクロコンピュータ１２から所定周期の第一パルス信号が出力されると第一の電源電圧Ｖｃｃ１を出力し、所定周期より長い周期の第二パルス信号が出力されると、第一の電源電圧Ｖｃｃ１を遮断する。

第二のマイクロコンピュータ１２は、ＩＧＳＷがオンされて入力端子＋Ｂから入力される電圧が所定の電圧（例えば、５Ｖ）になったことを検知すると第一パルス信号を出力し、電源リレーＲＹがオフされて入力端子＋Ｂから入力される電圧が所定の電圧より低下したことを検知すると第二パルス信号を出力する。

第一の電源電圧Ｖｃｃ１が出力されると、リセット回路１３ａによりリセットされた第一のマイクロコンピュータ１１が起動し、ＲＯＭに記憶されている制御プログラムが実行される。

つまり、第二のマイクロコンピュータ１２と、第一のマイクロコンピュータ１１によりアクセスされるＳＲＡＭ１１ａは、バッテリ５０が第一給電系統４０に接続されている限り、第二の直流レギュレータ１０２から常時給電され、ＳＲＡＭ１１ａはバッテリバックアップされている。

バッテリバックアップされているＳＲＡＭ１１ａは、例えば、モータのみを駆動して走行するためのスイッチの状態や、蓄電装置の状態データなどが記憶され、ＣＰＵによる演算処理に必要な各種の制御情報が記憶されるＳＲＡＭとは別に備えられている。

第一のマイクロコンピュータ１１は、プログラムの終了処理であるシャットダウン処理を実行することで、ＳＲＡＭ１１ａに上述したデータを記憶して電源リレーＲＹをオフし、第二のマイクロコンピュータ１２は、入力端子＋Ｂから入力される電圧が所定の電圧（例えば、５Ｖ）より低下すると、シャットダウン処理が終了して電源リレーＲＹがオフされたことを認識し、第二のマイクロコンピュータ１２は第二パルス信号を出力する。

電源回路１４には、電源リレーＲＹを制御するＯＲゲート１４が設けられている。ＯＲゲート１４の入力端子に、ＩＧＳＷの状態信号と、第一のマイクロコンピュータ１１から出力される電源リレー保持信号が入力され、ＯＲゲート１４の出力端子から電源リレーＲＹの制御信号が出力される。

ＩＧＳＷの状態信号は、電源スイッチが押下されている間は、電源リレーＲＹをオンに制御する信号として、ＯＲゲート１４の入力端子に入力されるように構成されている。

第一のマイクロコンピュータ１１は、電源スイッチがオンされた後に第二のマイクロコンピュータ１２により第一の電源電圧Ｖｃｃ１が入力されることで起動し、電源リレーＲＹを制御するＯＲゲート１４の入力端子に電源リレー保持信号を入力する。

電源リレーＲＹがオンされると、第一のマイクロコンピュータ１１にバッテリ５０からの電圧が入力され、第一のマイクロコンピュータ１１はバッテリ５０からの入力電圧を監視することで現在のバッテリ５０の電圧をモニタする。

第一のマイクロコンピュータ１１は、ＳＲＡＭ１１ａをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭ１１ａの記憶状態が適正でない場合にＳＲＡＭ１１ａを初期化する初期化処理と、ＩＧＳＷの操作状態に基づいて電源リレーＲＹを制御する電源リレー処理と、車両の動力管理処理等を実行する。

車両の動力管理処理とは、モータ走行用の高圧バッテリの充電状態と、運転者のアクセルペダルの操作量等に基づいて、エンジンとモータジェネレータを適切に制御するために、ＥＧＮ−ＥＣＵ２やＭＧ−ＥＣＵ３に適切な制御信号を出力する処理である。

第二のマイクロコンピュータ１２は、バッテリ５０から常時給電され、電源スイッチＲＹがオンされたことを検知するとバッテリ５０から第一のマイクロコンピュータ１１に給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータ１１に強制的にＳＲＡＭを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理である強制初期化処理等を実行する。

図１及び図２に基づいて第一のマイクロコンピュータ１１の制御を説明すると、第二のマイクロコンピュータ１２によってＩＧＳＷがオンされたことが検知され給電制御処理が実行されることにより第一のマイクロコンピュータ１１がリセットした後に起動すると（ＳＡ１）、第一のマイクロコンピュータ１１は、電源リレー保持信号を出力して電源リレーＲＹをオンするように制御し、第二の給電系統４１にバッテリ５０の電力を供給して（ＳＡ２）、ＳＲＡＭモニタ処理を実行する（ＳＡ３）。

ＳＲＡＭモニタ処理とは、例えば、ＳＲＡＭ１１ａに区画した制御フラグ領域に定義した照合用のデータフラグであるチェックフラグによって、ＳＲＡＭ１１ａの記憶状態が適正であるか否かが判断され、例えば、チェックフラグに「０ｘ５ＡＡ５」が設定されていれば、ＳＲＡＭ１１ａの記憶状態が適正であり、前記以外の値が設定されていれば、ＳＲＡＭ１１ａのデータが消去されて不定値になっているものとみなす処理である。尚、設定値は前記の値に限定せず、適宜設定可能である。

第一のマイクロコンピュータ１１は、チェックフラグの設定値が適正値となっていなければ（ＳＡ４）、ＳＲＡＭ１１ａの初期化処理が必要と判断してＳＲＡＭの初期化処理を実行し（ＳＡ５）、ステップＳＢ４で、チェックフラグの設定値が適正な値に設定されていれば、ＳＲＡＭの初期化処理は不要と判断してステップＳＡ６に遷移する。

尚、第一のマイクロコンピュータ１１は、ＳＲＡＭモニタ処理を実行する前に電源リレー保持信号を出力するように説明したが、第一のマクロコンピュータ１１の処理が継続して実行でき、バッテリ５０の電力が供給されて駆動する各ＥＣＵの起動に影響しないタイミングで出力するように構成されていればよく、ステップＳＡ５の初期化処理を実行後に電源リレー保持信号を出力してもよいし、また、ステップＳＡ３のＳＲＡＭモニタ処理の実行後に出力されるのであってもよい。

シフトレバーが走行用シフトに設定されてアクセルペダルが操作されるなど、走行要求があれば（ＳＡ６）、第一のマイクロコンピュータ１１は、動力管理処理を実行し（ＳＡ７）、常時ＩＧＳＷの状態を監視して（ＳＡ８）、ＩＧＳＷがオフされるまで、ステップＳＡ６からステップＳＡ８までの処理を繰り返す。

ステップＳＡ８で、ＩＧＳＷがオフされたことを検知すると、第一のマイクロコンピュータ１１は、各ＥＣＵにＩＧＳＷがオフになったことを通知して、各ＥＣＵ、及び第一のマイクロコンピュータ１１自身のシャットダウン処理を実行し（ＳＡ９）、シャットダウン処理が完了すると、電源リレーＲＹをオフにする（ＳＡ１０）。

続いて、図１及び図３に基づいて第二のマイクロコンピュータ１２の制御を説明すると、バッテリ５０が装着されて第二の直流レギュレータ１０２から第二の電源電圧Ｖｃｃ２が出力され、リセット信号がリセット回路１３ｂから第二のマイクロコンピュータ１１に入力されると（ＳＢ１）、第二のマイクロコンピュータ１１はリセットした後に起動し、第二のマイクロコンピュータ１２は、給電制御信号ＰＣＴＬとして第二パルス信号を電源回路１０に出力する。

第二のマイクロコンピュータ１１は、第一のマイクロコンピュータ１１に強制的にＳＲＡＭ１１ａの初期化処理を実行させるために、強制初期化処理を実行する（ＳＢ２）。

強制初期化処理とは、第一のマイクロコンピュータ１１によるＳＲＡＭ１１ａの初期化処理が完了するまでの充分な所定時間に設定したタイマが満了するまでの間スイッチ１５を切断することにより、ＳＲＡＭ１１ａを初期化して、設定したタイマが満了すると初期化制御信号を出力してスイッチ１５をオンにし、第二の電源電圧Ｖｃｃ２を出力する処理である。

所定時間（例えば、７０秒）に設定したタイマが満了すると、第二のマイクロコンピュータ１２は、スイッチ１５をオンにする制御信号を出力してＳＲＡＭ１１ａに第二の電源電圧Ｖｃｃ２を供給し（ＳＢ３）、入力端子＋Ｂから第二のマイクロコンピュータ１２に入力される電圧が所定値（例えば、５Ｖ）以上であるかをチェックする（ＳＢ４）。

ステップＳＢ４で、第二のマイクロコンピュータ１２に入力される電圧が所定値以上になると、第二のマイクロコンピュータ１２は、給電制御処理を実行して（ＳＢ５）、ステップＳＢ７に遷移する。

給電制御処理について説明すると、第二のマイクロコンピュータ１２は、ＩＧＳＷがオンされ、ＯＲゲート１４を介して導通する電源リレーＲＹにより、バッテリ５０から第二の給電系統４１を介して供給されるバッテリ電圧が所定値（例えば、５Ｖ）以上であることを検知すると、電源回路１０に給電制御信号ＰＣＴＬとして第一パルス信号を出力する。

給電制御信号ＰＣＴＬが入力された電源回路１０は、第一のマイクロコンピュータ１１に第一の直流レギュレータ１０１から電源電圧Ｖｃｃ１（例えば、ＤＣ５Ｖ）を供給して第一のマイクロコンピュータ１１を起動する。

第一のマイクロコンピュータ１１は、起動した後ＩＧＳＷがオンされたことを認識すると、ＯＲゲート１４を介して電源リレーＲＹの導通状態を保持するように電源リレー保持信号を出力し、第二の給電系統４１に接続されている他のＥＣＵへの給電状態が維持される。

つまり、第二のマイクロコンピュータ１２は、起動時に強制初期化処理を実行した後に、電源スイッチのオンにより導通し、バッテリ５０からの給電線に介挿された電源リレーＲＹを経由して入力されるバッテリ５０の電圧信号をモニタする電圧モニタ処理を実行し、電圧モニタ処理により電圧信号が所定の閾値より高いと判断すると、給電制御処理を実行するのである。

ステップＳＢ１で、第二のマイクロコンピュータ１２にリセット信号の入力がなく、第二のマイクロコンピュータ１２がスリープ状態でなければ（ＳＢ６）、電源リレーＲＹのオフ要求、つまり電源スイッチのオフを監視する（ＳＢ７）。

ステップＳＢ７で、バッテリ５０の電圧信号をモニタして、電源リレーＲＹのオフ要求があれば、第二のマイクロコンピュータ１２は給電制御処理を実行する（ＳＢ８）。

第一のマイクロコンピュータ１１は、ＩＧＳＷがオフされたことを検知すると、所定のシャットダウン処理を実行した後に、ＯＲゲート１４を介した電源リレー保持信号の出力を停止して電源リレーＲＹを遮断する。

その後、第二のマイクロコンピュータ１２は、第二の給電系統４１を介したバッテリ電圧の低下を検知すると、電源回路１０に第二パルス信号を出力して、スリープ状態に戻る(ＳＢ９)。

ステップＳＢ６で、第二のマイクロコンピュータ１２が、省電力状態であるスリープ状態であれば、ＩＧＳＷがオンされることを監視し（ＳＢ１０）、ＩＧＳＷがオンされるとステップＳＢ４に遷移する。

上述したように、初期化制御信号はＳＲＡＭ１１ａへの給電線に介挿されたスイッチ１５を所定時間切断する制御信号であり、第二のマイクロコンピュータ１２は、起動時に強制初期化処理を実行した後に給電制御処理を実行するのである。

さらに、電源回路１０には、第二のマイクロコンピュータ１２の暴走等の異常を検知するウォッチドッグ回路１０３を備えている。

ウォッチドッグ回路１０３は、第二のマイクロコンピュータ１２から周期的に出力されるクロック信号を監視して、クロック信号の消失や周波数の異常を検出し、異常状態を検出すると第二のマイクロコンピュータ１２をリセットするための制御信号である異常信号をリセット回路１３ｂに入力する。

リセット回路１３ｂにウォッチドッグ回路１０３から異常信号が入力されると、リセット回路１３ｂから第二のマイクロコンピュータ１２にリセット信号が入力され、リセット信号が入力されることにより第二のマイクロコンピュータ１２がリセットするように構成されている。

例えば、電源スイッチがオンの状態で、ウォッチドッグ回路１０３で異常が検出されて第二のマイクロコンピュータ１２にリセット信号が入力されると、第二のマイクロコンピュータ１２がリセットされて、給電制御信号ＰＣＴＬの入力信号が遮断され、第一のマイクロコンピュータ１１に給電される第一の電源電圧Ｖｃｃ１の出力が遮断される。

第二のマイクロコンピュータ１２は、リセット後に起動すると、第一の直流レギュレータ１０１に第二パルス信号を出力して、例えば、ＥＥＰＲＯＭに記憶した電源スイッチの状態がオン状態であれば、第一パルス信号を出力して第一の直流レギュレータ１０１から第一の電源電圧Ｖｃｃ１が出力され、リセット回路１３ａによりリセットされた第一のマイクロコンピュータ１１が起動する。

つまり、ウォッチドッグ回路１０３によって第二のマイクロコンピュータ１２から出力されるクロック信号の異常が検出され、第二のマイクロコンピュータ１２がリセットされた後、第一のマイクロコンピュータ１１にもリセット回路１３ａからリセット信号が入力されてリセットされるのである。

また、第一のマイクロコンピュータ１１の暴走等の異常を検知するために、第一のマイクロコンピュータ１１からウォッチドッグ回路１０３にクロック信号が周期的に入力されている。

ウォッチドッグ回路１０３は、上述したように第一のマイクロコンピュータ１１の異常状態を検出すると、第一のマイクロコンピュータ１１をリセットするための制御信号である異常信号をリセット回路１３ａに入力して、第一のマイクロコンピュータ１１にリセット信号が入力されてリセットさせる。

尚、第一のマイクロコンピュータ１１のクロック信号に異常が検出されてリセットする場合は、ウォッチドッグ回路１０３から第二のマイクロコンピュータ１２にリセット信号は入力されない。

また、ウォッチドッグ回路１０３に入力されるクロック信号は、ウォッチドッグ回路１０３で正常と判断される所定範囲の周期で入力されるクロック信号であれば、給電制御信号ＰＣＴＬを利用するのであってもよい。

上述では、第二のマイクロコンピュータ１２により実行される強制初期化処理がスイッチ１５を介して実行されるように説明したが、以下では、バッテリ５０の装着タイミングを認識して、ソフトウェアにより強制初期化処理を実行する第二の実施形態について説明する。

図４の別実施形態では、上述で説明した図１の構成とは異なり、スイッチ１５を備えていない構成となっている。

バッテリ５０が装着されると、前述したように、第二のマイクロコンピュータ１２は、電源回路１０の第二の直流レギュレータ１０２から第二の電源電圧Ｖｃｃ２（例えば、ＤＣ５Ｖ）が供給され、リセットした後起動し、同じく直流レギュレータ１０２から第三の電源電圧Ｖｃｃ３（例えば、ＤＣ１．５Ｖ）が第一のマイクロコンピュータ１１のＳＲＡＭ１１ａに供給される。

このとき、第二のマイクロコンピュータ１２が起動する際に、プログラムの初期実行処理であるバッテリ装着直後処理を実行して、バッテリ５０が装着されたことを示す強制初期化フラグをセットする。

強制初期化フラグとは、第二のマイクロコンピュータ１２のＲＡＭに区画した制御フラグ領域に定義した、例えば、２バイトのフラグで、当該強制初期化フラグがセットされていると、第一のマイクロコンピュータ１１でＳＲＡＭの初期化処理の実行が必要となり、クリアされていればＳＲＡＭの初期化処理を実行する必要はない。

第二のマイクロコンピュータ１２は、強制初期化フラグの情報をＤＭＡ通信により第一のマイクロコンピュータ１１へ通知することで、第一のマイクロコンピュータ１１による初期化処理の実行有無を決定することができる。

尚、ＤＭＡ通信による転送先メモリは、ＳＲＡＭ１１ａとは別途備えられたＳＲＡＭやＥＥＰＲＯＭを使用してもよいし、可能であればＣＰＵレジスタとしてもよく、適宜設定可能である。

第二のマイクロコンピュータ１２は、ＩＧＳＷがオンされて、入力端子＋Ｂから所定の電圧が入力されたことを検知すると、パルス信号を切替えて電源回路１０に第一パルス信号を出力し、第一の直流レギュレータ１０１は、第一パルス信号が入力されたことを認識すると、第一の電源電圧Ｖｃｃ１を第一のマイクロコンピュータ１１に供給して、リセットされた第一のマイクロコンピュータ１１を起動させる。

第一のマイクロコンピュータ１１は、起動して自身の初期化処理を実行する前に、ＤＭＡ通信によって第二のマイクロコンピュータ１２から受信した強制初期化フラグの情報を参照し、例えば、第二のマイクロコンピュータ１２から強制初期化フラグの情報を受信していなければ起動処理を保留して待機する。

第一のマイクロコンピュータ１１は、強制初期化フラグの情報を参照して初期化処理が必要と示されていれば、ＳＲＡＭ１１ａの初期化処理を実行し、一方、初期化処理が不要と示されていれば、ＳＲＡＭ１１ａの初期化処理を実行しない。

また、第一のマイクロコンピュータ１１は、ＳＲＡＭ１１ａの初期化処理の実行が完了すると、別途初期化処理が完了したことを示す情報を設定するように構成してもよい。そうすることで、第一のマイクロコンピュータ１１の起動の度にＳＲＡＭ１１ａの初期化を実行する必要がなくなる。

尚、第二のマイクロコンピュータ１２が第一パルス信号を出力すると、第一のマイクロコンピュータ１２が起動するため、第一のマイクロコンピュータ１１は起動中に所定の時間（例えば、１００μｓ）を設けて、第二のマイクロコンピュータ１２からの強制初期化フラグの情報を受信するのを待機するのであってもよいし、第一のマイクロコンピュータ１１から第二のマイクロコンピュータ１２に強制初期化フラグの情報を送信するように要求があれば、第二のマイクロコンピュータ１２から強制初期化フラグの情報を第一のマイクロコンピュータ１１に送信するように構成してもよい。

図５に基づいて第二のマイクロコンピュータ１２が実行する強制初期化処理を説明すると、第二のマイクロコンピュータ１２は、リセット回路１３ｂからのリセット信号が入力されなければ（ＳＣ１）、強制初期化フラグをクリアし（ＳＣ２）、ステップＳＣ１でリセット回路１３ｂからのリセット信号が入力されると、強制初期化フラグをセットする（ＳＣ３）。

第二のマイクロコンピュータ１２は、強制初期化フラグの情報をＤＭＡコントローラにセットし、給電制御処理を実行して第一のマイクロコンピュータ１１に給電し（ＳＣ４）、ＤＭＡコントローラを介して強制初期化フラグの情報を第一のマイクロコンピュータ１１に送信する（ＳＣ５）。

尚、給電制御処理を実行してから第一のマイクロコンピュータ１１が起動するまでに充分な所定時間をおいて、強制初期化フラグの情報を送信するようにすればよく、当該所定時間は、第一のマイクロコンピュータ１１の処理性能に応じて設定すればよい。

次に、図６に示すように、強制初期化フラグの情報に基づいて第一のマイクロコンピュータ１１が実行する初期化処理を説明すると、第二のマイクロコンピュータ１２から受信した強制初期化フラグの情報に初期化処理が必要と設定されていなければ（ＳＤ１）、チェックフラグを参照して（ＳＤ２）、チェックフラグの記憶状態が適正でない場合には、ＳＲＡＭ１１ａの初期化処理を実行する（ＳＤ３）。

ステップＳＤ１で、第二のマイクロコンピュータ１２から受信した強制初期化フラグの情報に初期化処理が必要と設定されている場合にもまた、ＳＲＡＭ１１ａの初期化処理を実行する（ＳＤ３）。

強制初期化フラグの情報に初期化処理が必要と設定されておらず、チェックフラグの記憶状態が適正である場合には、第一のマイクロコンピュータ１１は初期化処理を実行しない。

尚、第一のマイクロコンピュータ１１は、第二のマイクロコンピュータ１２から強制初期化フラグの情報を受信しているため、チェックフラグを参照して、チェックフラグの記憶状態が適正であるかをチェックする処理の省略が可能である。

上述したように、初期化制御信号が第一のマイクロコンピュータ１１に入力される制御信号であり、第二のマイクロコンピュータ１２は、起動時に給電制御処理を実行した後に強制初期化処理を実行し、第一のマイクロコンピュータ１１は、初期化制御信号が入力されると、モニタ処理の結果にかかわらずＳＲＡＭ１１ａの初期化処理を実行するのである。

次に、第二のマイクロコンピュータ１２が出力する初期化制御信号によって、他の各ＥＣＵが初期化処理を実行する第三の実施形態について説明する。

ＨＶ−ＥＣＵ１に備えられた第二のマイクロコンピュータ１２と各ＥＣＵは、ローカル信号ラインによって接続され、各ＥＣＵのマイクロコンピュータに備えられたＳＲＡＭは、第二の給電系統４１から電源回路を介して給電され、バッテリバックアップされるように構成されている。

ＥＣＵに備えられた、電源回路とマイクロコンピュータの間には、スイッチが設けられ、当該スイッチがオンになるとＳＲＡＭに給電し、オフになるとＳＲＡＭへの給電が遮断される。

尚、ＨＶ−ＥＣＵ１以外の各ＥＣＵは、単体のマイクロコンピュータが搭載されて構成されていてもよいし、複数のマイクロコンピュータが搭載されていてもよい。

図１に示すように、ＨＶ−ＥＣＵ１に備えられた第二のマイクロコンピュータ１２から出力される初期化制御信号によってスイッチ１５がオンされて、第一のマイクロコンピュータ１１に備えられたＳＲＡＭ１１ａに給電される。

第二のマイクロコンピュータ１２は、ローカル信号ラインを介して初期化制御信号を各ＥＣＵに出力し、各ＥＣＵは第二のマイクロコンピュータ１２からの初期化制御信号により、スイッチがオンされてＳＲＡＭに給電されるように構成されている。

ＥＣＵによりＳＲＡＭのメモリサイズが異なる場合には、第二のマイクロコンピュータ１２からの初期化制御信号を切断する所定時間をメモリサイズに応じて適宜変更する必要があるため、初期化制御信号をパルス信号として出力し、当該パルス信号のデューティ比を所定時間に応じて割り当てることによって各ＥＣＵに備えられたＳＲＡＭのメモリサイズに応じた初期化制御信号の切断時間を設定する。

例えば、ＥＮＧ−ＥＣＵ２に備えられたＳＲＡＭのサイズが８Ｋバイトで、初期化するために初期化制御信号の切断時間に７０秒必要であり、ＭＧ−ＥＣＵ３にＳＲＡＭのサイズが４Ｋバイトで、初期化するために初期化制御信号の切断時間に３５秒必要であるとする。

ＥＮＧ−ＥＣＵ２及びＭＧ−ＥＣＵ３で初期化制御信号の切断時間が異なるため、初期化制御信号のパルス信号のデューティ比の最小値から最大値を０％から１００％に割り付けて、さらに、割り付けたデューティ比を切断時間に割り当てて、デューティ比が１０％の時は切断時間を１０秒、デューティ比が１００％の時は切断時間を１００秒とする。

尚、デューティ比に対して割り当てる初期化制御信号の切断時間は、使用するＳＲＡＭの仕様に応じた設計事項であり、必要に応じて適宜変更可能である。

例えば、第二のマイクロコンピュータ１２からローカル信号ラインを介して、初期化制御信号のデューティ比が１０％でＥＮＧ−ＥＣＵ２及びＭＧ−ＥＣＵ３に入力された場合には、初期化制御信号の切断時間が１０秒であることを示し、両ＥＣＵに備えられたリレーはオンしない。

初期化制御信号のデューティ比が３５％でＥＮＧ−ＥＣＵ２及びＭＧ−ＥＣＵ３に入力されると、初期化制御信号の切断時間が３５秒であることを示し、ＭＧ−ＥＣＵ３のリレーがオンされ、ＥＮＧ−ＥＣＵ２のリレーはオンされない。

初期化制御信号のデューティ比が７０％でＥＮＧ−ＥＣＵ２及びＭＧ−ＥＣＵ３に入力されると、初期化制御信号の切断時間が７０秒であることを示し、さらにＥＮＧ−ＥＣＵ２のリレーがオンされる。

上述したように、ＳＲＡＭと、ＳＲＡＭをアクセスする第一のマイクロコンピュータ１１とが複数組設けられ、第一のマイクロコンピュータ１１は、第二のマイクロコンピュータ１２から出力される初期化制御信号により、それぞれ初期化処理を実行するように構成されているのである。

尚、第三の実施形態における初期化制御信号は、第一の実施形態と同様に、ＳＲＡＭへの給電線に介挿されたスイッチを所定時間切断するように説明したが、第二の実施形態と同様に、第一のマイクロコンピュータに入力されるのであってもよい。

例えば、各ＥＣＵのマイクロコンピュータとＨＶ−ＥＣＵ１に備えられた第二のマイクロコンピュータ１２がＤＭＡコントローラを介して通信可能に構成すれば、上述と同様にＳＲＡＭをアクセスするマイクロコンピュータが複数組も受けられている場合であっても、第二の実施形態のようにＳＲＡＭの初期化処理を実行することが可能である。

上述したように、本発明における実施形態は、車両の制御方法であって、バッテリ５０の装着によりバッテリ５０から常時給電されるＳＲＡＭ１１ａをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭ１１ａの記憶状態が適正でない場合にＳＲＡＭ１１ａを初期化する初期化処理と、を電源スイッチがオンされた後にバッテリ５０から給電されて起動する第一のマイクロコンピュータ１１で実行し、電源スイッチがオンされたことを検知するとバッテリ５０から第一のマイクロコンピュータ１１に給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータ１１に強制的に初期化処理を実行させるための初期化制御信号を出力する強制初期化処理と、をバッテリから常時給電される第二のマイクロコンピュータ１２で実行する車両の制御方法なのである。

以上説明した通り、本発明によれば、バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できるのである。

上述した何れの実施形態も、ハイブリッド車両に本発明を適用して説明したが、エンジンのみを動力源とする車両や、エンジンを備えずに電力で走行するモータのみを備えた電気自動車や、燃料電池を搭載した燃料電池車であっても、バッテリから給電され、当該バッテリを取り外すことによりデータが消失するメモリを備えた車両であれば、本発明を適用することができる。

上述の実施形態は何れも一具体例であり、各部の具体的な回路構成、制御構成は、本発明の作用効果を奏する範囲で適宜変更設計可能である。

ＨＶ車：プラグインハイブリッド車
ＲＹ：電源リレー
１：ＨＶ−ＥＣＵ
１１：第一のマイクロコンピュータ
１１ａ：ＳＲＡＭ
１２：第二のマイクロコンピュータ
１５：スイッチ
５０：バッテリ

Claims (5)

1. 車両の制御装置であって、
   バッテリから常時給電され、第一のマイクロコンピュータからアクセスされるＳＲＡＭと、
   電源スイッチがオンされた後にバッテリから給電されて起動し、ＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭを初期化する初期化処理と、を実行する第一のマイクロコンピュータと、
   バッテリから常時給電され、電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータにＳＲＡＭを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理と、を実行する第二のマイクロコンピュータと、
   を備えている車両の制御装置。
2. 初期化制御信号がＳＲＡＭへの給電線に介挿されたスイッチを所定時間切断する制御信号であり、第二のマイクロコンピュータは、起動時に初期化制御信号を出力する初期化処理を実行した後に給電制御処理を実行する請求項１記載の車両の制御装置。
3. 第二のマイクロコンピュータは、起動時に初期化制御信号を出力する初期化処理を実行した後に、電源スイッチのオンにより導通し、バッテリからの給電線に介挿された電源リレーを経由して入力されるバッテリの電圧信号をモニタする電圧モニタ処理を実行し、電圧モニタ処理により電圧信号が所定の閾値より高いと判断すると、給電制御処理を実行する請求項２記載の車両の制御装置。
4. 初期化制御信号が第一のマイクロコンピュータに入力される制御信号であり、第二のマイクロコンピュータは、起動時に給電制御処理を実行した後に初期化制御信号を出力する初期化処理を実行し、
   第一のマイクロコンピュータは、初期化制御信号が入力されると、モニタ処理の結果にかかわらずＳＲＡＭを初期化する初期化処理を実行する請求項１記載の車両の制御装置。
5. 車両の制御方法であって、
   バッテリの装着によりバッテリから常時給電されるＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭを初期化する初期化処理と、を電源スイッチがオンされた後にバッテリから給電されて起動する第一のマイクロコンピュータで実行し、
   電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータに初期化処理を実行させるための初期化制御信号を出力する初期化処理と、をバッテリから常時給電される第二のマイクロコンピュータで実行する、
   車両の制御方法。

Images