JP2010243410A - 試料作製方法および試料分析方法 - Google Patents

試料作製方法および試料分析方法 Download PDF

Info

Publication number
JP2010243410A
JP2010243410A JP2009094326A JP2009094326A JP2010243410A JP 2010243410 A JP2010243410 A JP 2010243410A JP 2009094326 A JP2009094326 A JP 2009094326A JP 2009094326 A JP2009094326 A JP 2009094326A JP 2010243410 A JP2010243410 A JP 2010243410A
Authority
JP
Japan
Prior art keywords
hole
sample
polishing
exposed
sample preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009094326A
Other languages
English (en)
Inventor
Mikihiro Tanaka
幹大 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009094326A priority Critical patent/JP2010243410A/ja
Publication of JP2010243410A publication Critical patent/JP2010243410A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

【課題】簡便な方法により、試料を所望の膜厚に薄片化することができる試料作製方法を提供する。
【解決手段】試料作製方法は、基板100の表面から所定深さD1を有する第1の孔102と基板100の表面から所定深さD2を有する第2の孔104とを(D1>D2)、基板100の表面に形成する工程と、裏面側から研磨を実施して、第1の孔102を露出させる工程と、さらに第2の孔104が露出した時点で研磨を終了する工程と、を含むものである。
【選択図】図1

Description

本発明は、試料作製方法および試料分析方法に関する。
試料中に含まれる元素を分析する技術としては、二次イオン質量(Secondary Ion Mass Spectroscopy 以下、SIMS)分析法等の技術が知られている。このSIMS分析法は、所定のエネルギーの一次イオンビームにより試料表面をスパッタし、そのスパッタ面から放出された二次イオンの質量を分析することで、試料表面付近の元素の種類と濃度を算出する分析法である。
試料表面側からSIMS分析を実施すると、入射イオンビームにより最表面の測定元素が押し込まれて、界面近傍の正確な濃度分析ができないという、ノックオン効果が発生する。
このため、試料裏面側からSIMS分析を実施することにより、ノックオン効果の発生を抑制する必要がある。このとき、正確な分析を実施する観点から、試料をできるだけ薄片化すること、薄片化した試料面が平坦・平滑であることが求められる。
試料の薄片化の際、試料を所望の厚さにするには、研磨加工途中の試料の厚さを随時モニタリングしなければならない。このモニタリングに用いる膜厚測定装置としては、たとえば、ミツトヨの接触式ABSデジマチックインジケータおよび浜松ホトニクスの光干渉式膜厚測定装置がある(非特許文献1、非特許文献2)。
しかしながら、数ミクロン以下まで薄片化が進んだ場合、従来の膜厚測定装置においては、間接測定による誤差、測定限界が存在し、薄片試料の厚さが計測できないという問題がある。
特許文献1には、上記膜厚測定装置を用いないで、裏面側から研磨して試料を薄片化する方法が記載されている。この方法においては、SIMSの分析対象領域の周囲を囲むように、表面に所定深さの穴を掘り、この穴に裏面側からの研磨を停止させるストッパ膜を成膜している。同文献によれば、これにより研磨厚さを高精度に制御することができるとされている。
また、特許文献2には、裏面から試料の特定領域を薄膜化する方法が記載されている。この方法においては、集束イオンビーム(FIB、Focused Ion Beam)で試料の表面に穴を掘削し、次いで、試料の膜厚をある程度薄くなるように裏面を研磨し、その後、FIBで裏面に穴を掘削して、特定領域を薄膜化するものである。
ここで、同文献によれば、裏面側の穴の掘削を停止するタイミングは、表面側の穴が露出することにより反射電子強度が減少する時としている。
特開2000−195917号公報 特開平08−193929号公報
"Optical NanoGauge"、浜松ホトニクス社、[2009年2月27日検索]インターネット<URL:http://jp.hamamatsu.com/resources/products/sys/pdf/jpn/c10178.pdf> "ミツトヨ 各種測定機器"、ミツトヨ社、[2009年2月27日検索]インターネット<URL:http://www.toyokohan.com/mitutoyo/mitutoyo_index.html>
しかしながら、上記文献記載の従来技術は、作業の煩雑化および作業時間の増加の点で改善の余地を有していた。
特許文献1においては、穴にストッパ膜を成膜する工程が必須であるため、全体の工程数が増加する。また、この穴を掘る工程においては、作業時間が非常に長くなるものである。また、同文献によれば、SIMS分析の対象領域は、穴で囲まれた領域となる。
特許文献2においては、穴を掘削する手段としてFIBを用いるものである。このFIB加工による薄膜化加工は、作業時間が長いものである。また、同文献によれば、SIMS分析の対象領域は、FIB加工で形成される穴内部の底面領域となる。
以上、SIMS分析の例を用いて説明したが、これに限らず、一般的な測定方法においても同様の課題がある。
本発明によれば、
被測定対象の板状の試料の裏面を研磨して薄片化することにより、測定対象となる前記試料を作製する方法であって、
前記試料の表面から所定深さD1を有する第1の孔と前記試料の前記表面から所定深さD2を有する第2の孔とを(D1>D2)、前記試料の前記表面に形成する工程と、
前記裏面側から研磨を実施して、前記第1の孔を露出させる工程と、
さらに前記第2の孔が露出した時点で研磨を終了する工程と、を含む、試料作製方法が提供される。
あらかじめ試料の表面に深さが異なる第1の孔および第2の孔を形成しているため、試料を薄片化研磨する際に、試料の裏面について第1の孔および第2の孔の露出の有無を確認できる。その結果、当該孔の深さに相当する試料の膜厚を把握することができる。
また、所望の第2の孔が露出する前に、第1の孔が露出するので、研磨を停止するタイミングが容易に把握でき、かつ、所望の第2の孔が露出するまでの残りの残厚を正確に見積もることができる。以上により、試料を容易に所望の膜厚に薄片化することができる。
本発明によれば、簡便な方法により、試料を所望の膜厚に薄片化することができる。
本発明の実施の形態における試料を作製する手順を示す工程断面図である。 本発明の実施の形態における試料を作製する手順を示す工程断面図である。 本発明の実施の形態におけるSIMS分析領域を示す図である。 本発明の実施の形態における試料の表面に形成されている孔の一例を示す図である。 試料を裏面から薄片化研磨した結果、孔が1つ露出したことを示す顕微鏡写真示す図である。 試料を裏面から薄片化研磨した結果、孔が2つ露出したことを示す顕微鏡写真示す図である。 本発明の実施の形態における研磨装置を模式的に示す模式図である。 本発明の実施の形態における試料を作製する方法の手順を示すフローチャートである。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
まず、本発明の実施の形態の概要を以下説明する。
本発明の試料作製方法は、被測定対象の板状の試料の裏面を平面研磨することにより、測定対象となる薄片化した試料を作製する方法である。この薄片化した試料は、二次イオン質量分析法(SIMS分析法)等に利用することができる。
[試料作製に用いる研磨装置]
試料の薄片化には、平面研磨装置200を用いる。この平面研磨装置200ついて、図7を用いて以下説明する。ここで、図7は、本実施の形態に係る平面研磨装置200を模式的に示す。
図7に示した平面研磨装置200は、回転駆動される研磨テーブル118に載置されている研磨パッド116の加工面上に、研磨ホルダ114によって、被加物(基板W)を加圧接触させ、研磨液を加工面に供給しながら、基板Wを平面研磨するものである。このとき、研磨ホルダ114を外し、不図示の光学的手段を用いることにより、基板Wの加工面である裏面について、孔の露出の有無を確認することができる。
[研磨装置を使った試料作製方法]
次に、本実施の形態の試料作製方法を、図1、図2、図4および図8を用いて以下説明する。
本実施の形態の試料作製方法は、被測定対象の板状の試料(基板100)の裏面を研磨して薄片化することにより、測定対象となる試料(薄膜106)を作製する方法である。
この試料作製方法は、基板100の表面から所定深さD1を有する第1の孔102と基板100の表面から所定深さD2を有する第2の孔104とを(D1>D2)、基板100の表面に形成する工程と、裏面側から研磨を実施して、第1の孔102を露出させる工程と、さらに第2の孔104が露出した時点で研磨を終了する工程と、を含むものである。
本実施の形態においては、膜厚が1μm以下程度である、試料を作製する。
図1、図2は、本実施の形態に係る試料を作製する手順の工程断面図を示す。図4は、試料の表面に形成されている孔の一例を示す。図8は、本実施の形態に係る試料を作製する手順のフローチャートを示す。
(試料の準備)
まず、試料として、SIMS分析の対象となる基板100を用意する(S100)。この基板100は、シリコン基板上に薄膜が積層されている、半導体ウェハとする。
続いて、基板100の表面に、既知深さの孔を形成する。この孔は、基板100を裏面側から研磨する工程において、孔が露出したときの基板100の膜厚を把握するために利用するものである。
図4(a)に示すように、たとえば、基板100(縦横:5mm×5mm)の表面の5箇所に、複数の孔群(第1の孔102、第2の孔104(図4(b)))を形成する(S102)。孔は、たとえばFIB加工等により形成される。このとき、孔の縦横のサイズは、20μm×10μmとする。また、孔の深さにおいては、第1の孔102の深さD1を1.5μmとし、第2の孔104の深さD2を1.0μmとする。なお、この孔の深さは触針式の表面荒さ計を用いて測定する。なお、第1の孔102と第2の孔104とを隣接して設けている。これにより、同径の二つの孔が2列に設けられている。また、この列は並行である。
ここで、孔の深さの決め方については、たとえば、以下の(1)〜(3)に従って決定する。
(1)目標とする薄片化した基板100の膜厚を、Lとする。
(2)Lと同一の長さとなるように、第2の孔104の深さD2を決定する。
(3)さらに、深さD2より深くなるように、第1の孔102の深さD1を決定する(D1>D2)。
具体的には、基板100の所望の膜厚を1μm以下程度と設定した場合、第2の孔104の深さD2を1μmとし、第1の孔102の深さD1を1.5μmと決定する。
続いて、図1に示すように、孔が形成されている基板100の表面を支持基板110の平坦な上面に貼り付ける(以下、基板100と支持基板110とをあわせて、基板Wと表す)。このとき、貼り付ける手段には、接着剤108を用いた。この接着剤108としては、接着強度の強いエポキシ樹脂等が望ましい。
続いて、接着剤108が十分固化した後、図2に示すように、支持基板110の下面(基板100が設けられている面とは反対側の面)を、研磨ホルダ114の上面に平坦になるように貼り付ける。このとき、貼り付ける手段には、接着剤112を用いた。この接着剤112としては、SIMS分析のとき、支持基板110と研磨ホルダ114と分離できるように、ワックス等の接着剤を用いる。
以上により、平面研磨装置200の研磨ホルダ114に、基板Wがセットされる。そして、以後に示す研磨工程により、基板W中の基板100の裏面が研磨されることになる。
(研磨工程)
次に、図7に示した平面研磨装置200を用いて、基板100の裏面を研磨する工程について、図5、図6を用いて説明する。図5および図6の光学顕微鏡写真は、孔が露出したときの基板100の裏面の外観の一部を示す。この光学顕微鏡写真は、たとえば光学顕微鏡に搭載したCCDカメラを用いて撮影することにより得られる。
研磨工程全体のフローとしては、まず、粗い粒子で100μm厚程度まで荒研磨を実施する。続いて、細かい粒子で10μm厚程度まで中間研磨を実施する。この後、より細かい粒子で、第1の孔102および第2の孔104の露出の有無を随時確認しながら、最終研磨を実施する。
荒研磨から中間研磨までは、上記従来の膜厚測定装置、たとえば浜松ホトニクス製の光干渉式膜厚測定装置を用いて10μm厚程度まで基板100を研磨する。この後の最終研磨においては、光学的手段を用いて裏面における孔(第1の孔102および第2の孔104)の露出の有無の確認と裏面側からの研磨とを交互に実施する。そして、第1の孔102を露出させ、さらに第2の孔104を露出させた時点で研磨を終了する(S104)。ここで、光学的手段としては、たとえば光学顕微鏡を用いることができる。
このとき、第1の孔102および第2の孔104の露出の有無を確認するタイミングは、たとえば次のようにして決定する。経験的に研磨レートを見積もり、所定タイミングで孔の露出の確認を実施する。この確認タイミングのサイクルを周期的としてもよいし、第1の孔102の露出が確認できた時点から、このサイクルを短くしてもよい。
次に、この最終研磨について詳述する。図5に示すように、第1の孔102が露出した時点では、基板100の厚さは1.5μm以下、1μm以上である。このとき、目標の深さD2の第2の孔104が露出するまで、あと約0.5μmと見積もることができる。
引き続き、慎重に研磨を進めると、図6に示すように、第1の孔102と第2の孔104とが露出する。この時点で基板100の厚さが1μmになったことが分かる。このとき、第2の孔104が露出した時点で、すぐに研磨を停止する。
以上により、所望の膜厚1μm以下程度に基板100を薄片化できたことになる。これにより、薄片化試料として薄膜106が得られる。
最後に、鏡面研磨を行い、研磨面を鏡面に仕上げる。このようにして、SIMS分析用の薄片化試料が作製できる。この後、図3に示すように露出した孔の近傍を分析領域として、各分析領域1〜4についてSIMS分析を実施する。薄膜106の裏面側からSIMS分析を実施することにより、その薄膜106の元素の深さ方向の濃度分布を調べることができる。
SIMS分析結果、薄片化した基板100裏面側から分析するようにしたことにより、高濃度層(薄膜106)の影響を受けることなくSIMS分析を実施することができることが分かった。
本実施の形態の作用効果について説明する。
本実施の形態においては、基板100裏面を研磨する前に、基板100表面に既知深さが異なる孔(第1の孔102、第2の孔104)を形成する。そして、基板100を研磨によって薄片化する際に、基板100の裏面における孔の露出の有無を確認する。その結果、当該孔の深さに相当する基板100の膜厚を把握することができる。
また、本実施の形態においては、薄片化基板100の所望膜厚に相当する深さD2とし、この深さD2より大きい深さを深さD1としたとき、深さD2を有する所望の孔として第2の孔104を形成するとともに、深さD1を有するダミー孔として第1の孔102を形成している。これにより、所望の孔が露出する前に、ダミー孔が露出する。そのため、ダミー孔が露出してから所望の孔が露出するまでに、所定時間が存在する。これにより、所望の孔が露出する前に、研磨を停止するタイミングが容易に把握できる。また、オペレータにとって、不意に所望の孔が露出することもない。このため、研磨を停止する準備ができ、所望の孔が露出してすぐに研磨を停止することが容易になる。
さらに、本実施の形態においては、ダミー孔が露出したときから、所望の孔が露出するまでの残りの残厚を正確に見積もることができる。このため、所望の孔が露出してすぐに研磨を停止することが容易になる。
また、本実施の形態に係るSIMS分析においては、基板100裏面側から分析するようにしたことにより、高濃度層(薄膜106)の影響を受けることなく分析を行なうことが可能となる。また、高濃度層直下の不純物濃度を精度良く分析できる。さらには、pn接合の深さを精度良く評価できる。
また、本実施の形態に係る基板100裏面の全面を研磨し、所望の孔が露出した箇所の近傍領域に対してSIMS分析を実施することができる。さらに、複数の所望の孔を形成することにより、複数の近傍領域のSIMS分析が可能となる。つまり、図3、図4に示すように、一組の孔(第1の孔102、第2の孔104)を複数設けることにより、多数のSIMS分析可能領域を形成することができる。また、本実施の形態においては、一度にSIMS分析可能の上記近傍領域が増加することにより、SIMS分析の効率を向上させることができる。
次に、従来技術と対比しつつ本実施の形態の効果についてさらに説明する。
特許文献1においては、穴を掘る工程において、500μm×20μm×深さ1μmの穴を、分析対象領域の周囲に4箇所掘るには、約20時間のFIB加工時間が必要となる。
これに対して、本実施の形態においては、20μm×10μm×(深さ1μmまたは、深さ1.5μm)の孔を計4箇所に掘るだけであり、FIB加工時間はより短時間の1〜2時間となる。また、成膜工程も必要ないので、研磨前の加工時間を大幅に短縮することができる。また、深さの異なる孔を複数形成することにより、研磨レートを容易に把握することができ、ストッパとなる膜がなくとも研磨オーバーを防止することができる。
特許文献2においては、SIMS分析領域を特定した上で、領域中心に穴を掘った後、裏面からその領域だけを穴が出るまで局所的にFIB加工している。しかし、FIB加工は時間がかかる上、SIMS分析はその1領域しかできない。
これに対して、本実施の形態においては、基板100の裏面の全面を研磨し、所望の孔が露出した箇所の近傍領域に対してSIMS分析を実施するものである。これにより、複数近傍領域について、SIMS分析を実施することができる。さらには、化学機械研磨により、基板100を薄片化しているので、特許文献2の試料薄膜化方法と比較して、短時間に薄片化試料を作製できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本実施の形態に係る孔を形成する方法としては、上記FIB方法に限らず、各種の方法を用いることができる。たとえば、二次イオン質量分析(SIMS)装置又はイオンミリング装置を使用して上記孔を形成してもよいし、リソグラフィー方法用いて上記孔を形成してもよい。
本実施の形態に係る試料としては、上述の半導体ウェハにくわえ、半導体チップ、またはデバイスチップなどを用いることができる。
本実施の形態に係る支持基板としては、たとえばシリコン基板、ガラス基板等を用いることができる。このシリコン基板は、不要となったシリコン基板でもよい。
また、接着剤108は、上述のエポキシ樹脂に限らず、各種の材料を用いることができる。たとえば、接着剤108としては、瞬間接着剤等を用いることができる。
また、接着剤112は、上述のワックスに限らず、各種の材料を用いることができる。
本実施の形態においては、研磨時間を短くする観点から、上述のとおり研磨液中の研磨粒子の粒径を試料厚みに応じて変化させたが、これに限定されず、同一の研磨液を用いて全研磨工程を実施してもよい。
研磨工程においては、第1の孔102が露出するまでの研磨レートを第1の研磨レートとし、第1の孔102が露出してから第2の孔104が露出するまでの研磨レートを第2の研磨レートとしたとき、第2の研磨レートを、第1の研磨レートより小さくしてもよい。これにより、研磨を停止するタイミングが容易に把握できる。また、所望の孔が露出してすぐに研磨を停止することが容易になる。
また、孔の断面形状および孔の深さは、特に限定されない。
基板100の表面に対して垂線方向から見たとき、第1の孔102および第2の孔104の断面形状が、同一の形状でも、異なる形状でもよい。このとき、同一の形状の方が好ましい。これにより、複数の孔を形成する工程において、同一の条件を採用でき、その結果効率よくかつ容易に複数の孔を形成できる。
また、孔の深さは、10μm以下であることが好ましい。この孔の深さの下限値においては、特に限定はないが、たとえば、下限値は0.01μm以上とすることができる。この範囲であれば、基板100裏面側からSIMS分析を精度良く実施できる。さらには、この範囲を採用することにより、従来の膜厚測定装置においては、間接測定による誤差、測定限界が存在し、薄片試料の厚さが計測できないという課題を、解消することができる。
さらに、孔の深さの種類を増やせば、その分研磨中の試料厚を詳細にモニタリングすることができるようになる。
たとえば、所望の膜厚に相当する深さを有する第2の孔104より、浅い深さを有する確認孔を形成してもよい。この確認孔は、第2の孔104の近傍領域において、研磨オーバーの発生の有無を確認できる。たとえば、確認孔が露出していない場合には、研磨オーバーが発生していないことが分かり、他方、確認孔が露出している場合には、研磨オーバーが発生していることが分かる。
また、第1の孔102および第2の孔104にくわえ、所定深さD1より深い所定深さDn(nは、3以上)を有する孔を、試料(基板100)の表面に少なくとも1つ以上形成することができる。このとぎ、所定深さD3を有する第3の孔、・・・、所定深さDnを有する第nの孔はそれぞれ深さが異なる。このように、第2の孔104が露出する前に、第1の孔102くわえて、さらに複数の孔(第3の孔、・・・、第nの孔)の露出を観察できる。これにより、研磨途中の試料厚みを詳細にモニタすることができる。さらには、研磨オーバーの発生を抑制することができる。
その他の具体例としては、特に、第1の孔102より、深い深さD3有する第3の孔をさらに形成する場合について説明する。この場合の試料作製方法は、以下の工程を含むものである。
本実施の形態の試料作製方法は、深さD3の第3の孔を、基板100の表面に形成する工程と、第3の孔が露出してから第1の孔102が露出するまでの第3の研磨レートを取得する工程と、第3の研磨レートから、第1の孔102が露出してから第2の孔104が露出するまでの膜厚L1(L1=D1−D2)に対応する研磨時間Tを算出する工程を含むものである。このとき、研磨する工程においては、第1の孔102が露出した後、第3の研磨レートを用いて、算出された研磨時間Tだけ研磨して、第2の孔104を露出させる。
以上により、第2の孔104が露出した時点で、研磨を精度良く停止させることができる。
また、上記孔群は、試料(基板100)の表面に複数形成されているが、たとえば、2つの孔群を第1の孔群と第2の孔群とする場合、隣接する第1の孔群と第2の孔群との間の試料の表面には、複数の素子が形成されていてもよい。これにより、試料中の広い領域において試料厚みのモニタが可能になる。
ここで、本実施の形態に係る素子としては、特に限定されないが、たとえば、半導体素子等を用いることができる。この半導体素子としては、電界効果トランジスタ、バイポーラトランジスタ、MOSトランジスタ等の電子デバイス、さらには半導体レーザ、発光ダイオード等の発光素子を含むものである。
また、その他の変形例としては、研磨加工中に、光学的手段を用いて基板100の裏面の外観をモニタリングして、第1の孔102および第2の孔104の露出の有無を確認することもできる。研磨加工中に裏面の外観をモニタリングするために、たとえば、不図示の光学的手段(光学センサ)を備える平面研磨装置200を用いることができる。この光学センサは、基板Wの外観を検出するセンサとして研磨テーブル118内に埋設されている。つまり、光学センサは、基板Wの中心が通過する位置に設けられている。これにより、光学センサは、研磨中に、通過軌跡上で連続的に基板Wの裏面の外観を検出できる。光学センサとしては、たとえば、CCDカメラを用いることができる。また、この光学センサは、不図示のコントローラ(制御部)を介して、不図示の表示装置(モニタ)に接続することができる。
平面研磨装置200は、上記光学センサにより、基板100の裏面における孔の露出の有無を検出する。このとき、オペレータは、孔の露出の有無をモニタで随時確認することができる。これにより、第1の孔102の露出の確認した後、続いて第2の孔104の露出を連続して確認できる。
このようにして、研磨中の試料の裏面の外観をモニタリングして、孔の露出の有無を確認できる。その結果、当該孔の深さに相当する試料の膜厚を容易に把握することができる。これにより、研磨終了タイミングを容易に決定することができる。
また、平面研磨装置200が、基板100の裏面の外観をモニタリングして、孔の露出を検知する光学センサ(図示せず)にくわえ、たとえば、当該孔が露出した時点を報知する報知部(図示せず)と、をさらに備える構成としてもよい。当該孔が露出したとき、このことを光学センサが検知し、報知部が光、音、画面(モニタ)表示等によりオペレータに報知する構成とすることができる。オペレータは、報知部の報知に応じて、(a)研磨工程を終了して(b)SIMS分析工程に移行する操作を行う。
さらに、平面研磨装置の不図示のコントローラ(制御部)が、たとえば、光学センサからのデータやその他のデータを格納する記憶装置と、光学センサからの出力信号を演算処理して基板Wの残厚に応じた研磨時間を算出する演算部と、を有するコンピュータから構成されていてもよい。このとき、コントローラが算出した研磨時間に応じて、平面研磨装置200が研磨を実行する。ここで、その他のデータには、あらかじめ取得した複数の研磨レートの情報、各孔の深さ、基板100の残厚L1等が含まれていてもよい。
このように、平面研磨装置200は、光学センサを用いて、基板100の裏面をモニタリングしつつ、このモニタリング結果をフィードバックして、研磨レートまたは研磨時間を制御することにより、本実施の形態の研磨工程を実行する。
また、研磨ホルダ114の下方には、基板Wの外れ止めのためのガイドリング(図示せず)が設けられていてもよい。
100 基板
102 第1の孔
104 第2の孔
106 薄膜
108 接着剤
110 支持基板
112 接着剤
114 研磨ホルダ
116 研磨パッド
118 研磨テーブル
200 平面研磨装置
W 基板

Claims (16)

  1. 被測定対象の板状の試料の裏面を研磨して薄片化することにより、測定対象となる前記試料を作製する方法であって、
    前記試料の表面から所定深さD1を有する第1の孔と前記試料の前記表面から所定深さD2を有する第2の孔とを(D1>D2)、前記試料の前記表面に形成する工程と、
    前記裏面側から研磨を実施して、前記第1の孔を露出させる工程と、
    さらに前記第2の孔が露出した時点で研磨を終了する工程と、を含む、試料作製方法。
  2. 前記第1の孔および前記第2の孔にくわえ、前記所定深さD1より深い前記所定深さを有する孔を、前記試料の前記表面に少なくとも1つ以上形成する、請求項1に記載の試料作製方法。
  3. 前記所定深さが、10μm以下である、請求項1または2に記載の試料作製方法。
  4. 前記所定深さが、0.01μm以上である、請求項1から3のいずれかに記載の試料作製方法。
  5. 前記第1の孔と前記第2の孔とが隣接して形成されている孔群を、前記試料の前記表面に複数形成する、請求項1から4のいずれかに記載の試料作製方法。
  6. 隣接する2つの前記孔群を第1の孔群と第2の孔群としたとき、前記第1の孔群と前記第2の孔群との間の前記試料の前記表面には、複数の素子が形成されている、請求項5に記載の試料作製方法。
  7. 前記試料の前記表面に対して垂線方向から見たとき、前記第1の孔および前記第2の孔の断面形状が、同一である、請求項1から6のいずれかに記載の試料作製方法。
  8. 前記第1の孔と前記第2の孔とが隣接して形成されている、請求項1から7のいずれかに記載の試料作製方法。
  9. 前記第1の孔が露出するまでの研磨レートを第1の研磨レートとし、前記第1の孔が露出してから前記第2の孔が露出するまでの研磨レートを第2の研磨レートとしたとき、
    前記第2の研磨レートが、前記第1の研磨レートより小さい、請求項1から8のいずれかに記載の試料作製方法。
  10. 光学的手段を用いた前記裏面における孔の露出の有無の確認と前記裏面側からの研磨とを交互に実施して、前記第1の孔を露出させる工程と、
    さらに前記第2の孔を露出させる工程と、を含む、請求項1から9のいずれかに記載の試料作製方法。
  11. 光学的手段を用いて前記裏面の外観をモニタリングしつつ、前記裏面側から研磨して、前記第1の孔を露出させる工程と、
    さらに前記第2の孔を露出させる工程と、を含む、請求項1から9のいずれかに記載の試料作製方法。
  12. 前記試料の前記表面から所定深さD3を有する第3の孔を(D3>D1)、前記試料の前記表面にさらに形成する工程と、
    前記第3の孔が露出してから前記第1の孔が露出するまでの第3の研磨レートを取得する工程と、
    前記第3の研磨レートから、前記第1の孔が露出してから前記第2の孔が露出するまでの膜厚L1(L1=D1−D2)に対応する研磨時間を算出する工程と、をさらに含み、
    前記第1の孔が露出した後、前記第3の研磨レートを用いて、算出された前記研磨時間だけ研磨して、前記第2の孔を露出させる、請求項1から11のいずれかに記載の試料作製方法。
  13. 前記試料は、半導体ウェハ、半導体チップ、またはデバイスチップを含む、請求項1から12のいずれかに記載の試料作製方法。
  14. 前記試料は、二次イオン質量分析の対象となる、請求項1から13のいずれかに記載の試料作製方法。
  15. 請求項1に記載の試料作製方法で作製した試料を用い、前記試料の裏面側から二次イオン質量分析法により、前記第2の孔が露出している近傍領域の元素の濃度分布を分析する工程を含む、試料分析方法。
  16. 複数の前記近傍領域を、同時に分析する、請求項15に記載の試料分析方法。
JP2009094326A 2009-04-08 2009-04-08 試料作製方法および試料分析方法 Pending JP2010243410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009094326A JP2010243410A (ja) 2009-04-08 2009-04-08 試料作製方法および試料分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009094326A JP2010243410A (ja) 2009-04-08 2009-04-08 試料作製方法および試料分析方法

Publications (1)

Publication Number Publication Date
JP2010243410A true JP2010243410A (ja) 2010-10-28

Family

ID=43096570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009094326A Pending JP2010243410A (ja) 2009-04-08 2009-04-08 試料作製方法および試料分析方法

Country Status (1)

Country Link
JP (1) JP2010243410A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160667A (ja) * 2012-02-07 2013-08-19 Semiconductor Energy Lab Co Ltd 試料の作製方法および試料の分析方法
CN109849072A (zh) * 2018-12-20 2019-06-07 广州立景创新科技有限公司 一种切片治具
KR20220127033A (ko) * 2021-03-10 2022-09-19 큐알티 주식회사 2차 이온 질량 분석 장비의 시편 구조체 제조 및 분석 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160667A (ja) * 2012-02-07 2013-08-19 Semiconductor Energy Lab Co Ltd 試料の作製方法および試料の分析方法
CN109849072A (zh) * 2018-12-20 2019-06-07 广州立景创新科技有限公司 一种切片治具
KR20220127033A (ko) * 2021-03-10 2022-09-19 큐알티 주식회사 2차 이온 질량 분석 장비의 시편 구조체 제조 및 분석 방법
KR102446342B1 (ko) 2021-03-10 2022-09-22 큐알티 주식회사 2차 이온 질량 분석 장비의 시편 구조체 제조 및 분석 방법

Similar Documents

Publication Publication Date Title
TWI657493B (zh) 晶圓之加工方法
JP3959355B2 (ja) 微細パターンの3次元形状測定方法
KR20170116580A (ko) 웨이퍼 생성 방법 및 가공 이송 방향 검출 방법
US20140073067A1 (en) Wafer processing method
TW201442054A (zh) 用於具有一帶電粒子束之傾斜或偏斜研磨操作之基準設計
CN104552625A (zh) 加工装置
US8460946B2 (en) Methods of processing and inspecting semiconductor substrates
JP2010271252A (ja) 断面形状検出方法、加工装置および断面形状検出用プログラム
KR20210028276A (ko) 고 종횡비 구조체들의 패터닝된 어레이들 내의 틸팅 각도 결정
CN102646566B (zh) 用于在线sem观察的sem样品夹具及sem样品观察方法
JP2010243410A (ja) 試料作製方法および試料分析方法
US20140113526A1 (en) Wafer process control
JP2010145230A (ja) チャックテーブルに保持された被加工物の高さ位置計測装置
CN108620743B (zh) 切割方法及激光加工装置
KR102413288B1 (ko) 밀착 정도 검출 방법
TWI731467B (zh) 影像形成方法、影像形成系統及離子研磨裝置
JP2020109805A (ja) 被加工物の加工方法
JP2019054065A (ja) 半導体基板の評価方法及びデバイスチップの評価方法
KR20150053049A (ko) 웨이퍼의 양면 연마 방법
CN103280440A (zh) 制备tem样品的半导体结构和方法
JP2003203959A (ja) 半導体ウェーハ表層結晶欠陥観察用試料とその作製方法
JP2004022746A (ja) ウエハ接合体の製造方法および該ウエハ接合体の厚さ測定方法
KR100620728B1 (ko) 투과 전자현미경 분석용 시편 제조방법
JP5833462B2 (ja) 試料作製方法
JP2009276300A (ja) 試料加工方法および試料加工プログラム