JP2010237839A - PCI−Express通信システム、及びPCI−Express通信方法 - Google Patents

PCI−Express通信システム、及びPCI−Express通信方法 Download PDF

Info

Publication number
JP2010237839A
JP2010237839A JP2009083193A JP2009083193A JP2010237839A JP 2010237839 A JP2010237839 A JP 2010237839A JP 2009083193 A JP2009083193 A JP 2009083193A JP 2009083193 A JP2009083193 A JP 2009083193A JP 2010237839 A JP2010237839 A JP 2010237839A
Authority
JP
Japan
Prior art keywords
pci
express
address
packet
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009083193A
Other languages
English (en)
Other versions
JP5267943B2 (ja
Inventor
Shigeru Suganuma
滋 菅沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009083193A priority Critical patent/JP5267943B2/ja
Priority to US12/749,055 priority patent/US8489795B2/en
Publication of JP2010237839A publication Critical patent/JP2010237839A/ja
Application granted granted Critical
Publication of JP5267943B2 publication Critical patent/JP5267943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

【課題】異なるトポロジーのPCI−Express通信モジュールを接続する場合に、同じターゲットに対する通過経路を判定できるようにする。
【解決手段】アドレス変換を行う際、経路毎に異なるアドレスを付与することにより、通過経路を確認することが可能になる。経路毎に異なるアドレスを付与する場合、ルートコンプレックス121に到達する最終アドレスが異なるため、同一空間に対するアクセスが別空間にマップされてしまう問題が生じるが、ルートコンプレックスの前段にアドレスフィルタ122を接続搭載することにより、同一アドレス空間への変換が可能となる。
【選択図】図4

Description

本発明は、PCI−Express通信システムに関し、特に複数のPCI−Express準拠のデバイスを接続するPCI−Express通信システムに関する。
PCI−Express(登録商標)は、3GIO(3rd Generation I/O)を標準規格化した、PCIバス(Peripheral Components Interconnect bus)に代わるシリアル転送インターフェースである。
現在、PCI−Expressとして、「PCI−Express1.1」と、「PCI−Express2.0」が知られている。PCI−Express2.0は、PCI−Express1.1の上位互換となっており、PCI−Express1.1用の機器をそのまま接続することができる。
PCI−Express1.1で用いられる最小構成の伝送路(レーン)では、片方向2.5Gbps、双方向5.0Gbpsの全二重通信が可能である。また、PCI−Express2.0で用いられるレーンでは、片方向5.0Gbps、双方向10Gbpsの全二重通信が可能である。但し、PCI−Expressによる通信では、8ビットのデータを送るのに、クロック信号等の2ビットを追加した10ビットを費やす必要がある。そのため、実効データ転送レートは、PCI−Express1.1では、片方向2.0Gbps(250MB/s)、双方向4.0Gbps(500MB/s)となり、PCI−Express2.0では、片方向4Gbps(500MB/s)、双方向8Gbps(1GB/s)となる。
実際のPCI−Expressポートは、このレーンを複数束ねた構成になっていることが多く、1レーンで構成されたPCI−Expressポートを「PCI−Express x1」、2レーンで構成されたPCI−Expressポートを「PCI−Express x2」といった具合に呼称する。複数のレーンをまとめたものをリンクと呼称する。現在では、x2、x4、x8、x12、x16、x32等の製品が登場している。PCI−Expressは、その高速性を生かして、ビデオカード用インターフェースとして利用されることも多い。
また、PCI−Expressは、ホットプラグ(hot plug)に対応しており、カセット型のハードウェアユニットをコンピュータに差し込んでそのまま使うといった利用形態も可能となっている。PCカードに代わる新しいモバイルパソコン向け拡張カード規格の「ExpressCard」では、通信方式に「USB2.0」と並んで「PCI−Express x1」が利用されている。
また、PCI−Expressは、従来の拡張スロットにカードを差し込む接続方法だけでなく、10mまでの長さのメタルケーブルで機器間を接続することができる「PCI Express Cable」と呼ばれる仕様についても定められている。
更に、現在では、PCI−Expressを用いた通信システム(PCI−Express通信システム)が登場している。PCI−Express通信システムでは、PCI−Expressスイッチにより各モジュールを接続し、PCI−Expressに基づいてモジュール間の通信を行う。
関連する技術として、特開2006−302250号公報(特許文献1)に、PCI−Express通信システムが開示されている。このPCI−Express通信システムでは、データ転送についてのパケットのアドレス部内に、転送先モジュールのノードIDと、データ転送に使用するチャネルIDと、リクエストであるかレスポンスであるのかを識別するパケットタイプとを設定する。
ネットワーク通信システムにおいては、通信障害発生時のために代替経路を準備する必要がある。
PCI−Expressを使用した通信システムを構築するとき、ターゲットデバイス毎にターゲットアドレスが一意に決定されている。そのため、PCI−Expressを使用した通信システムでは、通信経路毎に異なるターゲットアドレスを設定する必要がある。PCI−Expressの特徴として、アドレス空間が下位デバイス毎に連続している必要がある。これは、ルートコンプレックスから見て、特定経路のアドレス空間は、アドレスの上限と下限のみ設定可能というPCI−Expressの仕様による。
また、ルートコンプレックスのアドレス空間は、下位デバイスのアドレス空間に割り当てられていない全てのアドレス空間となる。そのため、あるルートコンプレックスで、他のルートコンプレックスに接続されるPCI−Expressスイッチに割り当てられたアドレス空間は、全体のアドレス空間の中で、経路毎に分離されなければならない。
図1は、PCI−Expressスイッチ上でのアドレス空間の割り当てを図示したものである。図1では、ルートコンプレックス(RC)0の制御下のPCI−Expressスイッチと、ルートコンプレックス(RC)4の制御下のPCI−Expressスイッチとでアドレス空間が分離されている。ところが、各アドレス空間は、他のルートコンプレックスのPCI−Expressスイッチの空間に割り当てられているため、ルートコンプレックスのアドレス空間は含まれないため、そのままでは他のルートコンプレックスへパケットを送付することができない。
従来技術として、PCI−Express=PCI−Expressブリッジでは、異なるトポロジー間を接続する場合、トポロジー毎にアドレス空間を分離するため、ブリッジ内部にアドレス変換機能が搭載されている。
このアドレス変換機能により、異なるトポロジーを持つルートコンプレックス間のパケット送信が可能となる。図2で、ルートコンプレックス(RC)1から送付されたパケットは、それぞれ、PCI−Expressスイッチのアドレス空間とは異なる、同一のアドレス空間へ変換される。このパケットは、スイッチ等に割り当てられた空間ではないため、ルートコンプレックスへと転送される。
ところが、アドレス変換機能を使用する場合、同じルートコンプレックスのアドレス空間へのパケット送信になるため、ルートコンプレックス側では、送付されてきた経路を判定することが困難になる。
特開2006−302250号公報(特許文献1)では、受信先デバイスのアドレスの他に、送信元デバイスのノードID等を付与する方式が示されているが、複数の通信経路が存在する場合、何れの経路を使用した通信であるかは明らかではない。
また、特開2006−302250号公報(特許文献1)には、2つの経路を持つ実施例が図示されているが、どのように経路を切り換えるかの説明が一切なされていない。
特開2006−302250号公報
ブリッジ内部でアドレス変換を行う際に、経路毎に異なるアドレスを付与することにより、通過経路を確認することが可能となる。図3では、各ブリッジ毎に異なるアドレスを付与した場合を示している。
しかし、ブリッジ内部でアドレス変換を行う際に、経路毎に異なるアドレスを付与する場合、ルートコンプレックスに到達する最終アドレスが異なるため、同一アドレス空間に対するアクセスが別のアドレス空間にマップされてしまう問題が生じる。
この問題の解決方法として、ルートコンプレックスの前段にアドレスフィルタリング機能を持つPCI−Expressデバイスを搭載することを提案する。
本発明のPCI−Express通信システムは、外部のルートコンプレックスと第1のPCI−Expressスイッチを介して接続し、第1のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第1の経路を示すパラメータを付与する第1のPCI−Express=PCI−Expressブリッジと、外部のルートコンプレックスと第2のPCI−Expressスイッチを介して接続し、第2のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第2の経路を示すパラメータを付与する第2のPCI−Express=PCI−Expressブリッジと、第1のPCI−Express=PCI−Expressブリッジ及び第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方から受け取ったパケットに対して、アドレス範囲を制限するアドレスフィルタと、アドレスフィルタからパケットを受け取るルートコンプレックスとを含む。
本発明のPCI−Express通信方法では、外部のルートコンプレックスと第1のPCI−Express=PCI−Expressブリッジとを、第1のPCI−Expressスイッチを介して接続する。また、第1のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第1の経路を示すパラメータを付与する。また、外部のルートコンプレックスと第2のPCI−Express=PCI−Expressブリッジとを、第2のPCI−Expressスイッチを介して接続する。また、第2のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第2の経路を示すパラメータを付与する。また、第1のPCI−Express=PCI−Expressブリッジ及び第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方からアドレスフィルタに送出し、アドレスフィルタで、パケットのアドレス範囲を制限する。また、アドレスフィルタからルートコンプレックスにパケットを送出する。
PCI−Express通信システムにおいて、アドレス変換を行う際に、同一アドレス空間への変換が可能となる。
PCI−Expressスイッチ上でのPCIアドレス空間の割当に関する概略図である。 PCI−Expressスイッチでアドレス変換を行った場合のPCIアドレス空間の例を示す図である。 経路毎に異なるアドレス付与を行った場合のPCIアドレス空間の例を示す図である。 本発明の第1実施形態のPCI−Express通信システムの概要を示す図である。 本発明の第1実施形態のアドレスフィルタの詳細を示す図である。 本発明の第1実施形態のPCI−Express=PCI−Expressブリッジの詳細を示す図である。 本発明におけるPCIアドレスの表示方法を示す図である。 本発明におけるPCI−Express=PCI−Expressブリッジでのアドレス変換方法を示す図である。 本発明におけるパケット転送の実施例(スイッチデバイス21経由の場合)を示す図である。 本発明におけるパケット転送の実施例(スイッチデバイス22経由の場合)を示す図である。
<第1実施形態>
以下に、本発明の第1実施形態について添付図面を参照して説明する。
図4を参照すると、本発明のPCI−Express通信システムは、モジュール11と、モジュール12と、モジュール13と、スイッチデバイス21と、スイッチデバイス22を含む。
モジュール11、モジュール12、及びモジュール13は、異なるルートコンプレックスを持つ独立したPCI−Express通信モジュールである。ここでは、記載の簡略化のため、PCI−Express通信モジュールを、モジュールと呼ぶ。
モジュール11は、ルートコンプレックス(RC)111と、アドレスフィルタ112と、スイッチ113と、ブリッジ114と、ブリッジ115と、デバイス116と、デバイス117を備える。
モジュール12は、ルートコンプレックス(RC)121と、アドレスフィルタ122と、スイッチ123と、ブリッジ124と、ブリッジ125と、デバイス126と、デバイス127を備える。
モジュール13は、ルートコンプレックス(RC)131と、アドレスフィルタ132と、スイッチ133と、ブリッジ134と、ブリッジ135と、デバイス136と、デバイス137を備える。
ルートコンプレックス(RC)111、ルートコンプレックス(RC)121、及びルートコンプレックス(RC)131は、異なるルートコンプレックスである。各ルートコンプレックスは、アドレスフィルタリング機構を介してPCI−Expressスイッチに接続されている。
ルートコンプレックス(RC)111は、アドレスフィルタ112を介して、スイッチ113に接続されている。ルートコンプレックス(RC)121は、アドレスフィルタ122を介して、スイッチ123に接続されている。ルートコンプレックス(RC)131は、アドレスフィルタ132を介して、スイッチ133に接続されている。
アドレスフィルタ112、アドレスフィルタ122、及びアドレスフィルタ132は、モジュールに搭載されたアドレスフィルタリング機構である。
スイッチ113、スイッチ123、及びスイッチ133は、PCI−Expressスイッチである。ここでは、記載の簡略化のため、PCI−Expressスイッチを、スイッチと呼ぶ。
スイッチ113は、アドレスフィルタ112、ブリッジ114、ブリッジ115、デバイス116、及びデバイス117に接続されている。スイッチ123は、アドレスフィルタ122、ブリッジ124、ブリッジ125、デバイス126及びデバイス127に接続されている。スイッチ133は、アドレスフィルタ132、ブリッジ134、ブリッジ135、デバイス136、及びデバイス137に接続されている。
ブリッジ114、ブリッジ115、ブリッジ124、ブリッジ125、ブリッジ134、及びブリッジ135は、PCI−Express=PCI−Expressブリッジである。ここでは、記載の簡略化のため、PCI−Express=PCI−Expressブリッジを、ブリッジと呼ぶ。
ブリッジ114は、モジュール11をスイッチデバイス21に接続する。ブリッジ115は、モジュール11をスイッチデバイス22に接続する。ブリッジ124は、モジュール12をスイッチデバイス21に接続する。ブリッジ125は、モジュール12をスイッチデバイス22に接続する。ブリッジ134は、モジュール13をスイッチデバイス21に接続する。ブリッジ135は、モジュール13をスイッチデバイス22に接続する。
デバイス116、デバイス117、デバイス126、デバイス127、デバイス136、及びデバイス137は、各モジュールに実装されたPCI−Expressデバイスである。
スイッチデバイス21、及びスイッチデバイス22は、PCI−Expressスイッチデバイスである。ここでは、記載の簡略化のため、PCI−Expressスイッチデバイスを、スイッチデバイスと呼ぶ。
スイッチデバイス21は、ルートコンプレックス(RC)211と、スイッチ212を備える。
スイッチデバイス22は、ルートコンプレックス(RC)221と、スイッチ222を備える。
ルートコンプレックス(RC)211、及びルートコンプレックス(RC)221は、ルートコンプレックスである。
スイッチ212、及びスイッチ222は、PCI−Expressスイッチである。
ここでは、モジュール11、モジュール12、及びモジュール13の例として、PCI−Expressを利用する半導体装置や電子回路を想定している。但し、実際には、これらの例に限定されない。
また、スイッチデバイス21及びスイッチデバイス22の例として、PCI−Express通信に対応し、回線やパケットの交換(スイッチング)機能を持った通信装置や通信回路を想定している。但し、実際には、これらの例に限定されない。
ルートコンプレックス(RC)111、アドレスフィルタ112、スイッチ113、ブリッジ114、ブリッジ115、デバイス116、デバイス117、ルートコンプレックス(RC)121、アドレスフィルタ122、スイッチ123、ブリッジ124、ブリッジ125、デバイス126、デバイス127、ルートコンプレックス(RC)131、アドレスフィルタ132、スイッチ133、ブリッジ134、ブリッジ135、デバイス136、及びデバイス137の各々は、ハードウェア回路でも良いし、CPU(Central Processing Unit)等により実行されるプログラムでも良い。
図5は、本発明におけるアドレスフィルタの詳細である。ここでは、アドレスフィルタ112を例に説明する。
アドレスフィルタ112は、モジュール内接続部1121と、アドレスフィルタリング部1122と、ルートコンプレックス接続部1123を備える。
モジュール内接続部1121は、スイッチ113からパケットを受け取り、アドレスフィルタリング部1122へ送信する。
アドレスフィルタリング部1122は、フィルタレジスタ11221を有する。
また、アドレスフィルタリング部1122は、モジュール内接続部1121からパケットを受け取り、受け取ったパケットからアドレスを抽出し、特定のアドレスビットをフィルタレジスタ11221の内容と置き換える。その後、アドレスフィルタリング部1122は、当該パケットをルートコンプレックス接続部1123に送出する。
ルートコンプレックス接続部1123は、アドレスフィルタリング部1122から受け取ったパケットを、ルートコンプレックス(RC)111へ送出する。
また、ルートコンプレックス接続部1123は、ルートコンプレックス(RC)111から受け取ったパケットを、そのままモジュール内接続部1121へ送出する。このとき、ルートコンプレックス接続部1123は、ルートコンプレックス(RC)111から受け取ったパケットを、アドレスフィルタリング部1122を経由して、そのままモジュール内接続部1121へ送出するようにしても良い。
モジュール内接続部1121は、ルートコンプレックス接続部1123から受け取ったパケットを、スイッチ113へ送信する。
なお、他のアドレスフィルタ(アドレスフィルタ122、及びアドレスフィルタ132)も、アドレスフィルタ112と同様の構成である。
図示しないが、アドレスフィルタ122は、モジュール内接続部1221と、アドレスフィルタリング部1222と、ルートコンプレックス接続部1223を備える。
また、アドレスフィルタ132は、モジュール内接続部1321と、アドレスフィルタリング部1322と、ルートコンプレックス接続部1323を備える。
モジュール内接続部1221及びモジュール内接続部1321は、図5に示すモジュール内接続部1111に相当する。
アドレスフィルタリング部1222及びアドレスフィルタリング部1322は、図5に示すアドレスフィルタリング部1112に相当する。
ルートコンプレックス接続部1223及びルートコンプレックス接続部1323は、図5に示すルートコンプレックス接続部1113に相当する。
図6は、本発明におけるPCI−Express=PCI−Expressブリッジの詳細である。ここでは、ブリッジ114を例に説明する。
ブリッジ114は、スイッチ側接続部1141と、アドレス変換部1142と、モジュール内接続部1143と、アドレス変換部1144を備える。
スイッチ側接続部1141は、スイッチデバイス21からパケットを受け取り、アドレス変換部1142へ送信する。
アドレス変換部1142は、変換元アドレスレジスタ11421と、変換アドレスレジスタ11422を有する。
変換元アドレスレジスタ11421は、アドレス変換の対象となるアドレスの上位アドレスを格納している。ここでは、変換元アドレスレジスタ11421は、転送先となるモジュールを示すターゲットモジュールアドレス(Target Module Address)と、経路を示すルーティングアドレス(Routing Address)用に確保されたアドレスとを含むアドレスを格納している。
変換アドレスレジスタ11422は、ルートコンプレックスのアドレス空間であるローカルアドレス(Local Address)と、経路を示すルーティングアドレス(Routing Address)とを含むアドレスを格納している。
アドレス変換部1142は、スイッチ側接続部1141からパケットを受け取り、受け取ったパケットからアドレスを抽出し、抽出されたアドレスの上位アドレスを、変換元アドレスレジスタ11421に格納されたアドレスと比較する。
また、アドレス変換部1142は、パケットの上位アドレスが変換元アドレスレジスタ11421に格納されたアドレスと一致した場合、抽出されたアドレスを変換アドレスレジスタ11422のアドレスと置き換え、パケットを変換する。
更に、アドレス変換部1142は、変換されたパケットを、モジュール内接続部1143へ送信する。
モジュール内接続部1143は、変換されたパケットをスイッチ113へ出力する。
また、モジュール内接続部1143は、スイッチ113からパケットを受信し、アドレス変換部1144へ送信する。
アドレス変換部1144は、アドレス変換部1142と同様の構成である。ここでは、アドレス変換部1144は、モジュール内接続部1143から受け取ったパケットに対して、アドレス変換を行わずに、当該パケットをそのままスイッチ側接続部1141へ送信する。
スイッチ側接続部1141は、アドレス変換部1144からパケットを受け取り、スイッチデバイス21へ送信する。
なお、他のブリッジ(ブリッジ115、ブリッジ124、ブリッジ125、ブリッジ134、及びブリッジ135)も、ブリッジ114と同様の構成である。
図示しないが、ブリッジ115は、スイッチ側接続部1151と、アドレス変換部1152と、モジュール内接続部1153と、アドレス変換部1154を備える。
また、ブリッジ124は、スイッチ側接続部1241と、アドレス変換部1242と、モジュール内接続部1243と、アドレス変換部1244を備える。
また、ブリッジ125は、スイッチ側接続部1251と、アドレス変換部1252と、モジュール内接続部1253と、アドレス変換部1254を備える。
また、ブリッジ134は、スイッチ側接続部1341と、アドレス変換部1342と、モジュール内接続部1343と、アドレス変換部1344を備える。
また、ブリッジ135は、スイッチ側接続部1351と、アドレス変換部1352と、モジュール内接続部1353と、アドレス変換部1354を備える。
スイッチ側接続部1151、スイッチ側接続部1241、スイッチ側接続部1251、スイッチ側接続部1341、及びスイッチ側接続部1351は、図6に示すスイッチ側接続部1141に相当する。
アドレス変換部1152、アドレス変換部1242、アドレス変換部1252、アドレス変換部1342、及びアドレス変換部1352は、図6に示すアドレス変換部1142に相当する。
モジュール内接続部1153、モジュール内接続部1243、モジュール内接続部1253、モジュール内接続部1343、及びモジュール内接続部1353は、図6に示すモジュール内接続部1143に相当する。
アドレス変換部1154、アドレス変換部1244、アドレス変換部1254、アドレス変換部1344、及びアドレス変換部1354は、図6に示すアドレス変換部1144に相当する。
図7は、本発明におけるアドレス空間の例である。
このアドレス空間は、ターゲットアドレスのアドレス空間である。ターゲットアドレスのアドレス空間には、上位側に、転送先を示す「Target Module Address」に続いて、「Routing Address」、「Target Address」を設定する。
「Target Module Address」は、転送先となるモジュールのアドレス空間である。
「Routing Address」は、パケットが経由してきた経路を示す経路情報を格納するアドレス空間である。
「Target Address」は、ターゲットとなるルートコンプレックスのアドレス空間である。
なお、「Routing Address」の表示領域のサイズは、使用する経路の数を区別するのに必要な領域を確保する必要がある。
本実施形態では、1つのモジュールにつきPCI−Express通信の経路は2つのみであるため、「Routing Address」の表示領域は、「1bit」で十分である。
ここでは、スイッチデバイス21を経由する経路の場合、「Routing Address」は「0」とする。また、スイッチデバイス22を経由する経路の場合、「Routing Address」は「1」とする。但し、実際には、送信前の初期状態の「Routing Address」は「0(未設定)」として、スイッチデバイス21を経由する経路の場合、「Routing Address」は「0b0」とし、スイッチデバイス22を経由する経路の場合、「Routing Address」は「0b1」とするようにしても良い。
なお、「Routing Address」の表示領域に、経路数以上の冗長性を持たせることも可能である。
また、「Target Module Address」、又は「Target Address」の一部を、「Routing Address」として用いることも考えられる。
図8は、PCI−Express=PCI−Expressブリッジでのアドレス変換の方法を示した図である。
本発明におけるPCI−Express=PCI−Expressブリッジの各々(ブリッジ114、ブリッジ115、ブリッジ124、ブリッジ125、ブリッジ134、及びブリッジ135)は、受け取ったパケットに対して、各モジュール毎に割り振られた「Target Module Address」を、ルートコンプレックスのアドレス空間である「Local Address」に変換する。また、各ブリッジは、「Routing Address」を、当該パケットの経路情報を示す「Routing Address」に変換する。
「Local Address」は、ルートコンプレックスのアドレス空間を示す。ここでは、「Local Address」は、当該モジュールのアドレス空間におけるルートコンプレックスのアドレス空間を示す。
例えば、各ブリッジは、スイッチデバイスから受け取ったパケットに対して、「Target Module Address」(0b010)を、「Local Address」(0b111)に変換する。
また、各ブリッジは、スイッチデバイスから受け取ったパケットに対して、「Routing Address」(0)を、当該スイッチデバイスを含む経路を示す「Routing Address」(0b0、又は0b1)に変換する。
なお、各ブリッジは、スイッチデバイスから受け取ったパケットに対して、「Target Address」(0x0400000F_24000000)を、変換せずに、そのまま保持する。但し、実際には、これらの例に限定されない。
図9及び図10を用いて、本発明の動作を説明する。
ここでは、ルートコンプレックス(RC)111からルートコンプレックス(RC)121へパケットを送信する事例について説明する。
図9は、スイッチデバイス21を経由した場合の動作である。
ルートコンプレックス(RC)111は、ルートコンプレックス(RC)121へパケットを送信する際、パケットのアドレスに、ターゲットであるルートコンプレックス(RC)121を含むモジュール12を示す「Target Module Address」を設定し、パケットを送出する。
すなわち、ルートコンプレックス(RC)111から送出されたパケットのアドレス空間には、モジュール12を示す「Target Module Address」が設定されている。
アドレスフィルタ112は、ルートコンプレックス(RC)111から受け取ったパケットを、そのままスイッチ113へ送信する。このとき、図5に示すアドレスフィルタ112において、ルートコンプレックス接続部1123は、ルートコンプレックス(RC)111から受け取ったパケットを、そのままモジュール内接続部1121へ送出する。モジュール内接続部1121は、当該パケットを、そのままスイッチ113へ送信する。
ここでは、スイッチ113は、アドレスフィルタ112から受け取ったパケットを、ブリッジ114へ送信する。なお、スイッチ113がパケットをブリッジ114又はブリッジ115のどちらへ送信するかについては、PCI−Express通信における経路選択に関する既存技術で対応できるため、説明を省略する。
ブリッジ114は、スイッチ113からパケットを受け取ると、アドレス変換を行わずに、当該パケットを、そのままスイッチデバイス21に送信する。
スイッチ212は、ブリッジ114からのパケットを受信する。
スイッチ212は、パケットのアドレス空間を参照し、転送先となるモジュールを決定し、パケットを転送する。「Target Module Address」は、モジュール12を示しているため、スイッチ212は、モジュール12に、パケットを転送する。
ブリッジ124は、スイッチ212からのパケットを受信し、受信されたパケットに対して、内部でアドレス変換を行い、「Target Module Address」を「Local Address」に変換する。また、ブリッジ124は、スイッチデバイス21を経由する経路から当該パケットを受信しているため、「Routing Address」を現在の値「0」から当該経路を示す値「0」へ変換する。ここでは、ブリッジ124は、外部のスイッチデバイスからパケットを受信する際、必ずスイッチデバイス21からパケットを受信するため、受信されたパケット「Routing Address」を無条件で「0」へ変換するようにしても良い。その後、ブリッジ124は、パケットをスイッチ123へ送信する。
このとき、ブリッジ124内において、スイッチ側接続部1241は、スイッチデバイス21からパケットを受け取り、アドレス変換部1242へ送信する。
アドレス変換部1242は、変換元アドレスレジスタ12421と、変換アドレスレジスタ12422を有する。変換元アドレスレジスタ12421は、変換元アドレスレジスタ11421に相当する。変換アドレスレジスタ12422に相当する。
アドレス変換部1242は、スイッチ側接続部からパケットを受け取り、受け取ったパケットからアドレスを抽出し、抽出されたアドレス「Target Module Address」の上位アドレスを、変換元アドレスレジスタ12421に格納されたアドレスと比較する。
ここでは、変換元アドレスレジスタ12421は、事前に、「Target Module Address」の上位アドレスを格納しているものとする。
アドレス変換部1242は、パケットの上位アドレスが変換元アドレスレジスタ12421に格納されたアドレスと一致した場合、抽出されたアドレスを、変換アドレスレジスタ12422のアドレス「Local Address」と置き換え、パケットを変換する。
ここでは、変換アドレスレジスタ12422は、事前に、「Local Address」のアドレスを格納しているものとする。
また、アドレス変換部1242は、「Routing Address」を、現在の値「0」から、スイッチデバイス21を経由する経路を示す値「0」へ変換する。なお、スイッチデバイス21を経由する経路を示す値「0」は、変換アドレスレジスタ12422に格納されていても良い。
その後、アドレス変換部1242は、変換されたパケットを、モジュール内接続部1243へ送信する。
モジュール内接続部1243は、変換されたパケットをスイッチ123へ出力する。
スイッチ123は、ブリッジ124から受け取ったパケットを、アドレスフィルタ122へ送信する。このとき、スイッチ123は、ブリッジ124から受け取ったパケットを、デバイス116やデバイス117へ送信する。ここでは、デバイス116及びデバイス117のうち少なくとも1つは、メモリ、バッファ、又はレジスタ等であり、ブリッジ124により変換された「Routing Address」を格納する。格納される「Routing Address」の値は、「0」である。
ここで、ブリッジ124により「Routing Address」が変換された場合、パケットのアドレス範囲が異常となり、CRC(Cyclic Redundancy Check:巡回冗長検査)等のエラーチェック等が正確にできなくなる可能性がある。そのため、アドレスフィルタ122では、「Routing Address」の値を変換前の値に戻し、アドレス範囲を制限する。
アドレスフィルタ122は、アドレス範囲を制限するために、「Routing Address」を「0」へ置き換え、ルートコンプレックス(RC)121へパケットを送信する。
このとき、アドレスフィルタ122内において、モジュール内接続部1221は、スイッチ123からパケットを受け取り、アドレスフィルタリング部1222へ送信する。
アドレスフィルタリング部1222は、フィルタレジスタ12221を有する。フィルタレジスタ12221は、図5に示すフィルタレジスタ11221に相当する。
ここでは、フィルタレジスタ12221は、アドレス範囲を制限するための「Routing Address」の値として、「0」を格納している。なお、フィルタレジスタ12221は、「Routing Address」の値を、事前に格納していても良いし、ブリッジ124によるアドレス変換の際にブリッジ124から変換前の値を受け取るようにしても良い。
アドレスフィルタリング部1222は、モジュール内接続部1221からパケットを受け取り、受け取ったパケットからアドレスを抽出し、特定のアドレスビット「Routing Address」をフィルタレジスタ12221の内容「0」と置き換える。ここでは、アドレスフィルタリング部1222は、「Routing Address」を、「0」から「0」に変換する。
その後、アドレスフィルタリング部1222は、当該パケットをルートコンプレックス接続部1223に送出する。
ルートコンプレックス接続部1223は、アドレスフィルタリング部1222から受け取ったパケットを、ルートコンプレックス(RC)121へ送出する。
ルートコンプレックス(RC)121は、アドレスフィルタ122からパケットを受け取る。図示しないが、ルートコンプレックス(RC)121は、当該パケットを、CPUに送出しても良い。ルートコンプレックス(RC)121は、パケットを受け取ると、パケットのアドレス空間を参照し、CRC等のエラーチェックを行い、パケットに異常が合った際に、デバイス116及びデバイス117のうち少なくとも1つに格納された「Routing Address」を参照し、「Routing Address」に基づいて、問題のある経路を特定する。
なお、この事例では、「Routing Address」は、対外的には変化していないと言える。
図10は、スイッチデバイス22を経由した場合の動作である。
ルートコンプレックス(RC)111は、ルートコンプレックス(RC)121へパケットを送信する際、パケットのアドレスに、ターゲットであるルートコンプレックス(RC)121を含むモジュール12を示す「Target Module Address」を設定し、パケットを送出する。
すなわち、ルートコンプレックス(RC)111から送出されたパケットのアドレス空間には、モジュール12を示す「Target Module Address」が設定されている。
アドレスフィルタ112は、ルートコンプレックス(RC)111から受け取ったパケットを、そのままスイッチ113へ送信する。このとき、図5に示すアドレスフィルタ112において、ルートコンプレックス接続部1123は、ルートコンプレックス(RC)111から受け取ったパケットを、そのままモジュール内接続部1121へ送出する。モジュール内接続部1121は、当該パケットを、そのままスイッチ113へ送信する。
ここでは、スイッチ113は、アドレスフィルタ112から受け取ったパケットを、ブリッジ115へ送信する。なお、スイッチ113がパケットをブリッジ115又はブリッジ115のどちらへ送信するかについては、PCI−Express通信における経路選択に関する既存技術で対応できるため、説明を省略する。
ブリッジ115は、スイッチ113からパケットを受け取ると、アドレス変換を行わずに、当該パケットを、そのままスイッチデバイス22に送信する。
スイッチ222は、ブリッジ115からのパケットを受信する。
スイッチ222は、パケットのアドレス空間を参照し、転送先となるモジュールを決定し、パケットを転送する。「Target Module Address」は、モジュール12を示しているため、スイッチ222は、モジュール12に、パケットを転送する。
ブリッジ125は、スイッチ222からのパケットを受信し、受信されたパケットに対して、内部でアドレス変換を行い、「Target Module Address」を「Local Address」に変換する。また、ブリッジ125は、スイッチデバイス22を経由する経路から当該パケットを受信しているため、「Routing Address」を現在の値「0」から当該経路を示す値「1」へ変換する。ここでは、ブリッジ125は、外部のスイッチデバイスからパケットを受信する際、必ずスイッチデバイス22からパケットを受信するため、受信されたパケット「Routing Address」を無条件で「1」へ変換するようにしても良い。その後、ブリッジ125は、パケットをスイッチ123へ送信する。
このとき、ブリッジ125内において、スイッチ側接続部1251は、スイッチデバイス22からパケットを受け取り、アドレス変換部1252へ送信する。
アドレス変換部1252は、変換元アドレスレジスタ12521と、変換アドレスレジスタ12522を有する。変換元アドレスレジスタ12521は、変換元アドレスレジスタ11521に相当する。変換アドレスレジスタ12522に相当する。
アドレス変換部1252は、スイッチ側接続部からパケットを受け取り、受け取ったパケットからアドレスを抽出し、抽出されたアドレス「Target Module Address」の上位アドレスを、変換元アドレスレジスタ12521に格納されたアドレスと比較する。
ここでは、変換元アドレスレジスタ12521は、事前に、「Target Module Address」の上位アドレスを格納しているものとする。
アドレス変換部1252は、パケットの上位アドレスが変換元アドレスレジスタ12521に格納されたアドレスと一致した場合、抽出されたアドレスを、変換アドレスレジスタ12522のアドレス「Local Address」と置き換え、パケットを変換する。
ここでは、変換アドレスレジスタ12522は、事前に、「Local Address」のアドレスを格納しているものとする。
また、アドレス変換部1252は、「Routing Address」を、現在の値「0」から、スイッチデバイス22を経由する経路を示す値「1」へ変換する。なお、スイッチデバイス22を経由する経路を示す値「1」は、変換アドレスレジスタ12522に格納されていても良い。
その後、アドレス変換部1252は、変換されたパケットを、モジュール内接続部1253へ送信する。
モジュール内接続部1253は、変換されたパケットをスイッチ123へ出力する。
スイッチ123は、ブリッジ125から受け取ったパケットを、アドレスフィルタ122へ送信する。このとき、スイッチ123は、ブリッジ125から受け取ったパケットを、デバイス116やデバイス117へ送信する。ここでは、デバイス116及びデバイス117のうち少なくとも1つは、メモリ、バッファ、又はレジスタ等であり、ブリッジ125により変換された「Routing Address」を格納する。格納される「Routing Address」の値は、「1」である。
アドレスフィルタ122は、アドレス範囲を制限するために、「Routing Address」を「0」へ置き換え、ルートコンプレックス(RC)121へパケットを送信する。
このとき、アドレスフィルタ122内において、モジュール内接続部1221は、スイッチ123からパケットを受け取り、アドレスフィルタリング部1222へ送信する。
アドレスフィルタリング部1222は、フィルタレジスタ12221を有する。フィルタレジスタ12221は、図5に示すフィルタレジスタ11221に相当する。
ここでは、フィルタレジスタ12221は、アドレス範囲を制限するための「Routing Address」の値として、「0」を格納している。なお、フィルタレジスタ12221は、「Routing Address」の値を、事前に格納していても良いし、ブリッジ125によるアドレス変換の際にブリッジ125から変換前の値を受け取るようにしても良い。
アドレスフィルタリング部1222は、モジュール内接続部1221からパケットを受け取り、受け取ったパケットからアドレスを抽出し、特定のアドレスビット「Routing Address」をフィルタレジスタ12221の内容「0」と置き換える。ここでは、アドレスフィルタリング部1222は、「Routing Address」を、「1」から「0」に変換する。
その後、アドレスフィルタリング部1222は、当該パケットをルートコンプレックス接続部1223に送出する。
ルートコンプレックス接続部1223は、アドレスフィルタリング部1222から受け取ったパケットを、ルートコンプレックス(RC)121へ送出する。
ルートコンプレックス(RC)121は、アドレスフィルタ122からパケットを受け取る。図示しないが、ルートコンプレックス(RC)121は、当該パケットを、CPUに送出しても良い。ルートコンプレックス(RC)121は、パケットを受け取ると、パケットのアドレス空間を参照し、CRC等のエラーチェックを行い、パケットに異常が合った際に、デバイス116及びデバイス117のうち少なくとも1つに格納された「Routing Address」を参照し、「Routing Address」に基づいて、問題のある経路を特定する。
以上のように、本発明は、経路情報を付与するPCI−Express通信システムに関する。
ネットワーク通信システムにおいては、通信障害発生時のために代替経路を準備する必要がある。異なるトポロジーのPCI−Express通信モジュールを接続する場合、PCI−Express=PCI−Expressブリッジでは、トポロジー毎にアドレス空間を分離するため、ブリッジ内部にアドレス変換機能が搭載されているが、同じターゲットに対するアドレスが経路によらず同じになるため、通信経路が判定できないという問題がある。
この問題を解決するため、本発明では、PCI−Expressスイッチでアドレス変換を行う際に、ルートコンプレックスのアドレス空間の範囲内で、経路毎に割り当てるアドレス空間が異なるよう、アドレス変換を行う。
本発明のPCI−Express通信システムは、複数のPCI−Express接続ポートを有するPCI−Expressスイッチを複数有する。また、複数のルートコンプレックスを有する。また、あるルートコンプレックスが属するPCI−Express通信システムと、別のルートコンプレックスが属するPCI−Express通信システムとを相互に接続する機能を持つPCI−Express=PCI−Expressブリッジを有する。また、ルートコンプレックスに入力されるパケットに対して、アドレス範囲を制限するアドレスフィルタリング機能を有する。また、あるルートコンプレックスから別のルートコンプレックスへ至る経路が複数存在し、上記異なる経路を使用する場合、ターゲットアドレスに経路毎のパラメータを付与する機能を有する。
本発明のPCI−Express通信システムは、複数のPCI−Express接続ポートを有するPCI−Expressスイッチを複数有する。また、複数のルートコンプレックスを有する。また、あるルートコンプレックスが属するPCI−Express通信システムと、別のルートコンプレックスが属するPCI−Express通信システムとを相互に接続する機能を持つPCI−Express=PCI−Expressブリッジを有する。また、上記PCI−Express=PCI−Expressブリッジを経由するパケットに対して、アドレス変換を行う機能を有する。また、ルートコンプレックスに入力されるパケットに対して、アドレス範囲を制限するアドレスフィルタリング機能を有する。また、あるルートコンプレックスから別のルートコンプレックスへ至る経路が複数存在し、上記異なる経路を使用する場合、ターゲットアドレスに経路毎のパラメータを付与する機能を有する。
本発明では、アドレス変換を行う際、経路毎に異なるアドレスを付与することにより、通過経路を確認することが可能となる。アドレス変換を行う際に、経路毎に異なるアドレスを付与する場合、ルートコンプレックスに到達する最終アドレスが異なるため、同一空間に対するアクセスが別空間にマップされてしまう問題が生じる。この問題は、ルートコンプレックスの前段にアドレスフィルタリング機能を持つPCI−Expressデバイスを搭載することにより、同一アドレス空間への変換が可能となる。
また、本発明では、パケットを受信したルートコンプレックス側で経路情報を入手することにより、CRCエラー等、パケットに異常が合った際に、問題のある経路を特定することが可能となる。また、問題のある経路が判明することによりパス切換えを行うことで、障害を事前に回避することが可能となる。
ここでは、PCI−Expressの使用を例に説明しているが、実際には、PCI−Express自体に限定されるものではなく、PCI−Expressを拡張、応用、又は発展させた規格、或いは、PCI−Expressと類似の規格を使用しても良い。
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
11,12,13… モジュール
111,121,131… ルートコンプレックス(RC)
112,122,132… アドレスフィルタ
1121,1221,1321… モジュール内接続部
1122,1222,1322… アドレスフィルタリング部
11221,12221,13221… フィルタレジスタ
1123,1223,1323… ルートコンプレックス接続部
113,123,133… スイッチ(PCI−Expressスイッチ)
114,124,134… ブリッジ(PCI−Express=PCI−Expressブリッジ)
1141,1241,1341… スイッチ側接続部
1142,1242,1342… アドレス変換部
11421,12421,13421… 変換元アドレスレジスタ
11422,12422,13422… 変換アドレスレジスタ
1143,1243,1343… モジュール内接続部
1144,1244,1344… アドレス変換部
115,125,135… ブリッジ(PCI−Express=PCI−Expressブリッジ)
1151,1251,1351… スイッチ側接続部
1152,1252,1352… アドレス変換部
11521,12521,13521… 変換元アドレスレジスタ
11522,12522,13522… 変換アドレスレジスタ
1153,1253,1353… モジュール内接続部
1154,1254,1354… アドレス変換部
116,126,136… デバイス
117,127,137… デバイス
21,22… スイッチデバイス
211,221… ルートコンプレックス(RC)
212,222… スイッチ

Claims (12)

  1. 外部のルートコンプレックスと第1のPCI−Expressスイッチを介して接続し、前記第1のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第1の経路を示すパラメータを付与する第1のPCI−Express=PCI−Expressブリッジと、
    前記外部のルートコンプレックスと第2のPCI−Expressスイッチを介して接続し、前記第2のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第2の経路を示すパラメータを付与する第2のPCI−Express=PCI−Expressブリッジと、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方から受け取ったパケットに対して、アドレス範囲を制限するアドレスフィルタと、
    前記アドレスフィルタからパケットを受け取るルートコンプレックスと
    を含む
    PCI−Express通信システム。
  2. 請求項1に記載のPCI−Express通信システムであって、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジの各々は、受け取ったパケットに対して、転送先を示すターゲットモジュールアドレスを、前記ルートコンプレックスのアドレス空間を示すローカルアドレスに変換し、経路を示すパラメータとして付与されたルーティングアドレスの内容を、経路に応じた内容に変換する
    PCI−Express通信システム。
  3. 請求項2に記載のPCI−Express通信システムであって、
    前記アドレスフィルタは、
    アドレス範囲を制限するためのルーティングアドレスの内容を格納するフィルタレジスタ
    を有し、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方から受け取ったパケットに対して、前記ルーティングアドレスの内容を、前記フィルタアドレスに格納された内容に置き換える
    PCI−Express通信システム。
  4. 請求項1乃至3のいずれか一項に記載のPCI−Express通信システムであって、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方からパケットを受け取り、前記受け取ったパケットを前記アドレスフィルタに転送するスイッチと、
    前記スイッチと接続し、前記スイッチが受け取ったパケットに付与されたパラメータを記憶するデバイスと
    を更に含む
    PCI−Express通信システム。
  5. 請求項4に記載のPCI−Express通信システムであって、
    前記ルートコンプレックスは、前記アドレスフィルタから受け取ったパケットに対して、CRC(Cyclic Redundancy Check)エラーの有無を確認し、パケットに異常があった場合、前記デバイスに記憶されたパラメータを参照して、問題のある経路を特定する
    PCI−Express通信システム。
  6. 請求項5に記載のPCI−Express通信システムであって、
    前記アドレスフィルタは、前記ルートコンプレックスから送出されたパケットを、そのまま前記スイッチに送出し、
    前記スイッチは、前記アドレスフィルタから送出されたパケットを、前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのいずれか一方に送出し、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのいずれか一方は、前記スイッチから受け取ったパケットを送出する際、アドレス変換を行わずにパケットを送出する
    PCI−Express通信システム。
  7. 外部のルートコンプレックスと第1のPCI−Express=PCI−Expressブリッジとを、第1のPCI−Expressスイッチを介して接続し、
    前記第1のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第1の経路を示すパラメータを付与し、
    前記外部のルートコンプレックスと第2のPCI−Express=PCI−Expressブリッジとを、第2のPCI−Expressスイッチを介して接続し、
    前記第2のPCI−Expressスイッチから受け取ったパケットに対して、アドレス変換を行い、ターゲットアドレスに第2の経路を示すパラメータを付与し、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方からアドレスフィルタに送出し、前記アドレスフィルタで、パケットのアドレス範囲を制限し、
    前記アドレスフィルタからルートコンプレックスにパケットを送出する
    PCI−Express通信方法。
  8. 請求項7に記載のPCI−Express通信方法であって、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジの各々で、受け取ったパケットに対して、転送先を示すターゲットモジュールアドレスを、前記ルートコンプレックスのアドレス空間を示すローカルアドレスに変換し、経路を示すパラメータとして付与されたルーティングアドレスを、経路に応じた内容に変換する
    PCI−Express通信方法。
  9. 請求項8に記載のPCI−Express通信方法であって、
    前記アドレスフィルタで、アドレス範囲を制限するためのルーティングアドレスの内容を格納するフィルタレジスタを参照し、前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方から前記アドレスフィルタに送出されたパケットに対して、前記ルーティングアドレスの内容を、前記フィルタアドレスに格納された内容に置き換える
    PCI−Express通信方法。
  10. 請求項7乃至9のいずれか一項に記載のPCI−Express通信方法であって、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのうち少なくとも一方からスイッチにパケットを送出し、
    前記スイッチに接続されたデバイスで、前記スイッチが受け取ったパケットに付与されたパラメータを記憶し、
    前記スイッチから前記アドレスフィルタにパケットを送出する
    PCI−Express通信方法。
  11. 請求項9に記載のPCI−Express通信方法であって、
    前記ルートコンプレックスで、前記アドレスフィルタから受け取ったパケットに対して、CRC(Cyclic Redundancy Check)エラーの有無を確認し、パケットに異常があった場合、前記デバイスに記憶されたパラメータを参照して、問題のある経路を特定する
    PCI−Express通信方法。
  12. 請求項11に記載のPCI−Express通信方法であって、
    前記ルートコンプレックスから送出されたパケットを、前記アドレスフィルタを介して、そのまま前記スイッチに送出し、
    前記スイッチから、前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのいずれか一方にパケットを送出し、
    前記第1のPCI−Express=PCI−Expressブリッジ及び前記第2のPCI−Express=PCI−Expressブリッジのいずれか一方からパケットを送出する際、アドレス変換を行わずにパケットを送出する
    PCI−Express通信方法。
JP2009083193A 2009-03-30 2009-03-30 PCI−Express通信システム、及びPCI−Express通信方法 Expired - Fee Related JP5267943B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009083193A JP5267943B2 (ja) 2009-03-30 2009-03-30 PCI−Express通信システム、及びPCI−Express通信方法
US12/749,055 US8489795B2 (en) 2009-03-30 2010-03-29 PCI-Express communication system and PCI-Express communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009083193A JP5267943B2 (ja) 2009-03-30 2009-03-30 PCI−Express通信システム、及びPCI−Express通信方法

Publications (2)

Publication Number Publication Date
JP2010237839A true JP2010237839A (ja) 2010-10-21
JP5267943B2 JP5267943B2 (ja) 2013-08-21

Family

ID=42785678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009083193A Expired - Fee Related JP5267943B2 (ja) 2009-03-30 2009-03-30 PCI−Express通信システム、及びPCI−Express通信方法

Country Status (2)

Country Link
US (1) US8489795B2 (ja)
JP (1) JP5267943B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012118969A (ja) * 2010-12-03 2012-06-21 Internatl Business Mach Corp <Ibm> マルチレーンpciエクスプレスio相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム
JP2013065079A (ja) * 2011-09-15 2013-04-11 Ricoh Co Ltd 中継装置および通信システム
JP2014002434A (ja) * 2012-06-15 2014-01-09 Touch Panel Kenkyusho:Kk 導電性フィルムおよび静電容量式タッチパネル

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2690831A4 (en) * 2011-03-23 2014-12-10 Nec Corp COMMUNICATION CONTROL SYSTEM, COMMUNICATION NODES AND COMMUNICATION CONTROL METHOD
US8832331B2 (en) 2011-08-29 2014-09-09 Ati Technologies Ulc Data modification for device communication channel packets
US8949474B1 (en) * 2011-11-21 2015-02-03 Marvell International Ltd. Method for inter-chip and intra-chip addressing using port identifiers and address mapping
US8825910B2 (en) 2012-04-06 2014-09-02 International Business Machines Corporation Pass-through converged network adaptor (CNA) using existing ethernet switching device
KR102007368B1 (ko) * 2012-12-17 2019-08-05 한국전자통신연구원 Pci 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템
US10452316B2 (en) 2013-04-17 2019-10-22 Apeiron Data Systems Switched direct attached shared storage architecture
US9483431B2 (en) 2013-04-17 2016-11-01 Apeiron Data Systems Method and apparatus for accessing multiple storage devices from multiple hosts without use of remote direct memory access (RDMA)
US9756128B2 (en) 2013-04-17 2017-09-05 Apeiron Data Systems Switched direct attached shared storage architecture
US9858007B2 (en) 2013-11-12 2018-01-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Decoupling host and device address maps for a peripheral component interconnect express controller
US9419918B2 (en) * 2014-11-07 2016-08-16 Futurewei Technologies, Inc. Non-transparent bridge method and apparatus for configuring high-dimensional PCI-express networks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189346A (ja) * 1992-01-09 1993-07-30 Nec Corp ディスク制御装置
JP2007148621A (ja) * 2005-11-25 2007-06-14 Hitachi Ltd 計算機システム

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745996A (en) * 1971-02-19 1973-07-17 Berivon Co Apparatus for the reduction of bone fractures
US3766384A (en) * 1971-04-28 1973-10-16 Tower Co Inc Surgical table
US4872656A (en) * 1981-12-21 1989-10-10 American Sterilizer Company Orthopedic table with movable upper body and sacrum supports
US4624245A (en) * 1984-08-10 1986-11-25 Mullin Robert J Hip displacement apparatus
US5658315A (en) * 1994-02-23 1997-08-19 Orthopedic Systems, Inc. Apparatus and method for lower limb traction
US5645079A (en) * 1994-12-02 1997-07-08 Zahiri; Hormoz Apparatus for mechanically holding, maneuvering and maintaining a body part of a patient during orthopedic surgery
US5802641A (en) * 1997-03-07 1998-09-08 Amatech Corporation Leg holder system for simultaneous positioning in the abduction and lithotomy dimensions
US6112311A (en) * 1998-02-20 2000-08-29 International Business Machines Corporation Bridge failover system
US6286164B1 (en) * 1998-03-19 2001-09-11 Orthopedic Systems, Inc. Medical table having controlled movement and method of use
US6490644B1 (en) * 2000-03-08 2002-12-03 International Business Machines Corporation Limiting write data fracturing in PCI bus systems
US6640363B1 (en) * 2000-10-16 2003-11-04 Ge Medical Systems Global Technology Company, Llc Mobile imaging table pivot mechanism
JP4527929B2 (ja) * 2002-05-08 2010-08-18 衛 光石 整復装置
US20040133983A1 (en) * 2003-01-13 2004-07-15 Newkirk David C. Surgical table
US7046668B2 (en) * 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US6895969B2 (en) * 2003-02-06 2005-05-24 Roger J. Malcolm Orthopedic traction device
US7380018B2 (en) * 2003-05-15 2008-05-27 Broadcom Corporation Peripheral bus transaction routing using primary and node ID routing information
US7096305B2 (en) * 2003-05-15 2006-08-22 Broadcom Corporation Peripheral bus switch having virtual peripheral bus and configurable host bridge
DE102004054332A1 (de) * 2004-11-10 2006-05-11 Memminger, Michael, Dr. Beinführung, insbesondere für die Verwendung bei einer Hüftoperation
US7739762B2 (en) * 2007-10-22 2010-06-22 Mizuho Orthopedic Systems, Inc. Surgery table apparatus
US7152261B2 (en) * 2005-02-22 2006-12-26 Jackson Roger P Modular multi-articulated patient support system
JP4410190B2 (ja) 2005-03-24 2010-02-03 富士通株式会社 PCI−Express通信システム
US7293129B2 (en) * 2005-04-22 2007-11-06 Sun Microsystems, Inc. Flexible routing and addressing
US7947006B2 (en) * 2005-11-30 2011-05-24 Smith & Nephew, Inc. Hip distraction
JP4501916B2 (ja) * 2006-09-20 2010-07-14 日本電気株式会社 I/o機器の共有システムと情報処理装置共有システム及びそれらに用いる方法
US7519761B2 (en) * 2006-10-10 2009-04-14 International Business Machines Corporation Transparent PCI-based multi-host switch
US7506084B2 (en) * 2006-10-17 2009-03-17 International Business Machines Corporation Method for communicating with an I/O adapter using cached address translations
US7562176B2 (en) * 2007-02-28 2009-07-14 Lsi Corporation Apparatus and methods for clustering multiple independent PCI express hierarchies
US7752346B2 (en) * 2007-12-21 2010-07-06 Aprius, Inc. Universal routing in PCI-Express fabrics
US8001633B2 (en) * 2008-12-23 2011-08-23 Swain Jr Samuel M Spica table
US8302228B2 (en) * 2009-02-24 2012-11-06 Emad Aboujaoude Lower extremity surgical positioning device
US8745292B2 (en) * 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189346A (ja) * 1992-01-09 1993-07-30 Nec Corp ディスク制御装置
JP2007148621A (ja) * 2005-11-25 2007-06-14 Hitachi Ltd 計算機システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012118969A (ja) * 2010-12-03 2012-06-21 Internatl Business Mach Corp <Ibm> マルチレーンpciエクスプレスio相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム
JP2013065079A (ja) * 2011-09-15 2013-04-11 Ricoh Co Ltd 中継装置および通信システム
JP2014002434A (ja) * 2012-06-15 2014-01-09 Touch Panel Kenkyusho:Kk 導電性フィルムおよび静電容量式タッチパネル

Also Published As

Publication number Publication date
US20100250823A1 (en) 2010-09-30
US8489795B2 (en) 2013-07-16
JP5267943B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5267943B2 (ja) PCI−Express通信システム、及びPCI−Express通信方法
US8463881B1 (en) Bridging mechanism for peer-to-peer communication
US8412875B2 (en) Switch and network bridge apparatus
JP5274730B2 (ja) PCIeアーキテクチャ中でのI/O拡張要求および応答のルーティング
US7424566B2 (en) Method, system, and apparatus for dynamic buffer space allocation
JP4928732B2 (ja) データ転送システム及び電子機器
US20120131255A1 (en) Multi-port system and method for routing a data element within an interconnection fabric
CN110489365A (zh) 交换设备、外围部件互连高速系统及其初始化方法
US10698849B2 (en) Methods and apparatus for augmented bus numbering
JP4564855B2 (ja) データ転送システム及び電子機器
KR20140078161A (ko) Pci 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템
US8352667B2 (en) I/O connection system and I/O connection method
JP2011507065A (ja) 制御パス入出力仮想化方法
JP2014002545A (ja) データ転送装置、及びデータ転送方法
JP6579140B2 (ja) 変換装置、ホスト装置、入出力スイッチシステム、情報処理システム、方法およびプログラム
KR102033112B1 (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
US20100082875A1 (en) Transfer device
JP5687959B2 (ja) I/oデバイス共有方法、および装置
JP6155500B2 (ja) 中継装置
US20030217219A1 (en) Using information provided through tag space
JP4777723B2 (ja) 情報処理システム、プログラムおよびデータ転送方法
US8966139B2 (en) Communication control apparatus, network, and network system
JP5110156B2 (ja) スイッチ及びネットワークブリッジ装置
JP2007226494A (ja) データ転送システム
JP2007282187A (ja) 情報処理装置、情報処理システムおよびデータ通信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees