JP2010237556A - 表示装置 - Google Patents

Abstract

【課題】 簡易な構成で画素の開口率の向上と補助容量の確保とが実現できる表示装置を提供する。
【解決手段】 ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素電極と、略格子状に設けられたｎ本のソースライン及びｍ本のゲートラインとを有する薄膜トランジスタアレイ基板を備えた表示装置であって、上記ゲートラインは、奇数行の画素電極と偶数行の画素電極との間に、奇数行用のゲートライン及び偶数行用のゲートラインがともに配置され、基板面に対して法線方向から見たときに、上記奇数行用のゲートラインと上記偶数行用のゲートラインと重なる領域にシールド電極を更に有し、上記シールド電極と上記画素電極とは電気的に分離されている表示装置である。
【選択図】 図１

Description

本発明は、表示装置に関する。より詳しくは、アクティブマトリクス駆動型の表示装置に関するものである。

近年、スイッチング素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えるアクティブマトリクス型の液晶表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性の基板の間に液晶層が配置されてなる液晶パネルを備える。液晶パネルを構成する一方の基板には、ゲートライン（走査信号線）とソースライン（映像信号線）とが格子状に設けられ、画像を形成するための画素電極がマトリクス状に配置されている。ゲートラインとソースラインとの交点近傍にはＴＦＴが設けられ、画素電極への電圧の印加が制御される。また、液晶パネルの他方の基板には、画素電極との間に電圧を印加するための共通電極が設けられており、画素電極と共通電極とによって液晶容量が形成されている。

このような液晶表示装置では、各ゲートラインを１水平走査期間ずつ順次に選択するために、各ゲートラインへの走査信号の印加が１垂直走査期間を周期として繰り返される。このため、画素電極と共通電極とによって形成される各液晶容量に蓄積された電荷は、ほぼ１垂直走査期間保持されなければならない。ところが、液晶容量だけではその蓄積された電荷が保持されない場合には、液晶容量と並列に補助容量が設けられる。補助容量は、一般的に、画素電極又は画素電極と電気的に接続された補助容量用電極と、補助容量配線とによって形成される。

一方、液晶表示装置等の表示装置の分野では、解像度の向上や装置の小型化に伴って、画素の高精細化が進展しており、画素の開口率を向上させる技術がより強く求められている。開口率を向上させる方法として、特許文献１の図２９、３０には、反射領域内の液晶層の厚みを透過領域内の液晶層の厚みよりも薄くする透明誘電体層に関し、行方向及び／又は列方向に沿って隣接した画素領域の透明誘電体層を連続するように形成する技術が開示されている。

このように画素の開口率の向上が求められるなか、上記した補助容量を大きく確保しようとすると、表示領域に配置された補助容量用電極の面積を大きくする必要が生じるが、補助容量用電極は、低抵抗化を図るために銅（Ｃｕ）や銀（Ａｇ）等のメタル材料にて表示領域内に設けられることから、開口率の低下を招くこととなる。

これに対し、開口率を減少させることなく補助容量を形成させる技術として、特許文献２には、隣り合う２つの画素の行間に形成した電極配線とトランジスタのゲート絶縁膜の延長部とトランジスタの半導体薄膜の延長部とによって補助容量を形成する技術が開示されている。

特開２００５−１８９３５１号公報 特開平２−１７６７２５号公報

しかしながら、特許文献２には、ソースラインを画素の列数に対して２倍の本数設け、ゲートラインを画素の行数に対して１／２倍設ける構成が開示されており、そのような構成については、開口率においてゲートラインの本数が減ることによる利得よりもソースラインの本数が増えることによる損失の方が大きくなりやすく、工夫の余地があった。また、ソースライン同士を近接させて設けることで短絡が生じやすくなるおそれもあった。

本発明は、上記現状に鑑みてなされたものであり、簡易な構成で画素の開口率の向上と補助容量の確保とが実現できる表示装置を提供することを目的とするものである。

本発明者らは、高精細な表示装置の表示品位を向上させる手段について種々検討したところ、薄膜トランジスタアレイ基板におけるゲートラインの配置に着目した。そして、メタル材からなるゲートラインを画素の外部に配置することで開口率の向上が図れることを見いだすとともに、奇数行の画素と偶数行の画素との間に各画素のゲートラインを配置する２ライン構造として、この２ライン構造のゲートラインと重なる領域にシールド電極を配置するという簡易な構成で、画素電極はゲートラインの引き込み電圧の影響を受けることがなくなるため均一な画素電位が得られ、これにより表示ムラのない良好な表示特性を得ることができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素電極と、略格子状に設けられたｎ本のソースライン及びｍ本のゲートラインとを有する薄膜トランジスタアレイ基板を備えた表示装置であって、上記ゲートラインは、奇数行の画素電極と偶数行の画素電極との間に、奇数行用のゲートライン及び偶数行用のゲートラインがともに配置され、基板面に対して法線方向から見たときに、上記奇数行用のゲートライン及び上記偶数行用のゲートラインと重なる領域にシールド電極を更に有し、上記シールド電極と上記画素電極とは電気的に分離されている表示装置である。

本発明において、上記シールド電極と上記画素電極とが電気的に分離される一例としては、上記シールド電極は、上記画素電極と同じ階層に配置されており、上記シールド電極と上記画素電極とは接触しないものが挙げられる。また、上記シールド電極は、上記画素電極と異なる階層に配置され、基板面に対して法線方向から見たときに、上記画素電極と重なる領域を有するように配置されていてもよい。

上記シールド電極は、非透明電極であっても透明電極であってもよいが、基板面に対して法線方向から見たときに画素電極と重なる領域を有するときには、上記シールド電極は、透明電極であることが好ましい。これにより、シールド電極が配置された領域も表示領域として活用でき、高い開口率を維持できる。

上記シールド電極は、上記薄膜トランジスタアレイ基板と対向して配置される対向基板における対向電極又は固定電位と接続されることで、画素電極とゲートラインとの間の寄生容量を防止できる。

本発明の表示装置の好ましい形態としては、上記薄膜トランジスタアレイ基板は、上記ゲートラインが配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を有するものが挙げられる。本発明においては、奇数行の画素電極と偶数行の画素電極との間に、奇数行用のゲートライン及び偶数行用のゲートラインがともに配置された２ライン構造をとるため、奇数行の画素電極と偶数行の画素電極との間においてゲートラインが配置されない領域が生じる。この領域に上記共通の付加回路を配置することにより、独立した付加回路を各画素内に配置する場合に比べて開口率を高めることができる。上記付加回路の種類としては、例えば、光センサー用回路、メモリー回路が挙げられる。

また、本発明の表示装置の好ましい他の形態としては、上記薄膜トランジスタアレイ基板は、基板面に対して法線方向から見たときに、上記画素電極と重なる領域に補助容量用電極を更に有するものが挙げられる。このような構成であると、画素電極と補助容量用電極との間で、高い補助容量を形成できる。

上記形態において、上記補助容量用電極は、透明電極であることが好ましい。これにより、開口率の低下を抑制できる。

また、上記形態に係る表示装置は、画素ごとに反射領域と透過領域とを有し、上記反射領域は、基板面に対して法線方向から見たときに、上記補助容量用電極と重なる領域にある半透過型の表示装置であってもよい。これにより、透過領域における光の透過性を低下させることなく、良好な表示特性が得られる。

また、上記半透過型の表示装置において、上記反射領域は、画素の中央部に配置され、奇数行の画素の透過領域と偶数行の画素の透過領域とは、向かい合って配置されていることが好ましい。このような構成であると、上記のように補助容量用電極は反射領域と重なる領域にあるため、奇数行の画素に設けられる補助容量用電極と偶数行の画素に設けられる補助容量用電極とが間隔を持った状態で配置されることとなり、これにより電流の損失を抑制して、歩留り良く表示装置を得ることができる。

更に、上記表示装置は、奇数行の画素と偶数行の画素とが互いに反転した構成を有することが好ましい。このような構成とすることで、奇数行及び偶数行の画素の寄生容量を等しくすることができ、上記のように奇数行の画素電極と偶数行の画素電極との間においてゲートラインが配置されない領域が生じても、ゲートラインの引き込み電圧の影響を受けることがないため、フリッカの発生等のない良好な表示特性を得ることができる。

なお、本発明において、マトリクス状に配列された画素とは、行方向及び列方向に複数配置された画素であればよく、デルタ配列の画素も含まれる。

本発明の表示装置によれば、簡易な構成で画素の開口率の向上と補助容量の確保とが実現でき、更に、均一な画素電位が得られることから、表示ムラのない良好な表示特性が得られる。

実施形態１における液晶表示装置のＴＦＴアレイ基板の構成を示す平面模式図である。 図１に示すＴＦＴアレイ基板のＡ−Ｂ線に沿う断面模式図である。 実施形態２におけるＴＦＴアレイ基板の構成を示す断面模式図である。 実施形態３におけるＴＦＴアレイ基板の構成を示す平面模式図である。

以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。また、以下の説明において、同様の構成をなすものには同一の符号を付けて説明を省略する。

実施形態１
液晶表示装置は、薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）と、これに対向するように設けられた対向基板と、両基板間に狭持されるように設けられた液晶層とを備えた液晶パネルを有する。液晶層は、配向膜を介して保持される。液晶パネルにおいて、ＴＦＴアレイ基板の背面側及び対向基板の観察面側には、偏光子がそれぞれ貼付される。そして、ＴＦＴアレイ基板側に形成された各画素領域の画素電極と対向基板側に形成された共通電極との間に印加される電界強度を制御することにより、各画素領域における液晶の配向状態を変えることができ、これにより光の透過率を変化させて画像を表示する。

対向基板は、一般的には、透明基板を覆うように形成された着色層及びブラックマトリクスからなるカラーフィルタ層、カラーフィルタ層を覆う絶縁層、共通電極、及び、配向膜が順に積層された構成を有するＣＦ基板である。例えば、各画素領域において、着色層は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のいずれかの層が、ＴＦＴアレイ基板の画素電極にそれぞれ対応するように配置され、各画素領域は、ブラックマトリクスによって区画される。共通電極は、例えば、酸化インジウム錫（ＩＴＯ）にて形成され、画素ごとではなく、複数の画素に対応する１つの電極として形成される。

本実施形態においてＴＦＴアレイ基板は、開口率の向上と補助容量の確保とが図れるように構成されている。以下に、ＴＦＴアレイ基板について、図１及び図２を用いて説明する。図１は、実施形態１における液晶表示装置のＴＦＴアレイ基板の構成を示す平面模式図であり、図２は、図１に示すＴＦＴアレイ基板のＡ−Ｂ線に沿う断面模式図である。

図１及び図２において、ＴＦＴアレイ基板１００は、ガラス基板やプラスチック基板等からなる透明基板１０の主面上に、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素電極１ａ、１ｂが配置された構成を有する。画素電極１ａは、奇数行の画素電極であり、画素電極１ｂは、偶数行の画素電極である。

画素電極１ａ、１ｂの間には、略格子状に配置されたｎ本のソースライン２及びｍ本のゲートライン３ａ、３ｂを備える。ゲートライン３ａは、奇数行のゲートラインであり、ゲートライン３ｂは、偶数行のゲートラインである。ソースライン２とゲートライン３ａとの交点付近の近傍には、ＴＦＴ２０が形成される。ここで、上記画素電極１ａ、１ｂは、開口率の向上を図るためにソースライン２と重なるように配置されている。

ＴＦＴ２０は、ゲート電極２１、ソースライン２に接続されたソース電極２２、ドレイン電極２３、及び、半導体層（図示せず）を有するものである。半導体層は、通常は、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン膜からなり、上部に形成された画素電極１ａ、１ｂを個別かつ選択的に制御する。

ソースライン２及びゲートライン３ａ、３ｂは、低抵抗化を図るためにメタル材料にて形成されることが好ましい。メタル材料とは、具体的には、アルミニウム、モリブデン、クロム、タンタル、チタン、Ｃｕ、Ａｇ等である。また、これらのメタル材料の窒化物やＩＴＯ等との積層構造を有するものであってもよい。

ここで、ゲートライン３ａ、３ｂは、奇数行の画素電極１ａと偶数行の画素電極１ｂとの間に、奇数行用のゲートライン３ａ及び偶数行用のゲートライン３ｂがともに配置された２ライン構造となっている。このような２ライン構造を有すると、ゲートライン３ａ、３ｂは、画像を形成するための画素電極１ａ、１ｂとは重ならないため、上記したメタル材料にて形成されていても開口率を低下させることがない。

また、画素電極１ａ、１ｂはゲートライン３ａ、３ｂの引き込み電圧の影響を受けることがないため、電位のばらつきによる表示ムラを抑制でき、これにより良好な表示特性が得られる。

なお、ゲートライン３ａ、３ｂは、ソースライン２と直交する部分の近傍で枝分かれした分岐部１３ａ、１３ｂを有するものであってもよい。この場合、ゲートライン３ａ、３ｂとＴＦＴの半導体層とは、ゲートライン３ａ、３ｂの分岐部１３ａ、１３ｂを含めて画素ごとに２ヶ所で重なり合ったデュアルゲート構造となる。

本実施形態においては、奇数行の画素電極１ａと偶数行の画素電極１ｂとの間に、シールド電極４が更に配置される。シールド電極４を形成する材料は、導電性を有するものであれば特に限定されず、上記したメタル材料や、ＩＴＯや酸化インジウム亜鉛（ＩＺＯ）等の透明材料を用いることができる。また、シールド電極４の大きさや形状等は、画素電極１ａ、１ｂとゲートライン３ａ、３ｂとの間の寄生容量に応じて適宜設定されるものである。このシールド電極４は、対向基板に設けられた対向電極又は固定電位に接続される。

ここで、シールド電極４が配置される奇数行の画素電極１ａと偶数行の画素電極１ｂとの間においては、上記のように２ライン構造のゲートライン３ａ、３ｂが配置された領域がある。この領域では、基板面を法線方向から見たときに、シールド電極４とゲートライン３ａ、３ｂとは、重なった位置にある。

本実施形態においては、図２に示すように、シールド電極４と画素電極１ａ、１ｂとは同じ階層に配置されており、両者は間隔ｄを空けて配置されている。このようにシールド電極４と画素電極１ａ、１ｂとが電気的に接続されないような構成とすることで、画素電極１ａ、１ｂは、ゲートライン３ａ、３ｂの影響を受けることがなくなり、これにより、画素電極１ａ、１ｂとゲートライン３ａ、３ｂとの寄生容量を遮断できる。

また、ゲートライン３ａ、３ｂを２ライン構造が周期的に繰り返された配置とすることで、画素電極１ａ、１ｂの間にゲートライン３ａ、３ｂが配置されていない領域が生じる。この領域には、上記したシールド電極４を設けてもよいが、センサ８等の共通の付加回路が設けられていると、独立した付加回路を各画素内に配置する場合に比べて開口率を高めることができるためより好ましい。

本実施形態において、画素領域には、画素電極１ａ、１ｂと重なるように補助容量用電極５が設けられている。ドレイン電圧保持用の補助容量は、補助容量用電極５と画素電極１ａ、１ｂとの間で、ゲート絶縁膜４０を誘電体としてコンデンサを形成することにより得られる。

補助容量用電極５は、ここでは、画素電極１ａ、１ｂの中央部と重なる領域に設けられている。このような配置であると、奇数行の画素に配置された補助容量用電極５と偶数行の画素に配置された補助容量用電極５とが間隔を空けて配置されるため、電流の損失を抑制できる。これにより良好な表示特性が得られ、本実施形態に係る表示装置を歩留り良く得ることができる。

補助容量用電極５は、メタル材料にて形成されていてもよいが、例えば、ＩＺＯ、酸化亜鉛等の透明な導電性材料にて形成されていることが好ましい。補助容量用電極５が透明電極であると、画素電極１ａ、１ｂと対応するほぼ全ての領域を光の透過領域、すなわち表示領域とすることができる。このような開口率の向上は、表示領域の増加による輝度の向上が図れるだけでなく、液晶表示装置に用いられるバックライトの光量の低減を補うこともでき、これにより低消費電力化等も図れる。また、画素の開口率に影響を与えることなく、必要な補助容量に応じて面積を調整することができるため、開口率の向上及び補助容量の確保が実現できる。

奇数行の画素に配置された補助容量用電極５と偶数行の画素に配置された補助容量用電極５との間には、ゲートライン３ａ、３ｂ及びソースライン２と交差する補助容量用配線７が配置される。補助容量用配線７は、ソースライン２及びゲートライン３ａ、３ｂと同じ材料、すなわち、メタル材料にて形成される。この構成では、隣接する奇数行の画素と偶数行の画素とで共通の補助容量用配線７を利用できる。

上記のように構成されたＴＦＴアレイ基板１００を備えた表示装置は、ゲートライン３ａ、３ｂを通じて走査信号が供給されると、ＴＦＴ２０の半導体層が導通して、ソースライン２を通じて供給される画像信号が画素電極１ａ、１ｂに供給される。そして、画素電極１ａ、１ｂに供給された画像信号が液晶層の分子の配向を制御することにより、画像の表示が行われる。

上記のように構成されたＴＦＴアレイ基板１００は、以下のようにして形成される。まず、透明基板１０の主面上に、補助容量配線７が形成される。次いで、補助容量配線７を覆うように絶縁膜１１が形成される。この絶縁膜１１の上に、所望のパターンに形成されたゲートライン３ａ、３ｂ及び分岐部１３ａ、１３ｂと、このゲートライン３ａ、３ｂに接続されたゲート電極２１が形成され、更に、補助容量電極５が形成される。次いで、これらを覆うようにゲート絶縁膜４０が形成され、ゲート絶縁膜４０の上に半導体層（図示せず）、ソース電極２２、及び、ドレイン電極２３が形成され、ソースライン２及びゲートライン３ａ、３ｂの交点近傍には、ＴＦＴ２０が形成される。

ゲート絶縁膜２４上に設けられたソース電極２２及びドレイン電極２３は、層間絶縁膜５０にて覆われる。次いで、層間絶縁膜５０の上に画素電極１ａ、１ｂが形成され、画素電極１ａと画素電極１ｂとの間に、シールド電極４と必要に応じてセンサ８とが配置される。画素電極１ａ、１ｂとシールド電極４とは、同じ階層にあるため同時に形成できる。

なお、画素電極１ａ、１ｂとソース電極２２及びドレイン電極２３とは、層間絶縁膜５０に形成されたコンタクトホール５１を介して電気的に接続されている。また、ソース電極２２及びドレイン電極２３と補助容量配線７とは、コンタクトホール４１を介して電気的に接続されている。

以上のように、本実施形態では、ＴＦＴアレイ基板１００において、奇数行の画素と偶数行の画素とを、その間に配置された一つの駆動回路で駆動することができるため、画素領域における開口率の向上が図れる。また、メタル材料からなるソース電極２２やゲート電極２１は隣接する画素間に配置されているため、より一層、画素領域における開口率の向上が図れる。そして、補助容量電極５と画素電極１ａ、１ｂとの間で補助容量を確保でき、簡易な構成で補助容量を確保しつつも、高い開口率が実現できる。

また、奇数行の画素と偶数行の画素とは、互いに反転した構成を有しているため、奇数行及び偶数行の画素の寄生容量を等しくすることができる。したがって、奇数行の画素電極１ａと偶数行の画素電極１ｂとの間に、ゲートラインが配置されない領域が生じても、画素電極１ａ、１ｂは、ゲートラインの引き込み電圧の影響を受けることがないため、フリッカの発生等のない良好な表示特性を実現できる。

なお、上記説明では、補助容量用電極５とシールド電極４とを異なる階層に形成した例を挙げて説明したが、本実施形態はこれに限定されるものではなく、駆動条件によっては、補助容量用電極５とシールド電極４とを同じ階層に形成して、両者を接続する構成としてもよい。この場合には、画素電極１ａ、１ｂの全てを用いて補助容量を形成できる。

また、上記説明では、ゲートライン３ａ、３ｂが配置されていない画素電極１ａと画素電極１ｂとの間にセンサ８を設けた例を挙げて説明したが、本実施形態はこれに限定されるものではなく、光センサ用回路やメモリー回路等を設けてもよい。

また、上記説明では、補助容量電極５を画素の中央部に配置した例を挙げて説明したが、本実施形態はこれに限定されるものではなく、補助容量電極５をゲートライン３ａ、３ｂ側に寄せて配置する、又は、ゲートライン３ａ、３ｂとは反対側に寄せて配置することで、奇数行の画素と偶数行の画素とが互いに反転した構成を有するようにしてもよい。

更に、本実施形態に係る液晶表示装置は、上記したＴＦＴアレイ基板１００の構成要素を必須として構成されたアクティブマトリクス型液晶表示装置である限り、その他の構成要素により特に限定されるものではない。

実施形態２
図３は、実施形態２におけるＴＦＴアレイ基板の構成を示す断面模式図である。図３において、ＴＦＴアレイ基板１１０は、シールド電極１４と画素電極１ａ、１ｂとが異なる階層に配置され、シールド電極１４と画素電極１ａ、１ｂとは、基板面に対して法線方向から見たときに、重なりあう領域Ｓを有する点で上記実施形態１とは異なる。

シールド電極１４は、ゲートライン３ａ、３ｂ及びゲート電極２１よりも上の階層であって、画素電極１ａ、１ｂよりも下の階層に形成されることが好ましい。これは、シールド電極１４がゲートライン３ａ、３ｂ及びゲート電極２１を覆うことで、補助容量を低減するのを防止するシールドとしての機能を発揮できるためである。

また、シールド電極１４と画素電極１ａ、１ｂとが重なる領域Ｓは、表示領域に含まれるため、画素の開口率の向上を図るためには、シールド電極１４をＩＴＯ電極等の透明電極とすることが好ましい。

なお、上記説明では、開口率の向上を図るために、ＴＦＴアレイ基板１１の構成を奇数行の画素と偶数行の画素とが互いに反転した構成として、シールド電極１４が画素電極１ａ、１ｂの両方と領域Ｓにおいて重なりあう例を挙げて説明したが、本実施形態はこれに限定されるものではなく、シールド電極１４がいずれか一方の画素電極１ａ、１ｂと重なりあうようにしてもよい。

実施形態３
図４は、実施形態３におけるＴＦＴアレイ基板の構成を示す平面模式図である。本実施形態に係る液晶表示装置は、画素ごとに反射領域と透過領域とを有する半透過型の液晶表示装置である。

図４において、液晶表示装置２００は、図１に示す液晶表示装置１００とほぼ同様の構成であるが、画素電極１ａ、１ｂは、光を透過する透明電極３１と、液晶層側から入射した光を反射する反射電極３２とにより構成され、透明電極３１が配置された領域は透過領域を構成し、反射電極３２が配置された領域は反射領域を構成する。また、反射電極３２と補助容量電極５とは、基板面に対して法線方向から見たときに重なる位置にある。したがって、基板面を列方向に沿って見たときには、反射領域Ｒの両側に透過領域Ｔが配置され、奇数行の画素１ａの透過領域Ｔと偶数行の画素１ｂの透過領域Ｔとは、向かい合って配置された構成となる。

上記のように構成された半透過型の液晶表示装置は、画素の中央部に反射領域が配置されることで視覚的な重心が透過・反射ともに等ピッチとなり、容量配分もアンバランスが無いため、表示特性に優れたものとなる。

なお、上記実施形態では半透過型の液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、透過型の液晶表示装置、反射型の液晶表示装置、半透過型の液晶表示装置のいずれであっても適用できる。

また、上記各実施形態において、表示モードは、ねじれネマチック（ＴＮ；Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、垂直配向（ＶＡ；Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード等のように、画素電極と共通電極とが異なる基板に配置するものであってもよく、面内スイッチング（ＩＰＳ；Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードのように、画素電極と共通電極とを一方の基板に配置するものであってもよい。

また、上記各実施形態では、奇数行の画素と偶数行の画素とが互いに反転した構成を有する例を挙げて説明したが、本発明はこれに限定されるものではなく、奇数行の画素と偶数行とにおいて、同じ構成が繰り返される非反転形状を有するものであってもよい。

更に、液晶表示装置だけでなく、本実施形態に係る構成のＴＦＴ基板を備えた表示装置にも適用可能である。

１ａ、１ｂ 画素電極
２ ソースライン
３ａ、３ｂ ゲートライン
４ シールド電極
５ 補助容量電極
６ 付加回路
７ 補助容量配線
１０ 透明基板
１３ａ、１３ｂ 分岐部
２０ ＴＦＴ
２１ ゲート電極
２２ ソース電極
２３ ドレイン電極
１００、１１０、２００ ＴＦＴアレイ基板
ｄ 間隔
Ｓ 領域
Ｒ 反射領域
Ｔ 透過領域

Claims (11)

1. ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素電極と、略格子状に設けられたｎ本のソースライン及びｍ本のゲートラインとを有する薄膜トランジスタアレイ基板を備えた表示装置であって、
   該ゲートラインは、奇数行の画素電極と偶数行の画素電極との間に、奇数行用のゲートライン及び偶数行用のゲートラインがともに配置され、
   基板面に対して法線方向から見たときに、該奇数行用のゲートラインと該偶数行用のゲートラインと重なる領域にシールド電極を更に有し、
   該シールド電極と該画素電極とは電気的に分離されていることを特徴とする表示装置。
2. 前記シールド電極は、前記画素電極と同じ階層に配置されており、該シールド電極と該画素電極とは接触しないことを特徴とする請求項１記載の表示装置。
3. 前記シールド電極は、前記画素電極と異なる階層に配置され、基板面に対して法線方向から見たときに、該画素電極と重なる領域を有することを特徴とする請求項１記載の表示装置。
4. 前記シールド電極は、透明電極であることを特徴とする請求項１〜３のいずれかに記載の表示装置。
5. 前記シールド電極は、前記薄膜トランジスタアレイ基板と対向して配置される対向基板における対向電極又は固定電位と接続されることを特徴とする請求項１〜４のいずれかに記載の表示装置。
6. 前記薄膜トランジスタアレイ基板は、前記ゲートラインが配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を有することを特徴とする請求項１〜５のいずれかに記載の表示装置。
7. 前記薄膜トランジスタアレイ基板は、基板面に対して法線方向から見たときに、前記画素電極と重なる領域に補助容量用電極を更に有することを特徴とする請求項１〜６のいずれかに記載の表示装置。
8. 前記補助容量用電極は、透明電極であることを特徴とする請求項７記載の表示装置。
9. 前記表示装置は、画素ごとに反射領域と透過領域とを有し、
   該反射領域は、基板面に対して法線方向から見たときに、前記補助容量用電極と重なる領域にあることを特徴とする請求項７又は８記載の表示装置。
10. 前記反射領域は、画素の中央部に配置され、
    奇数行の画素の透過領域と偶数行の画素の透過領域とは、向かい合って配置されていることを特徴とする請求項９記載の表示装置。
11. 前記表示装置は、奇数行の画素と偶数行の画素とが互いに反転した構成を有することを特徴とする請求項１〜１０のいずれかに記載の表示装置。

Images