JP2010225497A - 回路保護素子 - Google Patents

回路保護素子 Download PDF

Info

Publication number
JP2010225497A
JP2010225497A JP2009073302A JP2009073302A JP2010225497A JP 2010225497 A JP2010225497 A JP 2010225497A JP 2009073302 A JP2009073302 A JP 2009073302A JP 2009073302 A JP2009073302 A JP 2009073302A JP 2010225497 A JP2010225497 A JP 2010225497A
Authority
JP
Japan
Prior art keywords
element portion
insulating substrate
pair
circuit protection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009073302A
Other languages
English (en)
Inventor
Naohiro Mikamoto
直弘 三家本
Tomoyuki Washisaki
智幸 鷲▲崎▼
Takashi Kitamura
崇 喜多村
Masumi Toda
麻純 任田
Toshiyuki Iwao
敏之 岩尾
Kazutoshi Matsumura
和俊 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009073302A priority Critical patent/JP2010225497A/ja
Publication of JP2010225497A publication Critical patent/JP2010225497A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fuses (AREA)

Abstract

【課題】本発明は、耐インラッシュ性と速断性を両立させることができる回路保護素子を提供することを目的とするものである。
【解決手段】本発明の回路保護素子は、絶縁基板11と、この絶縁基板11の両端部に設けられた一対の上面電極12と、この一対の上面電極12を橋絡するように形成され、かつ前記一対の上面電極12と電気的に接続されたエレメント部13と、このエレメント部13と前記絶縁基板11との間に設けられた珪藻土を含有する下地層14と、前記エレメント部13を覆うように設けられた絶縁層15とを備え、前記エレメント部13を、Niからなる第1のエレメント部16と、この第1のエレメント部16の上面に形成されかつCuとAgもしくはAuとを積層することによって構成された第2のエレメント部17とで構成したものである。
【選択図】図1

Description

本発明は、過電流が流れると溶断して各種電子機器を保護する回路保護素子に関するものである。
従来のこの種の回路保護素子は、図2に示すように、絶縁基板1と、この絶縁基板1の上面の両端部に設けられた一対の電極2と、前記絶縁基板1の上面において前記一対の上面電極2と電気的に接続されたエレメント部3と、このエレメント部3を覆うように設けられた絶縁層4と、前記絶縁基板1の両端面に形成された一対の端面電極層5とを備えた構成としていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2000−331590号公報
上記した従来の回路保護素子の構成では、耐インラッシュ性を向上させようとしてエレメント部3の断面積を大きくすると、過電流が流れたときに溶断しにくくなって、速断性が低下するものであり、一方、速断性を向上させようとしてエレメント部3の断面積を小さくすると、耐インラッシュ性が低下するという具合に、耐インラッシュ性と速断性を両立させることは困難であるという課題を有していた。
本発明は上記従来の課題を解決するもので、耐インラッシュ性と速断性を両立させることができる回路保護素子を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、絶縁基板と、この絶縁基板の両端部に設けられた一対の上面電極と、この一対の上面電極を橋絡するように形成され、かつ前記一対の上面電極と電気的に接続されたエレメント部と、このエレメント部と前記絶縁基板との間に設けられた珪藻土を含有する下地層と、前記エレメント部を覆うように設けられた絶縁層とを備え、前記エレメント部を、Niからなる第1のエレメント部と、この第1のエレメント部の上面に形成されかつCuとAgもしくはAuとを積層することによって構成された第2のエレメント部とで構成したもので、この構成によれば、下地層を構成する珪藻土と第1のエレメント部を構成するNiの熱伝導率が低いため、耐インラッシュ性を向上させるためにエレメント部の断面積を大きくした場合でも、このエレメント部の熱の絶縁基板内への拡散は、この下地層と第1のエレメント部によって抑制されることになり、さらに、第2のエレメント部を構成するCuとAgあるいはCuとAuは加熱されると低融点の共晶が生じるため、過電流が流れると速く溶融することになり、これにより、速断性を向上させることができ、その結果、耐インラッシュ性と速断性を両立させることができるという作用効果が得られるものである。
本発明の請求項2に記載の発明は、特に、下地層に撥水性を有する材料を含有させるようにしたもので、この構成によれば、エレメント部をめっきで形成した場合、めっきの延びを抑制することができるため、エレメント部の形状を安定させることができ、これにより、溶断特性を安定させることができるという作用効果が得られるものである。
以上のように本発明の回路保護素子は、絶縁基板と、この絶縁基板の両端部に設けられた一対の上面電極と、この一対の上面電極を橋絡するように形成され、かつ前記一対の上面電極と電気的に接続されたエレメント部と、このエレメント部と前記絶縁基板との間に設けられた珪藻土を含有する下地層と、前記エレメント部を覆うように設けられた絶縁層とを備え、前記エレメント部を、Niからなる第1のエレメント部と、この第1のエレメント部の上面に形成されかつCuとAgもしくはAuとを積層することによって構成された第2のエレメント部とで構成しているため、この第2のエレメント部と前記絶縁基板との間に熱伝導率が低い下地層と第1のエレメント部が形成されることになり、これにより、耐インラッシュ性を向上させるためにエレメント部の断面積を大きくした場合でも、このエレメント部の熱の絶縁基板内への拡散は、この下地層と第1のエレメント部によって抑制されることになり、さらに、第2のエレメント部を構成するCuとAgあるいはCuとAuは加熱されると低融点の共晶が生じるため、過電流が流れると速く溶融することになり、これにより、速断性を向上させることができ、その結果、耐インラッシュ性と速断性を両立させることができるという優れた効果を奏するものである。
以下、本発明の一実施の形態における回路保護素子について、図面を参照しながら説明する。
図1は本発明の一実施の形態における回路保護素子の断面図である。
本発明の一実施の形態における回路保護素子は、図1に示すように、絶縁基板11と、この絶縁基板11の両端部に設けられた一対の上面電極12と、この一対の上面電極12を橋絡するように形成され、かつ前記一対の上面電極12と電気的に接続されたエレメント部13と、このエレメント部13と前記絶縁基板11との間に設けられた珪藻土を含有する下地層14と、前記エレメント部13を覆うように設けられた絶縁層15とを備えた構成にするとともに、さらに、前記エレメント部13を、Niからなる第1のエレメント部16と、この第1のエレメント部16の上面に形成されかつCuとAgもしくはAuとを積層することによって構成された第2のエレメント部17とで構成しているものである。
上記構成において、前記絶縁基板11は、その形状が方形状で、Al23を55〜96%含有するアルミナで構成され、また、前記一対の上面電極12は、絶縁基板11の上面の両端部に設けられ、Ag等を印刷することによって形成されている。
そしてまた、前記エレメント部13は、絶縁基板11の全面を覆うように下地層14と一対の上面電極12の上面に位置して設けられ、かつ第1のエレメント部16と第2のエレメント部17とにより構成されている。
さらに、前記第1のエレメント部16は、厚みが1〜4μmのNiで構成され、電解めっきまたは無電解めっきにより形成されている。なお、この電解めっきまたは無電解めっきを行うためには、予めスパッタ等の前処理を実施する必要がある。
さらにまた、前記第2のエレメント部17は、第1のエレメント部16の上面に、電解めっきまたは無電解めっきにより形成されている。なお、その厚みは1〜10μmとなっている。また、この第2のエレメント部17は、Cuで構成された下層17aと、AgまたはAuで構成された上層17bとを積層することによって構成されている。なお、前記上層17bは空気と触れる可能性があるため、その材料としては、Agよりも酸化されにくいAuの方が好ましい。また、上記とは逆に下層17aをAgまたはAuで構成し、かつ上層17bをCuで構成してもよい。
また、前記絶縁基板11の両端部には前記エレメント部13の一部に重なるように銀系の材料からなる端面電極層18が形成されており、かつこの端面電極層18の表面にはめっき膜(図示せず)が形成されるものである。
さらに、前記エレメント部13の中心部には、レーザによってトリミング溝19が2ヶ所、互いに対向するエレメント部13の側面からエレメント部13の中心方向に向かって形成され、そしてこの2つのトリミング溝19で囲まれた領域が、過電流が印加されたときに溶融して断線する溶断部20となっているものである。なお、前記トリミング溝19を3つ以上形成して、電流が蛇行するようにしてもよい。
そしてまた、前記下地層14は絶縁基板11の中央部に設けられ、かつ前記一対の上面電極12間に位置するエレメント部13と絶縁基板11との間に設けられている。さらに、この下地層14は、珪藻土とシリコン樹脂を混合させた混合物で構成しているもので、この珪藻土およびシリコン樹脂の熱伝導率は0.2W/m・K以下となっているため、この下地層14によって、エレメント部13の熱が絶縁基板11内へ拡散するのを抑制することができる。
このように、下地層14を構成する材料に撥水性を有するシリコン樹脂を使用すれば、エレメント部13をめっきで形成した場合、めっきの延びを抑制することができるため、エレメント部13の形状を安定させることができ、これにより、溶断特性を安定させることができる。
なお、前記下地層14は絶縁基板11の中央部だけでなく、絶縁基板11の上面のほぼ全面に形成し、そしてこの下地層14の両端部に一対の上面電極12を形成するようにしてもよい。
また、前記絶縁基板15は、エレメント部13を覆うように設けられており、そして溶断部20を覆うシリコン等の樹脂からなる第1の絶縁層15aと、この第1の絶縁層15aの上面に設けられたエポキシ等の樹脂からなる第2の絶縁層15bとにより構成されているものである。
次に、本発明の一実施の形態における回路保護素子の製造方法について説明する。
図1において、まず、Al23を55〜96%含有するアルミナで構成された絶縁基板11の上面の両端部に、銀ペーストまたは銀を主成分とする銀パラジウム合金導体ペーストを印刷して焼成することにより一対の上面電極12を形成する。
次に、絶縁基板11の中央部に、珪藻土を50〜90体積%混合させた珪藻土とシリコン樹脂の混合物および有機溶剤からなるペーストを印刷し、その後、150℃〜200℃程度で硬化させて有機溶剤を蒸発させることにより下地層14を形成する。この場合、下地層14は珪藻土とシリコン樹脂を混合させたもので構成しているため、150℃〜200℃の比較的低温で硬化させることができる。
次に、下地層14および一対の上面電極12の上面にエレメント部13を形成する。なお、このエレメント部13は一対の上面電極12間を橋絡して一対の上面電極12と電気的に接続されるように構成する。
そして、このエレメント部13は、まず、スパッタ等の前処理をした後、Niを電解めっきまたは無電解めっきして第1のエレメント部16を形成する。その後、第1のエレメント部16の上面に電解めっきまたは無電解めっきして第2のエレメント部17を形成する。この第2のエレメント部17は、まず、Cuからなる下層17aを形成した後、AgまたはAuからなる上層17bを形成する。
次に、エレメント部13の中心部の2ヶ所を、互いに対向するエレメント部13の側面からエレメント部13の中心方向に向かってレーザで切削してトリミング溝19を形成することにより、この2つのトリミング溝19で囲まれた領域に、過電流が印加されたときに溶融して断線する溶断部20を設ける。
なお、この場合、溶断部20を形成するために、トリミング溝19を形成するのではなく、エレメント部13をエッチング等によりパターンニングして幅狭部を設けてもよい。
次に、シリコン等の樹脂を少なくとも溶断部20を覆うように形成して第1の絶縁層15aを設ける。その後、この第1の絶縁層15aの上面にエポキシ等の樹脂を形成して第2の絶縁層15bを設けることにより、2層からなる絶縁層15を形成する。なお、この絶縁層15は、樹脂に限定されるものではなく、ガラスペーストを印刷して焼成することにより形成してもよい。
次に、絶縁基板11の両端部においてエレメント部13の一部と重なるように樹脂銀ペーストを塗布して硬化させることにより端面電極層18を形成する。なお、この端面電極層18はスパッタ等の薄膜プロセスによって形成してもよい。
最後に、端面電極層18に、ニッケルと錫の2層構造からなるめっき膜(図示せず)を形成して、本発明の一実施の形態における回路保護素子を製造するものである。
上記した本発明の一実施の形態においては、下地層14の上面に設けられたエレメント部13を、Niからなる第1のエレメント部16と、この第1のエレメント部16の上面に形成されかつCuとAgもしくはAuとを積層することによって構成された第2のエレメント部17とで構成しているため、この第2のエレメント部17と絶縁基板11との間に、熱伝導率が低い下地層14を構成する珪藻土と第1のエレメント部16を構成するNiが形成されることになり、これにより、耐インラッシュ性を向上させるためにエレメント部13の断面積を大きくした場合でも、このエレメント部13の熱の絶縁基板11内への拡散は、この下地層14と第1のエレメント部13によって抑制されることになり、さらに、第2のエレメント部17を構成するCuとAgあるいはCuとAuは加熱されると低融点の共晶が生じるため、過電流が流れると速く溶融することになり、これにより、速断性を向上させることができ、その結果、耐インラッシュ性と速断性を両立させることができるという効果が得られるものである。
すなわち、珪藻土は上述したように熱伝導率が非常に低く、また、Niは他の金属に比べて比較的熱伝導率が低いため、珪藻土を有する下地層14とNiからなる第1のエレメント部16を断熱層として使用することができ、これにより、耐インラッシュ性を向上させるためにエレメント部13の断面層を大きくした場合でも、エレメント部13で発生した熱はエレメント部13内に蓄熱することができるため、過電流が流れると速く第2のエレメント部17が溶融するものである。これに加えて、第2のエレメント部17を構成するCuとAgあるいはCuとAuは過電流によって加熱されると800℃前後の低い融点の共晶が生じるため、過電流が流れると第2のエレメント部17が速く溶融し、そして、この第2のエレメント部17が溶融すると、Niからなる第1のエレメント部16に大きな電流が一気に流れるため、第1のエレメント部16は間を置かずに溶融し、これにより、速断性を向上させることができる。
また、エレメント部13に、電気導電率が良い金属であるCu、Ag、Auを使用しているため、回路保護素子の直流抵抗値を下げることもできるものである。
本発明に係る回路保護素子は、耐インラッシュ性と速断性を両立させることができるという効果を有するものであり、特に過電流が流れると溶断して各種電子機器を保護する回路保護素子等において有用となるものである。
本発明の一実施の形態における回路保護素子の断面図 従来の回路保護素子の断面図
11 絶縁基板
12 上面電極
13 エレメント部
14 下地層
15 絶縁層
16 第1のエレメント部
17 第2のエレメント部

Claims (2)

  1. 絶縁基板と、この絶縁基板の両端部に設けられた一対の上面電極と、この一対の上面電極を橋絡するように形成され、かつ前記一対の上面電極と電気的に接続されたエレメント部と、このエレメント部と前記絶縁基板との間に設けられた珪藻土を含有する下地層と、前記エレメント部を覆うように設けられた絶縁層とを備え、前記エレメント部を、Niからなる第1のエレメント部と、この第1のエレメント部の上面に形成されかつCuとAgもしくはAuとを積層することによって構成された第2のエレメント部とで構成した回路保護素子。
  2. 下地層に撥水性を有する材料を含有させるようにした請求項1記載の回路保護素子。
JP2009073302A 2009-03-25 2009-03-25 回路保護素子 Pending JP2010225497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009073302A JP2010225497A (ja) 2009-03-25 2009-03-25 回路保護素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073302A JP2010225497A (ja) 2009-03-25 2009-03-25 回路保護素子

Publications (1)

Publication Number Publication Date
JP2010225497A true JP2010225497A (ja) 2010-10-07

Family

ID=43042461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073302A Pending JP2010225497A (ja) 2009-03-25 2009-03-25 回路保護素子

Country Status (1)

Country Link
JP (1) JP2010225497A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937174A (zh) * 2018-01-17 2020-11-13 柯尼卡美能达株式会社 发光性膜、有机电致发光元件及有机电致发光元件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937174A (zh) * 2018-01-17 2020-11-13 柯尼卡美能达株式会社 发光性膜、有机电致发光元件及有机电致发光元件的制造方法
CN111937174B (zh) * 2018-01-17 2023-12-05 柯尼卡美能达株式会社 发光性膜、有机电致发光元件及其制造方法

Similar Documents

Publication Publication Date Title
TWI274363B (en) Low resistance polymer matrix fuse apparatus and method
JP2006344477A (ja) チップ型ヒューズ
CN101010768B (zh) 芯片的熔断保险装置
US20090009281A1 (en) Fuse element and manufacturing method thereof
JP2007109566A (ja) チップ型ヒューズ素子及びその製造方法
JP2006310277A (ja) チップ型ヒューズ
JP2007194399A (ja) チップ抵抗器およびその製造方法
JP2006286224A (ja) チップ型ヒューズ
JP2010225497A (ja) 回路保護素子
JP2013197002A (ja) 回路保護素子
JP2011159410A (ja) 回路保護素子
JP2002140975A (ja) ヒューズ素子及びその製造方法
CN101593644A (zh) 一种微型表面贴装式熔断器
JP7220344B2 (ja) 回路保護素子
JP2014096272A (ja) 回路保護素子
JP5381352B2 (ja) 回路保護素子
JP6311115B2 (ja) 回路保護素子およびその製造方法
JP2011023213A (ja) 回路保護素子
JP5765530B2 (ja) 電力用ヒューズ
JP2013206672A (ja) 回路保護素子
JP6201147B2 (ja) 回路保護素子
JP4569152B2 (ja) 回路保護素子の製造方法
JP5556196B2 (ja) 回路保護素子の製造方法
JP2006164639A (ja) チップ型ヒューズ及びその製造方法
JP5458785B2 (ja) 回路保護素子の製造方法