JP2010219470A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010219470A
JP2010219470A JP2009067521A JP2009067521A JP2010219470A JP 2010219470 A JP2010219470 A JP 2010219470A JP 2009067521 A JP2009067521 A JP 2009067521A JP 2009067521 A JP2009067521 A JP 2009067521A JP 2010219470 A JP2010219470 A JP 2010219470A
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
semiconductor device
heat sink
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009067521A
Other languages
English (en)
Inventor
Kosaku Uoya
皇作 魚屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009067521A priority Critical patent/JP2010219470A/ja
Publication of JP2010219470A publication Critical patent/JP2010219470A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体パッケージの切断を行うときに配線基板の端子が変形することを-抑制し、かつ放熱板のダイシング面にダレが生じることを抑制する。
【解決手段】まず、複数の半導体素子100を配線基板200に実装する。次いで、複数の半導体素子100を樹脂で封止することにより、複数の半導体素子100を有する半導体パッケージを形成する。この工程において、放熱板160は樹脂140の上面に接着される。次いで、放熱板160の他面に液体を供給し、液体を固化することにより、放熱板160の他面に固化層300を形成する。次いで、樹脂140、配線基板200、及び放熱板160を一括して切断することにより、半導体パッケージ及び放熱板160を複数の半導体素子100別に個片化する。
【選択図】図1

Description

本発明は、半導体パッケージを切断する工程を有する半導体装置の製造方法に関する。
半導体チップを配線基板に実装した半導体パッケージにおいて、発熱量が多い場合には放熱板を取り付ける必要がある。半導体パッケージに放熱板を取り付ける方法としては、配線基板に実装した半導体チップを樹脂封止することにより半導体パッケージを形成した後、半導体パッケージに放熱板を取り付ける方法がある。この方法では、半導体パッケージそれぞれごとに放熱板を取り付ける必要があるため、半導体パッケージの生産性が低かった。
これに対して特許文献1には、個片化前の半導体基板を一枚の配線基板に実装して一括して樹脂封止した後、半導体基板上に放熱板を張り合わせ、半導体基板、配線基板、及び放熱板を一括して個片化する方法が開示されている。特許文献1に記載の方法において、個片化するとき、放熱板ではなく配線基板のバンプがダイシングシート(粘着テープ)に貼り付けられている。
特開2008−130706号公報
特許文献1に記載の方法では、配線基板のバンプ等の端子がダイシングシートに貼り付けられている。このため、半導体パッケージの切断を行うときに端子に力が加わり、端子が変形する可能性があった。この問題を回避するためには、半導体パッケージおよび放熱板を一括して個片化するときに、放熱板をダイシングシートに貼り付ければよい。この場合、図11に示すように、半導体パッケージの厚さ方向から見た場合、ダイシングブレード502は、配線基板510側から半導体パッケージに切り込んでいき、最後に放熱板520を切断する。このとき、ダイシングブレード502の先端は、ダイシングシート530に入り込む。しかし放熱板520は一般的にダイシングシート530と比較して硬い。このため、ダイシングブレード502の先端がダイシングシート530に入り込むときに、放熱板520の側面の一部がダイシングブレード502に引きずられてダイシングシート530に入り込み、ダレ500が発生することがあった。ダレ500が発生すると、その後の工程でダレ500が放熱板520の側面から脱落し、端子間のショートや実装不良を生じさせる可能性があった。
本発明によれば、複数の半導体素子を含み、一面に放熱板が設けられた半導体パッケージを個片化する半導体装置の製造方法であって、
前記半導体パッケージの放熱板が形成された前記一面に液体を供給し、
前記液体を固化することにより、前記半導体パッケージの前記一面に固化層を形成し、
前記半導体パッケージの他面から前記半導体パッケージを切断すること、を含む半導体装置の製造方法が提供される。
本発明によれば、半導体パッケージを個片化するとき、半導体パッケージの他面から半導体パッケージを切断するため、ダイシングブレードの先端は、半導体パッケージの放熱板を最後に切断し、その後、固化層に入り込む。固化層はダイシングシートと比較して硬度が高い。従って、ダイシングブレードの先端が固化層に入り込むときに、放熱板の側面の一部がダイシングブレードに引きずられて固化層に入り込むことが抑制される。この結果、半導体パッケージを切断するときに放熱板のダイシング面にダレが生じることを抑制できる。
本発明によれば、放熱板の側面にダレが生じることを抑制することができる。
第1の実施形態に係る半導体装置の製造方法を示す断面図である。 各図は第1の実施形態に係る半導体装置の製造方法を示す断面図である。 各図は第1の実施形態に係る半導体装置の製造方法を示す断面図である。 各図は第2の実施形態に係る半導体装置の製造方法を示す断面図である。 第3の実施形態に係る半導体装置の製造方法を示す断面図である。 (a)は第3の実施形態に係る半導体装置の製造方法を示す断面図であり、(b)は第3の実施形態に係る半導体装置の製造方法の変形例を示す断面図である。 各図は第4の実施形態に係る半導体装置の製造方法を示す断面図である。 各図は第5の実施形態に係る半導体装置の製造方法を示す断面図である。 各図は第5の実施形態に係る半導体装置の製造方法を示す断面図である。 第6の実施形態に係る半導体装置の製造方法を示す断面図である。 放熱板に生じるダレを説明する図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1〜図3の各図は、第1の実施の形態における半導体装置の製造方法を示す断面図である。 まず図2(a)に示すように、半導体素子の一例である半導体素子(例えば半導体チップ)100を準備する。半導体素子100は、半導体ウエハから切り出されて個片化されている。次いで、複数の半導体素子100を一枚の配線基板200の一面に搭載し、複数の半導体素子100それぞれと配線基板200をボンディングワイヤ120で電気的に接続する。これにより、複数の半導体素子100が配線基板200に実装される。
次いで、図2(b)に示すように、配線基板200の一面と複数の半導体素子100を樹脂140で封止しつつ、樹脂140の上面に放熱板160を位置させる。これにより、複数の半導体素子100及びボンディングワイヤ120は一括して樹脂140で封止され、かつ樹脂140上に放熱板160が形成される。このようにして半導体パッケージが形成される。本図に示す状態において、半導体パッケージは、複数の半導体素子100を一枚の配線基板200の一面に搭載し、配線基板200の一面と複数の半導体素子100を樹脂140で封止した構成を有している。放熱板160は、半導体パッケージのうち樹脂140で封止された面に形成されており、樹脂140そのものによって樹脂140に接着されている。放熱板160は、例えばCu板であるが、ステンレス板、Cu合金板、又はシリコン基板(シリコンウエハ)であってもよい。放熱板160は、平面視において複数の半導体素子100を覆っている。
次いで図3(a)に示すように、配線基板200のうち半導体素子100が実装されていない面に、端子としてのハンダボール220を取り付ける。
次いで図3(b)に示すように、半導体パッケージの放熱板160が形成された面に、液体を共有し、この液体を固化することにより固化層300を形成する。固化層の形成方法としては、例えば固化前の液体が入った容器内に、半導体パッケージを、放熱板160が形成された面を下にして浸漬させ、液体を固化させる方法がある。液体が水である場合、液体を固化させる方法としては、液体を冷却する方法がある。また液体が熱硬化性または光硬化性の樹脂である場合、液体を固化させる方法としては、樹脂を加熱又は光照射する方法がある。なお、図3(b)においては、固化層300は、厚さ方向において半導体パッケージの途中まで形成されているが、厚さ方向において半導体パッケージの全体に形成されても良い。固化層300の厚さは、200μm以上であるのが好ましい。
次いで図1に示すように、固化層300が形成された半導体パッケージを、固化層300を下にしてダイシング装置のステージ400に載置する。次いで、ダイシング装置のダイシングブレード420を用いて半導体パッケージを、固化層300が形成された面とは反対側の面、すなわち配線基板200側から一括して切断する。これにより、半導体パッケージ及び放熱板160は、複数の半導体素子100別に個片化される。固化層300はダイシングシートと比較して硬度が高い。このため、ダイシングブレード420の先端が固化層300に入り込むときに、放熱板160の側面の一部がダイシングブレード420に引きずられて固化層300に入り込むことが抑制される。このため、放熱板160の側面にダレが生成することを抑制できる。
その後、固化層300を除去する。例えば固化層300が水によって形成されている場合、固化層の除去方法としては、固化層300に熱を加える方法がある。そして、個片化された半導体パッケージ及び放熱板160を取り出す。
以上、本実施形態によれば、ダイシングブレード420を用いて放熱板160、樹脂140、及び配線基板200を一括して切断するときに、ダイシングシートではなく固化層300を設けている。固化層300はダイシングシートと比較して硬度が高い。このため、ダイシングブレード420の先端が固化層300に入り込むときに、放熱板160の側面の一部がダイシングブレード420に引きずられて固化層300に入り込むことが抑制される。このため、放熱板160の側面にダレが生成することを抑制できる。
また、放熱板160を切断するときに樹脂140及び配線基板200を一括して切断しているため、製造工程数を少なくすることができる。
また、放熱板160、樹脂140、及び配線基板200を一括して切断するとき、配線基板200側からダイシングブレード420を押し込んでいる。すなわち配線基板200側から切断を行っているため、半導体パッケージの切断時にハンダボール220に力が加わることを抑制できる。従って、ハンダボール220が変形することを抑制できる。
(第2の実施形態)
図4(a)及び(b)は、第2の実施形態に係る半導体装置の製造方法を示す断面図である。図4(a)は第1の実施形態における図3(b)に相当しており、図4(b)は第1の実施形態における図1に相当している。本実施形態に係る半導体装置の製造方法は、固化層300の形成方法を除いて、第1の実施形態と同様である。以下、第1の実施形態における図3(a)に示す工程までは、説明を省略する。
樹脂140を形成し、かつ放熱板160を設けた後、図4(a)に示すように、半導体パッケージをダイシング装置のステージ400に配置する。このとき、半導体パッケージの一面すなわち放熱板160側をステージ400に向ける。ステージ400は、表面に、半導体パッケージをステージ400の表面より上側に支持する凸部440を有している。凸部440は、個片化前の半導体パッケージの4角それぞれに対応する位置に設けられる。半導体パッケージおよび放熱板160は、凸部440上に配置され、凸部440によって、ステージ400の表面から離間した状態で支持される。凸部440の高さ、すなわちステージ400の表面から放熱板160までの高さは、例えば200μm以上である。
またダイシング装置は、ステージ400を冷却する冷却手段を備える。本実施形態において、冷却手段は、冷媒が流れる配管402を備えている。配管402は、例えばステージ400の中に埋め込まれているが、ステージ400の外面(例えば底面)に取り付けられていても良い。冷媒は、例えば過冷却された水であるが、液体窒素などの液化ガスであってもよい。また冷却手段は、冷媒を冷却する冷却部を備えていても良い。この場合、冷媒は冷却部と配管402の間を循環する。
次いで、半導体パッケージの放熱板160とステージ400の表面の間の空間に、液体を供給する。そしてステージ400の冷却手段を用いて、ステージ400を介して液体を冷却し、固化させる。これにより、放熱板160とステージ400の間には、固化層300が形成される。固化層300の厚さは、ステージ400の表面から放熱板160までの高さに等しく、例えば200μm以上である。液体は、例えば水である。この場合、固化層300は氷の層である。
次いで図4(b)に示すように、ダイシングブレード420を用いて半導体パッケージを、配線基板200側から一括して切断する。これにより、半導体パッケージ及び放熱板160は、複数の半導体素子100別に個片化される。その後、固化層300を除去する。
本実施形態によっても、半導体パッケージのうち放熱板160が位置する面には固化層300が形成されているため、第1の実施形態と同様の効果を得ることができる。また、ステージ400を冷却することにより固化層300を形成している。このため、固化層300を容易に形成することができる。また、ステージ400の冷却を終了することにより固化層300を液体に戻すことができる。このため、固化層300を容易に除去することができる。
また、凸部440は個片化前の半導体パッケージの4角それぞれに対応する位置に設けられている。このため、個片化前の半導体パッケージの水平出しを容易に行なえ、かつ半導体パッケージを確実にステージ400上に固定することができる。
(第3の実施形態)
図5の各図及び図6(a)は、第3の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の点を除いて、第2の実施形態に係る半導体装置の製造方法と同様である。まず複数の半導体素子100(例えば切り出し前の半導体チップ)を有する半導体基板102が、半導体素子100に個片化される前に配線基板200にフリップチップ実装される。そして、ダイシングブレード420を用いて放熱板160、樹脂142、及び配線基板200を一括して切断するときに、半導体基板102が半導体素子100に個片化される。以下、詳細に説明する。
まず図5(a)に示すように、複数の半導体素子(例えば切り出し前の半導体チップ)を有する半導体基板102を、バンプ122を用いて一枚の配線基板200にフリップチップ実装する。詳細には、半導体基板102の素子形成面には、複数のトランジスタ(図示せず)及び配線層(図示せず)が形成されており、半導体基板102は複数の半導体素子100を含んでいる。ただし本図に示す工程の段階では、半導体基板102は半導体素子100に個片化されていない。半導体基板102は半導体ウエハであってもよいが、半導体ウエハから複数の半導体素子100が繋がった状態で切り出された半導体基板であってもよい。そして、バンプ122を用いて、複数の半導体素子100の素子形成面を配線基板200の一面と対向するように接続する。
次いで図5(b)に示すように、半導体基板102の素子形成面と配線基板200の一面の間の空間に樹脂142を充填する。このようにして半導体パッケージが形成される。
次いで図6(a)に示すように、半導体基板102の素子形成面とは反対側の面を覆うように、放熱板160を取り付ける。放熱板160は、例えば熱伝導性の高い接着剤を用いて、半導体基板102の素子形成面とは反対側の面に取り付けられる。次いで、ステージ400上に、放熱板160を取り付けた半導体パッケージを載置する。このとき放熱板160をステージ400側に向ける。次いで、放熱板160とステージ400の間に固化層300を形成する。固化層300の形成方法は、第2の実施形態と同様である。次いで、ダイシングブレード420を用いて、放熱板160、半導体基板102、樹脂142、及び配線基板200を一括して切断する。これにより、半導体パッケージおよび放熱板160は半導体素子100別に個片化される。
本実施形態によっても、半導体パッケージのうち放熱板160が位置する面には固化層300が形成される。このため、第2の実施形態と同様の効果を得ることができる。なお本実施形態において、半導体基板102を半導体素子100に個片化した後に、複数の半導体素子100を配線基板200にフリップチップ実装しても良い。
また本実施形態において、図6(b)に示すように、半導体基板102の裏面側に樹脂層155を設け、樹脂層155を介して放熱板160を半導体基板102の裏面側に取り付けても良い。
(第4の実施形態)
図7の各図は、第4の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置は、半導体パッケージがシステムインパッケージ(System in Package:SiP)構造を有している点を除いて、第1の実施形態又は第2の実施形態に係る半導体装置の製造方法のいずれかと同様である。図7は、第1の実施形態と同様である場合を示している。
図7(a)は、半導体素子101が配線基板200上に実装され、さらに半導体素子101上に半導体チップ100が実装されている例を示している。本図に示す例において、半導体チップ101は配線基板200にフリップチップ実装されているが、ワイヤボンディングにより実装されていても良い。
図7(b)は、半導体素子100,101がともに配線基板200上に実装されている例を示している。
すなわち本実施形態は、半導体素子100,101を配線基板200に実装することを除いて、第1の実施形態又は第2の実施形態に係る半導体装置の製造方法と同様である。本実施形態によっても、半導体パッケージのうち放熱板160が位置する面には固化層300が形成されるため、第1の実施形態又は第2の実施形態と同様の効果を得ることができる。
(第5の実施形態)
図8及び図9の各図は、第5の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置は、ウエハレベルBGAによって半導体装置を形成する方法である点を除いて、第1の実施形態又は第2の実施形態に係る半導体装置と同様の構成である。なお図8及び図9においては、第1の実施形態と同様の場合を示している。
まず図8(a)に示すように、半導体ウエハ103を準備する。半導体ウエハ103の素子形成面には、複数のトランジスタ(図示せず)及び配線層(図示せず)が形成されており、複数の半導体素子(半導体チップ)を含んでいる。次いで、半導体ウエハ103の素子形成面に、配線層202を形成する。次いで、配線層202に、ハンダボール220を取り付ける。
次いで図8(b)に示すように、半導体ウエハ103のうち素子形成面とは反対側の面を覆うように、放熱板160を取り付ける。本実施形態では、半導体ウエハ103に放熱板160を直接取り付けている。
次いで図9に示すように、半導体ウエハ103のうち放熱板160を含む面に、固化層300を形成する。固化層300の形成方法は、第1の実施形態又は第2の実施形態と同様である。
次いで、ダイシング装置のステージ400上に半導体パッケージが位置し、固化層300を下にむけた状態において、ダイシングブレード420を用いて放熱板160、半導体ウエハ103、及び配線層202を、配線層202側から一括して切断する。これにより、半導体ウエハ103及び放熱板160は、複数の半導体素子別に個片化される。その後、固化層300を除去する。
本実施形態によっても、半導体パッケージのうち放熱板160が位置する面には固化層300が形成されるため、第1の実施形態又は第2の実施形態と同様の効果を得ることができる。
(第6の実施形態)
図10は、第6の実施形態に係る半導体装置の製造方法を示す断面図であり、第5の実施形態における図9に相当している。本実施形態は、半導体ウエハ103と放熱板160の間に樹脂層155が形成されており、半導体ウェハ103の素子形成面とは反対側の面が樹脂155で覆われている点を除いて、第5の実施形態に係る半導体装置と同様の構成である。
本実施形態によっても、半導体パッケージのうち放熱板160が位置する面には固化層300が形成されるため、第5の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば第2の実施形態において、固化層300を形成するための液体は、光硬化性又は熱硬化性の樹脂であっても良い。この場合、固化層300を形成する工程において、液体状態の樹脂を、ステージ400と放熱板160の間に空間に供給し、供給した樹脂に熱又は光を照射する。また、ステージ400上には予め熱軟化性又は光軟化性の樹脂層を形成しておくのが好ましい。このようにすると、個片化後の半導体パッケージおよび放熱板、ならびに固化層300をステージ400から剥離させやすくなる。
100 半導体素子
101 半導体素子
102 半導体基板
103 半導体ウエハ
120 ボンディングワイヤ
122 バンプ
140 樹脂
142 樹脂
155 樹脂層
160 放熱板
200 配線基板
202 配線層
220 ハンダボール
300 固化層
400 ステージ
402 配管
420 ダイシングブレード
440 凸部
500 ダレ
502 ダイシングブレード
510 配線基板
520 放熱板
530 ダイシングシート

Claims (8)

  1. 複数の半導体素子を含み、一面に放熱板が設けられた半導体パッケージを個片化する半導体装置の製造方法であって、
    前記半導体パッケージの放熱板が形成された前記一面に液体を供給して前記液体を固化することにより、前記半導体パッケージの前記一面に固化層を形成し、
    前記半導体パッケージの他面から前記半導体パッケージを切断すること、を含む半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記液体は水であり、前記水を冷却することにより前記固化層を形成する半導体装置の製造方法。
  3. 請求項1に記載の半導体装置の製造方法において、
    前記液体は熱硬化性または光硬化性の樹脂であり、前記樹脂を加熱又は光照射することにより前記固化層を形成する半導体装置の製造方法。
  4. 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
    前記複数の半導体素子を配線基板の一面に搭載し、
    前記配線基板の一面と前記複数の半導体素子を樹脂で封止し、
    前記樹脂で封止された面に前記放熱板を設けることにより前記半導体パッケージを形成すること、を含む半導体装置の製造方法。
  5. 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
    前記複数の半導体素子の素子形成面を配線基板の一面と対向するように接続し、
    前記素子形成面と前記配線基板の一面との間に樹脂を充填し、
    前記半導体素子の前記素子形成面とは反対の面を覆うように前記放熱板を形成することにより前記半導体パッケージを形成することを含む、半導体装置の製造方法。
  6. 請求項1乃至3のいずれかに記載の半導体装置の製造方法おいて、
    前記複数の半導体素子を含む半導体ウエハを準備し、
    前記半導体ウエハの素子形成面とは反対の面を覆うように前記放熱板を設けることにより前記半導体パッケージを形成すること、を含む半導体装置の製造方法。
  7. 請求項1乃至6のいずれかに記載の半導体装置の製造方法において、
    前記固化層の厚さは200μm以上である半導体装置の製造方法。
  8. 請求項1乃至6のいずれかに記載の半導体装置の製造方法において、
    冷却機能を有するステージに少なくとも一つの凸部を設け、前記凸部上に前記半導体パッケージの前記一面に配置することにより、前記一面を前記ステージから離間させ、
    前記一面と前記ステージの間に液体を供給し、前記液体を前記ステージで冷却して固化させることにより前記固化層を形成し、
    前記ステージ上において、前記半導体パッケージを切断する半導体装置の製造方法。
JP2009067521A 2009-03-19 2009-03-19 半導体装置の製造方法 Pending JP2010219470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009067521A JP2010219470A (ja) 2009-03-19 2009-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009067521A JP2010219470A (ja) 2009-03-19 2009-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010219470A true JP2010219470A (ja) 2010-09-30

Family

ID=42977954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009067521A Pending JP2010219470A (ja) 2009-03-19 2009-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010219470A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087596A (ja) * 2017-11-06 2019-06-06 株式会社ディスコ 分割装置及び分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087596A (ja) * 2017-11-06 2019-06-06 株式会社ディスコ 分割装置及び分割方法

Similar Documents

Publication Publication Date Title
CN108987358B (zh) 封装件中具有不同厚度的热界面材料
US8304891B2 (en) Semiconductor package device, semiconductor package structure, and fabrication methods thereof
EP2958142B1 (en) High density film for ic package
US8039315B2 (en) Thermally enhanced wafer level package
CN102844861B (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
US8685790B2 (en) Semiconductor device package having backside contact and method for manufacturing
US20080099910A1 (en) Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US20090127700A1 (en) Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
US20220051909A1 (en) Method of manufacturing an electronic device and electronic device manufactured thereby
US8828848B2 (en) Die structure and method of fabrication thereof
US8058706B2 (en) Delamination resistant packaged die having support and shaped die having protruding lip on support
JP2006261485A (ja) 半導体装置およびその製造方法
US8652939B2 (en) Method and apparatus for die assembly
US8022531B2 (en) Integrated circuit package system using heat slug
JP2013197263A (ja) 半導体装置の製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP2010219470A (ja) 半導体装置の製造方法
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
JP4207791B2 (ja) 半導体装置
JP2010219469A (ja) 半導体装置の製造方法及びダイシング装置
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
CN103460361B (zh) 在切割胶带上施加有底部填料膜的预切割的晶片
JP2010187037A (ja) 半導体装置の製造方法
JP2010212647A (ja) 半導体装置及びその製造方法