JP2010213225A - 復号化装置及びトレースバック方法 - Google Patents
復号化装置及びトレースバック方法 Download PDFInfo
- Publication number
- JP2010213225A JP2010213225A JP2009059986A JP2009059986A JP2010213225A JP 2010213225 A JP2010213225 A JP 2010213225A JP 2009059986 A JP2009059986 A JP 2009059986A JP 2009059986 A JP2009059986 A JP 2009059986A JP 2010213225 A JP2010213225 A JP 2010213225A
- Authority
- JP
- Japan
- Prior art keywords
- time
- bit
- data
- partial data
- status register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
【解決手段】復号化装置は、状態レジスタと、各時刻についての生き残りパスデータを全時刻について格納したメモリから、着目時刻から所定の先行時刻迄の複数の時刻各々について生き残りパスデータの部分データを状態レジスタの内容に応じて選択して読み出すメモリアクセスユニットと、複数の時刻のうち最後の時刻の部分データから状態レジスタの内容に応じて1ビットを選択するとともに、複数の時刻のうちの最後の時刻でない任意の時刻の部分データから1ビットを選択するビット選択処理においては、任意の時刻の次の時刻から最後の時刻までの1つ又は複数の時刻の部分データと状態レジスタの内容とに応じてビット選択する演算部とを含む。
【選択図】図1
Description
1乃至5と同一の構成要素は同一の番号で参照し、その説明は省略する。図1に示すパッキングユニット18は、メモリバンク20−1乃至20−4のそれぞれから並行して読み出されたそれぞれ8ビットのデータを纏めて1つの32ビットのデータを生成し、レジスタファイル12にこの32ビットのデータを供給する。この32ビットのデータを格納するレジスタファイル12中の汎用レジスタ12Cを、以下において、パックト・パスメモリPPMと呼ぶ。
(付記1)
着目時刻での内部状態を示すデータを格納する状態レジスタと、
各時刻についての第1ビット数の生き残りパスデータを全時刻について格納したメモリから、前記着目時刻から所定の先行時刻迄の複数の時刻各々について前記第1ビット数よりも少ない第2ビット数の前記生き残りパスデータの部分データを前記状態レジスタの内容に応じて選択し、前記複数の時刻各々について前記部分データを読み出すメモリアクセスユニットと、
前記複数の時刻のうち最後の時刻の前記部分データから前記状態レジスタの内容に応じて1ビットを選択するとともに、前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データと前記状態レジスタの内容とに応じてビット選択することにより、前記複数の時刻のそれぞれに対して前記部分データから1ビットを選択する演算部と
を含むことを特徴とする復号化装置。
(付記2)
前記演算部は、前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットを少なくとも用いてビット選択することを特徴とする付記1記載の復号化装置。
(付記3)
前記演算部は、前記複数の時刻のうちの前記最後の時刻でなく且つ最初の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、該任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットと前記状態レジスタの内容とに応じてビット選択することを特徴とする付記1又は2記載の復号化装置。
(付記4)
前記演算部は、前記複数の時刻のうちの最初の時刻の前記部分データから1ビットを選択するビット選択処理においては、該最初の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットに応じてビット選択することを特徴とする付記1乃至3の何れか一項記載の復号化装置。
(付記5)
着目時刻での内部状態を示すデータを状態レジスタに格納し、
各時刻についての第1ビット数の生き残りパスデータを全時刻について格納したメモリから、前記着目時刻から所定の先行時刻迄の複数の時刻各々について前記第1ビット数よりも少ない第2ビット数の前記生き残りパスデータの部分データを前記状態レジスタの内容に応じて選択して、前記複数の時刻各々について前記部分データを読み出し、
前記複数の時刻のうち最後の時刻の前記部分データから前記状態レジスタの内容に応じて1ビットを選択し、
前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理において、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データと前記状態レジスタの内容とに応じてビット選択する
各段階を含むことを特徴とするビタビ復号におけるトレースバック方法。
(付記6)
前記ビット選択する段階は、前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットを少なくとも用いてビット選択することを特徴とする付記5記載のトレースバック方法。
(付記7)
前記ビット選択する段階は、前記複数の時刻のうちの前記最後の時刻でなく且つ最初の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、該任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットと前記状態レジスタの内容とに応じてビット選択することを特徴とする付記5又は6記載のトレースバック方法。
(付記8)
前記ビット選択する段階は、前記複数の時刻のうちの最初の時刻の前記部分データから1ビットを選択するビット選択処理においては、該最初の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットに応じてビット選択することを特徴とする付記5乃至5の何れか一項記載のトレースバック方法。
(付記9)
無線信号をデジタル受信信号に変換する受信回路と、
前記デジタル受信信号に対してビタビ復号処理を行なう復号化装置と
を含み、前記復号化装置は、
着目時刻での内部状態を示すデータを格納する状態レジスタと、
各時刻についての第1ビット数の生き残りパスデータを全時刻について格納したメモリから、前記着目時刻から所定の先行時刻迄の複数の時刻各々について前記第1ビット数よりも少ない第2ビット数の前記生き残りパスデータの部分データを前記状態レジスタの内容に応じて選択し、前記複数の時刻各々について前記部分データを読み出すメモリアクセスユニットと、
前記複数の時刻のうち最後の時刻の前記部分データから前記状態レジスタの内容に応じて1ビットを選択するとともに、前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データと前記状態レジスタの内容とに応じてビット選択することにより、前記複数の時刻のそれぞれに対して前記部分データから1ビットを選択する演算部と
を含むことを特徴とする受信機。
11 命令ユニット
12 レジスタファイル
13 演算ユニット
14 メモリアクセスユニット
20−1乃至20−4 メモリバンク
Claims (5)
- 着目時刻での内部状態を示すデータを格納する状態レジスタと、
各時刻についての第1ビット数の生き残りパスデータを全時刻について格納したメモリから、前記着目時刻から所定の先行時刻迄の複数の時刻各々について前記第1ビット数よりも少ない第2ビット数の前記生き残りパスデータの部分データを前記状態レジスタの内容に応じて選択し、前記複数の時刻各々について前記部分データを読み出すメモリアクセスユニットと、
前記複数の時刻のうち最後の時刻の前記部分データから前記状態レジスタの内容に応じて1ビットを選択するとともに、前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データと前記状態レジスタの内容とに応じてビット選択することにより、前記複数の時刻のそれぞれに対して前記部分データから1ビットを選択する演算部と
を含むことを特徴とする復号化装置。 - 前記演算部は、前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットを少なくとも用いてビット選択することを特徴とする請求項1記載の復号化装置。
- 前記演算部は、前記複数の時刻のうちの前記最後の時刻でなく且つ最初の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理においては、該任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットと前記状態レジスタの内容とに応じてビット選択することを特徴とする請求項1又は2記載の復号化装置。
- 前記演算部は、前記複数の時刻のうちの最初の時刻の前記部分データから1ビットを選択するビット選択処理においては、該最初の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データからそれぞれ選択した1ビットに応じてビット選択することを特徴とする請求項1乃至3の何れか一項記載の復号化装置。
- 着目時刻での内部状態を示すデータを状態レジスタに格納し、
各時刻についての第1ビット数の生き残りパスデータを全時刻について格納したメモリから、前記着目時刻から所定の先行時刻迄の複数の時刻各々について前記第1ビット数よりも少ない第2ビット数の前記生き残りパスデータの部分データを前記状態レジスタの内容に応じて選択して、前記複数の時刻各々について前記部分データを読み出し、
前記複数の時刻のうち最後の時刻の前記部分データから前記状態レジスタの内容に応じて1ビットを選択し、
前記複数の時刻のうちの前記最後の時刻でない任意の時刻の前記部分データから1ビットを選択するビット選択処理において、前記任意の時刻の次の時刻から前記最後の時刻までの1つ又は複数の時刻の前記部分データと前記状態レジスタの内容とに応じてビット選択する
各段階を含むことを特徴とするビタビ復号におけるトレースバック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059986A JP5177028B2 (ja) | 2009-03-12 | 2009-03-12 | 復号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059986A JP5177028B2 (ja) | 2009-03-12 | 2009-03-12 | 復号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010213225A true JP2010213225A (ja) | 2010-09-24 |
JP5177028B2 JP5177028B2 (ja) | 2013-04-03 |
Family
ID=42972898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009059986A Expired - Fee Related JP5177028B2 (ja) | 2009-03-12 | 2009-03-12 | 復号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5177028B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186025A (ja) * | 1999-12-24 | 2001-07-06 | Sanyo Electric Co Ltd | ビタビ復号装置 |
JP2006229376A (ja) * | 2005-02-16 | 2006-08-31 | Nec Corp | ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末 |
JP2007013337A (ja) * | 2005-06-28 | 2007-01-18 | Sony Corp | ビタビ復号装置 |
-
2009
- 2009-03-12 JP JP2009059986A patent/JP5177028B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186025A (ja) * | 1999-12-24 | 2001-07-06 | Sanyo Electric Co Ltd | ビタビ復号装置 |
JP2006229376A (ja) * | 2005-02-16 | 2006-08-31 | Nec Corp | ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末 |
JP2007013337A (ja) * | 2005-06-28 | 2007-01-18 | Sony Corp | ビタビ復号装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5177028B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100187964B1 (ko) | 비터비 복호방법 및 비터비 복호장치 | |
US20060236214A1 (en) | Method and apparatus for implementing decode operations in a data processor | |
JPH10107651A (ja) | ビタビ復号装置 | |
CA2387766A1 (en) | High-speed acs unit for a viterbi decoder | |
JP2005045727A (ja) | ビタビ復号器 | |
US8301990B2 (en) | Programmable compute unit with internal register and bit FIFO for executing Viterbi code | |
US6601215B1 (en) | Traceback buffer management for VLSI Viterbi decoders | |
EP2339757A1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
US6792570B2 (en) | Viterbi decoder with high speed processing function | |
US6757864B1 (en) | Method and apparatus for efficiently reading and storing state metrics in memory for high-speed ACS viterbi decoder implementations | |
JP4580927B2 (ja) | ビタビ復号装置、およびビタビ復号方法 | |
EP1089441A2 (en) | Viterbi decoder and Viterbi decoding method | |
JP5169771B2 (ja) | 復号器および復号方法 | |
JP5177028B2 (ja) | 復号化装置 | |
JP7007115B2 (ja) | ビタビ復号装置、及び、ビタビ復号方法 | |
JP2010206570A (ja) | 復号装置、復号方法 | |
JP3357351B2 (ja) | ビタビ復号装置および方法 | |
JP5338506B2 (ja) | 復号装置及び信号処理システム | |
US8583998B2 (en) | System and method for Viterbi decoding using application specific extensions | |
JPS63129714A (ja) | ビタビ復号器 | |
JPH0722969A (ja) | 演算装置 | |
JP4729938B2 (ja) | ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末 | |
KR100414152B1 (ko) | 프로그래머블 프로세서에서의 비터비 디코딩 연산방법 및그 연산방법을 실행하기 위한 연산회로 | |
JP2007174561A (ja) | ビタビ復号装置 | |
JP5196567B2 (ja) | 演算装置、復号化装置およびメモリ制御方法ならびにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
LAPS | Cancellation because of no payment of annual fees |