JP2010212491A - マウント部材およびマウント部材を備えた半導体発光装置 - Google Patents

マウント部材およびマウント部材を備えた半導体発光装置 Download PDF

Info

Publication number
JP2010212491A
JP2010212491A JP2009058053A JP2009058053A JP2010212491A JP 2010212491 A JP2010212491 A JP 2010212491A JP 2009058053 A JP2009058053 A JP 2009058053A JP 2009058053 A JP2009058053 A JP 2009058053A JP 2010212491 A JP2010212491 A JP 2010212491A
Authority
JP
Japan
Prior art keywords
light
semiconductor
light receiving
receiving element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009058053A
Other languages
English (en)
Other versions
JP5180124B2 (ja
Inventor
Shinya Ishida
真也 石田
Takehiro Shiomoto
武弘 塩本
Kenichi Kurita
賢一 栗田
Osamu Shimoike
修 下池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009058053A priority Critical patent/JP5180124B2/ja
Publication of JP2010212491A publication Critical patent/JP2010212491A/ja
Application granted granted Critical
Publication of JP5180124B2 publication Critical patent/JP5180124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光出力を精度良く制御することが可能なマウント部材を提供する。
【解決手段】このヒートシンク(マウント部材)A1は、半導体レーザチップ20が設置される搭載部11が設けられたシリコン基板10と、シリコン基板10に一体的に形成され、搭載部11に設置された半導体レーザチップ20からの光を検出するモニタ用の受光素子12とを備えている。このモニタ用の受光素子12は、半導体レーザチップ20からの光を受光する受光面12aを含んでいる。また、シリコン基板10の上面には、段差部13が形成されている。そして、上記搭載部11が段差部13の底面13aに設けられるとともに、受光素子12の受光面12aが段差部13の上面13bに形成されることによって、受光素子12の受光面12aが、搭載部11よりも高い位置に配されている。
【選択図】図1

Description

本発明は、マウント部材およびマウント部材を備えた半導体発光装置に関し、特に、受光素子を有するマウント部材およびそのマウント部材を備えた半導体発光装置に関する。
GaN、AlGaN、GaInN、AlGaInNなどの窒化物系半導体は、AlGaInAs系半導体やAlGaInP系半導体に比べてバンドギャップEgが大きく、かつ直接遷移型の半導体材料であるという特徴を有している。このため、これらの窒化物系半導体は、紫外線から緑色に及ぶ波長領域における発光が可能な半導体レーザ装置や、紫外線から赤色までの広い発光波長範囲をカバーできる発光ダイオードなどの半導体発光素子を構成する材料として注目されており、高密度光ディスクやフルカラーディスプレー、さらには環境・医療分野など、広く応用が考えられている。
この窒化物系半導体は、熱伝導性がGaAs系半導体などよりも高いため、高温・高出力動作の素子としての応用も期待されている。さらに、AlGaAs系半導体においては砒素(As)、ZnCdSSe系半導体においてはカドミウム(Cd)といった有害な材料が用いられているのに対し、窒化物系半導体ではそのような有害な材料を含んでおらず、また、原料として用いられるアンモニア(NH3)は、AlGaAs系半導体の原料であるアルシン(AsH3)に比べて毒性が少ない。このため、環境への負荷が小さい化合物半導体材料としても期待されている。
そして、近年では、GaN、InN、AlNおよびそれらの混晶半導体に代表される窒化物系半導体からなる活性層(発光層)を内包した半導体レーザチップが実用化され、このような半導体レーザチップを搭載した半導体レーザ装置が生産されている。
また、従来、半導体レーザチップを搭載した半導体レーザ装置において、半導体レーザチップからの光出力を安定化させるために、光出力をモニタするモニタ用の受光素子を備えた半導体レーザ装置(半導体発光装置)が知られている。
図38は、従来の一例による半導体レーザ装置を示した模式図である。図38を参照して、従来の一例による半導体レーザ装置C1は、放熱機能を有するブロック部500aが一体的に形成された金属製のステム500と、ブロック部500a上に設置されたヒートシンク(マウント部材)510と、このヒートシンク510上に設置された半導体レーザチップ520と、半導体レーザチップ520の光出力をモニタする受光素子530と、半導体レーザチップ520を覆うキャップ540とを備えている。この受光素子530は、ヒートシンク510とは別体で形成されており、その受光面が半導体レーザチップ520の後方端面と対向するように、ステム500の上面上に設置されている。
上記のように構成された従来の一例による半導体レーザ装置C1では、半導体レーザチップ520の後方端面から出射されたレーザ光が受光素子530で受光され、レーザ光の出力が電流値としてモニタされる。そして、受光素子530で得られたレーザ光のモニタ結果(モニタ電流)が駆動回路(図示せず)にフィードバックされ、半導体レーザチップ520の前方端面から出射されるレーザ光の光出力が一定となるように制御される。
しかしながら、上記した従来の一例による半導体レーザ装置C1では、レーザ光をモニタするための受光素子530をステム500上に設置しなければならないため、その分、半導体レーザ装置の組立工数が増加するという不都合があった。また、従来の一例による半導体レーザ装置C1では、ステム500の上面上に受光素子530を設置するための場所を確保する必要があるため、レイアウト上の制限があった。このため、たとえば、ステム500の外径がφ3.3mmである小型パッケージサイズの半導体レーザ装置に、このような構成を適用することは非常に困難となる。そのため、半導体レーザ装置の小型化を図ることが困難になるという不都合もあった。
そこで、従来、半導体レーザチップが設置されるヒートシンクに受光素子を一体的に形成することによって、上記不都合を解消することが可能な半導体レーザ装置が知られている。
図39は、従来の他の一例による半導体レーザ装置を示した模式図である。図38および図39を参照して、従来の他の一例による半導体レーザ装置C2は、図38に示した半導体レーザ装置C1の構成において、半導体レーザチップ520の光出力をモニタする受光素子620が、ヒートシンク610の表面に作り込まれている。
上記のように構成された従来の他の一例による半導体レーザ装置C2では、受光素子をステム500上に設置する必要がないため、半導体レーザ装置の組立工数が増加するのを抑制することが可能となる。また、ステム500の上面上に受光素子を設置するための場所を確保する必要もなくなるため、半導体レーザ装置の小型化を図ることも可能となる。なお、このような半導体レーザ装置は、たとえば、特許文献1に記載されている。
特開2002−335032号公報
しかしながら、図39に示した従来の他の一例による半導体レーザ装置C2では、受光素子620に入る光が少なくなるため、受光素子620で得られるモニタ電流が小さくなるという不都合がある。ところで、半導体レーザチップは、レーザ光と自然放出光とを出射するため、受光素子は、レーザ光のみならず自然放出光をも受光することになる。
ここで、受光素子で得られるモニタ電流が小さい場合に、自然放出光が受光素子で受光されると、図40に示すように、受光素子のモニタ電流に対して、半導体レーザチップの前方端面から出射されるレーザ光の出力がリニアに上昇せず、閾値を持つ傾向が顕著に現れる。このため、図39に示した半導体レーザ装置C2では、半導体レーザチップ520の光出力の制御が困難になるという問題がある。
なお、上記した問題は、自然放出光の発生量が多い窒化物系半導体を用いた半導体レーザ素子を搭載した半導体レーザ装置において特に顕著であるが、同様の問題は、窒化物系以外の材料系の半導体を用いた半導体レーザ素子を搭載した半導体レーザ装置においても起こり得る。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、光出力を精度良く制御することが可能なマウント部材およびそのマウント部材を備えた半導体発光装置を提供することである。
この発明の他の目的は、組立工数が増加するのを抑制することが可能であり、かつ、小型化を図ることが可能なマウント部材およびそのマウント部材を備えた半導体発光装置を提供することである。
上記目的を達成するために、この発明の第1の局面によるマウント部材は、半導体発光素子チップが設置される搭載部が設けられたマウント基板と、マウント基板に一体的に形成され、搭載部に設置された半導体発光素子チップからの光を検出するモニタ用の受光素子とを備えている。そして、モニタ用の受光素子が、半導体発光素子チップからの光を受光する受光面を含み、その受光面が、搭載部よりも高い位置に配されている。
この第1の局面によるマウント部材では、上記のように、受光素子の受光面を、半導体発光素子チップの搭載部よりも高い位置に配することによって、受光素子の受光面の高さを、半導体発光素子チップの発光点の高さに近付けることができる。このため、受光素子に入る光の光量を大きくすることができるので、受光素子で得られるモニタ電流を増加させることができる。これにより、半導体発光素子チップの光出力を精度良く制御することができる。
なお、上記第1の局面によるマウント部材において、半導体発光素子チップとして半導体レーザチップを搭載部上に設置した場合には、上記受光素子では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。そのため、自然放出光による影響は小さくなる。したがって、このようなマウント部材を用いることによって、半導体レーザチップの前方側の出力光(レーザ光)を、受光素子のモニタ電流に対して、リニアに上昇させることができるので、半導体レーザチップ(半導体発光素子チップ)の光出力を精度良く制御することができる。
また、第1の局面では、モニタ用の受光素子をマウント部材に一体的に形成することによって、受光素子をステム上に設置する必要がなくなるため、半導体発光装置の組立工数が増加するのを抑制することができる。また、このようなマウント部材を用いれば、ステムの上面上に受光素子を設置するための場所を確保する必要もなくなるため、半導体発光装置の小型化を図ることも可能となる。
上記第1の局面によるマウント部材において、好ましくは、マウント基板には、段差部が形成されており、搭載部が、段差部の凹側に設けられているとともに、受光素子の受光面が、段差部の凸側に配されている。このように構成すれば、容易に、受光素子の受光面を、半導体発光素子チップの搭載部よりも高い位置に配することができるので、容易に、半導体発光素子チップの光出力を精度良く制御することが可能なマウント部材を得ることができる。
上記第1の局面によるマウント部材において、マウント基板は、シリコンから構成することができる。
この発明の第2の局面による半導体発光装置は、上記第1の局面によるマウント部材と、このマウント部材の搭載部上に設置された半導体発光素子チップとを備えている。
この第2の局面による半導体発光装置では、上記のように構成することによって、容易に、半導体発光素子チップの光出力を精度良く制御することができる。また、上記のように構成することによって、容易に、半導体発光装置の組立工数の増加を抑制することができるとともに、容易に、半導体発光装置の小型化を図ることができる。
上記第2の局面による半導体発光装置において、半導体発光素子チップは、前方側および後方側にレーザ光を出力する半導体レーザチップであり、この半導体レーザチップが、その後方側に受光素子が位置するように、マウント部材の搭載部上に設置されており、受光素子で受光した光をモニタすることで半導体レーザチップから前方側に出力されるレーザ光が調整されるように構成されているのが好ましい。このように構成すれば、マウント部材において、受光素子の受光面の高さを、半導体レーザチップの発光点の高さに近付けることができるので、受光素子に入る光(レーザ光)の光量を大きくすることができる。このため、受光素子で得られるモニタ電流を増加させることができる。なお、上記受光素子では、レーザ光とともに自然放出光も受光されるが、受光素子で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。そのため、自然放出光による影響は小さくなる。したがって、半導体レーザチップの前方側の出力光(レーザ光)を、受光素子のモニタ電流に対して、リニアに上昇させることができるので、半導体発光装置(半導体レーザチップ)の光出力を精度良く制御することができる。
この場合において、受光素子の受光面の高さが、半導体レーザチップの発光点の高さ以下であるのが好ましい。このように構成すれば、より容易に、半導体発光素子チップの光出力を精度良く制御することができる。
上記第2の局面による半導体発光装置において、半導体発光素子チップは、窒化物系半導体層を含んでいてもよい。このような構成を上記第2の局面による半導体発光装置に適用すれば、自然放出光の発生量が多い窒化物系半導体を用いた半導体発光素子チップを設置(搭載)した場合でも、半導体発光素子チップの光出力を精度良く制御することができる。
上記第2の局面による半導体発光装置において、半導体発光素子チップは、発光した光を透過する半導体基板を有していてもよい。
上記第2の局面による半導体発光装置において、好ましくは、半導体発光素子チップは、半導体基板と、半導体基板の上面上に形成された発光層とをさらに含み、発光層が、半導体基板に対して、マウント部材とは反対側に位置するように、半導体発光素子チップが、搭載部上に設置されている。すなわち、上記半導体発光素子チップは、ジャンクションアップで搭載部上に設置されているのが好ましい。このように構成すれば、半導体発光素子チップを設置する際に、発光層に歪みが導入されるのを抑制することができる。このため、発光層に歪みが導入されることに起因して、出射光の放射光パターンにリップルが発生するという不都合が生じるのを抑制することができる。また、半導体発光素子チップとして窒化物系の半導体レーザチップを設置した場合には、動作電圧の上昇を抑制することができる。
この発明の第3の局面によるマウント部材は、半導体発光素子チップが設置される搭載部が設けられたマウント基板と、マウント基板に一体的に形成され、搭載部に設置された半導体発光素子チップからの光を検出するモニタ用の受光素子とを備えている。そして、マウント基板は、搭載部に対し斜め上方向に沿う傾斜面を含み、受光素子は、この傾斜面に形成されている。
この第3の局面によるマウント部材では、上記のように、マウント基板に、搭載部に対し斜め上方向に沿う傾斜面を形成するとともに、その傾斜面に受光素子を形成することによって、半導体発光素子チップからの光を受光素子で受光し易くすることができる。このため、受光素子に入る光の光量を大きくすることができるので、受光素子で得られるモニタ電流を増加させることができる。これにより、半導体発光素子チップの光出力を精度良く制御することができる。
なお、上記第3の局面によるマウント部材において、半導体発光素子チップとして半導体レーザチップを搭載部上に設置した場合には、上記受光素子では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。そのため、自然放出光による影響は小さくなる。したがって、このようなマウント部材を用いることによって、半導体レーザチップの前方側の出力光(レーザ光)を、受光素子のモニタ電流に対して、リニアに上昇させることができるので、半導体レーザチップ(半導体発光素子チップ)の光出力を精度良く制御することができる。
また、第3の局面では、モニタ用の受光素子をマウント部材に一体的に形成することによって、受光素子をステム上に設置する必要がなくなるため、半導体発光装置の組立工数が増加するのを抑制することができる。また、このようなマウント部材を用いれば、ステムの上面上に受光素子を設置するための場所を確保する必要もなくなるため、半導体発光装置の小型化を図ることも可能となる。
上記第3の局面によるマウント部材において、好ましくは、受光素子は、半導体発光素子チップからの光を受光する受光面を含み、マウント基板の傾斜面は、この受光面を有している。このように構成すれば、容易に、半導体発光素子チップの光出力を精度良く制御することができる。
この発明の第4の局面によるマウント部材は、半導体発光素子チップが設置される搭載部が設けられたマウント基板と、マウント基板に一体的に形成され、搭載部に設置された半導体発光素子チップからの光を検出するモニタ用の受光素子とを備えている。そして、モニタ用の受光素子は、半導体発光素子チップからの光が入射される入射面を含み、この入射面は、搭載部に近い側の幅が、搭載部に遠い側の幅よりも小さい。
この第4の局面によるマウント部材では、上記のように、受光素子の入射面を、搭載部に近い側の幅が搭載部に遠い側の幅よりも小さくなるように形成することによって、たとえば、半導体発光素子チップとして半導体レーザチップを搭載部上に設置した場合に、半導体レーザチップからの自然放出光を、受光素子で受光し難くすることができる。すなわち、自然放出光は、レーザ光に比べて放射角が広いため、受光素子の入射面を上記のような形状に形成することによって、受光素子に入る自然放出光の光量を低減することができる。このため、このようなマウント部材を用いることによって、半導体レーザチップの前方側の出力光(レーザ光)を、受光素子のモニタ電流に対して、光出力が閾値を持たずにリニアに上昇させることができるので、半導体レーザチップ(半導体発光素子チップ)の光出力を精度良く制御することができる。
また、第4の局面では、モニタ用の受光素子をマウント部材に一体的に形成することによって、受光素子をステム上に設置する必要がなくなるため、半導体発光装置の組立工数が増加するのを抑制することができる。また、このようなマウント部材を用いれば、ステムの上面上に受光素子を設置するための場所を確保する必要もなくなるため、半導体発光装置の小型化を図ることも可能となる。
上記第3および第4の局面によるマウント部材において、マウント基板は、シリコンから構成することができる。
この発明の第5の局面による半導体発光装置は、上記第3または第4の局面によるマウント部材と、このマウント部材の搭載部上に設置された半導体発光素子チップとを備えている。
この第5の局面による半導体発光装置では、上記のように構成することによって、容易に、半導体発光素子チップの光出力を精度良く制御することができる。また、上記のように構成することによって、容易に、半導体発光装置の組立工数の増加を抑制することができるとともに、容易に、半導体発光装置の小型化を図ることができる。
上記第5の局面による半導体発光装置において、半導体発光素子チップは、前方側および後方側にレーザ光を出力する半導体レーザチップであり、この半導体レーザチップが、その後方側に受光素子が位置するように、マウント部材の搭載部上に設置されており、受光素子で受光した光をモニタすることで半導体レーザチップから前方側に出力されるレーザ光が調整されるように構成されているのが好ましい。このように構成すれば、半導体レーザチップの前方側の出力光(レーザ光)を、受光素子のモニタ電流に対して、リニアに上昇させることができるので、半導体発光装置(半導体レーザチップ)の光出力を精度良く制御することができる。
上記第5の局面による半導体発光装置において、半導体発光素子チップは、窒化物系半導体層を含んでいてもよい。このような構成を上記第2の局面による半導体発光装置に適用すれば、自然放出光の発生量が多い窒化物系半導体を用いた半導体発光素子チップを設置(搭載)した場合でも、半導体発光素子チップの光出力を精度良く制御することができる。
上記第5の局面による半導体発光装置において、半導体発光素子チップは、発光した光を透過する半導体基板を有していてもよい。
この場合において、好ましくは、半導体発光素子チップは、半導体基板と、半導体基板の上面上に形成された発光層とをさらに含み、発光層が、半導体基板に対して、マウント部材とは反対側に位置するように、半導体発光素子チップが、搭載部上に設置されている。すなわち、上記半導体発光素子チップは、ジャンクションアップで搭載部上に設置されているのが好ましい。このように構成すれば、半導体発光素子チップを設置する際に、発光層に歪みが導入されるのを抑制することができる。このため、発光層に歪みが導入されることに起因して、出射光の放射光パターンにリップルが発生するという不都合が生じるのを抑制することができる。また、半導体発光素子チップとして窒化物系の半導体レーザチップを設置した場合には、動作電圧の上昇を抑制することができる。
以上のように、本発明によれば、光出力を精度良く制御することが可能なマウント部材およびそのマウント部材を備えた半導体発光装置を容易に得ることができる。
また、本発明によれば、組立工数が増加するのを抑制することが可能であり、かつ、小型化を図ることが可能なマウント部材およびそのマウント部材を備えた半導体発光装置を容易に得ることができる。
本発明の第1実施形態によるヒートシンクの斜視図である。 本発明の第1実施形態によるヒートシンクの平面図である。 本発明の第1実施形態によるヒートシンクの断面図(図2のa−a線に沿った断面に対応する図)である。 本発明の第1実施形態によるヒートシンクの一部を拡大して示した断面図(半導体レーザチップが設置された状態の図)である。 本発明の第1実施形態によるヒートシンクを用いた半導体レーザ装置の斜視図(キャップを外した状態の図)である。 本発明の第1実施形態によるヒートシンクを用いた半導体レーザ装置の斜視図(キャップを取り付けた状態の図)である。 ヒートシンクに設置される半導体レーザチップを簡略化して示した斜視図である。 半導体レーザチップをジャンクションアップでヒートシンクに設置した状態を示す断面図である。 本発明の第1実施形態によるヒートシンクに半導体レーザチップが設置された状態を示した断面図である。 比較例によるヒートシンクを説明するための斜視図である。 比較例によるヒートシンクを説明するための断面図である。 実施例1におけるモニタ電流と光出力との相関を示したグラフである。 比較例におけるモニタ電流と光出力との相関を示したグラフである。 本発明の第2実施形態によるヒートシンクの斜視図である。 本発明の第2実施形態によるヒートシンクの平面図である。 本発明の第2実施形態によるヒートシンクの断面図(図15のa−a線に沿った断面に対応する図)である。 本発明の第2実施形態によるヒートシンクを用いた半導体レーザ装置の斜視図(キャップを外した状態の図)である。 本発明の第2実施形態によるヒートシンクに半導体レーザチップが設置された状態を示した断面図である。 実施例2におけるモニタ電流と光出力との相関を示したグラフである。 本発明の第3実施形態によるヒートシンクの斜視図である。 本発明の第3実施形態によるヒートシンクの平面図である。 本発明の第3実施形態によるヒートシンクの断面図(図21のa−a線に沿った断面に対応する図)である。 本発明の第3実施形態によるヒートシンクを用いた半導体レーザ装置の斜視図(キャップを外した状態の図)である。 本発明の第2実施形態によるヒートシンクに半導体レーザチップが設置された状態を示した平面図である。 実施例3におけるモニタ電流と光出力との相関を示したグラフである。 本発明の第4実施形態によるヒートシンクの斜視図である。 本発明の第4実施形態によるヒートシンクの平面図である。 本発明の第4実施形態によるヒートシンクの断面図(図27のa−a線に沿った断面に対応する図)である。 本発明の第5実施形態によるヒートシンクの斜視図である。 本発明の第5実施形態によるヒートシンクの平面図である。 本発明の第5実施形態によるヒートシンクの断面図(図30のa−a線に沿った断面に対応する図)である。 本発明の第6実施形態によるヒートシンクの斜視図である。 本発明の第6実施形態によるヒートシンクの平面図である。 本発明の第6実施形態によるヒートシンクの断面図(図33のa−a線に沿った断面に対応する図)である。 本発明の第7実施形態によるヒートシンクの斜視図である。 本発明の第7実施形態によるヒートシンクの平面図である。 本発明の第7実施形態によるヒートシンクの断面図(図36のa−a線に沿った断面に対応する図)である。 従来の一例による半導体レーザ装置を示した模式図である。 従来の他の一例による半導体レーザ装置を示した模式図である。 従来の他の一例による半導体レーザ装置におけるモニタ電流と光出力との関係を示したグラフである。
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。
(第1実施形態)
以下に、図1〜図9を参照して、第1実施形態によるヒートシンクA1およびそれを用いた半導体レーザ装置(半導体発光装置)B1の構成について説明する。なお、ヒートシンクA1は、本発明の「マウント部材」の一例である。
第1実施形態によるヒートシンクA1は、図1〜図3に示すように、シリコン(Si)からなるシリコン基板10を備えている。このシリコン基板10の上面には、後述する半導体レーザチップ20(図3参照)が設置(マウント)される搭載部11が設けられている。また、シリコン基板10の上面には、半導体レーザチップ20の光出力をモニタするモニタ用の受光素子12が一体的に形成されている。このヒートシンクA1(シリコン基板10)は、図2に示すように、平面的に見て、矩形状に形成されており、X方向に、約1000μmの長さL1を有しているとともに、X方向と直交するY方向に、約600μmの幅Wを有している。なお、シリコン基板10は、本発明の「マウント基板」の一例であり、半導体レーザチップ20は、本発明の「半導体発光素子チップ」の一例である。
ここで、第1実施形態では、ヒートシンクA1を構成するシリコン基板10の上面に、底面13a、上面13bおよび側壁13cを含む段差部13が形成されている。この段差部13は、図1および図2に示すように、シリコン基板10の一方の端部側(矢印X1側)の領域が、エッチングなどによって、シリコン基板10の上面側から厚み方向に掘り込まれることにより形成されている。このため、シリコン基板10の上面において、一方の端部側(矢印X1側)に、段差部13の底面13aが配され、他方の端部側(矢印X2側)に、段差部13の上面13bが配されている。なお、シリコン基板10の厚みは、約215μmであり、段差部13を形成するための掘り込み深さd(図4参照)は、約80μmである。また、段差部13の底面部分の長さL11は、約450μmであり、段差部13の上面部分の長さL12は、約550μmである。
モニタ用の受光素子12は、たとえば、pinフォトダイオードからなり、インプラントなどの方法によって、シリコン基板10の上面に直接作り込まれている。
また、第1実施形態では、上記受光素子12は、段差部13の上面13b(凸側の領域)に形成されている。そして、段差部13の上面13bにおいて、受光素子12が形成されている領域が、レーザ光を受光する受光面12aとなっている。この受光面12aは、図2に示すように、平面的に見て、略矩形状に形成されている。また、受光面12aの所定部分には、受光によって生じたモニタ電流を取り出すための電極14が形成されている。この電極14は、半導体レーザチップ20から出射された光が入射しない位置に配設されているのが好ましい。
一方、半導体レーザチップ20が設置される搭載部11は、段差部13の底面13a(凹側の領域)に設けられている。すなわち、第1実施形態によるヒートシンクA1は、図3および図4に示すように、半導体レーザチップ20が設置される搭載部11が、受光素子12の受光面12aよりも低い位置に設けられている。言い換えると、受光素子12の受光面12aが、搭載部11よりも高い位置に配されている。
また、シリコン基板10の上面上には、シリコン基板10側から、Ti層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された積層構造を有する金属多層膜15が形成されている。この金属多層膜15は、受光面12aを除いた領域に形成されている。
また、シリコン基板10の下面上には、シリコン基板10側から、Ti層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された積層構造を有する金属多層膜16が全面に形成されている。
第1実施形態による半導体レーザ装置B1は、図5および図6に示すように、上記したヒートシンクA1を備えたキャンパッケージタイプの半導体レーザ装置である。また、第1実施形態による半導体レーザ装置は、上記ヒートシンクA1に加えて、半導体レーザチップ20、金属製のステム30、キャップ40(図6参照)、および、3本のリードピン50〜52を備えている。
ステム30は、鉄または銅などの金属材料から構成されており、円板状に形成されている。このステム30の上面側には、放熱機能を有するブロック部31が一体的に形成されている。また、ステム30の所定部分には、リードピン51および52がそれぞれ挿通される貫通孔32および33が形成されている。
半導体レーザチップ20は、窒化物系半導体からなる。この半導体レーザチップ20は、図7および図8に示すように、n型GaN基板21上に、複数の窒化物系半導体層を含む積層体22が形成された構造を有している。また、積層体22は、n型GaN基板21側から、n型の窒化物系半導体層22a、発光層(活性層)22b、p型の窒化物系半導体層22cが順次形成された構造を有している。なお、n型GaN基板21は、本発明の「半導体基板」の一例である。また、n型の窒化物系半導体層22aおよびp型の窒化物系半導体層22cは、それぞれ、1層以上の半導体層を含んでいる。
また、半導体レーザチップ20の積層体22(p型の窒化物系半導体層22c)には、断面凸状のリッジ部23が形成されており、このリッジ部23の両脇には、SiO2やTiO2などの誘電体膜からなる埋め込み層24が形成されている。これにより、素子に注入される電流の経路が狭窄されて発光効率が高められるとともに、発振閾値電流が低減される。
また、積層体22の上面上には、p側電極25が形成されている。一方、n型GaN基板21の下面上には、n側電極26が形成されており、このn側電極26の下面上には、メタライズのための金属多層膜27が形成されている。
さらに、半導体レーザチップ20は、一対の共振器端面(前方端面28および後方端面29)を有しており、前方端面28から前方側にレーザ光を出力するとともに、後方端面29から後方側にもレーザ光を出力する。なお、半導体レーザチップ20の厚みは、約100μmであり、レーザ光を出力(出射)する発光点Cは、半導体レーザチップ20の上面から約0.5μmの所に位置している。
以上の構成が、半導体レーザ装置B1に搭載される半導体レーザチップ20の基本構成である。
ここで、第1実施形態では、図8に示すように、上記半導体レーザチップ20が、ヒートシンクA1の搭載部11上に、ジャンクションアップで設置(マウント)されている。具体的には、n型GaN基板21に対して発光層22bがヒートシンクA1とは反対側に位置するように、上記半導体レーザチップ20が、半田層17を介して、ヒートシンクA1の搭載部11(図1参照)上に固定されている。この半田層17は、たとえば、Au0.7Sn0.3からなり、図3に示すように、蒸着法などによって、ヒートシンクA1の搭載部11(図1および図2参照)に位置する金属多層膜15上に予め形成されている。
なお、窒化物系の半導体レーザチップ20では、p型の半導体層のキャリア濃度が小さいため、コンタクト抵抗が不安定になり易い。このため、リッジ部23を下側(ヒートシンク側)にするジャンクションダウンで半導体レーザチップ20を設置した場合、動作電圧が上昇するという不都合が生じる。また、ジャンクションダウンで設置した場合、発光層22bや光導波路が歪(マウント歪み)を受けて、レーザ光の放射光パターンにリップルが発生するという不都合も生じる。
これに対し、半導体レーザチップ20をジャンクションアップで設置(マウント)した場合には、上記不都合を解消することが可能となる。
また、第1実施形態では、図4に示すように、半導体レーザチップ20がヒートシンクA1の搭載部11上にジャンクションアップで設置された状態で、受光素子12の受光面12aの高さが、半導体レーザチップ20の発光点C(発光層22b)の高さ以下の高さとなっている。具体的には、受光素子12の受光面12aが、半導体レーザチップ20の発光点C(発光層22b)の下方側に配されている。
半導体レーザチップ20が設置されたヒートシンクA1は、図5に示すように、半田層18を介して、ブロック部31の所定位置に設置(マウント)されている。この半田層18は、たとえば、Au0.7Sn0.3からなり、図3および図4に示すように、ヒートシンクA1の下面側の金属多層膜16上に、蒸着法などによって予め形成されている。
3本のリードピン50、51および52の内、リードピン50は、ステム30に直接取り付けられている。このため、このリードピン50は、ブロック部31と電気的に接続された状態となっている。一方、図5に示すように、3本のリードピン50、51および52の内、リードピン51および52は、その一方端部がステム30の上面側に突出するように、貫通孔32および33に挿通されている。そして、絶縁体34を介して、ステム30に絶縁固定されている。
また、半導体レーザチップ20のp側電極25(図7および図8参照)は、金属ワイヤ55を介して、リードピン51と電気的に接続されている。一方、図4に示すように、半導体レーザチップ20のn側電極26は、金属多層膜27および半田層17を介して、ヒートシンクA1の金属多層膜15と電気的に接続されている。また、図5に示すように、金属多層膜15(図4参照)は、金属ワイヤ56を介して、ブロック部31と電気的に接続されている。なお、上述したように、ブロック部31は、リードピン50と電気的に接続されている。このため、半導体レーザチップ20のn側電極26は、リードピン50と電気的に接続されていることになる。さらに、受光素子12の電極14は、金属ワイヤ57を介して、リードピン52と電気的に接続されている。
また、キャップ40は、図6に示すように、ステム30の上面上に半導体レーザチップ20(図5参照)などを覆うように取り付けられている。このキャップ40は、銅などの金属材料によって構成されており、一面を開放した円筒形状に形成されている。また、キャップ40の開放端には、フランジ部41が設けられており、キャップ40の閉鎖端には、半導体レーザチップ20(図5参照)から出射されるレーザ光を取り出すための出射孔42が設けられている。その出射孔42は、ガラス43によって覆われている。また、キャップ40は、そのフランジ部41がステム30に溶接されることによって、半導体レーザチップ20などを覆うように、ステム30の上面上に固定されている。このキャップ40は、外部からのゴミおよび外部応力や光学的干渉から半導体レーザチップ20を保護する機能を有している。なお、半導体レーザチップ20は、ステム30とキャップ40とによって、気密封止されている。
上記のように構成された半導体レーザ装置B1では、リードピン51とリードピン52との間に電流を印加すると、半導体レーザチップ20に電流が印加される。これにより、図9に示すように、前方端面28および後方端面29からレーザ光が出射される。後方端面29から出射されたレーザ光は、モニタ用の受光素子12で受光され、レーザ光の出力が電流値としてモニタされる。そして、受光素子12で得られたレーザ光のモニタ結果(モニタ電流)が駆動回路(図示せず)にフィードバックされ、半導体レーザチップ20の前方端面から出射されるレーザ光の光出力が一定となるように、半導体レーザチップ20に印加される電流が制御される。
ここで、半導体レーザチップ20のn型GaN基板21は、半導体レーザチップ20からの光(レーザ光および自然放出光)を透過する性質を有しているため、半導体レーザチップ20をジャンクションアップで設置した場合、発光層22bよりも下側に位置するn型GaN基板21を自然放出光が透過してしまう。このような場合、従来のヒートシンクでは、受光素子によって自然放出光が受光され易くなる。
しかしながら、第1実施形態では、ヒートシンクA1に段差部13が形成されているため、n型GaN基板21を透過した自然放出光は、段差部13の側壁13cによって遮られるので、自然放出光が受光素子12の受光面12aに入るのを妨げることができる。このため、受光素子12によって受光される自然放出光の光量が低減される。
なお、このことは、半導体レーザチップ20に、たとえば、サファイア基板を用いた場合も同様である。
第1実施形態では、上記のように、シリコン基板10の上面に段差部13を形成することによって、受光素子12の受光面12aを、半導体レーザチップ20の搭載部11よりも高い位置に配することができる。このため、受光素子12の受光面12aの高さを、半導体レーザチップ20の発光点C(発光層22b)の高さに近付けることができるので、受光素子12の受光面12aに入る光の光量を大きくすることができる。これにより、受光素子12で得られるモニタ電流を増加させることができる。なお、上記受光素子12では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子12で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。また、n型GaN基板21を透過した自然放出光は、段差部13の側壁13cによって遮られるため、受光素子12の受光面12aに入る自然放出光の光量をさらに低減することができる。そのため、自然放出光による影響は非常に小さくなる。したがって、このようなヒートシンクA1を用いることによって、半導体レーザチップ20の前方側の出力光(前方端面28から出射されるレーザ光)を、受光素子12のモニタ電流に対して、リニアに上昇させることができる。その結果、半導体レーザチップ20の光出力を精度良く制御することができる。
また、第1実施形態では、モニタ用の受光素子12をヒートシンクA1に一体的に形成することによって、受光素子12をステム30上に設置する必要がなくなるため、半導体レーザ装置の組立工数が増加するのを抑制することができる。また、このようなヒートシンクA1を用いることによって、ステム30の上面上に受光素子12を設置するための場所を確保する必要もなくなる。このため、半導体レーザ装置の小型化を図ることも可能となる。たとえば、ステム30の外径がφ3.3mmである小型パッケージサイズの半導体レーザ装置にも上記構成を適用することが可能となる。
また、第1実施形態では、半導体レーザチップ20を、ヒートシンクA1の搭載部11上に、ジャンクションアップで設置することによって、上述のように、発光層22bに歪(マウント歪)が導入されるのを抑制することができる。このため、発光層22bに歪が導入されることに起因して、出射光の放射光パターンにリップルが発生するという不都合が生じるのを抑制することができる。また、このように構成することによって、半導体レーザチップ20における動作電圧の上昇を抑制することもできる。
次に、図9〜図13を参照して、上記第1実施形態の効果を確認するために行った実験について説明する。この実験では、第1実施形態と同様のヒートシンクを用いて組み立てた半導体レーザ装置を実施例1とし、従来構造を有するヒートシンクを用いて組み立てた半導体レーザ装置を比較例として、受光素子で得られるモニタ電流(Im)の測定を行った。また、実施例1および比較例の各々について、モニタ電流と光出力との関係を求めた。
なお、比較例によるヒートシンクは、図10および図11に示すように、段差部が形成されていない点を除き、実施例1と同じ構成とした。すなわち、比較例によるヒートシンクは、平板状のヒートシンクであり、シリコン基板10の上面に形成された受光素子12の受光面12aが、半導体レーザチップ20が設置される搭載部11と実質的に同じ高さとなっている。
また、半導体レーザチップ20(図9および図11参照)は、実施例1および比較例のいずれにおいても、ジャンクションアップで設置(マウント)した。また、実施例1および比較例による半導体レーザ装置は、設置(マウント)されるヒートシンクを除き、同様の構成とした。
モニタ電流(Im)の測定では、実施例1および比較例について、それぞれ、10個の半導体レーザ装置を組み立て、これらの半導体レーザ装置を用いて、半導体レーザチップの前方端面から出射されるレーザ光の光出力が10mWの時の電流値(受光素子で得られる電流値)をそれぞれ測定した。そして、測定した各10個の電流値の平均値をもって、実施例1および比較例のモニタ電流(Im)とした。その結果を、表1に示す。
Figure 2010212491
上記表1に示すように、実施例1では、比較例に比べて、モニタ電流(Im)の値が大きく上昇することが認められた。具体的には、モニタ電流(Im)の値は、比較例では0.008mAであったのに対し、実施例1では0.138mAであり、実施例1では、比較例に対して、モニタ電流(Im)の値が10倍以上(約17倍)に上昇した。これより、シリコン基板の上面に段差部を形成することにより、受光素子の受光面を、半導体レーザチップの搭載部よりも高い位置に配することによって、受光素子で得られるモニタ電流が顕著に増加することが確認された。
図12は、実施例1におけるモニタ電流と光出力との相関を示したグラフである。図13は、比較例におけるモニタ電流と光出力との相関を示したグラフである。図12および図13の横軸は、それぞれ、受光素子で得られるモニタ電流Im[mA]を示しており、図12および図13の縦軸は、それぞれ、半導体レーザチップの前方端面から出射されるレーザ光の光出力L[mW]を示している。
モニタ電流Imと光出力Lとの関係は、実施例1では、図12に示すように、原点を通る直線となっている。これに対し、比較例では、図13に示すように、モニタ電流Imに対して光出力Lがリニアには上昇せず、閾値を持つ結果となっている。
これより、実施例1では、半導体レーザチップの前方端面から出射されるレーザ光を、受光素子のモニタ電流に対して、その光出力が閾値を持たずにリニアに上昇させることが可能であることが確認された。なお、モニタ電流(Im)の測定結果を考慮すると、受光素子で得られるモニタ電流が増加することによって、自然放出光による影響が小さくなり、これによって、光出力がリニアに上昇するものと容易に考えることができる。
(第2実施形態)
以下に、図7、図8および図14〜図18を参照して、第2実施形態によるヒートシンクA2およびそれを用いた半導体レーザ装置(半導体発光装置)B2の構成について説明する。なお、ヒートシンクA2は、本発明の「マウント部材」の一例である。
第2実施形態によるヒートシンクA2は、図14〜図16に示すように、シリコン(Si)からなるシリコン基板10を備えている。このシリコン基板10の上面には、半導体レーザチップ20(図7および図16参照)が設置(マウント)される搭載部11が設けられている。また、シリコン基板10の上面には、半導体レーザチップ20の光出力をモニタするモニタ用の受光素子112が一体的に形成されている。このヒートシンクA2(シリコン基板10)は、図15に示すように、平面的に見て、矩形状に形成されており、X方向に、約1000μmの長さL1を有しているとともに、X方向と直交するY方向に、約600μmの幅Wを有している。
ここで、第2実施形態では、図14〜図16に示すように、ヒートシンクA2を構成するシリコン基板10の上面に、たとえば、異方性エッチングによって傾斜面110が形成されている。また、シリコン基板10の上面には、上記傾斜面110とともに、平坦面111も形成されている。この傾斜面110は、平坦面111に対し斜め上方向に沿うように形成されており、その傾斜角度θ(図16参照)は、たとえば、約30°である。また、シリコン基板10の上面において、一方の端部側(矢印X1側)に、上記平坦面111が配されており、他方の端部側(矢印X2側)に、上記傾斜面110が配されている。なお、シリコン基板10の厚みは、約215μmであり、傾斜面110の傾斜角度θが、所定の角度(たとえば、約30°)となるように、異方性エッチングなどによって、シリコン基板10の所定部分が除去されている。また、平坦面111のX方向の長さL21は、約500μmであり、傾斜面110のX方向の長さL22も、約500μmである。
モニタ用の受光素子112は、上記第1実施形態と同様、たとえば、pinフォトダイオードからなり、インプラントなどの方法によって、シリコン基板10に直接作り込まれている。
また、第2実施形態では、上記受光素子112は、傾斜面110の所定部分に形成されている。そして、傾斜面110における受光素子112が形成されている領域が、レーザ光を受光する受光面112aとなっている。このため、傾斜面110の一部が、受光素子112の受光面112aとなっている。この受光面112aは、図15に示すように、平面的に見て、略矩形状に形成されている。また、受光面112aの所定部分には、受光によって生じたモニタ電流を取り出すための電極14が形成されている。この電極14は、後述する半導体レーザチップ20から出射された光が入射しない位置に配設されているのが好ましい。
一方、半導体レーザチップ20が設置される搭載部11は、平坦面111の所定領域に設けられている。すなわち、第2実施形態によるヒートシンクA2は、搭載部11に対し斜め上方向に沿う傾斜面110を有しており、この傾斜面110に受光素子112(受光面112a)が形成されている。
なお、第2実施形態によるヒートシンクA2のその他の構成は、上記第1実施形態と同様である。具体的には、図16に示すように、シリコン基板10の上面上には、シリコン基板10側から、Ti層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された積層構造を有する金属多層膜15が形成されている。この金属多層膜15は、受光面112aを除いた領域に形成されている。また、シリコン基板10の下面上にも、シリコン基板10側から、Ti層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された積層構造を有する金属多層膜16が全面に形成されている。上記ヒートシンクA2の搭載部11(図14および図15参照)に位置する金属多層膜15上には、半導体レーザチップ20を固定するための半田層17が蒸着法などによって予め形成されている。また、ヒートシンクA2の下面側の金属多層膜16上には、ヒートシンクA2を固定するための半田層18が蒸着法などによって予め形成されている。
第2実施形態による半導体レーザ装置B2は、図17に示すように、上記したヒートシンクA2を備えたキャンパッケージタイプの半導体レーザ装置である。なお、第2実施形態による半導体レーザ装置B2において、ヒートシンクA2以外の構成は、上記第1実施形態と同様である。また、半導体レーザチップ20は、図7および図8に示した上記第1実施形態と同様の半導体レーザチップである。この半導体レーザチップ20は、上述したように、窒化物系半導体からなり、上記第1実施形態と同様、ジャンクションアップでヒートシンクA2の搭載部11上に設置されている。
また、第2実施形態による半導体レーザ装置B2は、図18に示すように、ヒートシンクA2の傾斜面110に受光素子112(受光面112a)が形成されることによって、受光素子112の受光面112aが、レーザ光の出射方向を向くように構成されている。このため、受光面112aに入射されるレーザ光の入射角度が小さくなるように、ヒートシンクA2が形成されている。これにより、半導体レーザチップ20の後方端面29から出射されたレーザ光は、モニタ用の受光素子112で効率よく受光され、レーザ光の出力が電流値としてモニタされる。そして、受光素子112で得られたレーザ光のモニタ結果(モニタ電流)が駆動回路(図示せず)にフィードバックされ、半導体レーザチップ20の前方端面から出射されるレーザ光の光出力が一定となるように、半導体レーザチップ20に印加される電流が制御される。
第2実施形態では、上記のように、シリコン基板10に、搭載部11に対し斜め上方向に沿う傾斜面110を形成するとともに、その傾斜面110に受光素子112(受光面112a)を形成することによって、半導体レーザチップ20からの光を受光素子112で受光し易くすることができる。このため、受光素子112に入る光の光量を大きくすることができるので、受光素子112で得られるモニタ電流を増加させることができる。なお、上記受光素子112では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子112で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。そのため、自然放出光による影響は小さくなる。したがって、このようなヒートシンクA2を用いることによって、半導体レーザチップ20の前方側の出力光(前方端面28から出射されるレーザ光)を、受光素子112のモニタ電流に対して、リニアに上昇させることができる。その結果、半導体レーザチップ20の光出力を精度良く制御することができる。
また、第2実施形態では、上記第1実施形態と同様、モニタ用の受光素子112をヒートシンクA2に一体的に形成することによって、受光素子112をステム30上に設置する必要がなくなるため、半導体レーザ装置の組立工数が増加するのを抑制することができる。また、このようなヒートシンクA2を用いることによって、ステム30の上面上に受光素子112を設置するための場所を確保する必要もなくなる。このため、半導体レーザ装置の小型化を図ることも可能となる。たとえば、ステム30の外径がφ3.3mmである小型パッケージサイズの半導体レーザ装置にも上記構成を適用することが可能となる。
第2実施形態のその他の効果は、上記第1実施形態と同様である。
次に、図13および図19を参照して、上記第2実施形態の効果を確認するために行った実験について説明する。この実験は、上記第1実施形態と同様の方法で行った。また、第2実施形態と同様のヒートシンクを用いて組み立てた半導体レーザ装置を実施例2とし、比較例には、上記第1実施形態で行った実験の結果を用いた。
モニタ電流(Im)の測定結果を表2に示す。
Figure 2010212491
上記表2に示すように、実施例2でも、比較例に比べて、モニタ電流(Im)の値が大きく上昇することが認められた。具体的には、モニタ電流(Im)の値は、比較例では0.008mAであったのに対し、実施例2では0.224mAであり、実施例2では、比較例に対して、モニタ電流(Im)の値が20倍以上(約28倍)に上昇した。これより、シリコン基板に傾斜面を形成するとともに、その傾斜面に受光素子(受光面)を形成することによって、受光素子で得られるモニタ電流がより顕著に増加することが確認された。
図19は、実施例2におけるモニタ電流と光出力との相関を示したグラフである。図19の横軸は、受光素子で得られるモニタ電流Im[mA]を示しており、図19の縦軸は、それぞれ、半導体レーザチップの前方端面から出射されるレーザ光の光出力L[mW]を示している。
モニタ電流Imと光出力Lとの関係は、実施例2では、図19に示すように、原点を通る直線となっている。これに対し、比較例では、図13に示したように、モニタ電流Imに対して光出力Lがリニアには上昇せず、閾値を持つ結果となっている。
これより、実施例2でも、半導体レーザチップの前方端面から出射されるレーザ光を、受光素子のモニタ電流に対して、その光出力が閾値を持たずにリニアに上昇させることが可能であることが確認された。なお、モニタ電流(Im)の測定結果を考慮すると、受光素子で得られるモニタ電流が増加することによって、自然放出光による影響が小さくなり、これによって、光出力がリニアに上昇するものと容易に考えることができる。
(第3実施形態)
以下に、図20〜図24を参照して、第3実施形態によるヒートシンクA3およびそれを用いた半導体レーザ装置(半導体発光装置)B3の構成について説明する。なお、ヒートシンクA3は、本発明の「マウント部材」の一例である。
第3実施形態によるヒートシンクA3は、図20〜図22に示すように、シリコン(Si)からなるシリコン基板10を備えている。このシリコン基板10は、平板状に形成されており、シリコン基板10の上面には、半導体レーザチップ20(図7および図22参照)が設置(マウント)される搭載部11が設けられている。また、シリコン基板10の上面には、半導体レーザチップの光出力をモニタするモニタ用の受光素子212が一体的に形成されている。このヒートシンクA3(シリコン基板10)は、図21に示すように、平面的に見て、矩形状に形成されており、X方向に、約1000μmの長さL1を有しているとともに、X方向と直交するY方向に、約600μmの幅Wを有している。なお、シリコン基板10は、約215μmの厚みを有している。
モニタ用の受光素子212は、上記第1および第2実施形態と同様、たとえば、pinフォトダイオードからなり、インプラントなどの方法によって、シリコン基板10に直接作り込まれている。また、モニタ用の受光素子212は、シリコン基板10の上面において、他方の端部側(矢印X2側)に形成されている。そして、シリコン基板10の上面における受光素子212が形成されている領域が、レーザ光を受光する受光面212aとなっている。一方、上記搭載部11は、シリコン基板10の上面において、一方の端部側(矢印X1側)に設けられている。
ここで、第3実施形態では、図20および図21に示すように、受光素子212の受光面212aは、レーザ光が入射される入射面212bと、この入射面212bと連続的に形成され、受光によって生じたモニタ電流を取り出すための電極14が形成される電極形成面212cとを含んでいる。また、受光素子212の入射面212bは、レーザ光が受光面212aに入射する部分の形状と対応する形状に形成されている。すなわち、受光素子212の入射面212bの形状が、レーザ光の出射光分布に合わせた形状となっている。具体的には、図21に示すように、この入射面212bは、搭載部11に近い側の幅W31が、搭載部11に遠い側の幅W32よりも小さくなっている。より具体的には、受光素子212の入射面212bは、平面的に見て、略台形状に形成されている。また、受光素子212の入射面212bにおいて、搭載部11に近い側の幅W31は、約150μmであり、搭載部11に遠い側の幅W32は、約500μmであり、X方向の長さL3は、約500μmである。
なお、第3実施形態によるヒートシンクA3のその他の構成は、上記第1および第2実施形態と同様である。具体的には、図22に示すように、シリコン基板10の上面上には、シリコン基板10側から、Ti層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された積層構造を有する金属多層膜15が形成されている。この金属多層膜15は、受光面212aを除いた領域に形成されている。また、シリコン基板10の下面上には、シリコン基板10側から、Ti層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された積層構造を有する金属多層膜16が全面に形成されている。上記ヒートシンクA3の搭載部11(図1および図2参照)に位置する金属多層膜15上には、半導体レーザチップ20を固定するための半田層17が蒸着法などによって予め形成されている。また、ヒートシンクA3の下面側の金属多層膜16上には、ヒートシンクA3を固定するための半田層18が蒸着法などによって予め形成されている。
第3実施形態による半導体レーザ装置B3は、図23に示すように、上記したヒートシンクA3を備えたキャンパッケージタイプの半導体レーザ装置である。なお、第3実施形態による半導体レーザ装置B3において、ヒートシンクA3以外の構成は、上記第1および第2実施形態と同様である。また、半導体レーザチップ20は、上記第1および第2実施形態と同様の窒化物系半導体からなり、ジャンクションアップでヒートシンクA3の搭載部11(図22参照)上に設置されている。
第3実施形態では、上記のように、受光素子212の入射面212bを、搭載部11に近い側の幅W31が搭載部11に遠い側の幅W32よりも小さくなるように形成することによって、半導体レーザチップ20からの自然放出光を、受光素子212で受光し難くすることができる。すなわち、図24に示すように、自然放出光Nは、レーザ光Mに比べて、その放射角が広いため、受光素子212の入射面212bを上記のような形状に形成することによって、受光素子212に入る自然放出光の光量を低減することができる。このため、このようなヒートシンクA3を用いることによって、半導体レーザチップ20の前方側から出射されるレーザ光を、受光素子212のモニタ電流に対して、光出力が閾値を持たずにリニアに上昇させることができるので、半導体レーザチップ20の光出力を精度良く制御することができる。
なお、半導体レーザチップ20のn型GaN基板21(図7および図8参照)は、上述したように、半導体レーザチップ20からの光(レーザ光および自然放出光)を透過する性質を有しているため、半導体レーザチップ20をジャンクションアップで設置した場合、発光層22b(図7参照)よりも下側に位置するn型GaN基板21を自然放出光が透過してしまう。n型GaN基板21を透過した自然放出光は、半導体レーザチップ20に近い方が強く、遠ざかるほど弱くなる。このため、受光素子212の入射面212bを、搭載部11に近い側の幅W31を狭く、搭載部11に遠い側の幅W32を広くすることによって、効果的に、自然放出光の受光量を低減することができる。これにより、窒化物系半導体からなる半導体レーザチップ20をジャンクションアップで設置した場合でも、半導体レーザチップ20の光出力を精度良く制御することが可能となる。
また、第3実施形態では、上記第1および第2実施形態と同様、モニタ用の受光素子212をヒートシンクA3に一体的に形成することによって、受光素子212をステム30上に設置する必要がなくなるため、半導体レーザ装置の組立工数が増加するのを抑制することができる。また、このようなヒートシンクA3を用いることによって、ステム30の上面上に受光素子212を設置するための場所を確保する必要もなくなる。このため、半導体レーザ装置の小型化を図ることも可能となる。たとえば、ステム30の外径がφ3.3mmである小型パッケージサイズの半導体レーザ装置にも上記構成を適用することが可能となる。
第3実施形態のその他の効果は、上記第1実施形態と同様である。
次に、図13および図25を参照して、上記第3実施形態の効果を確認するために行った実験について説明する。この実験は、上記第1実施形態と同様の方法で行った。また、第3実施形態と同様のヒートシンクを用いて組み立てた半導体レーザ装置を実施例3とし、比較例には、上記第1実施形態で行った実験の結果を用いた。
モニタ電流(Im)の測定結果を表3に示す。
Figure 2010212491
上記表3に示すように、実施例3では、モニタ電流(Im)の値は、比較例と同程度の値となった。すなわち、実施例3では、受光素子で得られるモニタ電流が増加する傾向は見られなかった。
図25は、実施例3におけるモニタ電流と光出力との相関を示したグラフである。図25の横軸は、受光素子で得られるモニタ電流Im[mA]を示しており、図25の縦軸は、それぞれ、半導体レーザチップの前方端面から出射されるレーザ光の光出力L[mW]を示している。
モニタ電流Imと光出力Lとの関係は、実施例3では、図25に示すように、原点を通る直線となっている。これに対し、比較例では、図13に示したように、モニタ電流Imに対して光出力Lがリニアには上昇せず、閾値を持つ結果となっている。
これより、実施例3でも、半導体レーザチップの前方端面から出射されるレーザ光を、受光素子のモニタ電流に対して、その光出力が閾値を持たずにリニアに上昇させることが可能であることが確認された。
なお、実施例3では、受光素子で得られるモニタ電流が比較例と同程度であるにもかかわらず、このような結果が得られたのは、搭載部に近い側の幅が搭載部に遠い側の幅よりも小さくなるように形成することによって、受光素子(入射面)に入る自然放出光の量が減少したためであると考えられる。
(第4実施形態)
以下に、図1、図7、図8および図26〜図28を参照して、第4実施形態によるヒートシンクA4およびそれを用いた半導体レーザ装置(半導体発光装置)の構成について説明する。なお、ヒートシンクA4は、本発明の「マウント部材」の一例である。
第4実施形態によるヒートシンクA4は、図26〜図28に示すように、上記第1実施形態によるヒートシンクA1(図1参照)の構成と上記第2実施形態によるヒートシンクA2(図14参照)の構成とを組み合わせた構成となっている。
具体的には、第4実施形態によるヒートシンクA4は、シリコン基板10の上面に、底面13a、上面13bおよび側壁13cを含む段差部13が形成されている。また、段差部13の上面13bは、上記第2実施形態と同様の傾斜面110となっている。すなわち、段差部13の上面13bが、段差部13の底面13aに対し斜め上方向に沿う傾斜面110となっている。
また、半導体レーザチップ20(図7および図28参照)が設置される搭載部11は、段差部13の底面13a(凹側の領域)に設けられている。一方、半導体レーザチップ20の光出力をモニタするモニタ用の受光素子112は、傾斜面110の所定部分に形成されている。そして、傾斜面110における受光素子112が形成されている領域が、レーザ光を受光する受光面112aとなっている。このため、傾斜面110の一部が、受光素子112の受光面112aとなっている。
受光素子112の受光面112aは、図27に示すように、平面的に見て、上記第2実施形態と同様の略矩形状に形成されている。また、受光面112aの所定部分には、受光によって生じたモニタ電流を取り出すための電極14が形成されている。この電極14は、半導体レーザチップ20から出射された光が入射しない位置に配設されているのが好ましい。
なお、上記受光素子112は、第1〜第3実施形態と同様、シリコン基板10に直接作り込まれている。
第4実施形態によるヒートシンクA4のその他の構成は、上記第1および第2実施形態と同様である。
また、第4実施形態による半導体レーザ装置は、上記したヒートシンクA4を備えたキャンパッケージタイプの半導体レーザ装置である。なお、第4実施形態による半導体レーザ装置において、ヒートシンクA4以外の構成は、上記第1〜第3実施形態と同様であるため、その説明は省略する。
第4実施形態では、上記のように、シリコン基板10の上面に段差部13を形成することによって、受光素子112の受光面112aを、半導体レーザチップ20の搭載部11よりも高い位置に配することができる。このため、受光素子112の受光面112aの高さを、半導体レーザチップ20の発光点C(図8参照)の高さに近付けることができるので、受光素子112の受光面112aに入る光の光量を大きくすることができる。これにより、受光素子112で得られるモニタ電流を増加させることができる。
また、第4実施形態では、段差部13の上面13bを傾斜面110とするとともに、その傾斜面110に受光素子112(受光面112a)を形成することによって、受光素子112の受光面112aに入る光の光量をより大きくすることができる。これにより、受光素子112で得られるモニタ電流をより増加させることができる。
なお、上記受光素子112では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子112で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。また、n型GaN基板21(図7および図8参照)を透過した自然放出光は、段差部13の側壁13cによって遮られるため、受光素子112の受光面112aに入る自然放出光の光量がさらに低減される。
そのため、自然放出光による影響は非常に小さくなる。したがって、このようなヒートシンクA4を用いることによって、半導体レーザチップ20の前方側の出力光(前方端面28(図7参照)から出射されるレーザ光)を、受光素子112のモニタ電流に対して、リニアに上昇させることが容易にできる。その結果、半導体レーザチップ20の光出力をより精度良く制御することができる。
第4実施形態のその他の効果は、上記第1および第2実施形態と同様である。
(第5実施形態)
以下に、図1、図7、図8、図20および図29〜図31を参照して、第5実施形態によるヒートシンクA5およびそれを用いた半導体レーザ装置(半導体発光装置)の構成について説明する。なお、ヒートシンクA5は、本発明の「マウント部材」の一例である。
第5実施形態によるヒートシンクA5は、図29〜図31に示すように、上記第1実施形態によるヒートシンクA1(図1参照)の構成と上記第3実施形態によるヒートシンクA3(図20参照)の構成とを組み合わせた構成となっている。
具体的には、第5実施形態によるヒートシンクA5は、シリコン基板10の上面に、底面13a、上面13bおよび側壁13cを含む段差部13(上記第1実施形態と同様の段差部)が形成されている。
また、段差部13の底面13a(凹側の領域)には、半導体レーザチップ20(図7および図31参照)が設置される搭載部11が設けられている。
その一方、段差部13の上面13b(凸側の領域)には、半導体レーザチップ20の光出力をモニタするモニタ用の受光素子212が一体的に形成されている。そして、段差部13の上面13bにおいて、受光素子212が形成されている領域が、レーザ光を受光する受光面212aとなっている。
ここで、第5実施形態では、モニタ用の受光素子212(受光面212a)は、上記第3実施形態と同様の形状に形成されている。具体的には、受光素子212の受光面212aは、レーザ光が入射される入射面212bと、この入射面212bと連続的に形成され、受光によって生じたモニタ電流を取り出すための電極14が形成される電極形成面212cとを含んでいる。また、受光素子212の入射面212bは、レーザ光が受光面212aに入射する部分の形状と対応する形状に形成されている。すなわち、受光素子212の入射面212bの形状が、レーザ光の出射光分布に合わせた形状となっている。より具体的には、図30に示すように、この入射面212bは、搭載部11に近い側の幅W31が、搭載部11に遠い側の幅W32よりも小さくなっている。
第5実施形態によるヒートシンクA5のその他の構成は、上記第1および第3実施形態と同様である。
また、第5実施形態による半導体レーザ装置は、上記したヒートシンクA5を備えたキャンパッケージタイプの半導体レーザ装置である。なお、第5実施形態による半導体レーザ装置において、ヒートシンクA5以外の構成は、上記第1〜第3実施形態と同様であるため、その説明は省略する。
第5実施形態では、上記のように、シリコン基板10の上面に段差部13を形成することによって、受光素子212の受光面212aを、半導体レーザチップ20の搭載部11よりも高い位置に配することができる。このため、受光素子212の受光面212aの高さを、半導体レーザチップ20の発光点C(図8参照)の高さに近付けることができるので、受光素子212の受光面212aに入る光の光量を大きくすることができる。これにより、受光素子212で得られるモニタ電流を増加させることができる。
なお、上記受光素子212では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子212で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。また、n型GaN基板21(図7および図8参照)を透過した自然放出光は、段差部13の側壁13cによって遮られるため、受光素子212の受光面212aに入る自然放出光の光量をさらに低減することができる。
さらに、第5実施形態では、受光素子212の入射面212bを、搭載部11に近い側の幅W31が搭載部11に遠い側の幅W32よりも小さくなるように形成することによって、半導体レーザチップ20からの自然放出光を、受光素子212で受光し難くすることができる。
そのため、自然放出光による影響をさらに小さくすることができる。したがって、このようなヒートシンクA5を用いることによって、半導体レーザチップ20の前方側の出力光(前方端面28(図7参照)から出射されるレーザ光)を、受光素子212のモニタ電流に対して、リニアに上昇させることが容易にできる。その結果、半導体レーザチップ20の光出力をさらに精度良く制御することができる。
第5実施形態のその他の効果は、上記第1および第3実施形態と同様である。
(第6実施形態)
以下に、図7、図14、図20および図32〜図34を参照して、第6実施形態によるヒートシンクA6およびそれを用いた半導体レーザ装置(半導体発光装置)の構成について説明する。なお、ヒートシンクA6は、本発明の「マウント部材」の一例である。
第6実施形態によるヒートシンクA6は、図32〜図34に示すように、上記第2実施形態によるヒートシンクA2(図14参照)の構成と上記第3実施形態によるヒートシンクA3(図20参照)の構成とを組み合わせた構成となっている。
具体的には、第6実施形態によるヒートシンクA6は、シリコン基板10の上面に、上記第2実施形態と同様の傾斜面110および平坦面111が形成されている。この傾斜面110は、平坦面111に対し斜め上方向に沿うように形成されている。また、シリコン基板10の上面において、一方の端部側(矢印X1側)に、上記平坦面111が配されており、他方の端部側(矢印X2側)に、上記傾斜面110が配されている。
また、半導体レーザチップ20(図7および図34参照)が設置される搭載部11は、平坦面111の所定領域に設けられている。一方、半導体レーザチップ20の光出力をモニタするモニタ用の受光素子212は、傾斜面110の所定部分に形成されている。そして、傾斜面110における受光素子212が形成されている領域が、レーザ光を受光する受光面212aとなっている。このため、傾斜面110の一部が、受光素子212の受光面212aとなっている。
ここで、第6実施形態では、モニタ用の受光素子212(受光面212a)は、上記第3実施形態と同様の形状に形成されている。具体的には、受光素子212の受光面212aは、レーザ光が入射される入射面212bと、この入射面212bと連続的に形成され、受光によって生じたモニタ電流を取り出すための電極14が形成される電極形成面212cとを含んでいる。また、受光素子212の入射面212bは、レーザ光が受光面212aに入射する部分の形状と対応する形状に形成されている。すなわち、受光素子212の入射面212bの形状が、レーザ光の出射光分布に合わせた形状となっている。より具体的には、図33に示すように、この入射面212bは、搭載部11に近い側の幅W31が、搭載部11に遠い側の幅W32よりも小さくなっている。
第6実施形態によるヒートシンクA6のその他の構成は、上記第2および第3実施形態と同様である。
また、第6実施形態による半導体レーザ装置は、上記したヒートシンクA6を備えたキャンパッケージタイプの半導体レーザ装置である。なお、第6実施形態による半導体レーザ装置において、ヒートシンクA6以外の構成は、上記第1〜第3実施形態と同様であるため、その説明は省略する。
第6実施形態では、上記のように、シリコン基板10に、搭載部11に対し斜め上方向に沿う傾斜面110を形成するとともに、その傾斜面110に受光素子212(受光面212a)を形成することによって、半導体レーザチップ20からの光を受光素子212で受光し易くすることができる。このため、受光素子212に入る光の光量を大きくすることができるので、受光素子212で得られるモニタ電流を増加させることができる。
なお、上記受光素子212では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子212で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。
さらに、第5実施形態では、受光素子212の入射面212bを、搭載部11に近い側の幅W31が搭載部11に遠い側の幅W32よりも小さくなるように形成することによって、半導体レーザチップ20からの自然放出光を、受光素子212で受光し難くすることができる。
そのため、自然放出光による影響をさらに小さくすることができる。したがって、このようなヒートシンクA6を用いることによって、半導体レーザチップ20の前方側の出力光(前方端面28(図7参照)から出射されるレーザ光)を、受光素子212のモニタ電流に対して、リニアに上昇させることが容易にできる。その結果、半導体レーザチップ20の光出力をさらに精度良く制御することができる。
第6実施形態のその他の効果は、上記第1〜第3実施形態と同様である。
(第7実施形態)
以下に、図1、図7、図8、図14、図20および図35〜図37を参照して、第7実施形態によるヒートシンクA7およびそれを用いた半導体レーザ装置(半導体発光装置)の構成について説明する。なお、ヒートシンクA7は、本発明の「マウント部材」の一例である。
第7実施形態によるヒートシンクA7は、図35〜図37に示すように、上記第1実施形態によるヒートシンクA1(図1参照)の構成、上記第2実施形態によるヒートシンクA2(図14参照)の構成、および、上記第3実施形態によるヒートシンクA3の構成(図20参照)を組み合わせた構成となっている。
具体的には、第7実施形態によるヒートシンクA7は、シリコン基板10の上面に、底面13a、上面13bおよび側壁13cを含む段差部13が形成されている。また、段差部13の上面13bは、上記第2実施形態と同様の傾斜面110となっている。すなわち、段差部13の上面13bが、段差部13の底面13aに対し斜め上方向に沿う傾斜面110となっている。
また、半導体レーザチップ20(図7および図37参照)が設置される搭載部11は、段差部13の底面13a(凹側の領域)に設けられている。一方、半導体レーザチップ20の光出力をモニタするモニタ用の受光素子212は、傾斜面110の所定部分に形成されている。そして、傾斜面110における受光素子212が形成されている領域が、レーザ光を受光する受光面212aとなっている。このため、傾斜面110の一部が、受光素子212の受光面212aとなっている。
また、第7実施形態では、モニタ用の受光素子212(受光面212a)は、上記第3実施形態と同様の形状に形成されている。具体的には、受光素子212の受光面212aは、レーザ光が入射される入射面212bと、この入射面212bと連続的に形成され、受光によって生じたモニタ電流を取り出すための電極14が形成される電極形成面212cとを含んでいる。また、受光素子212の入射面212bは、レーザ光が受光面212aに入射する部分の形状と対応する形状に形成されている。すなわち、受光素子212の入射面212bの形状が、レーザ光の出射光分布に合わせた形状となっている。より具体的には、図36に示すように、この入射面212bは、搭載部11に近い側の幅W31が、搭載部11に遠い側の幅W32よりも小さくなっている。
第7実施形態によるヒートシンクA7のその他の構成は、上記第1〜第3実施形態と同様である。
また、第7実施形態による半導体レーザ装置は、上記したヒートシンクA7を備えたキャンパッケージタイプの半導体レーザ装置である。なお、第7実施形態による半導体レーザ装置において、ヒートシンクA7以外の構成は、上記第1〜第3実施形態と同様であるため、その説明は省略する。
第7実施形態では、上記のように、シリコン基板10の上面に段差部13を形成することによって、受光素子212の受光面212aを、半導体レーザチップ20の搭載部11よりも高い位置に配することができる。このため、受光素子212の受光面212aの高さを、半導体レーザチップ20の発光点C(図8参照)の高さに近付けることができるので、受光素子212の受光面212aに入る光の光量を大きくすることができる。これにより、受光素子212で得られるモニタ電流を増加させることができる。
また、第7実施形態では、段差部13の上面13bを傾斜面110とするとともに、その傾斜面110に受光素子212(受光面212a)を形成することによって、受光素子212の受光面212aに入る光の光量をより大きくすることができる。これにより、受光素子212で得られるモニタ電流をより増加させることができる。
なお、上記受光素子212では、レーザ光とともに自然放出光も受光されるが、上述のように、受光素子212で得られるモニタ電流が増加するため、自然放出光で発生したモニタ電流の割合は小さくなる。また、n型GaN基板21(図7および図8参照)を透過した自然放出光は、段差部13の側壁13cによって遮られるため、受光素子212の受光面212aに入る自然放出光の光量をさらに低減することができる。
さらに、第7実施形態では、受光素子212の入射面212bを、搭載部11に近い側の幅W31が搭載部11に遠い側の幅W32よりも小さくなるように形成することによって、半導体レーザチップ20からの自然放出光を、受光素子212で受光し難くすることができる。
そのため、自然放出光による影響をさらに小さくすることができる。したがって、このようなヒートシンクA7を用いることによって、半導体レーザチップ20の前方側の出力光(前方端面28(図7参照)から出射されるレーザ光)を、受光素子212のモニタ電流に対して、リニアに上昇させることがより容易にできる。その結果、半導体レーザチップ20の光出力をさらに精度良く制御することができる。
第7実施形態のその他の効果は、上記第1〜第3実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第7実施形態では、ヒートシンクをシリコン(Si)から構成した例を示したが、本発明はこれに限らず、シリコン(Si)以外の半導体材料からヒートシンクを構成してもよい。シリコン(Si)以外の半導体材料としては、たとえば、GaAs、AlGaInP、GaNなどのIII−V族半導体、ZnCdSeなどのII−VI族半導体、SiCなどのIV族半導体などが挙げられる。
また、上記第1〜第7実施形態では、半導体レーザチップをジャンクションアップでヒートシンク上に設置(マウント)した例を示したが、本発明はこれに限らず、半導体レーザチップをジャンクションダウンでヒートシンク上に設置(マウント)してもよい。
また、上記第1〜第7実施形態では、窒化物系の半導体レーザチップをヒートシンク上に設置(マウント)した例を示したが、本発明はこれに限らず、窒化物系の半導体レーザチップをヒートシンク上に設置(マウント)してもよい。たとえば、AlGaAs系の半導体レーザチップやAlGaInP系の半導体レーザチップをヒートシンク上に設置(マウント)してもよい。
また、上記第1〜第7実施形態では、キャンパッケージタイプの半導体レーザ装置にヒートシンクを設置した例を示したが、本発明はこれに限らず、たとえば、フレームパッケージタイプの半導体レーザ装置にヒートシンクを設置してもよい。
なお、上記第1〜第7実施形態において、ヒートシンクの各寸法、および、ヒートシンクの傾斜面の傾斜角度等は適宜変更することができる。
10 シリコン基板(マウント基板)
11 搭載部
12、112、212 受光素子
12a、112a、212a 受光面
13 段差部
13a 底面
13b 上面
13c 側壁
15、16 金属多層膜
17、18 半田層
20 半導体レーザチップ(半導体発光素子チップ)
21 n型GaN基板(半導体基板)
22 積層体
22a n型の窒化物系半導体層
22b 発光層
22c p型の窒化物系半導体層
25 p側電極
26 n側電極
27 金属多層膜
28 前方端面
29 後方端面
30 ステム
31 ブロック部
40 キャップ
50、51、52 リードピン
110 傾斜面
111 平坦面
212b 入射面
212c 電極形成面
A1〜A7 ヒートシンク(マウント部材)

Claims (18)

  1. 半導体発光素子チップが設置される搭載部が設けられたマウント基板と、
    前記マウント基板に一体的に形成され、前記搭載部に設置された半導体発光素子チップからの光を検出するモニタ用の受光素子とを備え、
    前記モニタ用の受光素子は、半導体発光素子チップからの光を受光する受光面を含み、
    前記受光面が、前記搭載部よりも高い位置に配されていることを特徴とする、マウント部材。
  2. 前記マウント基板には、段差部が形成されており、
    前記搭載部は、前記段差部の凹側に設けられているとともに、前記受光素子の受光面は、前記段差部の凸側に配されていることを特徴とする、請求項1に記載のマウント部材。
  3. 前記マウント基板は、シリコンからなることを特徴とする、請求項1または2に記載のマウント部材。
  4. 請求項1〜3のいずれか1項に記載のマウント部材と、
    前記マウント部材の搭載部上に設置された半導体発光素子チップとを備えることを特徴とする、半導体発光装置。
  5. 前記半導体発光素子チップは、前方側および後方側にレーザ光を出力する半導体レーザチップであり、
    前記半導体レーザチップが、その後方側に前記受光素子が位置するように、前記マウント部材の搭載部上に設置されており、
    前記受光素子で受光した光をモニタすることで前記半導体レーザチップから前方側に出力されるレーザ光が調整されることを特徴とする、請求項4に記載の半導体発光装置。
  6. 前記受光素子の受光面の高さが、前記半導体レーザチップの発光点の高さ以下であることを特徴とする、請求項5に記載の半導体発光装置。
  7. 前記半導体発光素子チップは、窒化物系半導体層を含むことを特徴とする、請求項4〜6のいずれか1項に記載の半導体発光装置。
  8. 前記半導体発光素子チップは、発光した光を透過する半導体基板を有することを特徴とする、請求項4〜7のいずれか1項に記載の半導体発光装置。
  9. 前記半導体発光素子チップは、半導体基板と、前記半導体基板の上面上に形成された発光層とをさらに含み、
    前記発光層が、前記半導体基板に対して、前記マウント部材とは反対側に位置するように、前記半導体発光素子チップが、前記搭載部上に設置されていることを特徴とする、請求項4〜8のいずれか1項に記載の半導体発光装置。
  10. 半導体発光素子チップが設置される搭載部が設けられたマウント基板と、
    前記マウント基板に一体的に形成され、前記搭載部に設置された半導体発光素子チップからの光を検出するモニタ用の受光素子とを備え、
    前記マウント基板は、前記搭載部に対し斜め上方向に沿う傾斜面を含み、
    前記受光素子は、前記傾斜面に形成されていることを特徴とする、マウント部材。
  11. 前記受光素子は、半導体発光素子チップからの光を受光する受光面を含み、
    前記マウント基板の傾斜面は、前記受光面を有していることを特徴とする、請求項10に記載のマウント部材。
  12. 半導体発光素子チップが設置される搭載部が設けられたマウント基板と、
    前記マウント基板に一体的に形成され、前記搭載部に設置された半導体発光素子チップからの光を検出するモニタ用の受光素子とを備え、
    前記モニタ用の受光素子は、半導体発光素子チップからの光が入射される入射面を含み、
    前記入射面は、前記搭載部に近い側の幅が、前記搭載部に遠い側の幅よりも小さいことを特徴とする、マウント部材。
  13. 前記マウント基板は、シリコンからなることを特徴とする、請求項10〜12のいずれか1項に記載のマウント部材。
  14. 請求項10〜13のいずれか1項に記載のマウント部材と、
    前記マウント部材の搭載部上に設置された半導体発光素子チップとを備えることを特徴とする、半導体発光装置。
  15. 前記半導体発光素子チップは、前方側および後方側にレーザ光を出力する半導体レーザチップであり、
    前記半導体レーザチップが、その後方側に前記受光素子が位置するように、前記マウント部材の搭載部上に設置されており、
    前記受光素子で受光した光をモニタすることで前記半導体レーザチップから前方側に出力されるレーザ光が調整されることを特徴とする、請求項14に記載の半導体発光装置。
  16. 前記半導体発光素子チップは、窒化物系半導体層を含むことを特徴とする、請求項14または15に記載の半導体発光装置。
  17. 前記半導体発光素子チップは、発光した光を透過する半導体基板を有することを特徴とする、請求項14〜16のいずれか1項に記載の半導体発光装置。
  18. 前記半導体発光素子チップは、半導体基板と、前記半導体基板の上面上に形成された発光層とをさらに含み、
    前記発光層が、前記半導体基板に対して、前記マウント部材とは反対側に位置するように、前記半導体発光素子チップが、前記搭載部上に設置されていることを特徴とする、請求項14〜17のいずれか1項に記載の半導体発光装置。
JP2009058053A 2009-03-11 2009-03-11 マウント部材およびマウント部材を備えた半導体発光装置 Expired - Fee Related JP5180124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009058053A JP5180124B2 (ja) 2009-03-11 2009-03-11 マウント部材およびマウント部材を備えた半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009058053A JP5180124B2 (ja) 2009-03-11 2009-03-11 マウント部材およびマウント部材を備えた半導体発光装置

Publications (2)

Publication Number Publication Date
JP2010212491A true JP2010212491A (ja) 2010-09-24
JP5180124B2 JP5180124B2 (ja) 2013-04-10

Family

ID=42972358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009058053A Expired - Fee Related JP5180124B2 (ja) 2009-03-11 2009-03-11 マウント部材およびマウント部材を備えた半導体発光装置

Country Status (1)

Country Link
JP (1) JP5180124B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106848829A (zh) * 2017-04-17 2017-06-13 武汉盛为芯科技股份有限公司 一种垂直腔面发射同轴封装光电器件及其封装方法
JP2020198353A (ja) * 2019-05-31 2020-12-10 住友電気工業株式会社 接合構造及び光デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6169857U (ja) * 1984-10-09 1986-05-13
JPH04196189A (ja) * 1990-11-26 1992-07-15 Matsushita Electron Corp 半導体レーザ装置
JPH05327131A (ja) * 1992-05-26 1993-12-10 Matsushita Electron Corp 半導体レーザ装置
JP2001267676A (ja) * 2000-03-21 2001-09-28 Sharp Corp 半導体レーザ装置
JP2002134822A (ja) * 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP2002280663A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体レーザ素子及び光集積デバイス
JP2004023092A (ja) * 2002-06-18 2004-01-22 Samsung Electro Mech Co Ltd サブマウント一体型フォトダイオード及びこれを用いたレーザーダイオードパッケージ
JP2004152875A (ja) * 2002-10-29 2004-05-27 Nec Compound Semiconductor Devices Ltd 半導体レーザモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6169857U (ja) * 1984-10-09 1986-05-13
JPH04196189A (ja) * 1990-11-26 1992-07-15 Matsushita Electron Corp 半導体レーザ装置
JPH05327131A (ja) * 1992-05-26 1993-12-10 Matsushita Electron Corp 半導体レーザ装置
JP2001267676A (ja) * 2000-03-21 2001-09-28 Sharp Corp 半導体レーザ装置
JP2002134822A (ja) * 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP2002280663A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体レーザ素子及び光集積デバイス
JP2004023092A (ja) * 2002-06-18 2004-01-22 Samsung Electro Mech Co Ltd サブマウント一体型フォトダイオード及びこれを用いたレーザーダイオードパッケージ
JP2004152875A (ja) * 2002-10-29 2004-05-27 Nec Compound Semiconductor Devices Ltd 半導体レーザモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106848829A (zh) * 2017-04-17 2017-06-13 武汉盛为芯科技股份有限公司 一种垂直腔面发射同轴封装光电器件及其封装方法
JP2020198353A (ja) * 2019-05-31 2020-12-10 住友電気工業株式会社 接合構造及び光デバイス
JP7302299B2 (ja) 2019-05-31 2023-07-04 住友電気工業株式会社 接合構造及び光デバイス

Also Published As

Publication number Publication date
JP5180124B2 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
US6185238B1 (en) Nitride compound semiconductor laser and its manufacturing method
US20110080932A1 (en) Laser diode and laser diode device
JP5465514B2 (ja) 光半導体装置
US9735314B2 (en) Nitride semiconductor light emitting device
JP4411540B2 (ja) 半導体レーザ装置
US9780523B2 (en) Semiconductor laser device
US11923662B2 (en) Edge-emitting laser bar
JP2015513229A (ja) レーザーダイオード装置
US20210028603A1 (en) A surface-emitting laser device and light emitting device including the same
WO2019181309A1 (ja) 半導体発光素子および半導体発光素子の製造方法
US20060239318A1 (en) Semiconductor laser
JP5180124B2 (ja) マウント部材およびマウント部材を備えた半導体発光装置
KR102256590B1 (ko) 발광 다이오드
US20050056773A1 (en) Surface light emitting element, optical module, light transmission device
JP6829562B2 (ja) 垂直共振器型発光素子レーザモジュール
US20080054272A1 (en) Semiconductor light-emitting device and method of manufacturing the same
CN115632304A (zh) 发光芯片和激光器
US20230352910A1 (en) Light emitting element, light emitting element unit, electronic device, light emitting device, sensing device, and communication device
JPWO2007032268A1 (ja) 半導体発光素子
US20220013989A1 (en) Semiconductor laser and electronic apparatus
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
EP4080697A1 (en) Light-emitting device and method for manufacturing light-emitting device
KR101921262B1 (ko) 반도체 레이저 발광소자
CN118355574A (zh) 垂直腔发光元件
JP2009194307A (ja) ジャンクションアップ型の光半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R150 Certificate of patent or registration of utility model

Ref document number: 5180124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees