JP2010212294A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010212294A
JP2010212294A JP2009053938A JP2009053938A JP2010212294A JP 2010212294 A JP2010212294 A JP 2010212294A JP 2009053938 A JP2009053938 A JP 2009053938A JP 2009053938 A JP2009053938 A JP 2009053938A JP 2010212294 A JP2010212294 A JP 2010212294A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating substrate
corner
temperature
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009053938A
Other languages
Japanese (ja)
Other versions
JP5304335B2 (en
Inventor
Tomokiyo Suzuki
智清 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009053938A priority Critical patent/JP5304335B2/en
Publication of JP2010212294A publication Critical patent/JP2010212294A/en
Application granted granted Critical
Publication of JP5304335B2 publication Critical patent/JP5304335B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which has a simpler structure and can precisely manage the presence or absence of deterioration such as a crack generated in a conductive bonding layer formed of solder used for bonding a semiconductor element and an insulating substrate. <P>SOLUTION: In the semiconductor element 110 mounted to the insulating substrate 120 through a solder layer, parts on which thermal stress concentrate are biased to corners 110a and 120a by chamfering corners except for the specified corners 110a and 120a with the insulating substrate 120. Temperature detecting elements TM1 and TM2 detecting temperatures are arranged in the corners 110a and 120a. The presence or absence of the generation of the crack in the solder layer, namely, the presence or absence of deterioration is managed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電力の変換や各種電力制御等に用いられる電力用の半導体素子が半田等により絶縁基板に実装された半導体装置に関し、特に半導体素子や絶縁基板の温度検知に基づいて半田等からなる接合層の状態を管理可能な装置の改良に関する。   The present invention relates to a semiconductor device in which a power semiconductor element used for power conversion, various power control, and the like is mounted on an insulating substrate by solder or the like, and more particularly, solder or the like based on temperature detection of the semiconductor element or the insulating substrate. The present invention relates to improvement of an apparatus capable of managing the state of a bonding layer.

こうした半導体装置としては、例えば電気自動車やハイブリッド車などにあって、車載バッテリから供給される直流電力をモータ駆動用の三相交流等に変換するなどの電力変換を行うインバータ装置が知られている。そして、このような半導体装置は通常、半導体素子（電力用半導体素子）を含んで構成される構造体が放熱板に一体に接合されていることが多い。すなわち、半導体素子が絶縁基板や放熱板に半田付け等によって実装されている上記構造体を、熱交換機能を有する放熱板に半田付けやロウ付けなどにより接合、固定することで、半導体素子動作時の発熱を緩和するようにしている。   As such a semiconductor device, for example, in an electric vehicle or a hybrid vehicle, an inverter device that performs power conversion such as converting DC power supplied from a vehicle-mounted battery into three-phase AC for driving a motor is known. . In such a semiconductor device, a structure including a semiconductor element (power semiconductor element) is usually joined integrally to a heat sink. That is, when the semiconductor element is in operation by bonding and fixing the above-mentioned structure in which the semiconductor element is mounted on the insulating substrate or the heat sink by soldering or the like to the heat sink having a heat exchange function by soldering or brazing. I try to alleviate the fever.

ただし、半導体装置としてこのような接合構造を採用する場合、半導体素子と絶縁基板に用いられる材料とでは一般にその線膨張係数が異なり、また、絶縁基板に用いられる材料と放熱板に用いられる材料とでもその線膨張係数が異なるために、こうした線膨張係数の相違に起因する応力が発生する。そして通常、このような応力は、熱膨張及び熱収縮の度合いが最も大きくなる半導体素子や絶縁基板、放熱板等の周辺角部、すなわち各構成部品の四隅を起点として発生するため、それらの間に介在される半田層にその四隅から中心部に向かってクラックが生じるようになる。そして、こうしたクラックが発生した領域では半田層の熱抵抗が増大し、半導体素子と放熱板との間での熱交換が妨げられるようになる。   However, when such a junction structure is adopted as a semiconductor device, the linear expansion coefficient is generally different between the semiconductor element and the material used for the insulating substrate, and the material used for the insulating substrate and the material used for the heat sink However, since the linear expansion coefficients are different, stress is generated due to the difference in the linear expansion coefficients. Usually, such stress is generated from the corners of the periphery of semiconductor elements, insulating substrates, heat sinks, etc. that have the greatest degree of thermal expansion and contraction, that is, the four corners of each component. Cracks are generated in the solder layer interposed between the four corners toward the center. And in the area | region where such a crack generate | occur | produced, the thermal resistance of a solder layer will increase and the heat exchange between a semiconductor element and a heat sink will be prevented.

そこで、このようなクラックに起因する熱抵抗の増大を検出すべく、例えば特許文献１にあっては、半導体素子の周辺端部に配置された少なくとも一つの端部温度検知素子と同半導体素子の中心部に配置された少なくとも一つの中心部温度検知素子とによって半導体素子の温度推移を検出し、半導体素子の中心部と端部との温度差に基づいて上記半田層へのクラックの発生の有無を管理するようにしている。   Therefore, in order to detect an increase in thermal resistance caused by such a crack, for example, in Patent Document 1, at least one end temperature detecting element arranged at the peripheral end of the semiconductor element and the semiconductor element The temperature transition of the semiconductor element is detected by at least one central temperature detecting element arranged in the central part, and the presence or absence of cracks in the solder layer based on the temperature difference between the central part and the end part of the semiconductor element To manage.

特開２００５−２５９７５３号公報JP 2005-259753 A

このように、特許文献１に記載の装置によれば、複数の温度検知素子によって検知される半導体素子の温度推移を通じて、確かに上記半田層に生じるクラックの有無を管理することができるようにはなる。   As described above, according to the apparatus described in Patent Document 1, it is possible to manage the presence or absence of cracks generated in the solder layer through the temperature transition of the semiconductor element detected by the plurality of temperature detection elements. Become.

しかし、半田層に生じるクラックは、上述のように、各構成部品の四隅を起点として発生するため、それら四隅のいずれが起点となってクラックが発生しているかを正確に特定するには、自ずとそれら四隅を含めるかたちで温度検知箇所を増やす必要がある。そして、このように温度検知箇所を増やすことは、当該半導体装置としての生産コストの増大を招くことにもなりかねない。   However, as described above, cracks that occur in the solder layer are generated from the four corners of each component, and therefore it is not possible to accurately identify which of these four corners is the starting point. It is necessary to increase the number of temperature detection points by including these four corners. And increasing the number of temperature detection points in this way may lead to an increase in production cost as the semiconductor device.

本発明は、こうした実情に鑑みてなされたものであり、その目的は、より簡易な構造で
ありながら、半導体素子や絶縁基板の接合に用いられる半田等、導電性の接合層に生じるクラック等の劣化の有無を精度よく管理することのできる半導体装置を提供することにある。 The present invention has been made in view of such circumstances, and its purpose is a simpler structure, such as a solder used for bonding a semiconductor element or an insulating substrate, such as a crack generated in a conductive bonding layer. An object of the present invention is to provide a semiconductor device capable of accurately managing the presence or absence of deterioration.

以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項１に記載の発明は、絶縁基板に導電性の接合層を介して実装された半導体素子が絶縁基板と共々、その熱応力の集中する部位が特定の角部に偏倚された状態で、この偏倚された角部に当該部位の温度を検知する温度検知素子が設けられてなることを要旨とする。 Hereinafter, means for solving the above-described problems and the effects thereof will be described.
The invention according to claim 1 is a state in which the semiconductor element mounted on the insulating substrate via the conductive bonding layer is together with the insulating substrate, and the portion where the thermal stress is concentrated is biased to a specific corner. The gist is that a temperature detecting element for detecting the temperature of the part is provided at the biased corner.

上記構成によるように、絶縁基板に導電性の接合層を介して実装された半導体素子を絶縁基板と共々、その熱応力の集中する部位を特定の角部に偏倚させることとすれば、換言すれば、前述したクラック発生の起点となる四隅の角部のうち特に熱応力が集中しやすい角部を作り出すこととすれば、温度の検知に基づきクラック発生の有無を監視すべき角部も自ずと特定されるようになる。このため、この偏倚させた、すなわちあえて作り出した角部の温度の検出のみを通じて極めて簡易に上記導電性の接合層に生じるクラック等の発生の有無を管理することができるようになる。   In other words, if the semiconductor element mounted on the insulating substrate through the conductive bonding layer is biased to a specific corner portion together with the insulating substrate, the portion where the thermal stress is concentrated is as described above. For example, if the corners where the thermal stress tends to concentrate are created among the corners of the four corners that are the starting points of cracks, the corners that should be monitored for the occurrence of cracks based on temperature detection are also identified. Will come to be. For this reason, it becomes possible to manage the occurrence of cracks or the like occurring in the conductive bonding layer very simply through only the detection of the temperature of the biased corner, that is, the created corner.

請求項２に記載の発明は、請求項１に記載の半導体装置において、前記熱応力の集中する部位の前記特定の角部への偏倚が、該特定の角部以外の角部の面取りによってなされてなることを要旨とする。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the deviation of the portion where the thermal stress is concentrated to the specific corner is made by chamfering the corner other than the specific corner. The gist of this is

上記構成によるように、特定の角部以外の角部を面取りすることとすれば、面取りされた角部よりも面取りのされていないこの特定の角部に対してより熱応力が集中しやすくなる。このため、上記熱応力の集中する部位の上記特定の角部への偏倚方法、すなわちこの特定の角部を作り出す方法としては、この特定の角部以外の角部を面取りすることが、簡易であるとともに有効である。   If the corners other than the specific corners are chamfered as in the above configuration, thermal stress is more likely to be concentrated on the specific corners that are not chamfered than the chamfered corners. . For this reason, as a method of deviating the part where the thermal stress is concentrated to the specific corner, that is, a method of creating the specific corner, it is easy to chamfer corners other than the specific corner. It is effective as well.

請求項３に記載の発明は、請求項１に記載の半導体装置において、前記熱応力の集中する部位の前記特定の角部への偏倚が、前記半導体素子の前記絶縁基板に対する該特定の角部寄りへのオフセット実装によってなされてなることを要旨とする。   According to a third aspect of the present invention, in the semiconductor device according to the first aspect, a deviation of the portion where the thermal stress is concentrated toward the specific corner portion is the specific corner portion of the semiconductor element with respect to the insulating substrate. The gist is that it is done by offset mounting on the side.

上記構成によるように、半導体素子を絶縁基板に対する特定の角部寄りにオフセット実装することとすれば、半導体素子の中心から離れた角部よりもこのオフセットにより半導体素子の中心が近づけられた特定の角部に対してより熱応力が集中しやすくなる。したがって、上記熱応力の集中する部位の上記特定の角部への偏倚方法、すなわち特定の角部を作り出す方法としては、こうした半導体素子のオフセット実装も、簡易かつ有効な方法である。   As described above, if the semiconductor element is offset mounted closer to a specific corner with respect to the insulating substrate, the center of the semiconductor element can be made closer to the specific center by this offset than the corner far from the center of the semiconductor element. Thermal stress is more likely to concentrate on the corners. Therefore, as a method for deviating the portion where the thermal stress is concentrated to the specific corner portion, that is, a method for creating the specific corner portion, such an offset mounting of the semiconductor element is also a simple and effective method.

請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の半導体装置において、前記特定の角部が単一の角部に設定されてなることを要旨とする。
上記構成によるように、熱応力の集中を招く上記特定の角部を単一の角部に設定することとすれば、この単一の角部のみの温度を検知することによって上述した接合層の劣化の有無を管理することができるようになり、その半導体装置としての構造、並びに管理そのものの大幅な簡略化が可能となる。 The gist of the invention described in claim 4 is that, in the semiconductor device according to any one of claims 1 to 3, the specific corner is set as a single corner.
If the specific corner that causes the concentration of thermal stress is set to a single corner as in the above configuration, the temperature of only the single corner is detected to detect the temperature of the bonding layer. The presence or absence of deterioration can be managed, and the structure of the semiconductor device and the management itself can be greatly simplified.

請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の半導体装置において、前記特定の角部には、前記半導体素子及び前記絶縁基板のそれぞれに対応して前記温度検知素子が各別に設けられてなることを要旨とする。   According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the specific corner portion includes the temperature detection corresponding to each of the semiconductor element and the insulating substrate. The gist is that each element is provided separately.

上記構成によるように、半導体素子及び絶縁基板のそれぞれに対応して上記特定の角部に温度検知素子を各別に設けることとすれば、それらの間に介在する導電性の接合層のクラック等の発生に起因する温度変化をより高い精度のもとに検知することができるようになる。これにより、上記接合層の劣化の有無についてもこれをより高い精度のもとに管理することができるようになる。   As in the above configuration, if the temperature detection element is provided separately for each of the specific corners corresponding to each of the semiconductor element and the insulating substrate, a crack in the conductive bonding layer interposed between them, etc. It becomes possible to detect a temperature change caused by the occurrence with higher accuracy. Thereby, the presence or absence of deterioration of the bonding layer can be managed with higher accuracy.

請求項６に記載の発明は、請求項１〜５のいずれか一項に記載の半導体装置において、前記半導体素子の実装された絶縁基板が導電性の接合層を介して放熱板上に搭載されてなることを要旨とする。   According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, the insulating substrate on which the semiconductor element is mounted is mounted on a heat sink via a conductive bonding layer. The gist of this is

上記構成によれば、半導体素子と絶縁基板との間に介在する接合層、さらには絶縁基板と放熱板との間に介在する接合層の各々についてその劣化の有無を管理することができるようになる。また、特にこの構成が上記請求項５に記載の構成に適用される場合には、半導体素子及び絶縁基板の各々での温度検知態様に基づいて上記各接合層の劣化の関係についてもその管理が可能となる。   According to the above configuration, it is possible to manage the presence or absence of deterioration of each of the bonding layer interposed between the semiconductor element and the insulating substrate, and further, the bonding layer interposed between the insulating substrate and the heat sink. Become. In particular, when this configuration is applied to the configuration described in claim 5, the management of the relationship of deterioration of each bonding layer based on the temperature detection mode in each of the semiconductor element and the insulating substrate is also possible. It becomes possible.

請求項７に記載の発明は、請求項１〜６のいずれか一項に記載の半導体装置において、前記導電性の接合層が半田層からなることを要旨とする。
通常、接合材としての半田層は高い熱伝導率を有していることから、こうした半田層にクラックが生じた場合には、クラックが生じた特定領域での熱抵抗が増大し、この半田層を介して接合される半導体素子と絶縁基板等との熱交換が阻害されるようになる。このため、こうした半田層を介して接合される半導体素子や絶縁基板等の温度推移も顕著となる。この点、上記構成により、こうした半田層の劣化の有無、すなわちクラック等の発生の有無を高い精度で管理することができるようになる。 The gist of the invention described in claim 7 is that, in the semiconductor device according to any one of claims 1 to 6, the conductive bonding layer is formed of a solder layer.
Usually, a solder layer as a bonding material has a high thermal conductivity. Therefore, when a crack occurs in such a solder layer, the thermal resistance in a specific region where the crack has occurred increases. Heat exchange between the semiconductor element and the insulating substrate or the like joined via the insulating layer is hindered. For this reason, the temperature transition of a semiconductor element, an insulating substrate, or the like joined through such a solder layer becomes significant. In this respect, the above configuration makes it possible to manage the presence or absence of such deterioration of the solder layer, that is, the presence or absence of cracks or the like with high accuracy.

本発明にかかる半導体装置の第１の実施の形態についてその概略の平面構造を示す平面図。1 is a plan view showing a schematic planar structure of a semiconductor device according to a first embodiment of the present invention. 同実施の形態の半導体装置について図１のＡ−Ａ線に沿った断面構造を示す断面図。Sectional drawing which shows the cross-sectional structure along the AA line of FIG. 1 about the semiconductor device of the embodiment. （ａ）及び（ｂ）は、同実施の形態の半導体装置に装着された温度検知素子により検知された半導体素子と絶縁基板との温度推移例を示すグラフ。(A) And (b) is a graph which shows the temperature transition example of the semiconductor element detected by the temperature detection element with which the semiconductor device of the embodiment was mounted | worn, and an insulated substrate. 本発明にかかる半導体装置の第２の実施の形態についてその概略の平面構造を示す平面図。The top view which shows the general | schematic planar structure about 2nd Embodiment of the semiconductor device concerning this invention. 同実施の形態の半導体装置について図４のＢ−Ｂ線に沿った断面構造を示す断面図。Sectional drawing which shows the cross-sectional structure along the BB line of FIG. 4 about the semiconductor device of the embodiment. （ａ）及び（ｂ）は、同実施の形態の半導体装置に装着された温度検知素子により検知された半導体素子と絶縁基板との温度推移例を示すグラフ。(A) And (b) is a graph which shows the temperature transition example of the semiconductor element detected by the temperature detection element with which the semiconductor device of the embodiment was mounted | worn, and an insulated substrate.

（第１の実施の形態）
以下、本発明にかかる半導体装置の第１の実施の形態について図１〜図３を参照して説明する。 (First embodiment)
A semiconductor device according to a first embodiment of the present invention will be described below with reference to FIGS.

図１は、この第１の実施の形態にかかる半導体装置の平面構造を模式的に示したものであり、また図２では、この図１のＡ−Ａ線に沿った断面構造を示したものである。これら図１及び図２に示されるように、この半導体装置は、大きくは、半導体素子１１０及びこの半導体素子１１０が実装された絶縁基板１２０からなる構造体１００が、その支持体としての放熱板３００に搭載されて構成されている。   FIG. 1 schematically shows a planar structure of the semiconductor device according to the first embodiment, and FIG. 2 shows a cross-sectional structure taken along line AA of FIG. It is. As shown in FIGS. 1 and 2, the semiconductor device is roughly composed of a structure body 100 including a semiconductor element 110 and an insulating substrate 120 on which the semiconductor element 110 is mounted. It is mounted and configured.

ここで、上記半導体素子１１０は、例えばＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）などの動作時に高温の熱を発する電力用半導体素子である。また、上記絶縁基板１２０は、ＤＢＡ（ダイレクト・ブレイジング・アルミニウム）と称される積層基板であって、例えば板厚が０．２５ｍｍ、外形寸法が４０ｍｍ×４０ｍｍのセラミック基板１２１の両面にアルミニウム板１２２及び１２３がロウ付け等によって接着固定されている。なお、これらアルミニウム板１２２及び１２３は半田のぬれ性が得られるように表面処理されており、アルミニウム板１２２の上面に上記半導体素子１１０が半田付けによって実装されている。また、本実施の形態では、これら半導体素子１１０の中心部と絶縁基板１２０の中心部とが一致するかたちで半導体素子１１０が絶縁基板１２０に実装されており、半導体素子１１０の外縁と絶縁基板１２０の外縁との距離が全周に亘り均等になっている。   Here, the semiconductor element 110 is a power semiconductor element that generates high-temperature heat during operation of, for example, an IGBT (insulated gate bipolar transistor). The insulating substrate 120 is a laminated substrate referred to as DBA (direct brazing aluminum), for example, an aluminum plate 122 on both surfaces of a ceramic substrate 121 having a plate thickness of 0.25 mm and an external dimension of 40 mm × 40 mm. And 123 are bonded and fixed by brazing or the like. The aluminum plates 122 and 123 are surface-treated so as to obtain solder wettability, and the semiconductor element 110 is mounted on the upper surface of the aluminum plate 122 by soldering. In the present embodiment, the semiconductor element 110 is mounted on the insulating substrate 120 so that the central portion of the semiconductor element 110 and the central portion of the insulating substrate 120 coincide with each other. The distance from the outer edge is uniform over the entire circumference.

一方、その支持体である放熱板３００は、半導体素子１１０の動作に伴って発せられる熱を熱交換することで半導体素子１１０の発熱を放熱処理するものであり、この放熱板３００上に上記絶縁基板１２０が半田付けによって固定、搭載されている。なお、放熱板３００としては、モリブデン（Ｍｏ）、銅−モリブデン（Ｃｕ−Ｍｏ）合金、アルミニウム−炭化ケイ素（Ａｌ−ＳｉＣ）合金、銅（Ｃｕ）、アルミニウム（Ａｌ）などで形成されたものが望ましく、中でも特に、高い熱伝導率とパワー半導体素子に近い熱膨張係数を有するモリブデン（Ｍｏ）が好適である。   On the other hand, the heat dissipation plate 300 as a support body performs heat dissipation processing of heat generated by the semiconductor element 110 by exchanging heat generated in association with the operation of the semiconductor element 110. The substrate 120 is fixed and mounted by soldering. The heat sink 300 is made of molybdenum (Mo), copper-molybdenum (Cu-Mo) alloy, aluminum-silicon carbide (Al-SiC) alloy, copper (Cu), aluminum (Al), or the like. Among these, molybdenum (Mo) having high thermal conductivity and a thermal expansion coefficient close to that of a power semiconductor element is particularly preferable.

そして、本実施の形態においては、図１に併せて示すように、上記半導体素子１１０は、その４隅のうちの３隅が面取り寸法２ｍｍ〜１０ｍｍの範囲で直線状に面取りされている。これにより、同半導体素子１１０には、面取りされていない一つの角部１１０ａと３つの面取り部１１０ｂ〜１１０ｄとが形成されている。また、絶縁基板１２０も、半導体素子１１０の上記角部１１０ａと同一の方向に角部１２０ａを有するかたちで４隅のうちの３隅が面取りされており、これにより絶縁基板１２０にも、一つの角部１２０ａと３つの面取り部１２０ｂ〜１２０ｄとが形成されている。このような選択的な面取りにより、半導体素子１１０及び絶縁基板１２０の各面取り部１１０ｂ〜１１０ｄ及び１２０ｂ〜１２０ｄでは、熱応力の集中が緩和される一方、半導体素子１１０の角部１１０ａ及び絶縁基板１２０の角部１２０ａに熱応力が集中的に印加されるようになる。すなわち、熱応力の集中する部位がこれら角部１１０ａ及び角部１２０ａに偏倚されるようになる。そして、こうした半導体素子１１０の角部１１０ａ及び絶縁基板１２０の角部１２０ａには、それら部分の温度を検知すべく、サーミスタや熱電対等からなる温度検知素子ＴＭ１及びＴＭ２が、それら半導体素子１１０及び絶縁基板１２０の別に同一対角線上に設けられている。   In the present embodiment, as shown in FIG. 1, the semiconductor element 110 has three of the four corners linearly chamfered within a chamfer dimension of 2 mm to 10 mm. Thereby, in the semiconductor element 110, one corner 110a and three chamfers 110b to 110d that are not chamfered are formed. In addition, the insulating substrate 120 is also chamfered at three corners of the four corners in the form of having the corner portion 120a in the same direction as the corner portion 110a of the semiconductor element 110, so that the insulating substrate 120 also has one corner. A corner portion 120a and three chamfered portions 120b to 120d are formed. Such selective chamfering reduces the concentration of thermal stress in the chamfered portions 110 b to 110 d and 120 b to 120 d of the semiconductor element 110 and the insulating substrate 120, while the corner portions 110 a of the semiconductor element 110 and the insulating substrate 120. Thermal stress is intensively applied to the corner 120a. That is, the portion where the thermal stress is concentrated is biased to the corner portion 110a and the corner portion 120a. In addition, the corner portions 110a of the semiconductor element 110 and the corner portion 120a of the insulating substrate 120 are provided with temperature detecting elements TM1 and TM2 made of a thermistor, a thermocouple, or the like so as to detect the temperatures of these portions. It is provided on the same diagonal line separately from the substrate 120.

このように構成される半導体装置は、そのＡ−Ａ線に沿った断面構造を図２に示すように、上記半導体素子１１０と絶縁基板１２０との間に接合層としての第１半田層２１０が介在するとともに、絶縁基板１２０と放熱板３００との間にも同じく接合層としての第２半田層２２０が介在するようになる。そして、半導体素子１１０の動作に伴って高温の熱が発せられると、これら第１半田層２１０及び第２半田層２２０を介して半導体素子１１０と放熱板３００との熱交換がなされ、半導体素子１１０の発熱が放熱処理されるようになる。   In the semiconductor device configured as described above, the first solder layer 210 as a bonding layer is provided between the semiconductor element 110 and the insulating substrate 120 as shown in FIG. In addition, the second solder layer 220 as a bonding layer is also interposed between the insulating substrate 120 and the heat sink 300. When high-temperature heat is generated in accordance with the operation of the semiconductor element 110, heat exchange between the semiconductor element 110 and the heat radiating plate 300 is performed via the first solder layer 210 and the second solder layer 220. The heat generated from the heat is processed.

ところで、このように構成される半導体装置は、前述のように、半導体素子１１０と絶縁基板１２０、並びに絶縁基板１２０と放熱板３００との材質の違いにより、それぞれの線膨張係数が異なるものとなっている。このため、上記半導体素子１１０の動作に伴って高温の熱が発せられると、絶縁基板１２０や放熱板３００は高温となって熱膨張する一方、半導体素子１１０の動作が停止すれば、絶縁基板１２０や放熱板３００は次第に低温と
なり熱収縮する。そして、このような絶縁基板１２０や放熱板３００の熱膨張や熱収縮の際に、半導体素子１１０と絶縁基板１２０、並びに絶縁基板１２０と放熱板３００との線膨張係数が異なることに起因して応力の内在を招き、それらの間に介在する半田層２１０、２２０にその周辺端部から中心部に向かってクラックが生じる虞がある。この結果、クラックの生じた半田層２１０、２２０の領域では、熱抵抗が増大して上記半導体素子１１０と放熱板３００との熱交換が阻害されるようになり、半田層２１０、２２０に生じるクラックが進行するにつれて半導体素子１１０の温度が過度に上昇するようになる。 By the way, as described above, the semiconductor device configured as described above has different linear expansion coefficients due to the difference in material between the semiconductor element 110 and the insulating substrate 120 and between the insulating substrate 120 and the heat sink 300. ing. For this reason, when high temperature heat is generated in accordance with the operation of the semiconductor element 110, the insulating substrate 120 and the heat sink 300 are heated to a high temperature, and when the operation of the semiconductor element 110 is stopped, the insulating substrate 120 is heated. And the heat sink 300 becomes a low temperature gradually and heat-shrinks. When the insulating substrate 120 and the heat sink 300 are thermally expanded and contracted, the linear expansion coefficients of the semiconductor element 110 and the insulating substrate 120 and between the insulating substrate 120 and the heat sink 300 are different. There is a possibility that stress is inherently caused and cracks are generated in the solder layers 210 and 220 interposed therebetween from the peripheral edge portion toward the central portion. As a result, in the regions of the solder layers 210 and 220 where cracks have occurred, the thermal resistance increases and the heat exchange between the semiconductor element 110 and the heat sink 300 is hindered, and cracks generated in the solder layers 210 and 220 occur. As the temperature proceeds, the temperature of the semiconductor element 110 rises excessively.

そこで、本実施の形態では、図１を参照して上述したように、半導体素子１１０及び絶縁基板１２０にそれぞれ一つの角部１１０ａ及び角部１２０ａを残すかたちで面取り部１１０ｂ〜１１０ｄ及び１２０ｂ〜１２０ｄを形成するようにしている。すなわち、これら角部１１０ａ及び角部１２０ａに上記応力を集中させることによって、こうした応力に起因する半田層２１０、２２０のクラックの発生箇所をそれら角部１１０ａ及び角部１２０ａの近傍に特定できるようにしている。そして、上記温度検知素子ＴＭ１及びＴＭ２によって検知される半導体素子１１０あるいは絶縁基板１２０の角部１１０ａ、角部１２０ａの温度に基づき半田層２１０、２２０のクラックに起因する熱抵抗の増大をその初期段階で検知することにより、半田層２１０、２２０の劣化状況を管理するようにしている。   Therefore, in the present embodiment, as described above with reference to FIG. 1, the chamfered portions 110b to 110d and 120b to 120d are formed by leaving one corner portion 110a and one corner portion 120a on the semiconductor element 110 and the insulating substrate 120, respectively. To form. That is, by concentrating the stress on the corner 110a and the corner 120a, it is possible to identify the location where the solder layers 210 and 220 are cracked due to such stress in the vicinity of the corner 110a and the corner 120a. ing. Then, an increase in the thermal resistance caused by cracks in the solder layers 210 and 220 based on the temperature of the corners 110a and 120a of the semiconductor element 110 or the insulating substrate 120 detected by the temperature detection elements TM1 and TM2 is an initial stage. By detecting this, the deterioration status of the solder layers 210 and 220 is managed.

なお、上述のような応力は、角部１１０ａあるいは角部１２０ａを起点として半導体素子１１０あるいは絶縁基板１２０の中心部に向かって作用するため、この応力に起因して第１半田層２１０や第２半田層２２０に生じるクラックも角部１１０ａあるいは角部１２０ａを起点として上記各中心部に向かうように進行する。そこで、本実施の形態では、上記第１温度検知素子ＴＭ１と第２温度検知素子ＴＭ２とを、半導体素子１１０及び絶縁基板１２０の各角部１１０ａ、１２０ａの同一対角線上に配置することとしている。これにより、これら第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２の検知温度に基づき半田層２１０、２２０の劣化状況を高い精度で管理することのできるようになる。   Since the stress as described above acts from the corner 110a or the corner 120a toward the center of the semiconductor element 110 or the insulating substrate 120, the first solder layer 210 and the second solder are caused by this stress. Cracks generated in the solder layer 220 also proceed from the corner portion 110a or the corner portion 120a toward the center portions. Therefore, in the present embodiment, the first temperature detection element TM1 and the second temperature detection element TM2 are arranged on the same diagonal line of the corner portions 110a and 120a of the semiconductor element 110 and the insulating substrate 120. As a result, the deterioration state of the solder layers 210 and 220 can be managed with high accuracy based on the detected temperatures of the first temperature detecting element TM1 and the second temperature detecting element TM2.

次に、このような温度検知素子ＴＭ１及びＴＭ２によって検知される半導体素子１１０及び絶縁基板１２０の各角部１１０ａ及び１２０ａの温度推移の一例を図３を参照して説明する。なお、図３（ａ）は、上記第１半田層２１０にクラックが生じた場合の半導体素子１１０及び絶縁基板１２０の温度推移を、また、図３（ｂ）は、上記第２半田層２２０にクラックが生じた場合の半導体素子１１０及び絶縁基板１２０の温度推移をそれぞれ想定している。   Next, an example of the temperature transition of each of the corner portions 110a and 120a of the semiconductor element 110 and the insulating substrate 120 detected by the temperature detection elements TM1 and TM2 will be described with reference to FIG. 3A shows the temperature transition of the semiconductor element 110 and the insulating substrate 120 when a crack occurs in the first solder layer 210, and FIG. 3B shows the second solder layer 220. The temperature transition of the semiconductor element 110 and the insulating substrate 120 when a crack occurs is assumed.

いま、半導体素子１１０の動作に伴って半導体素子１１０から高温の熱が発せられたとすると、上述のように第１半田層２１０、絶縁基板１２０、第２半田層２２０を介して半導体素子１１０と放熱板３００との間で熱交換が行われることとなる。そして、こうした半導体素子１１０と放熱板３００との熱交換によって絶縁基板１２０や放熱板３００の温度が上昇すると、これら半導体素子１１０、絶縁基板１２０、放熱板３００の線膨張係数が異なることに起因してこれらの間に介在している第１半田層２１０や第２半田層２２０に上述した熱応力が内在するようになる。   Assuming that high-temperature heat is emitted from the semiconductor element 110 in accordance with the operation of the semiconductor element 110, the semiconductor element 110 and the second solder layer 220 are radiated with heat through the first solder layer 210, the insulating substrate 120, and the second solder layer 220 as described above. Heat exchange is performed with the plate 300. When the temperatures of the insulating substrate 120 and the heat sink 300 are increased by heat exchange between the semiconductor element 110 and the heat sink 300, the linear expansion coefficients of the semiconductor element 110, the insulating substrate 120, and the heat sink 300 are different. Thus, the above-described thermal stress is inherent in the first solder layer 210 and the second solder layer 220 interposed therebetween.

そこで、まず半導体素子１１０と絶縁基板１２０との間にこうした応力が発生したとすると、それらの間に介在する第１半田層２１０に集中して応力が加わることとなる。そしてこのとき、半導体素子１１０の四隅が角部１１０ａを残すかたちで残りの三隅が面取りされていることによって、この角部１１０ａに集中的に応力が加わるようになり、ひいては、当該角部１１０ａの直下に位置する第１半田層２１０の特定の領域に集中して応力が加わるようになる。そして、このような応力の印加に起因して第１半田層２１０の特定の領域にクラックが発生した場合には、その領域での熱抵抗が上昇し、半導体素子１１０と放熱板３００との間での熱交換が次第に阻害されるようになる。   Therefore, if such a stress is first generated between the semiconductor element 110 and the insulating substrate 120, the stress is concentrated on the first solder layer 210 interposed therebetween. At this time, the four corners of the semiconductor element 110 are chamfered in the form of leaving the corners 110a, so that stress is applied to the corners 110a in a concentrated manner. Stress concentrates on a specific region of the first solder layer 210 located immediately below. When a crack occurs in a specific region of the first solder layer 210 due to the application of such stress, the thermal resistance in that region increases, and the gap between the semiconductor element 110 and the heat sink 300 is increased. The heat exchange at is gradually obstructed.

すなわちこの場合、図３（ａ）に実線Ｌ１として示すように、半導体素子１１０の角部１１０ａに設けられた第１温度検知素子ＴＭ１の検知温度は、まず、半導体素子１１０の動作が開始されてから第１半田層２１０にクラックが生じるまでは緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１１０ａの直下に位置する第１半田層２１０の特定の領域にクラックが生じると、半導体素子１１０の角部１１０ａ付近において放熱板３００との熱交換が阻害されるようになり、第１温度検知素子ＴＭ１の検知温度は急激に上昇するようになる（ｔ１−ｔ２）。   In other words, in this case, as indicated by a solid line L1 in FIG. 3A, the detected temperature of the first temperature detecting element TM1 provided at the corner 110a of the semiconductor element 110 is first the operation of the semiconductor element 110 is started. Until the crack is generated in the first solder layer 210 (t0-t1). When a crack occurs in a specific region of the first solder layer 210 located immediately below the corner 110a that is the starting point of stress generation, heat exchange with the heat sink 300 is inhibited in the vicinity of the corner 110a of the semiconductor element 110. Thus, the detection temperature of the first temperature detection element TM1 suddenly rises (t1-t2).

一方、絶縁基板１２０の角部１２０ａに設けられた第２温度検知素子ＴＭ２の検知温度は、図３（ａ）に実線Ｌ２として示すように、まず、半導体素子１１０の動作が開始されてから第１半田層２１０にクラックが生じるまでは同様に緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１１０ａの直下に位置する第１半田層２１０の特定の領域にクラックが生じると、この第１半田層２１０の特定の領域での熱交換が阻害されたことによって、半導体素子１１０から絶縁基板１２０の角部１２０ａに伝達される熱が低減し、第２温度検知素子ＴＭ２の検知温度の上昇率は低下するようになる（ｔ１−ｔ２）。   On the other hand, the detected temperature of the second temperature detecting element TM2 provided at the corner 120a of the insulating substrate 120 is first changed from the start of the operation of the semiconductor element 110, as indicated by the solid line L2 in FIG. Similarly, it gradually rises until a crack occurs in one solder layer 210 (t0-t1). When a crack occurs in a specific region of the first solder layer 210 located immediately below the corner 110a that is the starting point of stress generation, heat exchange in the specific region of the first solder layer 210 is hindered. As a result, the heat transferred from the semiconductor element 110 to the corner 120a of the insulating substrate 120 is reduced, and the rate of increase in the detection temperature of the second temperature detection element TM2 is reduced (t1-t2).

このように、第１半田層２１０にクラックが生じた場合には、半導体素子１１０の角部１１０ａの温度上昇率が高まる一方、絶縁基板１２０の角部１２０ａの温度上昇率は低くなり、これら半導体素子１１０の角部１１０ａと絶縁基板１２０の角部１２０ａとの温度差が拡大されるようになる。そして、こうした第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２によって検知されるこれら角部１１０ａ及び角部１２０ａの温度推移に基づいて、第１半田層２１０にクラックが発生したか否かをその初期段階で検知することができるようになる。   As described above, when a crack occurs in the first solder layer 210, the temperature increase rate of the corner portion 110a of the semiconductor element 110 is increased, while the temperature increase rate of the corner portion 120a of the insulating substrate 120 is decreased. The temperature difference between the corner portion 110a of the element 110 and the corner portion 120a of the insulating substrate 120 is increased. Then, based on the temperature transition of the corner portion 110a and the corner portion 120a detected by the first temperature detection element TM1 and the second temperature detection element TM2, whether or not a crack has occurred in the first solder layer 210 is determined. It becomes possible to detect in the initial stage.

他方、絶縁基板１２０と放熱板３００との間に応力が発生したとすると、それらの間に介在する第２半田層２２０に集中して応力が加わることとなる。そしてこのとき、絶縁基板１２０が角部１２０ａを残すかたちで面取りされていることによって、この角部１２０ａに集中的に応力が加わるようになり、ひいては当該角部１２０ａの直下に位置する第２半田層２２０の特定の領域に集中的に応力が加わるようになる。そして、このような圧力の印加に起因して第２半田層２２０の特定の領域にクラックが発生した場合には、その特定の領域での熱抵抗が上昇し、半導体素子１１０と放熱板３００との間での熱交換が阻害されるようになる。   On the other hand, if a stress is generated between the insulating substrate 120 and the heat sink 300, the stress is concentrated on the second solder layer 220 interposed therebetween. At this time, since the insulating substrate 120 is chamfered so as to leave the corner portion 120a, stress is applied to the corner portion 120a in a concentrated manner, and as a result, the second solder positioned immediately below the corner portion 120a. Stress is intensively applied to a specific region of the layer 220. And when a crack generate | occur | produces in the specific area | region of the 2nd solder layer 220 resulting from application of such a pressure, the thermal resistance in the specific area | region rises, the semiconductor element 110, the heat sink 300, Heat exchange between the two is inhibited.

すなわちこの場合には、図３（ｂ）に実線Ｌ３として示すように、半導体素子１１０の角部１１０ａに設けられた第１温度検知素子ＴＭ１の検知温度は、まず、半導体素子１１０の動作が開始されてから第２半田層２２０にクラックが生じるまでは緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１２０ａの直下に位置する第２半田層２２０の特定の領域にクラックが生じると、その熱抵抗の増大に伴って第１温度検知素子ＴＭ１の検知温度がさらに高まるように推移するものの、第１半田層２１０にクラックが生じたときよりはその影響が少なくなっている（ｔ１−ｔ２）。   That is, in this case, as indicated by a solid line L3 in FIG. 3B, the detected temperature of the first temperature detecting element TM1 provided at the corner 110a of the semiconductor element 110 is first the operation of the semiconductor element 110. After that, it gradually rises until a crack occurs in the second solder layer 220 (t0-t1). And when a crack arises in the specific area | region of the 2nd solder layer 220 located right under the corner | angular part 120a used as the starting point of stress generation | occurrence | production, the detection temperature of 1st temperature detection element TM1 will further increase with the increase in the thermal resistance. Although it increases so as to increase, the influence is less than when a crack occurs in the first solder layer 210 (t1-t2).

一方、絶縁基板１２０の角部１２０ａに設けられた第２温度検知素子ＴＭ２の検知温度は、図３（ｂ）に実線Ｌ４として示すように、まず、半導体素子１１０の動作が開始されてから第２半田層２２０にクラックが生じるまでは緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１２０ａの直下に位置する第２半田層２２０の特定の領域にクラックが生じると、この第２半田層２２０の特定の領域において放熱板３００との熱交換が阻害されるようになり、絶縁基板１２０の角部１２０ａに設けられた第２温度検知素子ＴＭ２の検知温度は急激に上昇するようになる（ｔ１−ｔ２）。   On the other hand, the detection temperature of the second temperature detection element TM2 provided at the corner 120a of the insulating substrate 120 is first changed from the start of the operation of the semiconductor element 110, as indicated by the solid line L4 in FIG. 2 It gradually rises until a crack occurs in the solder layer 220 (t0-t1). When a crack occurs in a specific region of the second solder layer 220 located immediately below the corner 120a that is the starting point of stress generation, heat exchange with the heat sink 300 is performed in the specific region of the second solder layer 220. As a result, the detection temperature of the second temperature detection element TM2 provided at the corner 120a of the insulating substrate 120 rapidly increases (t1-t2).

このように、第２半田層２２０にクラックが生じた場合には、半導体素子１１０の角部１１０ａ及び絶縁基板１２０の角部１２０ａの双方の温度上昇率が高まるようになる。また、絶縁基板１２０の角部１２０ａの温度上昇率は半導体素子１１０の角部１１０ａの温度上昇率よりも高くなるため、絶縁基板１２０の角部１２０ａの温度が半導体素子１１０の角部１１０ａの温度に近づく態様で推移し、それら角部１１０ａと角部１２０ａとの温度差が次第に縮小されるようになる。そして、こうした第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２によって検知されるこれら角部１１０ａ及び角部１２０ａの温度推移に基づいて、第２半田層２２０にクラックが発生したか否かをもその初期段階で検知することができるようになる。   As described above, when a crack occurs in the second solder layer 220, the rate of temperature increase of both the corner portion 110a of the semiconductor element 110 and the corner portion 120a of the insulating substrate 120 is increased. In addition, since the temperature increase rate of the corner portion 120a of the insulating substrate 120 is higher than the temperature increase rate of the corner portion 110a of the semiconductor element 110, the temperature of the corner portion 120a of the insulating substrate 120 is the temperature of the corner portion 110a of the semiconductor element 110. And the temperature difference between the corners 110a and 120a is gradually reduced. Then, based on the temperature transition of the corner 110a and the corner 120a detected by the first temperature detection element TM1 and the second temperature detection element TM2, whether or not a crack has occurred in the second solder layer 220 is also determined. It can be detected at the initial stage.

以上説明したように、本実施の形態にかかる半導体装置によれば、以下の効果が得られるようになる。
（１）半導体素子１１０及び絶縁基板１２０にそれぞれ一つの角部１１０ａ及び角部１２０ａを残すかたちで他の三隅に面取り部１１０ｂ〜１１０ｄ及び１２０ｂ〜１２０ｄを形成し、各構成部品の線膨張係数の相違に起因して生じる応力の起点をそれら角部１１０ａ及び角部１２０ａに特定できるようにした。そして、これら角部１１０ａ及び角部１２０ａにそれぞれ第１温度検知素子ＴＭ１、第２温度検知素子ＴＭ２を設けることとした。これにより、第１半田層２１０あるいは第２半田層２２０のこれら角部１１０ａ及び角部１２０ａに対応する領域を起点としてクラックが生じたとしても、第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２の検知温度に基づいてクラックに起因する熱抵抗の増大をその初期段階で検知することができるようになる。すなわち、必要最低限の温度検知素子によって半導体装置の半田層に生じる劣化状況を高い精度のもとに管理することができるようになり、ひいては、半導体素子１１０の破損等をも未然に防止することができるようになる。 As described above, according to the semiconductor device according to the present embodiment, the following effects can be obtained.
(1) Chamfered portions 110b to 110d and 120b to 120d are formed at the other three corners in the form of leaving one corner portion 110a and corner portion 120a on the semiconductor element 110 and the insulating substrate 120, respectively. The starting point of the stress caused by the difference can be specified for the corner portion 110a and the corner portion 120a. Then, the first temperature detection element TM1 and the second temperature detection element TM2 are provided at the corner portion 110a and the corner portion 120a, respectively. As a result, even if cracks are generated starting from regions corresponding to the corner portions 110a and 120a of the first solder layer 210 or the second solder layer 220, the first temperature detection element TM1 and the second temperature detection element TM2 are used. Based on the detected temperature, an increase in thermal resistance due to cracks can be detected at the initial stage. That is, it becomes possible to manage the deterioration state generated in the solder layer of the semiconductor device with a high accuracy by the minimum temperature detecting element, and to prevent the semiconductor element 110 from being damaged. Will be able to.

（２）上記第１温度検知素子ＴＭ１、第２温度検知素子ＴＭ２を、半導体素子１１０の角部１１０ａ及び絶縁基板１２０の角部１２０ａの同一対角線上に配置することとした。これにより、これら第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２の検知温度に基づき半田層２１０、２２０に発生するクラックを検知する上で、その検知精度も高く維持されるようになる。   (2) The first temperature detection element TM1 and the second temperature detection element TM2 are arranged on the same diagonal line of the corner portion 110a of the semiconductor element 110 and the corner portion 120a of the insulating substrate 120. Thereby, when detecting the crack which generate | occur | produces in the solder layers 210 and 220 based on the detection temperature of these 1st temperature detection elements TM1 and 2nd temperature detection element TM2, the detection accuracy is also maintained highly.

（３）半導体素子１１０と絶縁基板１２０とでその中心部とが一致するかたちで半導体素子１１０を絶縁基板１２０に実装することとした。このため、絶縁基板１２０の周辺端部の温度変化幅を同一の条件とすることができ、半導体素子１１０及び絶縁基板１２０の四隅の形状のみに依存するかたちで応力発生の起点を調整することが可能となる。すなわち、上記半導体素子１１０の角部１１０ａ及び角部１２０ａを応力発生の起点として特定できるようにする上で、その信頼性も高められるようになる。   (3) The semiconductor element 110 is mounted on the insulating substrate 120 so that the central portions of the semiconductor element 110 and the insulating substrate 120 coincide with each other. For this reason, the temperature change width of the peripheral edge portion of the insulating substrate 120 can be set to the same condition, and the starting point of the stress generation can be adjusted depending on only the shape of the four corners of the semiconductor element 110 and the insulating substrate 120. It becomes possible. That is, in order to be able to specify the corner 110a and the corner 120a of the semiconductor element 110 as the starting point of stress generation, the reliability is also improved.

（第２の実施の形態）
以下、本発明にかかる半導体装置を具体化した第２の実施の形態を図４〜図６を参照して説明する。なお、この第２の実施の形態は、先の第１の実施の形態において半導体素子１１０及び絶縁基板１２０に面取り部を形成したことに代えて、半導体素子１１０を絶縁基板１２０に対し特定の角部寄りにオフセット実装することにより半導体素子１１０あるいは絶縁基板１２０に生じる応力の発生起点を特定できるようにしたものである。 (Second Embodiment)
Hereinafter, a second embodiment of the semiconductor device according to the present invention will be described with reference to FIGS. In the second embodiment, instead of forming the chamfered portions in the semiconductor element 110 and the insulating substrate 120 in the first embodiment, the semiconductor element 110 has a specific angle with respect to the insulating substrate 120. It is possible to specify the starting point of the stress generated in the semiconductor element 110 or the insulating substrate 120 by offset mounting near the part.

図４及び図５は、先の図１及び図２に対応する図として、この第２の実施の形態にかかる半導体装置の構成を示したものである。なお、これら図４及び図５において、先の図１及び図２に示した各要素と同一の要素についてはそれぞれ同一の符号を付して示しており、それら要素についての重複する説明は割愛する。   4 and 5 show the configuration of the semiconductor device according to the second embodiment as a diagram corresponding to FIGS. 1 and 2 described above. In FIGS. 4 and 5, the same elements as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, and redundant descriptions of these elements are omitted. .

一般に、半導体素子１１０、絶縁基板１２０、放熱板３００に生じる応力は、それらの温度変化幅が大きいほど生じやすくなる。そして、これらの温度変化幅は、発熱源となる半導体素子１１０の中心部Ｏ１に近いほど大きくなる一方、半導体素子１１０の中心部から遠いほど小さくなる。   In general, the stress generated in the semiconductor element 110, the insulating substrate 120, and the heat sink 300 is more likely to occur as the temperature change width increases. These temperature change widths increase as the distance from the central portion O1 of the semiconductor element 110 that becomes a heat source increases, and decrease as the distance from the central portion of the semiconductor element 110 increases.

そこで、本実施の形態では、図４に示すように、半導体素子１１０の角部１１０ｅ〜１１０ｈあるいは絶縁基板１２０の角部１２０ｅ〜１２０ｈのうち応力発生の起点となる箇所を特定できるようにすべく、半導体素子１１０の中心部Ｏ１が絶縁基板１２０の一隅に向かって偏る態様で半導体素子１１０を絶縁基板１２０に実装する。具体的には、発熱源となる半導体素子１１０の中心部Ｏ１が絶縁基板１２０の中心部Ｏ２から角部１２０ｅに向かって距離Ｗ０だけ偏る態様で、半導体素子１１０を絶縁基板１２０上にオフセット実装する。これにより、半導体素子１１０の中心部Ｏ１と絶縁基板１２０の角部１２０ｅとの距離（Ｗ１）が、半導体素子１１０の中心部Ｏ１と絶縁基板１２０のその他の角部１２０ｆ〜１２０ｈとの各距離（Ｗ２、Ｗ３、Ｗ４）よりも相対的に近づけられることとなる。（Ｗ１＜（Ｗ２、Ｗ４）＜Ｗ３）。そして、こうして互いに距離が近づけられた角部１１０ｅ及び角部１２０ｅには、第１温度検知素子ＴＭ１と第２温度検知素子ＴＭ２とが半導体素子１１０及び絶縁基板１２０の同一対角線上に設けられている。   Therefore, in the present embodiment, as shown in FIG. 4, it is possible to specify the location where the stress is generated from the corner portions 110 e to 110 h of the semiconductor element 110 or the corner portions 120 e to 120 h of the insulating substrate 120. The semiconductor element 110 is mounted on the insulating substrate 120 such that the central portion O1 of the semiconductor element 110 is biased toward one corner of the insulating substrate 120. Specifically, the semiconductor element 110 is offset mounted on the insulating substrate 120 in such a manner that the central portion O1 of the semiconductor element 110 serving as a heat generation source is deviated by a distance W0 from the central portion O2 of the insulating substrate 120 toward the corner portion 120e. . As a result, the distance (W1) between the central portion O1 of the semiconductor element 110 and the corner portion 120e of the insulating substrate 120 is the distance between the central portion O1 of the semiconductor element 110 and the other corner portions 120f to 120h of the insulating substrate 120 ( W2, W3, W4). (W1 <(W2, W4) <W3). Then, the first temperature detection element TM1 and the second temperature detection element TM2 are provided on the same diagonal line of the semiconductor element 110 and the insulating substrate 120 at the corner portion 110e and the corner portion 120e thus brought closer to each other. .

半導体装置としてのこのような構成によれば、半導体素子１１０の中心部Ｏ１と絶縁基板１２０の角部１２０ｅとの距離（Ｗ１）が相対的に近づけられたことによって、絶縁基板１２０の各角部１２０ｅ〜１２０ｈのうち角部１２０ｅの温度変化幅が最も大きくなり、こうした温度変化に起因する熱膨張あるいは熱収縮の度合いも大きくなる。このため、半導体素子１１０、絶縁基板１２０、放熱板３００の各線膨張係数が異なることに起因する熱応力は、絶縁基板１２０の各角部１２０ｅ〜１２０ｈのうち最も温度変化幅の大きな角部１２０ｅ、あるいはこの角部１２０ｅに近づけられた半導体素子１１０の角部１１０ｅを起点として生じるようになる。すなわち応力の集中する部位がこれら角部１１０ｅ及び角部１２０ｅに偏倚されるようになる。そしてこれにより、こうした応力に起因する半田層２１０、２２０のクラックの発生起点も、これら角部１１０ｅ及び角部１２０ｅ近傍に特定されるようになる。   According to such a configuration as the semiconductor device, the distance (W1) between the central portion O1 of the semiconductor element 110 and the corner portion 120e of the insulating substrate 120 is relatively reduced, so that each corner portion of the insulating substrate 120 is. Of 120e to 120h, the temperature change width of the corner 120e is the largest, and the degree of thermal expansion or contraction due to such temperature change is also increased. For this reason, the thermal stress resulting from the different linear expansion coefficients of the semiconductor element 110, the insulating substrate 120, and the heat sink 300 is the corner 120e having the largest temperature change width among the corners 120e to 120h of the insulating substrate 120. Alternatively, this occurs from the corner 110e of the semiconductor element 110 brought close to the corner 120e. That is, the portion where the stress is concentrated is biased to the corner portion 110e and the corner portion 120e. As a result, the starting points of cracks in the solder layers 210 and 220 caused by such stress are also specified in the vicinity of the corner 110e and the corner 120e.

本実施の形態では、このような前提のもとに、上記温度検知素子ＴＭ１及びＴＭ２によって、半田層２１０、２２０のクラックに起因する半導体素子１１０あるいは絶縁基板１２０の熱抵抗の増大をその初期段階で検知し、それらの検知値に基づき半田層２１０、２２０の劣化状況を監視することとしている。   In the present embodiment, based on such premise, the temperature detection elements TM1 and TM2 increase the thermal resistance of the semiconductor element 110 or the insulating substrate 120 due to cracks in the solder layers 210 and 220 at the initial stage. The deterioration status of the solder layers 210 and 220 is monitored based on the detected values.

次に、温度検知素子ＴＭ１及びＴＭ２によって検知される半導体素子１１０及び絶縁基板１２０の角部１１０ｅ及び第２各部１２０ｅの温度推移の一例を図６を参照して説明する。なお、図６（ａ）は、上記第１半田層２１０にクラックが生じた場合の半導体素子１１０及び絶縁基板１２０の温度推移を、また、図６（ｂ）は、上記第２半田層２２０にクラックが生じた場合の半導体素子１１０及び絶縁基板１２０の温度推移をそれぞれ想定している。   Next, an example of temperature transitions of the semiconductor element 110 and the corners 110e and the second parts 120e of the insulating substrate 120 detected by the temperature detection elements TM1 and TM2 will be described with reference to FIG. 6A shows the temperature transition of the semiconductor element 110 and the insulating substrate 120 when a crack occurs in the first solder layer 210, and FIG. 6B shows the second solder layer 220. The temperature transition of the semiconductor element 110 and the insulating substrate 120 when a crack occurs is assumed.

すなわちいま、半導体素子１１０の動作に伴って半導体素子１１０から高温の熱が発せられたとすると、上述のように絶縁基板１２０、半田層２１０、２２０を介して半導体素子１１０と放熱板３００との間で熱交換が行われることとなる。そしてこのとき、半導体素子１１０の中心部Ｏ１が絶縁基板１２０の角部１２０ｅに偏る態様で絶縁基板１２０上に半導体素子１１０が実装されたことによって、角部１２０ｅの熱膨張あるいは熱収縮の度合いがその他の角部１２０ｆ〜１２０ｈよりも相対的に大きくなる。このため、こうした絶縁基板１２０の上層に位置する半導体素子１１０と下層に位置する放熱板３００との
線膨張係数の相違の影響が局所的に大きくなり、これに応じてそれらの間に介在している第１半田層２１０や第２半田層２２０に上述した熱応力が内在するようになる。 That is, now, assuming that high-temperature heat is emitted from the semiconductor element 110 in accordance with the operation of the semiconductor element 110, as described above, the gap between the semiconductor element 110 and the heat sink 300 via the insulating substrate 120 and the solder layers 210 and 220. In this case, heat exchange is performed. At this time, since the semiconductor element 110 is mounted on the insulating substrate 120 in such a manner that the central portion O1 of the semiconductor element 110 is biased to the corner portion 120e of the insulating substrate 120, the degree of thermal expansion or contraction of the corner portion 120e is increased. It becomes relatively larger than the other corners 120f to 120h. For this reason, the influence of the difference in the linear expansion coefficient between the semiconductor element 110 located in the upper layer of the insulating substrate 120 and the heat sink 300 located in the lower layer is locally increased, and accordingly intervened between them. The above-described thermal stress is inherent in the first solder layer 210 and the second solder layer 220.

そこでまず、絶縁基板１２０の上層の第１半田層２１０に対してこうした応力が加わった場合には、この第１半田層２１０のうちの角部１２０ｅ寄りの特定の領域に集中的に応力が加わるようになり、その応力の増大に伴って第１半田層２１０の特定の領域でクラックが発生するようになる。こうして、この第１半田層２１０の特定の領域にクラックが発生すると、その領域での熱抵抗が上昇するようになり、半導体素子１１０と放熱板３００との間での熱交換が次第に阻害されるようになる。   Therefore, first, when such a stress is applied to the first solder layer 210 on the upper layer of the insulating substrate 120, the stress is intensively applied to a specific region of the first solder layer 210 near the corner 120e. As the stress increases, a crack occurs in a specific region of the first solder layer 210. Thus, when a crack occurs in a specific region of the first solder layer 210, the thermal resistance in that region increases, and heat exchange between the semiconductor element 110 and the heat sink 300 is gradually hindered. It becomes like this.

すなわちこの場合、図６（ａ）に実線Ｌ５として示すように、半導体素子１１０の角部１１０ｅに設けられた第１温度検知素子ＴＭ１の検知温度は、まず、半導体素子１１０の動作が開始されてから第１半田層２１０にクラックが生じるまでは緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１１０ｅの直下に位置する第１半田層２１０の特定の領域にクラックが生じると、半導体素子１１０の角部１１０ｅ付近において放熱板３００との熱交換が阻害されるようになり、第１温度検知素子ＴＭ１の検知温度は急激に上昇するようになる（ｔ１−ｔ２）。   That is, in this case, as indicated by a solid line L5 in FIG. 6A, the detected temperature of the first temperature detecting element TM1 provided at the corner portion 110e of the semiconductor element 110 is first the operation of the semiconductor element 110 is started. Until the crack is generated in the first solder layer 210 (t0-t1). When a crack occurs in a specific region of the first solder layer 210 located immediately below the corner 110e that is the starting point of stress generation, heat exchange with the heat sink 300 is inhibited in the vicinity of the corner 110e of the semiconductor element 110. Thus, the detection temperature of the first temperature detection element TM1 suddenly rises (t1-t2).

一方、絶縁基板１２０の角部１２０ｅに設けられた第２温度検知素子ＴＭ２の検知温度は、図６（ａ）に実線Ｌ６として示すように、まず、半導体素子１１０の動作が開始されてから第１半田層２１０にクラックが生じるまでは同様に緩やかに上昇する（ｔ０−ｔ１）。なお、このとき第２温度検知素子ＴＭ２の検知温度は、半導体素子１１０の中心部Ｏ１に角部１２０ｅが近づけられた分、半導体素子１１０の温度推移に近似するようになっている。   On the other hand, the detection temperature of the second temperature detection element TM2 provided at the corner 120e of the insulating substrate 120 is first changed from the start of the operation of the semiconductor element 110, as indicated by the solid line L6 in FIG. Similarly, it gradually rises until a crack occurs in one solder layer 210 (t0-t1). At this time, the detected temperature of the second temperature detecting element TM2 is approximated to the temperature transition of the semiconductor element 110 as the corner portion 120e is brought closer to the central portion O1 of the semiconductor element 110.

そして、応力発生の起点となる角部１１０ｅの直下に位置する第１半田層２１０の特定の領域にクラックが生じると、この第１半田層２１０の特定の領域での熱交換が阻害されることにより、半導体素子１１０から絶縁基板１２０の角部１２０ｅに伝達される熱が低減し、第２温度検知素子ＴＭ２の検知温度の上昇率は低下するようになる（ｔ１−ｔ２）。   When a crack occurs in a specific region of the first solder layer 210 located immediately below the corner 110e that is the starting point of stress generation, heat exchange in the specific region of the first solder layer 210 is hindered. As a result, the heat transferred from the semiconductor element 110 to the corner 120e of the insulating substrate 120 is reduced, and the rate of increase in the detection temperature of the second temperature detection element TM2 is reduced (t1-t2).

このように、第１半田層２１０にクラックが生じた場合には、半導体素子１１０の角部１１０ｅの温度上昇率が高まる一方、絶縁基板１２０の角部１２０ｅの温度上昇率は低くなり、これら半導体素子１１０の角部１１０ｅと絶縁基板１２０の角部１２０ｅとの温度差が拡大されるようになる。これにより、本実施の形態においても、こうした第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２によって検知されるこれら角部１１０ｅ及び角部１２０ｅの温度推移に基づいて、第１半田層２１０にクラックが発生したか否かをその初期段階で検知することができるようになる。なお、同図６（ａ）に破線Ｌ７として示されるように、例えば、角部１２０ｅと対向する角部１２０ｇの温度推移は、半導体素子１１０の中心部Ｏ１から離間されたことによって、その温度変化幅も小さくなっている。こうしたことからも、半導体素子１１０の中心部Ｏ１に角部１２０ｅが近づけられたことによって角部１２０ｅの温度変化幅が増大されたことを確認することができる。   As described above, when a crack occurs in the first solder layer 210, the temperature increase rate of the corner portion 110e of the semiconductor element 110 is increased, while the temperature increase rate of the corner portion 120e of the insulating substrate 120 is decreased. The temperature difference between the corner portion 110e of the element 110 and the corner portion 120e of the insulating substrate 120 is increased. Thereby, also in the present embodiment, the first solder layer 210 is cracked based on the temperature transition of the corner portion 110e and the corner portion 120e detected by the first temperature detection element TM1 and the second temperature detection element TM2. It becomes possible to detect at the initial stage whether or not the above has occurred. Note that, as indicated by a broken line L7 in FIG. 6A, for example, the temperature transition of the corner portion 120g that faces the corner portion 120e is separated from the central portion O1 of the semiconductor element 110, and thus the temperature change. The width is also smaller. Also from these facts, it can be confirmed that the temperature change width of the corner portion 120e is increased by bringing the corner portion 120e closer to the central portion O1 of the semiconductor element 110.

他方、絶縁基板１２０の下層の第２半田層２２０に対して応力が加わった場合には、この第２半田層２２０のうち角部１２０ｅ直下の特定の領域に集中して応力が加わるようになり、その応力の増大に伴って第２半田層２２０の特定の領域でクラックが発生するようになる。こうして、この第２半田層２２０の特定の領域にクラックが発生すると、その領域の熱抵抗が上昇し、半導体素子１１０と放熱板３００との熱交換が次第に阻害されるようになる。   On the other hand, when a stress is applied to the second solder layer 220 under the insulating substrate 120, the stress is concentrated on a specific region of the second solder layer 220 immediately below the corner 120e. As the stress increases, a crack is generated in a specific region of the second solder layer 220. Thus, when a crack occurs in a specific region of the second solder layer 220, the thermal resistance of the region increases, and the heat exchange between the semiconductor element 110 and the heat sink 300 is gradually hindered.

すなわちこの場合には、図６（ｂ）に直線Ｌ８として示すように、半導体素子１１０の角部１１０ｅに設けられた第１温度検知素子ＴＭ１の検知温度は、まず、半導体素子１１０の動作が開始されてから第２半田層２２０にクラックが生じるまでは緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１２０ｅの直下に位置する第２半田層２２０の特定の領域にクラックが生じると、その熱抵抗の増大に伴って第１温度検知素子ＴＭ１の検知温度がさらに高まるように推移する（ｔ１−ｔ２）。なお、この際の第１温度検知素子ＴＭ１の検知温度の変化幅は、半導体素子１１０の中心部Ｏ１と絶縁基板１２０の角部１２０ｅとの距離Ｗ１が短縮されたことによって、第２半田層２２０に生じたクラックに起因する影響もさらに顕著となっている。   That is, in this case, as indicated by a straight line L8 in FIG. 6B, the detected temperature of the first temperature detecting element TM1 provided at the corner 110e of the semiconductor element 110 is first the operation of the semiconductor element 110. After that, it gradually rises until a crack occurs in the second solder layer 220 (t0-t1). And when a crack arises in the specific area | region of the 2nd solder layer 220 located just under the corner | angular part 120e used as the starting point of stress generation, the detection temperature of 1st temperature detection element TM1 further increases with the increase in the thermal resistance. It changes so as to increase (t1-t2). Note that the change width of the detection temperature of the first temperature detection element TM1 at this time is the second solder layer 220 because the distance W1 between the central portion O1 of the semiconductor element 110 and the corner portion 120e of the insulating substrate 120 is shortened. The effects due to the cracks generated in the film are even more prominent.

一方、絶縁基板１２０の角部１２０ｅに設けられた第２温度検知素子ＴＭ２の検知温度は、図６（ｂ）に直線Ｌ９として示すように、まず、半導体素子１１０の動作が開始されてから第２半田層２２０にクラックが生じるまでは緩やかに上昇する（ｔ０−ｔ１）。そして、応力発生の起点となる角部１２０ｅの直下に位置する第２半田層２２０の特定の領域にクラックが生じると、この第２半田層２２０の特定の領域において放熱板３００との熱交換が阻害されるようになり、絶縁基板１２０の角部１２０ｅに設けられた第２温度検知素子ＴＭ２の検知温度は急激に上昇するようになる（ｔ１−ｔ２）。なお、このときにおいても、第２温度検知素子ＴＭ２の検知温度は、半導体素子１１０の中心部Ｏ１に角部１２０ｅが近づけられた分、半導体素子１１０の温度推移に近似するようになっている。そして、同図６（ｂ）に破線Ｌ１０として示されるように、同じく角部１２０ｅと対向する角部１２０ｇの温度変化幅も小さくなっており、角部１２０ｅの温度変化幅が相対的に増大されたことを確認することができる。   On the other hand, the temperature detected by the second temperature detection element TM2 provided at the corner portion 120e of the insulating substrate 120 is, as indicated by a straight line L9 in FIG. 6B, first after the operation of the semiconductor element 110 is started. 2 It gradually rises until a crack occurs in the solder layer 220 (t0-t1). When a crack occurs in a specific region of the second solder layer 220 located immediately below the corner 120e that is a starting point of stress generation, heat exchange with the heat sink 300 is performed in the specific region of the second solder layer 220. As a result, the detection temperature of the second temperature detection element TM2 provided at the corner 120e of the insulating substrate 120 rapidly increases (t1-t2). Even at this time, the detected temperature of the second temperature detecting element TM2 is approximated to the temperature transition of the semiconductor element 110 as the corner portion 120e is brought closer to the central portion O1 of the semiconductor element 110. Then, as indicated by a broken line L10 in FIG. 6B, the temperature change width of the corner portion 120g facing the corner portion 120e is also reduced, and the temperature change width of the corner portion 120e is relatively increased. Can be confirmed.

このように、第２半田層２２０にクラックが生じた場合には、半導体素子１１０の角部１１０ｅ及び絶縁基板１２０の角部１２０ｅの双方の温度上昇率が高まるようになる。また、絶縁基板１２０の角部１２０ｅの温度上昇率は半導体素子１１０の角部１１０ｅの温度上昇率よりも高くなるため、絶縁基板１２０の角部１２０ｅの温度が半導体素子１１０の角部１１０ｅの温度に近づく態様で推移し、半導体素子１１０の角部１１０ｅと絶縁基板１２０の角部１２０ｅとの温度差が次第に縮小されるようになる。そして、こうした第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２によって検知されるこれら角部１１０ｅ及び角部１２０ｅの温度推移に基づいて、第２半田層２２０にクラックが発生したか否かをもその初期段階で検知することができるようになる。   As described above, when a crack is generated in the second solder layer 220, the rate of temperature increase of both the corner portion 110e of the semiconductor element 110 and the corner portion 120e of the insulating substrate 120 is increased. In addition, since the temperature increase rate of the corner portion 120e of the insulating substrate 120 is higher than the temperature increase rate of the corner portion 110e of the semiconductor element 110, the temperature of the corner portion 120e of the insulating substrate 120 is the temperature of the corner portion 110e of the semiconductor element 110. The temperature difference between the corner portion 110e of the semiconductor element 110 and the corner portion 120e of the insulating substrate 120 is gradually reduced. Then, based on the temperature transition of the corner 110e and the corner 120e detected by the first temperature detection element TM1 and the second temperature detection element TM2, whether or not a crack has occurred in the second solder layer 220 is also determined. It can be detected at the initial stage.

以上説明したように、この第２の実施の形態にかかる半導体装置によれば、以下の効果が得られるようになる。
（１）発熱源となる半導体素子１１０の中心部Ｏ１が絶縁基板１２０の中心部Ｏ２から角部１２０ｅに向かって距離Ｗ０だけ偏る態様で半導体素子１１０を絶縁基板１２０上にオフセット実装し、各構成部品の線膨張係数の相違に起因して生じる応力の起点をそれら角部１１０ａ及び角部１２０ａに特定できるようにした。そして、これら角部１１０ａ及び角部１２０ａにそれぞれ第１温度検知素子ＴＭ１、第２温度検知素子ＴＭ２を設けることとした。これにより、第１半田層２１０あるいは第２半田層２２０のこれら角部１１０ａ及び角部１２０ａに対応する領域を起点としてクラックが生じたとしても、第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２の検知温度に基づいてクラックに起因する熱抵抗の増大をその初期段階で検知することができるようになる。すなわち、必要最低限の温度検知素子によって半導体装置の半田層に生じる劣化状況を高い精度のもとに管理することができるようになり、ひいては、半導体素子１１０の破損等をも未然に防止することができるようになる。 As described above, according to the semiconductor device according to the second embodiment, the following effects can be obtained.
(1) The semiconductor element 110 is offset mounted on the insulating substrate 120 in such a manner that the central portion O1 of the semiconductor element 110 serving as a heat generation source is deviated by a distance W0 from the central portion O2 of the insulating substrate 120 toward the corner portion 120e. The starting point of the stress caused by the difference in the linear expansion coefficient of the parts can be specified in the corner portion 110a and the corner portion 120a. Then, the first temperature detection element TM1 and the second temperature detection element TM2 are provided at the corner portion 110a and the corner portion 120a, respectively. As a result, even if cracks are generated starting from regions corresponding to the corner portions 110a and 120a of the first solder layer 210 or the second solder layer 220, the first temperature detection element TM1 and the second temperature detection element TM2 are used. Based on the detected temperature, an increase in thermal resistance due to cracks can be detected at the initial stage. That is, it becomes possible to manage the deterioration state generated in the solder layer of the semiconductor device with a high accuracy by the minimum temperature detecting element, and to prevent the semiconductor element 110 from being damaged. Will be able to.

（２）上記第１温度検知素子ＴＭ１、第２温度検知素子ＴＭ２を、半導体素子１１０の角部１１０ａ及び絶縁基板１２０の角部１２０ａの同一対角線上に配置することとした。
これにより、これら第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２の検知温度に基づき半田層２１０、２２０に発生するクラックを検知する上で、その検知精度も高く維持されるようになる。 (2) The first temperature detection element TM1 and the second temperature detection element TM2 are arranged on the same diagonal line of the corner portion 110a of the semiconductor element 110 and the corner portion 120a of the insulating substrate 120.
Thereby, when detecting the crack which generate | occur | produces in the solder layers 210 and 220 based on the detection temperature of these 1st temperature detection elements TM1 and 2nd temperature detection element TM2, the detection accuracy is also maintained highly.

（他の実施の形態）
なお、上記実施の形態は、以下のような形態をもって実施することもできる。
・上記第１の実施の形態では、面取り寸法２ｍｍ〜１０ｍｍの範囲で半導体素子１１０及び絶縁基板１２０の三隅を面取りすることとしたが、面取り寸法は任意であり、これに限定されるものではない。また、面取り寸法を調整することによって角部１１０ａあるいは角部１２０ａに集中される応力の度合いを調整することも可能である。 (Other embodiments)
In addition, the said embodiment can also be implemented with the following forms.
In the first embodiment, the three corners of the semiconductor element 110 and the insulating substrate 120 are chamfered within a chamfer dimension of 2 mm to 10 mm. However, the chamfer dimension is arbitrary and is not limited to this. . It is also possible to adjust the degree of stress concentrated on the corner 110a or the corner 120a by adjusting the chamfer dimension.

・上記第１の実施の形態では、直線状の面取り部１１０ｂ〜１１０ｄ、１２０ｂ〜１２０ｄを半導体素子１１０及び絶縁基板１２０に設けることとしたが、面取りされていない角部１１０ａあるいは角部１２０ａに応力が集中して印加される構造であればよく、面取り部１１０ｂ〜１１０ｄ、１２０ｂ〜１２０ｄの形状は任意である。例えば、円弧状の面取り部を設けるようにしてもよい。   In the first embodiment, the linear chamfered portions 110b to 110d and 120b to 120d are provided on the semiconductor element 110 and the insulating substrate 120, but stress is applied to the corner portions 110a or the corner portions 120a that are not chamfered. The chamfered portions 110b to 110d and 120b to 120d may have any shape as long as the structure is applied in a concentrated manner. For example, an arc-shaped chamfer may be provided.

・上記第１の実施の形態では、半導体素子１１０及び絶縁基板１２０の各四隅のうちの角部１１０ａ及び角部１２０ａのみを残すかたちで他の三隅を面取りすることとしたが、応力の集中が偏倚される角部の数や位置は任意であり、例えば２つの角部を残して他の２つの角部を面取りすることとし、この面取りされていない２つの角部に温度検知素子を設けるようにしてもよい。これによっても、四隅のそれぞれに温度検知素子を設ける場合に比べれば、その数を確実に減らすことができる。   In the first embodiment, the three corners of the four corners of the semiconductor element 110 and the insulating substrate 120 are chamfered while leaving only the corners 110a and 120a. The number and position of the corners to be biased are arbitrary. For example, the other two corners are chamfered leaving two corners, and temperature sensing elements are provided at the two corners not chamfered. It may be. Also by this, the number can be surely reduced as compared with the case where the temperature detecting elements are provided at the four corners.

・上記第２の実施の形態では、発熱源となる半導体素子１１０の中心部Ｏ１が絶縁基板１２０の中心部Ｏ２から角部１２０ｅに向かって距離Ｗ０だけ偏る態様で、半導体素子１１０を絶縁基板１２０上にオフセット実装することとした。これに限らず、半導体素子１１０の実装位置は、絶縁基板１２０上であればよく、半導体素子１１０の中心部Ｏ１と絶縁基板１２０の各角部１２０ｅ〜１２０ｈとの各距離Ｗ１〜Ｗ４の設定は任意である。また、角部１２０ｅに集中する応力の度合いは、半導体素子１１０の中心部と近づくにつれて大きくなるものであり、半導体素子１１０の中心部Ｏ１と応力が集中的に印加される角部との距離を調整することによって応力の集中の度合いを調整することも可能である。   In the second embodiment, the semiconductor element 110 is placed on the insulating substrate 120 in such a manner that the central portion O1 of the semiconductor element 110 serving as a heat source is biased by the distance W0 from the central portion O2 of the insulating substrate 120 toward the corner portion 120e. It was decided to mount offset on the top. The mounting position of the semiconductor element 110 is not limited to this as long as it is on the insulating substrate 120, and the distances W1 to W4 between the central portion O1 of the semiconductor element 110 and the corners 120e to 120h of the insulating substrate 120 are set. Is optional. The degree of stress concentrated on the corner 120e increases as the distance from the central portion of the semiconductor element 110 approaches, and the distance between the central portion O1 of the semiconductor element 110 and the corner to which stress is intensively applied is determined. It is also possible to adjust the degree of stress concentration by adjusting.

・上記第２の実施の形態では、発熱源となる半導体素子１１０の中心部Ｏ１が絶縁基板１２０の中心部Ｏ２から角部１２０ｅに向かって偏る態様で、半導体素子１１０を絶縁基板１２０上にオフセット実装することとしたが、半導体素子１１０の中心部Ｏ１と絶縁基板１２０の角部１２０ｅ〜１２０ｈのうち特定の角部との距離が相対的に近づけられるものであればよく、これに限定されるものでない。すなわち、例えば半導体素子１１０の中心部Ｏ１と絶縁基板１２０の角部１２０ｅ及び１２０ｆの２つ角部との距離が相対的に近づけられる態様で半導体素子１１０を絶縁基板１２０にオフセット実装するようにしてもよい。この場合も温度検出素子はそれら２つの角部に対応して設けられることとなるが、これによっても、四隅のそれぞれに温度検知素子を設ける場合に比べれば、その数を確実に減らすことができる。   In the second embodiment, the semiconductor element 110 is offset on the insulating substrate 120 in such a manner that the central portion O1 of the semiconductor element 110 serving as a heat generation source is biased from the central portion O2 of the insulating substrate 120 toward the corner portion 120e. However, the present invention is not limited to this, as long as the distance between the central portion O1 of the semiconductor element 110 and the corners 120e to 120h of the insulating substrate 120 can be relatively close to each other. Not a thing. That is, for example, the semiconductor element 110 is offset mounted on the insulating substrate 120 in such a manner that the distance between the central portion O1 of the semiconductor element 110 and the two corners of the corner portions 120e and 120f of the insulating substrate 120 can be relatively reduced. Also good. In this case as well, the temperature detection elements are provided corresponding to these two corners, but this also can reliably reduce the number of the temperature detection elements as compared with the case where the temperature detection elements are provided at the four corners. .

・上記各実施の形態では、半導体素子１１０の角部１１０ａ（１１０ｅ）及び絶縁基板１２０の角部１２０ａ（１２０ｅ）に、それぞれ第１温度検知素子ＴＭ１及び第２温度検知素子ＴＭ２を設けることとした。これに限らず、半田層２１０、２２０の熱抵抗の増大を検知する上では、角部１１０ａ（１１０ｅ）あるいは角部１２０ａ（１２０ｅ）の一カ所に一つの温度検知素子を設けるようにしてもよい。すなわち、先の図３及び図６に示したように、第１半田層２１０あるいは第２半田層２２０にクラックが発生した場合には、
角部１１０ａ（１１０ｅ）及び角部１２０ａ（１２０ｅ）の双方に温度変化が生じることとなる。このため、上述のような温度変化に基づいて第１半田層２１０及び第２半田層２２０のクラックの発生の有無を検知可能な場合には、一つの温度検知素子のみによって第１半田層２１０及び第２半田層２２０の劣化状況を管理するようにしてもよい。これにより、当該半導体装置に必要とされる温度検知素子の数をさらに削減することができるようになる。 In each of the above embodiments, the first temperature detection element TM1 and the second temperature detection element TM2 are provided at the corner portion 110a (110e) of the semiconductor element 110 and the corner portion 120a (120e) of the insulating substrate 120, respectively. . In addition to this, when detecting an increase in the thermal resistance of the solder layers 210 and 220, one temperature detection element may be provided at one corner 110a (110e) or one corner 120a (120e). . That is, as shown in FIGS. 3 and 6, when a crack occurs in the first solder layer 210 or the second solder layer 220,
A temperature change will arise in both the corner | angular part 110a (110e) and the corner | angular part 120a (120e). Therefore, when it is possible to detect the occurrence of cracks in the first solder layer 210 and the second solder layer 220 based on the temperature change as described above, the first solder layer 210 and The deterioration status of the second solder layer 220 may be managed. Thereby, the number of temperature detection elements required for the semiconductor device can be further reduced.

・上記温度検知素子としてサーミスタや熱電対を用いることとしたが、半導体素子１１０や絶縁基板１２０の温度状態を検知可能なものであればよく、必ずしもこれらに限定されるものではない。   -Although the thermistor and the thermocouple were used as the said temperature detection element, what is necessary is just to be able to detect the temperature state of the semiconductor element 110 and the insulated substrate 120, and it is not necessarily limited to these.

・上記角実施の形態では、導電性の接合層として半田を用いることとしたが、この接合層としては熱伝導性と接合機能とを備えるものであればよく、例えば、ロウ材によって絶縁基板１２０と放熱板３００とが接合される構成であってもよい。   In the above-described corner embodiment, solder is used as the conductive bonding layer. However, the bonding layer only needs to have thermal conductivity and a bonding function. For example, the insulating substrate 120 is made of brazing material. The heat sink 300 may be joined.

・上記各実施の形態では、絶縁基板１２０の下層に第２半田層２２０を介して一体に接合される支持体として放熱板３００を用いることとした。これに限らず、この放熱板３００に代えて冷却器を支持体として用いる構成であってもよい。その他、半導体素子１１０や絶縁基板１２０の温度状態に基づいてそれらの間に介在される接合層の劣化状況を監視するものであればよく、放熱板３００等の支持体を割愛し、第１半田層２１０を介して一体に接合された半導体素子１１０と絶縁基板１２０とによって上記半導体装置を構成するようにしてもよい。   In each of the above embodiments, the heat radiating plate 300 is used as a support that is integrally bonded to the lower layer of the insulating substrate 120 via the second solder layer 220. However, the present invention is not limited thereto, and a configuration in which a cooler is used as a support instead of the heat dissipation plate 300 may be used. In addition, any device that monitors the deterioration state of the bonding layer interposed between them based on the temperature state of the semiconductor element 110 and the insulating substrate 120 may be used. The semiconductor device may be configured by the semiconductor element 110 and the insulating substrate 120 that are integrally bonded via the layer 210.

・上記各実施の形態では、応力発生の起点となる箇所を限定すべく、例えば、第１の実施の形態では、半導体素子１１０及び絶縁基板１２０の特定の角部以外の角部を面取りすることとし、また、第２の実施の形態では、半導体素子１１０の絶縁基板１２０に対する特定の角部寄りにオフセット実装することとした。これに限らず、接合層に生じるクラックの発生箇所を特定する上では、半導体素子１１０及び絶縁基板１２０の特定の角部以外の角部を面取りするとともに、これらの角部の距離が相対的に近づけられる態様で半導体素子１１０を絶縁基板１２０上にオフセット実装する構成であってもよい。すなわち、上記各変形例も含め、第１の実施の形態と第２の実施の形態との組み合わせによって当該半導体装置を構成することもできる。   In each of the above embodiments, for example, in the first embodiment, the corners other than the specific corners of the semiconductor element 110 and the insulating substrate 120 are chamfered in order to limit the location from which stress is generated. In addition, in the second embodiment, the semiconductor element 110 is mounted in an offset manner near a specific corner with respect to the insulating substrate 120. In addition to this, in specifying the location where a crack occurs in the bonding layer, corners other than the specific corners of the semiconductor element 110 and the insulating substrate 120 are chamfered, and the distance between these corners is relatively The semiconductor element 110 may be offset mounted on the insulating substrate 120 in such a manner that the semiconductor element 110 can be brought closer. That is, the semiconductor device can be configured by a combination of the first embodiment and the second embodiment, including the above-described modifications.

１００…構造体、１１０…半導体素子、１１０ａ、１１０ｅ〜１１０ｈ…角部、１１０ｂ〜１１０ｄ…面取り部、１２０…絶縁基板、１２０ａ、１２０ｅ〜１２０ｈ…角部、１２０ｂ〜１２０ｄ…面取り部、１２１…セラミック基板、１２２、１２３…アルミニウム板、２１０…第１半田層、２２０…第２半田層、３００…放熱板、Ｏ１、Ｏ２…中心部、ＴＭ１…第１温度検知素子、ＴＭ２…第２温度検知素子。   DESCRIPTION OF SYMBOLS 100 ... Structure, 110 ... Semiconductor element, 110a, 110e-110h ... Corner | angular part, 110b-110d ... Chamfering part, 120 ... Insulating substrate, 120a, 120e-120h ... Corner | angular part, 120b-120d ... Chamfering part, 121 ... Ceramic Substrate, 122, 123 ... aluminum plate, 210 ... first solder layer, 220 ... second solder layer, 300 ... heat sink, O1, O2 ... center, TM1 ... first temperature sensing element, TM2 ... second temperature sensing element .

Claims (7)

絶縁基板に導電性の接合層を介して実装された半導体素子が絶縁基板と共々、その熱応力の集中する部位が特定の角部に偏倚された状態で、この偏倚された角部に当該部位の温度を検知する温度検知素子が設けられてなる
半導体装置。 When the semiconductor element mounted on the insulating substrate through the conductive bonding layer is aligned with the insulating substrate, the portion where the thermal stress is concentrated is biased to a specific corner, and the portion corresponding to the biased corner A semiconductor device provided with a temperature detection element for detecting the temperature of the semiconductor device. 前記熱応力の集中する部位の前記特定の角部への偏倚が、該特定の角部以外の角部の面取りによってなされてなる
請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the portion where the thermal stress is concentrated is deviated toward the specific corner by chamfering the corner other than the specific corner. 前記熱応力の集中する部位の前記特定の角部への偏倚が、前記半導体素子の前記絶縁基板に対する該特定の角部寄りへのオフセット実装によってなされてなる
請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the portion where the thermal stress is concentrated is biased toward the specific corner by offset mounting of the semiconductor element toward the specific corner with respect to the insulating substrate. 前記特定の角部が単一の角部に設定されてなる
請求項１〜３のいずれか一項に記載の半導体装置。 The semiconductor device according to claim 1, wherein the specific corner is set as a single corner. 前記特定の角部には、前記半導体素子及び前記絶縁基板のそれぞれに対応して前記温度検知素子が各別に設けられてなる
請求項１〜４のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 4, wherein the specific corner portion is provided with the temperature detecting element corresponding to each of the semiconductor element and the insulating substrate. 前記半導体素子の実装された絶縁基板が導電性の接合層を介して放熱板上に搭載されてなる
請求項１〜５のいずれか一項に記載の半導体装置。 The semiconductor device according to claim 1, wherein the insulating substrate on which the semiconductor element is mounted is mounted on a heat sink via a conductive bonding layer. 前記導電性の接合層が半田層からなる
請求項１〜６のいずれか一項に記載の半導体装置。 The semiconductor device according to claim 1, wherein the conductive bonding layer includes a solder layer.
JP2009053938A 2009-03-06 2009-03-06 Semiconductor device Expired - Fee Related JP5304335B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009053938A JP5304335B2 (en) 2009-03-06 2009-03-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053938A JP5304335B2 (en) 2009-03-06 2009-03-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2010212294A true JP2010212294A (en) 2010-09-24
JP5304335B2 JP5304335B2 (en) 2013-10-02

Family

ID=42972204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053938A Expired - Fee Related JP5304335B2 (en) 2009-03-06 2009-03-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5304335B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014194988A (en) * 2013-03-28 2014-10-09 Toyota Motor Corp Insulating substrate, method of manufacturing the same, and semiconductor device
WO2015093090A1 (en) * 2013-12-20 2015-06-25 トヨタ自動車株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312474A (en) * 1994-05-18 1995-11-28 Toyota Autom Loom Works Ltd Electronic component mounting structure
JPH09148523A (en) * 1995-11-21 1997-06-06 Toshiba Corp Semiconductor device
JP2006114575A (en) * 2004-10-13 2006-04-27 Fuji Electric Device Technology Co Ltd Power module
JP2006351950A (en) * 2005-06-17 2006-12-28 Rohm Co Ltd Semiconductor device and method for manufacturing the same
JP2009042211A (en) * 2007-03-22 2009-02-26 Intel Corp Power estimation for semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312474A (en) * 1994-05-18 1995-11-28 Toyota Autom Loom Works Ltd Electronic component mounting structure
JPH09148523A (en) * 1995-11-21 1997-06-06 Toshiba Corp Semiconductor device
JP2006114575A (en) * 2004-10-13 2006-04-27 Fuji Electric Device Technology Co Ltd Power module
JP2006351950A (en) * 2005-06-17 2006-12-28 Rohm Co Ltd Semiconductor device and method for manufacturing the same
JP2009042211A (en) * 2007-03-22 2009-02-26 Intel Corp Power estimation for semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014194988A (en) * 2013-03-28 2014-10-09 Toyota Motor Corp Insulating substrate, method of manufacturing the same, and semiconductor device
US9112018B2 (en) 2013-03-28 2015-08-18 Toyota Jidosha Kabushiki Kaisha Insulating substrate, method of manufacturing the same, and semiconductor device
WO2015093090A1 (en) * 2013-12-20 2015-06-25 トヨタ自動車株式会社 Semiconductor device
JP2015122349A (en) * 2013-12-20 2015-07-02 トヨタ自動車株式会社 Semiconductor device
CN105830203A (en) * 2013-12-20 2016-08-03 丰田自动车株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP5304335B2 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
JP4867793B2 (en) Semiconductor device
US9338877B2 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
JP2008294280A (en) Semiconductor device
JP2009212302A (en) Semiconductor module and method of manufacturing the same
JP2008042074A (en) Semiconductor device and power conversion device
JP2010171279A (en) Heat radiator
JP2020072106A (en) Semiconductor device
TW201933560A (en) Substrate for power module with heat sink, and power module
WO2008075409A1 (en) Base for power module, method for producing base for power module and power module
JP2009224571A (en) Power module substrate with heat sink, and power module with the heat sink
JP2007053349A (en) Insulating substrate and manufacturing method thereof as well as power module and substrate thereof
JP2010093020A (en) Cooling device for power module
JP5304335B2 (en) Semiconductor device
JP6939679B2 (en) Semiconductor device
JP5710995B2 (en) Semiconductor device
JP2008235674A (en) Power module and vehicle inverter
JP5217015B2 (en) Power converter and manufacturing method thereof
JP2007141932A (en) Power module base
JP2008294282A (en) Semiconductor device and method of manufacturing semiconductor device
TWI693684B (en) Igbt module with improved heat dissipation structure
JP6218856B2 (en) Power converter
CN106992157B (en) Semiconductor device with a plurality of semiconductor chips
JP2005150596A (en) Semiconductor device and its manufacturing method
JP6524809B2 (en) Semiconductor device
JP5080338B2 (en) Module in which semiconductor element is bonded to substrate by metal layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R151 Written notification of patent or utility model registration

Ref document number: 5304335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees