JP2010211315A - レイアウト検証方法、およびレイアウト検証装置 - Google Patents

Abstract

【課題】試験／動作項目の種類を認識することなく検証すること。
【解決手段】レイアウト検証装置４００は、レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合を記憶するテーブルにアクセスし、試験／動作項目の集合内から対象項目を選択部４０１により選択し、対象項目内の複数の端子の中から一対の端子を抽出部４０２により抽出し、抽出された一対の端子の入力電圧の異同を判断部４０３により判断し、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、判断結果に応じた設計基準に決定部４０４により決定し、一方の素子群と他方の素子群との間隔を検出部４０５により検出し、検出した間隔が、決定された設計基準を遵守しているか否かを検証部４０６により検証し、検証結果を出力部４０７により出力する。
【選択図】図４

Description

本開示技術は、レイアウトデータが設計基準を遵守しているかを確認するためのレイアウト検証方法、およびレイアウト検証装置に関する。

従来よりレイアウトデータが複数の電源端子を有している場合、複数の種類の素子が利用されることがある。複数の種類の素子を利用する場合、異種素子間に必要な間隔を確保してレイアウトする技術が知られている（たとえば、下記特許文献１を参照。）。複数の種類の素子とは、たとえば、耐圧の異なる複数の素子のことを示している。

具体的には、たとえば、素子に接続する電源電圧が１．２Ｖまでに設定されている素子と、素子に接続する電源電圧が３Ｖまでに設定されている素子は、異種素子として扱われる。さらに、同種素子間に必要な間隔と、異種素子間に必要な間隔は、設計基準により決められている。

また、複数の種類の素子を利用する場合のレイアウト検証では、素子間が設計基準を遵守しているか否かを、レイアウトデータの中から各素子の素子種を検出して検証する技術が知られている。さらに、同一の端子に異種素子が接続されている場合、素子種と素子の電位に基づいて設計基準を遵守しているかを判断する技術が公開されている（たとえば、下記特許文献２を参照。）。図９−１〜図９−３にて素子間の設計基準と検証の例を示す。

図９−１は、複数の電源端子を含む半導体集積回路のレイアウトデータのイメージ図である。レイアウトデータ１００は、ＶＳ１〜ＶＳ５の電源端子を含んでいる。ここでは、理解の容易のため素子の構成や具体的な配線を省いている。ＶＳ１とＶＳ２では、素子１０１を使用している。したがって、一対の素子９０２は、同種素子となっている。ＶＳ３とＶＳ４では、素子１０２を使用している。したがって、一対の素子９０１は、異種素子となっている。ＶＳ５では、素子１０３を使用している。図９−２にて異種素子間の設計基準を示す。

図９−２は、異種素子間の設計基準を示す説明図である。ここでは、理解の容易化のため素子の配線を省いている。たとえば、素子１０１と素子１０２は、Ｎ−Ｗｅｌｌ９０３と、ソースとドレインを形成するＡｃｔｉｖｅ領域と、Ｐｏｌｙゲートにより構成されている。素子種による検証では、たとえば、各構成要素に割り当てられた層番号、各構成要素のサイズ、構成要素間の配置関係に基づき素子ごとに素子種を判別して検証を実行している。

また、図９―２では、素子間の間隔とは、Ｎ−Ｗｅｌｌ９０３とＮ−Ｗｅｌｌ９０３との間隔を示している。異種素子間の間隔の設計基準をＬ１［μｍ］とし、ＶＳ２に接続されている素子１０１とＶＳ３に接続されている素子１０２との間隔が、Ｌ１［μｍ］となっている。つぎに、図９−３にて同種素子間の設計基準を示す。

図９−３は、同種素子間の設計基準を示す説明図である。図９−３では、ＶＳ１に接続されている素子１０１とＶＳ２に接続されている素子１０１との間隔の設計基準は、Ｌ２［μｍ］となっている。

また、異種素子間の間隔は、同種素子間の間隔と比較して長くなければならない。たとえば、異種素子間の間隔を同種素子間の設計基準にするとリーク電流が発生してしまう。したがって、Ｌ１はＬ２より大きい値に設定されている。

特開２００４−２５２７１７号公報 特開２００５−２０８８３７号公報

しかしながら、レイアウトデータの中から各素子の種類を検出して検証する技術では、同種素子であっても素子同士の電位が異なる場合の検証を行うことができない。たとえば、接続されている端子の入力電圧が異なることにより、素子同士の電位が異なる場合がある。端子の入力電圧は、試験／動作項目によって変化する。試験／動作項目とは、たとえば、試験の種類や仕様で定められた動作ごとに決められている端子の入力電圧を項目にしたものである。

試験／動作項目によって、同種素子を使用している端子間の入力電圧が異なる場合が存在する。この場合、各端子に接続されている素子同士の電位は、異なる電位となる。同種素子であっても電位が異なるため、間隔が同種素子間の設計基準であると素子間にリーク電流が発生する。したがって、レイアウト設計者が、すべての試験／動作項目の種類や端子の入力電圧を把握して設計基準を決め、検証するという問題点があった。

本開示技術は、上述した従来技術による問題点を解消するため、試験／動作項目によって素子の電位が変化することを意識することなく検証を行うことができるレイアウト検証方法、およびレイアウト検証装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本開示技術は、レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合を記憶するテーブルにアクセスし、試験／動作項目の集合の中から対象項目を選択し、選択された対象項目内の複数の端子の中から一対の端子を抽出し、抽出された一対の端子の入力電圧の異同を判断し、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、判断結果に応じた設計基準に決定し、決定された決定結果を出力することを要件とする。

本開示技術によれば、試験／動作項目の種類を識別することなく一対の端子の入力電圧の異同により、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を決定することができる。

本レイアウト検証方法、およびレイアウト検証装置によれば、試験／動作項目によって素子の電位が変化することを意識することなく検証を行うことができるという効果を奏する。

入力電圧の異同ごとに素子が分類された例を示す説明図である。 試験／動作項目の集合を示す説明図である。 実施の形態にかかるレイアウト検証装置のハードウェア構成を示すブロック図である。 レイアウト検証装置の機能的構成を示すブロック図である。 決定された設計基準を示す説明図である。 入力電圧の異同によるレイアウト検証処理を示すフローチャートである。 設計基準の決定処理を示すフローチャートである。 検証処理を示すフローチャートである。 複数の電源端子を含む半導体集積回路のレイアウトデータのイメージ図である。 異種素子間の設計基準を示す説明図である。 同種素子間の設計基準を示す説明図である。

以下に添付図面を参照して、この発明にかかるレイアウト検証方法、およびレイアウト検証装置の好適な実施の形態を詳細に説明する。

（実施の形態）
本実施の形態では、試験／動作項目の集合の中から入力電圧の異同を判断して端子に接続される素子群間に適用する設計基準を決定する。これにより、設計者が試験／動作項目の種類を識別することなく設計基準を決定することができる。したがって、各素子の電位変化を意識せずに検証することができる。図１に入力電圧の異同により素子が分類された例を示す。

図１は、入力電圧の異同ごとに素子が分類された例を示す説明図である。レイアウトデータ１００では、すべての試験／動作項目を網羅して入力電圧の異同ごとに各端子に接続されている素子群が分類されている（点線の囲い）。本実施の形態では、素子群を分類しないが、ここでは理解の容易化のために分類している。

図１では、ＶＳ１とＶＳ２に接続されている素子は同種素子であるが、入力電圧は異なることを示している。そのため、端子に接続される素子群間の設計基準が異種素子間の設計基準に決定される。そして、ＶＳ３とＶＳ４に接続されている素子は同種素子であり、入力電圧も同じであることを示している。そのため、端子に接続される素子群間の設計基準が異種素子間の設計基準に決定される。なお、レイアウトデータ１００は、記憶装置に記憶されている。

（試験／動作項目の集合）
図２は、試験／動作項目の集合を示す説明図である。試験／動作項目の集合２００は、試験／動作項目名と、端子名と、端子の入力電圧の情報を保持している。たとえば、項目１には、ＶＳ１と、ＶＳ２と、ＶＳ３と、ＶＳ４の入力電圧の情報が保持されている。しかし、試験／動作項目の集合２００では、項目１の種類がどのような種類の試験、動作の項目であるかの情報を保持していない。なお、試験／動作項目の集合２００は、記憶装置に記憶されている。

（レイアウト検証装置のハードウェア構成）
図３は、実施の形態にかかるレイアウト検証装置のハードウェア構成を示すブロック図である。図３において、レイアウト検証装置は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）３０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３０３と、磁気ディスクドライブ３０４と、磁気ディスク３０５と、光ディスクドライブ３０６と、光ディスク３０７と、ディスプレイ３０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）３０９と、キーボード３１０と、マウス３１１と、スキャナ３１２と、プリンタ３１３と、を備えている。また、各構成部はバス３００によってそれぞれ接続されている。

ここで、ＣＰＵ３０１は、レイアウト検証装置の全体の制御を司る。ＲＯＭ３０２は、ブートプログラムやレイアウト検証プログラムなどのプログラムを記憶している。ＲＡＭ３０３は、ＣＰＵ３０１のワークエリアとして使用される。磁気ディスクドライブ３０４は、ＣＰＵ３０１の制御にしたがって磁気ディスク３０５に対するデータのリード／ライトを制御する。磁気ディスク３０５は、磁気ディスクドライブ３０４の制御で書き込まれたデータを記憶する。

光ディスクドライブ３０６は、ＣＰＵ３０１の制御にしたがって光ディスク３０７に対するデータのリード／ライトを制御する。光ディスク３０７は、光ディスクドライブ３０６の制御で書き込まれたデータを記憶したり、光ディスク３０７に記憶されたデータをコンピュータに読み取らせたりする。

ディスプレイ３０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ３０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。

インターフェース（以下、「Ｉ／Ｆ」と略する。）３０９は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク３１４に接続され、このネットワーク３１４を介して他の装置に接続される。そして、Ｉ／Ｆ３０９は、ネットワーク３１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ３０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。

キーボード３１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス３１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。

スキャナ３１２は、画像を光学的に読み取り、レイアウト検証装置内に画像データを取り込む。なお、スキャナ３１２は、ＯＣＲ（Ｏｐｔｉｃａｌ Ｃｈａｒａｃｔｅｒ Ｒｅａｄｅｒ）機能を持たせてもよい。また、プリンタ３１３は、画像データや文書データを印刷する。プリンタ３１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。

（レイアウト検証装置の機能的構成）
つぎに、レイアウト検証装置の機能的構成について説明する。図４は、レイアウト検証装置の機能的構成を示すブロック図である。レイアウト検証装置４００は、選択部４０１と、抽出部４０２と、判断部４０３と、決定部４０４と、検出部４０５と、検証部４０６と、出力部４０７と、を含む構成である。選択部４０１と、抽出部４０２と、判断部４０３と、決定部４０４と、検出部４０５と、検証部４０６と、出力部４０７は、具体的には、たとえば、図３に示したＲＯＭ３０２、ＲＡＭ３０３、磁気ディスク３０５、光ディスク３０７などの記憶装置に記憶されたプログラムをＣＰＵ３０１に実行させることにより、または、Ｉ／Ｆ３０９により、その機能を実現する。

本実施の形態では、試験／動作項目の集合２００内のいずれか一つの項目のみで端子に接続される素子群同士の間隔の設計基準が決定される場合と、試験／動作項目の集合２００内のすべての項目を網羅して端子に接続される素子群同士の間隔の設計基準が決定される場合とを説明する。まず、前者の場合について先に説明し、次に後者の場合について説明する。

選択部４０１は、試験／動作項目の集合２００の中から対象項目を選択する。具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスし、試験／動作項目の集合２００の中からいずれか１つの項目を選択し、選択された項目を対象項目とする。たとえば、選択された項目に対象項目であることを示す識別情報を付加してＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶する。たとえば、項目順に項目１が対象項目として選択されることとしてもよい。

抽出部４０２は、選択部４０１により選択された対象項目内の複数の端子の中から一対の端子を抽出する。具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、識別情報を基にして対象項目の情報を読み出す。つぎに、対象項目内の端子名の中から一対の端子を選択して入力電圧を抽出する。各端子名と各入力電圧に一対の端子であることを示す識別情報を付加してＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶する。

たとえば、対象項目として選択された項目１内の端子名の中からＶＳ１とＶＳ２が一対の端子として抽出される。そして、ＶＳ１の入力電圧１．２[Ｖ]とＶＳ２の入力電圧１．２[Ｖ]が抽出される。

判断部４０３は、抽出部４０２により抽出された一対の端子の入力電圧の異同を判断する。具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、識別情報を基にして抽出した一対の端子の情報を読み出す。つぎに、一対の端子の入力電圧を比較し異同を判断する。なお、判断結果は、ＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶する。

たとえば、項目１内から抽出したＶＳ１の入力電圧とＶＳ２の入力電圧が比較される。ＶＳ１の入力電圧とＶＳ２の入力電圧はともに１．２[Ｖ]で同一であるため、ＶＳ１とＶＳ２は、入力電圧が同一であると判断される。

決定部４０４は、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、判断部４０３により判断された判断結果に応じた設計基準に決定する。

具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、判断結果を読み出す。つぎに、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、判断結果が同一である場合、同種素子間の設計基準に決定する。そして、判断結果が異なると判断された場合、異種素子間の設計基準に決定する。

たとえば、項目１内のみの入力電圧でＶＳ１に接続されている素子群とＶＳ２に接続されている素子群との間隔に適用する設計基準は、同種素子間の設計基準であるＬ２に決定される。

これにより、試験／動作項目の種類を識別せずに検証することができる。したがって、試験／動作項目によって素子の電位が変化することを意識することなく検証を行うことができる。さらに、一対の端子に接続されている素子群間の異同が入力電圧の異同により検証される。したがって、利用者（設計者または検証者を示す）が手動で設計基準を判断する手間を省くことができ、利用者の負担を軽減することができる。

さらに、試験／動作項目の集合２００内に不要な項目が含まれている場合、項目ごとに設計基準が決定されることで、不要な項目により設計基準が決定されることを防ぐことができる。

つぎに、試験／動作項目の集合２００内のすべての項目を網羅して端子に接続される素子群同士の間隔の設計基準が決定される場合の抽出部４０２と、判断部４０３と、決定部４０４の処理を説明する。

抽出部４０２は、判断部４０３により一対の端子の入力電圧が同一であると判断された場合、残余の試験／動作項目の中から、一対の端子を含む試験／動作項目をすべて抽出する。

具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、対象項目の一対の端子の判断結果を読み出す。そして、同一であると判断された場合、試験／動作項目の集合２００の中から一対の端子の端子名を含む試験／動作項目をすべて抽出する。なお、抽出結果は、ＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶される。

たとえば、ＶＳ１とＶＳ２は、項目１にて入力電圧が同一であると判断されたため、ＶＳ１とＶＳ２の両方の端子を含んでいる項目が検索される。項目２、項目４、項目Ｎには、ＶＳ１とＶＳ２が含まれているため、一対の端子を含む試験／動作項目として抽出される。しかし、項目３には、ＶＳ１が含まれていないため、一対の端子を含む試験／動作項目として抽出されない。

つぎに、判断部４０３は、抽出部４０２により抽出されたすべての試験／動作項目内の一対の端子の入力電圧の異同を判断する。具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、抽出結果を読み出す。そして、項目ごとに一対の端子の入力電圧を比較し、同じであるか異なるかを判断する。なお、判断結果は、ＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶される。

たとえば、まず、項目２内のＶＳ１とＶＳ２の入力電圧が比較される。項目２では、ＶＳ１が１．２[Ｖ]で、ＶＳ２が０[Ｖ]であるため入力電圧が異なると判断される。つぎに、項目４では、ＶＳ１が１．２[Ｖ]で、ＶＳ２が１．２[Ｖ]であるため入力電圧が同一であると判断される。そして、項目Ｎでは、ＶＳ１が１．２[Ｖ]で、ＶＳ２が１．２[Ｖ]であるため入力電圧が同一であると判断される。

つぎに、決定部４０４は、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、判断部４０３によりすべての項目で同一であると判断された場合といずれか１つの項目であっても異なると判断された場合に応じて決定する。

具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、判断結果を読み出す。そして、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、すべての項目で入力電圧が同一であると判断された場合、同種素子間の設計基準に決定し、いずれか１つの項目であっても異なると判断された場合、異種素子間の設計基準に決定する。なお、決定結果は、ＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶される。

たとえば、項目２では、ＶＳ１とＶＳ２の入力電圧が異なると判断されたため、ＶＳ１に接続されている素子群とＶＳ２に接続されている素子群との間隔に適用する設計基準がＬ１に決定される。

これにより、試験／動作項目の集合２００内のすべての項目が必要不可欠な項目である場合、すべての試験／動作項目を網羅して設計基準が決定されることにより、項目ごとに設計基準が決定される場合に比べて検証の回数を減らすことができる。したがって、検証時間を短縮することができる。

また、いずれか１つの項目であっても入力電圧が異なる場合、同種素子間の設計基準よりも厳しい異種素子間の設計基準により検証することで、入力電圧が同一である項目の検証が不要となる。したがって、検証時間を短縮することができる。

出力部４０７は、決定部４０４により決定された決定結果を出力する機能を有する。具体的には、たとえば、ＣＰＵ３０１が、記憶装置に記憶された決定結果を出力する。出力形式としては、たとえば、ディスプレイ３０８への表示、プリンタ３１３への印刷出力、Ｉ／Ｆ３０９による外部装置への送信がある。また、ＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶することとしてもよい。図５に決定結果の出力例を示す。

図５は、決定された設計基準を示す説明図である。テーブル５００は、試験／動作項目の集合２００内のすべての項目を網羅して決定された設計基準を示す出力例である。テーブル５００は、端子の組み合わせと、決定された設計基準を含んでいる。たとえば、（ＶＳ１，ＶＳ２）とは、ＶＳ１とＶＳ２を示している。したがって、ＶＳ１に接続されている素子群とＶＳ２に接続されている素子群との間隔に適用される設計基準がＬ１であることを示している。

図４に戻って、出力部４０７は、後述する検証部４０６により検証された検証結果を出力する機能を有する。具体的には、たとえば、ＣＰＵ３０１が、検証結果を出力する。出力形式としては、たとえば、ディスプレイ３０８への表示、プリンタ３１３への印刷出力、Ｉ／Ｆ３０９による外部装置への送信がある。また、ＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶することとしてもよい。

検出部４０５は、レイアウトデータの中から一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔を検出する。

具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスし、レイアウトデータ内の一対の端子の一方の端子に接続されているすべての素子を抽出する。そして、抽出されたすべての素子に一方の端子に接続されている一方の素子群であることを示す識別情報を付加してＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶する。

つぎに、たとえば、ＣＰＵ３０１が、記憶装置にアクセスし、一対の端子の他方の端子に接続されているすべての素子を抽出する。そして、抽出されたすべての素子に他方の端子に接続されている他方の素子群であることを示す識別情報を付加してＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶する。

つぎに、たとえば、ＣＰＵ３０１が、一方の素子群と他方の素子群間で最短の間隔を検出する。そして、検出した間隔を一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔とする。たとえば、検出結果に一方の素子群と他方の素子群との間隔を示す識別情報を付加してＲＡＭ３０３、磁気ディスク３０５などの記憶装置に記憶する。

検証部４０６は、検出部４０５によって検出された間隔が、決定手段により決定された設計基準を遵守しているか否かを検証する。具体的には、たとえば、ＣＰＵ３０１が、記憶装置にアクセスして、識別情報を基にして一方の素子群と他方の素子群との間隔を読み出す。つぎに、記憶装置にアクセスして、設計基準を読み出す。そして、一方の素子群と他方の素子群との間隔と設計基準とを比較する。

たとえば、ＣＰＵ３０１が、一方の素子群と他方の素子群との間隔が設計基準以上であれば、設計基準を遵守していると判断する。そして、一方の素子群と他方の素子群との間隔が設計基準未満であれば、設計基準を遵守していないと判断する。

たとえば、ＶＳ１とＶＳ２の設計基準は、試験／動作項目の集合２００内のすべての項目を網羅した場合、Ｌ１に決定される。そして、一対の素子９０２の間隔が、ＶＳ１に接続されている素子群とＶＳ２に接続されている素子群間の中で最短の間隔とする。上述したように一対の素子９０２の間隔はＬ２で設計されている。そのため、一対の素子９０２の間隔は、決定された設計基準であるＬ１より短い間隔であると判断される。したがって、ＶＳ１に接続されている素子群とＶＳ２に接続されている素子群は設計基準を遵守していないと検証される。

これにより、素子種に関わらず端子間の入力電圧の異同により検証することができる。したがって、検証精度の向上を図ることができる。

（レイアウト検証装置４００の設計支援処理手順）
図６は、入力電圧の異同によるレイアウト検証処理を示すフローチャートである。図６では、なお、試験／動作項目の集合２００内のすべての項目を網羅した場合について説明する。図６においてまず、選択部４０１により、ｊ＝１とし（ステップＳ６０１）、項目ｊを選択する。つぎに、試験／動作項目の集合２００から項目ｊの読み出しを行い（ステップＳ６０２）、抽出部４０２により、項目ｊ内のすべての端子の組み合わせを抽出する（ステップＳ６０３）。つぎに、設計基準の決定処理を実行し（ステップＳ６０４）、ｊ＝全項目数であるか否かを判断する（ステップＳ６０５）。ｊ＝全項目数でないと判断された場合（ステップＳ６０５：Ｎｏ）、選択部４０１により、ｊ＝ｊ＋１（ステップＳ６０６）を行い、ステップＳ６０２に戻る。

一方、ｊ＝全項目数であると判断された場合（ステップＳ６０５：Ｙｅｓ）、つぎに、検証処理を実行し（ステップＳ６０７）、出力部４０７により、検証結果を出力し（ステップＳ６０８）、一連の処理を終了する。

つぎに、上述した設計基準の決定処理（ステップＳ６０４）について説明する。図７は、設計基準の決定処理を示すフローチャートである。図７においてまず、ｉ＝ｊとし（ステップＳ７０１）、入力電圧の異同判定をしていない組み合わせはあるか否かを判断する（ステップＳ７０２）。入力電圧の異同判定をしていない組み合わせはあると判断された場合（ステップＳ７０２：Ｙｅｓ）、判断部４０３により、入力電圧が同一か否かを判断する（ステップＳ７０３）。

入力電圧が同一と判断された場合（ステップＳ７０３：Ｙｅｓ）、ｉ＜全項目数であるか否かを判断する（ステップＳ７０４）。ｉ＜全項目数であると判断された場合（ステップＳ７０４：Ｙｅｓ）、ｉ＝ｉ＋１を行い（ステップＳ７０５）、抽出部４０２により、項目ｉから同一の端子の組み合わせを抽出し（ステップＳ７０６）、項目ｉに組み合わせがあるか否かを判断する（ステップＳ７０７）。

項目ｉに組み合わせがあると判断された場合（ステップＳ７０７：Ｙｅｓ）、ステップＳ７０３に戻る。また、項目ｉに組み合わせがないと判断された場合（ステップＳ７０７：Ｎｏ）、ステップＳ７０４に戻る。

一方、ｉ＜全項目数でないと判断された場合（ステップＳ７０４：Ｎｏ）、決定部４０４により、一方の素子群と他方の素子群との設計基準を、同種素子間の設計基準に決定し（ステップＳ７０８）、端子の組み合わせと設計基準を関連づけて保存し（ステップＳ７１０）、ステップＳ７０１へ移行する。

一方、入力電圧が同一でないと判断された場合（ステップＳ７０３：Ｎｏ）、決定部４０４により、一方の素子群と他方の素子群との設計基準を、異種素子間の設計基準に決定し（ステップＳ７０９）、ステップＳ７１０に移行する。

一方、入力電圧の異同判定をしていない組み合わせはないと判断された場合（ステップＳ７０２：Ｎｏ）、ステップＳ６０５へ移行する。

つぎに、上述した検証処理（ステップＳ６０７）について説明する。図８は、検証処理を示すフローチャートである。図８においてまず、検出部４０５により、各端子に接続されている素子を検出し（ステップＳ８０１）、端子と素子群の情報を関連づけて保存し（ステップＳ８０２）、間隔検出処理をしていない組み合わせがあるか否かを判断する（ステップＳ８０３）。

間隔検出処理をしていない組み合わせがあると判断された場合（ステップＳ８０３：Ｙｅｓ）、検出部４０５により、検出した素子群間の間隔を検出し（ステップＳ８０４）、組み合わせと間隔を関連づけて保存し（ステップＳ８０５）、ステップＳ８０３へ戻る。

一方、間隔検出処理をしていない組み合わせがないと判断された場合（ステップＳ８０３：Ｎｏ）、検証していない組み合わせがあるか否かを判断する（ステップＳ８０６）。検証していない組み合わせがあると判断された場合（ステップＳ８０６：Ｙｅｓ）、検証部４０６により、検出した間隔が決定した設計基準以上であるか否かを判断する（ステップＳ８０７）。

検出した間隔が決定した設計基準以上であると判断された場合（ステップＳ８０７：Ｙｅｓ）、設計基準を遵守している組み合わせとして保存し（ステップＳ８０８）、ステップＳ８０６へ戻る。一方、検出した間隔が決定した設計基準以上でないと判断された場合（ステップＳ８０７：Ｎｏ）、設計基準を遵守していない組み合わせとして保存し（ステップＳ８０９）、ステップＳ８０６へ戻る。

一方、検証していない組み合わせがないと判断された場合（ステップＳ８０６：Ｎｏ）、ステップＳ６０８へ移行する。

以上説明したように、レイアウト検証方法、およびレイアウト検証装置によれば、一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、一対の端子の入力電圧の異同により決定する。これにより、試験／動作項目の種類を識別することなく検証することができ、試験／動作項目によって素子の電位が変化することを意識することなく検証を行うことができる。

また、一対の端子の入力電圧が同一の場合、同種素子間の設計基準に決定し、異なると判断された場合、異種素子間の設計基準に決定する。これにより、一対の端子に接続されている素子間の異同が入力電圧の異同により検証できる。したがって、利用者が手動で設計基準を判断する手間を省くことができ、利用者の負担を軽減することができる。

また、一対の端子を含むすべての試験／動作項目内で入力電圧が同一であると判断された場合、同種素子間の設計基準に決定し、一対の端子を含むいずれか１つの項目で入力電圧が異なると判断された場合、異種素子間の設計基準に決定する。

これにより、試験／動作項目の集合内のすべての項目が必要不可欠な項目である場合、すべての試験／動作項目を網羅して設計基準が決定されることにより、項目ごとに設計基準が決定される場合に比べて検証の回数を減らすことができる。したがって、検証時間を短縮することができる。

また、いずれか１つの項目であっても入力電圧が異なる場合、同種素子間の設計基準よりも厳しい異種素子間の設計基準により検証することで、入力電圧が同一である項目の検証が不要となる。したがって、検証時間を短縮することができる。

また、決定された設計基準に基づいて検証することにより、素子種に関わらず端子間の入力電圧の異同により検証することができる。したがって、検証精度の向上を図ることができる。

また、一方の素子群と前記他方の素子群との間隔を検出し、検出結果を検証することにより、素子種に関わらず端子間の入力電圧の異同により検証することができる。したがって、検証精度の向上を図ることができる。

なお、本実施の形態で説明したレイアウト検証方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な媒体であってもよい。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合を記憶するテーブルにアクセス可能なコンピュータが、
前記試験／動作項目の集合の中から対象項目を選択する選択工程と、
前記選択工程により選択された対象項目内の複数の端子の中から一対の端子を抽出する抽出工程と、
前記抽出工程により抽出された一対の端子の入力電圧の異同を判断する判断工程と、
前記一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、前記判断工程により判断された判断結果に応じた設計基準に決定する決定工程と、
前記決定工程により決定された決定結果を出力する出力工程と、
を実行することを特徴とするレイアウト検証方法。

（付記２）前記決定工程は、
前記一方の素子群と前記他方の素子群との間隔に適用する設計基準を、前記判断工程により同一であると判断された場合、同種素子間の設計基準に決定し、異なると判断された場合、異種素子間の設計基準に決定することを特徴とする付記１に記載のレイアウト検証方法。

（付記３）前記抽出工程は、
前記判断工程により同一であると判断された場合、残余の試験／動作項目の中から、前記一対の端子を含む試験／動作項目をすべて抽出し、
前記判断工程は、
前記抽出工程により抽出されたすべての試験／動作項目内の前記一対の端子の入力電圧の異同を判断し、
前記決定工程は、
前記一方の素子群と前記他方の素子群との間隔に適用する設計基準を、前記判断工程によりすべて同一であると判断された場合、同種素子間の設計基準に決定し、前記判断工程によりいずれか一つでも異なると判断された場合、異種素子間の設計基準に決定することを特徴とする付記１または２に記載のレイアウト検証方法。

（付記４）前記コンピュータが、
前記一方の素子群と前記他方の素子群との間隔が、前記決定工程により決定された設計基準を遵守しているか否かを検証する検証工程を実行し、
前記出力工程は、
前記検証工程により検証された検証結果を出力することを特徴とする付記１〜３のいずれか１つに記載のレイアウト検証方法。

（付記５）前記コンピュータが、
前記レイアウトデータの中から前記一方の素子群と前記他方の素子群との間隔を検出する検出工程を実行することを特徴とする付記１〜４のいずれか１つに記載のレイアウト検証方法。

（付記６）レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合の中から対象項目を選択する選択手段と、
前記選択手段により選択された対象項目内の複数の端子の中から一対の端子を抽出する抽出手段と、
前記抽出手段により抽出された一対の端子の入力電圧の異同を判断する判断手段と、
前記一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、前記判断手段により判断された判断結果に応じた設計基準に決定する決定手段と、
前記決定手段により決定された決定結果を出力する出力手段と、
を備えることを特徴とするレイアウト検証装置。

（付記７）レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合を記憶するテーブルにアクセス可能なコンピュータを、
前記試験／動作項目の集合の中から対象項目を選択する選択手段、
前記選択手段により選択された対象項目内の複数の端子の中から一対の端子を抽出する抽出手段、
前記抽出手段により抽出された一対の端子の入力電圧の異同を判断する判断手段、
前記一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、前記判断手段により判断された判断結果に応じた設計基準に決定する決定手段、
前記決定手段により決定された決定結果を出力する出力手段、
として機能させることを特徴とするレイアウト検証プログラム。

１００ レイアウトデータ
２００ 試験／動作項目の集合
４００ レイアウト検証装置
４０１ 選択部
４０２ 抽出部
４０３ 判断部
４０４ 決定部
４０５ 検出部
４０６ 検証部
４０７ 出力部

Claims (6)

1. レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合を記憶するテーブルにアクセス可能なコンピュータが、
   前記試験／動作項目の集合の中から対象項目を選択する選択工程と、
   前記選択工程により選択された対象項目内の複数の端子の中から一対の端子を抽出する抽出工程と、
   前記抽出工程により抽出された一対の端子の入力電圧の異同を判断する判断工程と、
   前記一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、前記判断工程により判断された判断結果に応じた設計基準に決定する決定工程と、
   前記決定工程により決定された決定結果を出力する出力工程と、
   を実行することを特徴とするレイアウト検証方法。
2. 前記決定工程は、
   前記一方の素子群と前記他方の素子群との間隔に適用する設計基準を、前記判断工程により同一であると判断された場合、同種素子間の設計基準に決定し、異なると判断された場合、異種素子間の設計基準に決定することを特徴とする請求項１に記載のレイアウト検証方法。
3. 前記抽出工程は、
   前記判断工程により同一であると判断された場合、残余の試験／動作項目の中から、前記一対の端子を含む試験／動作項目をすべて抽出し、
   前記判断工程は、
   前記抽出工程により抽出されたすべての試験／動作項目内の前記一対の端子の入力電圧の異同を判断し、
   前記決定工程は、
   前記一方の素子群と前記他方の素子群との間隔に適用する設計基準を、前記判断工程によりすべて同一であると判断された場合、同種素子間の設計基準に決定し、前記判断工程によりいずれか一つでも異なると判断された場合、異種素子間の設計基準に決定することを特徴とする請求項１または２に記載のレイアウト検証方法。
4. 前記コンピュータが、
   前記一方の素子群と前記他方の素子群との間隔が、前記決定工程により決定された設計基準を遵守しているか否かを検証する検証工程を実行し、
   前記出力工程は、
   前記検証工程により検証された検証結果を出力することを特徴とする請求項１〜３のいずれか１つに記載のレイアウト検証方法。
5. 前記コンピュータが、
   前記レイアウトデータの中から前記一方の素子群と前記他方の素子群との間隔を検出する検出工程を実行することを特徴とする請求項１〜４のいずれか１つに記載のレイアウト検証方法。
6. レイアウトデータ内の複数の端子とそれらの入力電圧を含む試験／動作項目の集合の中から対象項目を選択する選択手段と、
   前記選択手段により選択された対象項目内の複数の端子の中から一対の端子を抽出する抽出手段と、
   前記抽出手段により抽出された一対の端子の入力電圧の異同を判断する判断手段と、
   前記一対の端子の一方の端子に接続されている一方の素子群と他方の端子に接続されている他方の素子群との間隔に適用する設計基準を、前記判断手段により判断された判断結果に応じた設計基準に決定する決定手段と、
   前記決定手段により決定された決定結果を出力する出力手段と、
   を備えることを特徴とするレイアウト検証装置。

Images