JP2010204600A - Electrooptical device and manufacturing method therefor - Google Patents

Electrooptical device and manufacturing method therefor Download PDF

Info

Publication number
JP2010204600A
JP2010204600A JP2009053047A JP2009053047A JP2010204600A JP 2010204600 A JP2010204600 A JP 2010204600A JP 2009053047 A JP2009053047 A JP 2009053047A JP 2009053047 A JP2009053047 A JP 2009053047A JP 2010204600 A JP2010204600 A JP 2010204600A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
liquid crystal
substrate
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009053047A
Other languages
Japanese (ja)
Other versions
JP5434150B2 (en
Inventor
Kazuyuki Oba
一之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009053047A priority Critical patent/JP5434150B2/en
Publication of JP2010204600A publication Critical patent/JP2010204600A/en
Application granted granted Critical
Publication of JP5434150B2 publication Critical patent/JP5434150B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To simultaneously attain reduction in the cost required for manufacturing of an electrooptical device, like a liquid crystal and improvement of display performance. <P>SOLUTION: A TFT (30) includes a semiconductor layer (30a), formed in the same layer as lower side capacity electrodes (80a) and (80b) on a TFT array substrate (10); a gate insulating film (30b) formed over the semiconductor layer; and a gate electrode (30c). The semiconductor layer (30a) is formed, such that its width along the substrate surface of the TFT array substrate (10) is larger than the thickness along the thickness direction of the TFT array substrate (10). Consequently, according to the TFT (30) and holding capacity (70), the TFT (30) can be formed by a step common to the lower side capacity electrodes (80a) and (80b), including a semiconductor, such as, polysilicon, when manufacturing a liquid crystal (1); and thus the manufacturing process of the liquid crystal device (1) can be simplified, and the manufacturing cost can be reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば、相互に共通の半導体層を用いて構成される容量素子及びトランジスタ素子を備えた電気光学装置、及びその製造方法の技術分野に関する。   The present invention relates to a technical field of, for example, an electro-optical device including a capacitor element and a transistor element that are configured using a common semiconductor layer, and a manufacturing method thereof.

この種の電気光学装置の一例である液晶装置の製造方法では、基板上の画像表示領域を構成する複数の画素の開口率を増大させつつ、画素電極の電位を保持するための容量素子を、基板上に形成された段差部を利用して形成し、平面的に容量素子を形成する場合に比べて3次元的に見て容量素子のサイズを拡げることによって、一定の領域でより大きな容量値を有する容量素子を形成可能な技術が開示されている(例えば、特許文献1参照。)。   In a manufacturing method of a liquid crystal device which is an example of this type of electro-optical device, a capacitive element for holding a potential of a pixel electrode while increasing an aperture ratio of a plurality of pixels constituting an image display region on a substrate, By using the stepped portion formed on the substrate and increasing the size of the capacitive element in three dimensions compared to the case of forming the capacitive element in a plane, a larger capacitance value in a certain region. A technology capable of forming a capacitive element having a thickness is disclosed (for example, see Patent Document 1).

この種の液晶装置では、画像表示領域の周辺に設けられる駆動回路の一部を構成するトランジスタ素子、或いは画素毎に設けられる画素スイッチング用素子の夫々を構成する半導体層等の構成要素は、画素毎に設けられた容量素子の構成要素と別々の工程で形成される。   In this type of liquid crystal device, a component such as a semiconductor element that constitutes a part of a drive circuit provided around the image display region or a pixel switching element provided for each pixel is a pixel. It is formed in a separate process from the constituent elements of the capacitive element provided for each.

特開2005−115104号公報JP-A-2005-115104

しかしながら、液晶装置等の電気光学装置の製造に要するコストの削減に対する要請は従来から引き続き求められている。加えて、コスト削減と並行して、表示性能の向上に対する要請もある。より具体的には、例えば、画像信号に応じて設定される画素電極の電位を一定期間保持するために設けられる保持容量等の容量素子の容量値を高めることに対する要請もその一つである。   However, there has been a continuing demand for reduction in costs required for manufacturing electro-optical devices such as liquid crystal devices. In addition, there is a request for improving display performance in parallel with cost reduction. More specifically, for example, there is a request for increasing the capacitance value of a capacitor element such as a storage capacitor provided to hold a potential of a pixel electrode set according to an image signal for a certain period.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、液晶装置等の電気光学装置の製造に要するコスト削減と、表示性能の向上とが同時に実現された電気光学装置、及びその製造方法を提供することを課題とする。   Therefore, the present invention has been made in view of the above-described problems, for example, an electro-optical device in which cost reduction required for manufacturing an electro-optical device such as a liquid crystal device and an improvement in display performance are realized at the same time, and It is an object to provide a manufacturing method thereof.

本発明に係る電気光学装置は上記課題を解決するために、基板上の画素領域に配列された複数の画素と、前記画素毎に設けられたトランジスタ素子と、前記トランジスタ素子の半導体層と同一の半導体膜から同時に形成された第1容量電極と、該第1容量電極に対向配置された第2容量電極とを有する容量素子とを備え、前記第1容量電極は、前記半導体層よりも膜厚が大きく形成されてなる。   In order to solve the above problems, an electro-optical device according to the present invention has a plurality of pixels arranged in a pixel region on a substrate, a transistor element provided for each pixel, and the same semiconductor layer as the transistor element. A capacitor element having a first capacitor electrode formed simultaneously from the semiconductor film and a second capacitor electrode disposed opposite to the first capacitor electrode, wherein the first capacitor electrode has a thickness greater than that of the semiconductor layer; Is formed large.

本発明に係る電気光学装置によれば、複数の画素電極は、例えば、ITO等の透明導電材料から構成され、表示領域にマトリクス状に設けられている。   According to the electro-optical device according to the invention, the plurality of pixel electrodes are made of a transparent conductive material such as ITO, for example, and are provided in a matrix in the display area.

容量素子は、前記画素電極に電気的に接続されており、例えば、液晶装置等の電気光学装置において、その動作時に、画素電極の電位を画像信号に応じた電位に一定期間保持する保持容量である。容量素子は、前記トランジスタ素子の半導体層と同一の半導体膜から同時に形成された第1容量電極と、該第1容量電極に対向配置された第2容量電極とを有する。   The capacitive element is electrically connected to the pixel electrode. For example, in an electro-optical device such as a liquid crystal device, the capacitive element is a storage capacitor that holds the potential of the pixel electrode at a potential corresponding to an image signal for a certain period. is there. The capacitor element includes a first capacitor electrode formed simultaneously from the same semiconductor film as the semiconductor layer of the transistor element, and a second capacitor electrode disposed opposite to the first capacitor electrode.

よって、本発明に係る電気光学装置によれば、容量素子が、基板上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、電気光学装置の動作時において、画素電極の電位を画像信号に応じて一定期間保持する保持性能を高めることができ、電気光学装置が画像を表示する表示性能を高めることが可能である。   Therefore, according to the electro-optical device according to the present invention, the capacitive element is formed on the substrate so as to have a larger capacitance value within a narrow region in plan view. In some cases, the holding performance of holding the potential of the pixel electrode for a certain period according to the image signal can be improved, and the display performance of the electro-optical device displaying an image can be improved.

トランジスタ素子は、前記基板上において前記第1容量電極と同層に形成された活性層を有している。したがって、本発明に係る電気光学装置によれば、例えば、当該電気光学装置の製造時に、ポリシリコン等の半導体からなる第1容量電極と共通の工程によってトランジスタ素子を形成可能であり、電気光学装置の製造プロセスを簡略化でき、且つ製造コストの低減できる。   The transistor element has an active layer formed in the same layer as the first capacitor electrode on the substrate. Therefore, according to the electro-optical device according to the present invention, for example, when the electro-optical device is manufactured, the transistor element can be formed by a process common to the first capacitor electrode made of a semiconductor such as polysilicon. The manufacturing process can be simplified and the manufacturing cost can be reduced.

よって、本発明に係る電気光学装置によれば、容量素子が、基板上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、例えば、液晶装置等の電気光学装置について、画素のうち容量素子等の不透明な部分によって構成され、且つ実質的に光が透過しない非開口領域を拡げることなく、表示性能を向上させることが可能である。加えて、トランジスタ素子及び容量素子を相互に共通の製造プロセスによって形成可能であるため、電気光学装置の製造コストも低減できる。   Therefore, according to the electro-optical device according to the present invention, the capacitive element is formed on the substrate so as to have a larger capacitance value within a narrow region in plan view. With respect to the electro-optical device, it is possible to improve display performance without expanding a non-opening region which is configured by an opaque portion such as a capacitor element of a pixel and substantially does not transmit light. In addition, since the transistor element and the capacitor can be formed by a common manufacturing process, the manufacturing cost of the electro-optical device can be reduced.

本発明に係る電気光学装置の一の態様では、前記容量素子は、平面的に見て前記画素に対応して設けられた画素電極を囲むように額縁状に形成されていてもよい。   In one aspect of the electro-optical device according to the invention, the capacitive element may be formed in a frame shape so as to surround a pixel electrode provided corresponding to the pixel in a plan view.

この態様によれば、液晶装置等の電気光学装置において、画素のうち実質的に光が透過可能な開口領域を狭めることなく、容量素子の容量値を大きくすることが可能である。   According to this aspect, in an electro-optical device such as a liquid crystal device, it is possible to increase the capacitance value of the capacitive element without narrowing the aperture region through which light can substantially transmit.

本発明に係る電気光学装置の他の態様では、前記第2容量電極は、前記複数の画素に跨って形成されていてもよい。   In another aspect of the electro-optical device according to the invention, the second capacitor electrode may be formed across the plurality of pixels.

この態様によれば、複数の容量素子の夫々に個別に第2容量電極を形成する場合に比べて、製造プロセスを簡略化できる。   According to this aspect, the manufacturing process can be simplified as compared with the case where the second capacitor electrode is individually formed for each of the plurality of capacitor elements.

本発明に係る電気光学装置の他の態様では、前記第1容量電極は、相互に電気的に接続された複数の第1サブ容量電極であり、前記第1容量電極と前記第2容量電極との間に形成された容量絶縁膜は、前記複数の第1サブ容量電極上に各々形成された複数のサブ容量絶縁膜から構成されており、前記第2容量電極は、前記複数のサブ容量絶縁膜上に形成されていてもよい。   In another aspect of the electro-optical device according to the invention, the first capacitor electrode is a plurality of first sub-capacitance electrodes electrically connected to each other, and the first capacitor electrode, the second capacitor electrode, The capacitor insulating film formed between the plurality of sub-capacitor insulating films is formed on the plurality of first sub-capacitor electrodes, and the second capacitor electrode includes the plurality of sub-capacitor insulating films. It may be formed on a film.

この態様によれば、容量素子の容量値をより大きくすることが可能である。   According to this aspect, the capacitance value of the capacitive element can be further increased.

本発明に係る電気光学装置の他の態様では、前記第1容量電極は、厚み方向に沿って延びる第2サブ容量電極と、前記基板の基板面に沿って延び、且つ前記第2サブ容量電極に電気的に接続された第3サブ容量電極とを有しており、前記容量絶縁膜は、前記第2サブ容量電極及び前記第3サブ容量電極の夫々の表面を覆うように形成されていてもよい。   In another aspect of the electro-optical device according to the invention, the first capacitor electrode includes a second sub-capacitance electrode extending along a thickness direction, and extending along a substrate surface of the substrate, and the second sub-capacitance electrode. A third sub-capacitance electrode electrically connected to the capacitor, and the capacitor insulating film is formed to cover the surfaces of the second sub-capacitance electrode and the third sub-capacitance electrode, respectively. Also good.

この態様によれば、容量素子の容量値をより大きくすることが可能である。   According to this aspect, the capacitance value of the capacitive element can be further increased.

本発明に係る電気光学装置の他の態様では、前記トランジスタ素子は、前記画素電極に電気的に接続された画素スイッチング用素子であってもよい。   In another aspect of the electro-optical device according to the invention, the transistor element may be a pixel switching element electrically connected to the pixel electrode.

この態様によれば、画素スイッチング用素子及び容量素子を共通の工程で形成できる。加えて、容量素子によって遮光されるため、画素スイッチング用素子に発生する光ルーク電流を低減できる。   According to this aspect, the pixel switching element and the capacitive element can be formed in a common process. In addition, since the light is shielded by the capacitive element, the optical rook current generated in the pixel switching element can be reduced.

本発明に係る電気光学装置の他の態様では、前記画素領域の周辺に設けられた回路部の一部を構成する第2トランジスタ素子を備え、前記第2トランジスタの半導体層は、前記第1半導体層よりも膜厚が大きく形成されており、前記第1容量電極とほぼ同一の膜厚に形成されていてもよい。   In another aspect of the electro-optical device according to the present invention, the electro-optical device includes a second transistor element that constitutes a part of a circuit portion provided around the pixel region, and the semiconductor layer of the second transistor is the first semiconductor. The film thickness may be larger than that of the layer, and the film thickness may be substantially the same as that of the first capacitor electrode.

この態様によれば、例えば、データ線駆動回路及び捜査線駆動回路等の回路部の一部を容量素子と共通の工程によって形成できる。   According to this aspect, for example, a part of the circuit unit such as the data line driving circuit and the investigation line driving circuit can be formed by a process common to the capacitive element.

本発明に係る電気光学装置の他の態様では、前記画素スイッチング用素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が大きくなるように形成されており、前記基板の基板面に沿って平面的に延びるチャネル領域を有するプレーナ型トランジスタ素子であってもよい。   In another aspect of the electro-optical device according to the invention, the semiconductor layer of the pixel switching element is formed such that a width along the substrate surface of the substrate is larger than a thickness along the thickness direction, It may be a planar transistor element having a channel region extending in a plane along the substrate surface of the substrate.

この態様によれば、プレーナ型トランジスタ素子としてトランジスタ素子を形成可能である。   According to this aspect, a transistor element can be formed as a planar transistor element.

本発明に係る電気光学装置の他の態様では、前記第2トランジスタ素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が小さくなるように形成されており、前記基板の基板面に沿ったチャネル幅を有するフィン型トランジスタ素子であってもよい。   In another aspect of the electro-optical device according to the invention, the semiconductor layer of the second transistor element is formed so that a width along the substrate surface of the substrate is smaller than a thickness along the thickness direction, A fin type transistor element having a channel width along the substrate surface of the substrate may be used.

この態様によれば、フィン型トランジスタ素子としてトランジスタ素子を形成可能である。   According to this aspect, a transistor element can be formed as a fin-type transistor element.

本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上の一の領域に段差部を形成する第1工程と、前記段差部の上面及び側面並びに前記基板上の他の領域に渡って連続的に延びる半導体膜を形成する第2工程と、前記半導体膜から前記段差の上面及び側面覆う容量素子の第1容量電極を形成すると同時に、前記半導体膜から前記他の領域にトランジスタ素子の半導体層を形成する第3工程と、前記第1半導体層上に容量絶縁膜を形成すると同時に、前記半導体層上にゲート絶縁膜を形成する第4工程と、前記容量絶縁膜上に第2容量電極を形成すると同時に、前記ゲート絶縁膜上にゲート電極を形成する第5工程とを備える。   In order to solve the above problems, a method for manufacturing an electro-optical device according to the present invention includes a first step of forming a stepped portion in one region on a substrate, an upper surface and a side surface of the stepped portion, and another step on the substrate. A second step of forming a semiconductor film continuously extending over the region; and forming a first capacitor electrode of a capacitive element covering the upper surface and side surface of the step from the semiconductor film, and simultaneously from the semiconductor film to the other region A third step of forming a semiconductor layer of the transistor element; a fourth step of forming a gate insulating film on the semiconductor layer simultaneously with forming a capacitive insulating film on the first semiconductor layer; and And a fifth step of forming a gate electrode on the gate insulating film simultaneously with forming the second capacitor electrode.

本発明に係る電気光学装置によれば、上述の発明に係る電気光学装置を簡便工程で製造することが可能である。   According to the electro-optical device according to the present invention, the electro-optical device according to the above-described invention can be manufactured by a simple process.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

本実施形態に係る液晶装置の平面図である。It is a top view of the liquid crystal device concerning this embodiment. 図1のII−II´断面図である。It is II-II 'sectional drawing of FIG. 本実施形態に係る液晶装置の画像表示領域における回路構成を示した回路図である。FIG. 4 is a circuit diagram illustrating a circuit configuration in an image display region of the liquid crystal device according to the present embodiment. 本実施形態に係る液晶装置の画像表示領域を構成する複数の画素の配列状態を図式的に示した平面図である。4 is a plan view schematically showing an arrangement state of a plurality of pixels constituting an image display region of the liquid crystal device according to the embodiment. FIG. 本実施形態に係る液晶装置の一部における具体的な構成を示した平面図である。It is the top view which showed the specific structure in a part of liquid crystal device which concerns on this embodiment. 図5のVI−VI´断面図である。It is VI-VI 'sectional drawing of FIG. 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した平面工程図(その1)である。It is the plane process drawing (the 1) which showed the main process of the manufacturing method of the liquid crystal device concerning this embodiment in order. 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した平面工程図(その2)である。It is the plane process drawing (the 2) which showed the main process of the manufacturing method of the liquid crystal device concerning this embodiment in order. 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した断面工程図(その1)である。It is sectional process drawing (the 1) which showed the main process of the manufacturing method of the liquid crystal device concerning this embodiment in order. 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した断面工程図(その2)である。It is sectional process drawing (the 2) which showed the main process of the manufacturing method of the liquid crystal device which concerns on this embodiment in order. 本実施形態に係る液晶装置の変形例(変形例1)の一部の具体的な構成を示した平面図である。It is the top view which showed a part of specific structure of the modification (modification 1) of the liquid crystal device which concerns on this embodiment. 図11のXII−XII´断面図である。It is XII-XII 'sectional drawing of FIG. 本実施形態に係る液晶装置の製造方法の変形例(変形例1)の主要な工程を順に示した平面工程図(その1)である。It is the plane process drawing (the 1) which showed the main process of the modification (modification 1) of the manufacturing method of the liquid crystal device concerning this embodiment in order. 本実施形態に係る液晶装置の製造方法の変形例(変形例1)の主要な工程を順に示した平面工程図(その2)である。It is the plane process drawing (the 2) which showed the main process of the modification (modification 1) of the manufacturing method of the liquid crystal device concerning this embodiment in order. 本実施形態に係る液晶装置の製造方法の変形例(変形例1)の主要な工程を順に示した断面工程図(その1)である。It is sectional process drawing (the 1) which showed the main process of the modification (modification 1) of the manufacturing method of the liquid crystal device which concerns on this embodiment in order. 本実施形態に係る液晶装置の製造方法の変形例(変形例1)の主要な工程を順に示した断面工程図(その2)である。It is sectional process drawing (the 2) which showed the main process of the modification (modification 1) of the manufacturing method of the liquid crystal device which concerns on this embodiment in order. 本実施形態に係る液晶装置の他の変形例(変形例2)の具体的な構成を示した平面図である。It is the top view which showed the specific structure of the other modification (modification 2) of the liquid crystal device which concerns on this embodiment. 図17のXVIII−XVIII´断面図である。It is XVIII-XVIII 'sectional drawing of FIG. 本実施形態に係る液晶装置の他の変形例(変形例3)の具体的な構成を示した平面図である。It is the top view which showed the specific structure of the other modification (modification 3) of the liquid crystal device which concerns on this embodiment. 図19のXX−XX´断面図である。It is XX-XX 'sectional drawing of FIG. 図20に示した構造の変形例に係る断面図である。It is sectional drawing which concerns on the modification of the structure shown in FIG. 図19のXXII−XXII´断面図である。It is XXII-XXII 'sectional drawing of FIG. 図22に示した構造の変形例に係る断面図である。FIG. 23 is a cross-sectional view according to a modified example of the structure shown in FIG. 22. 本実施形態に係る液晶装置の他の変形例(変形例4)の具体的な構成を示した平面図である。It is the top view which showed the specific structure of the other modification (modification 4) of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置の他の変形例(変形例5)の具体的な構成を示した平面図である。It is the top view which showed the specific structure of the other modification (modification 5) of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置の他の変形例(変形例6)の具体的な構成を示した平面図である。It is the top view which showed the specific structure of the other modification (modification 6) of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置の他の変形例(変形例7)の具体的な構成を示した平面図である。It is the top view which showed the specific structure of the other modification (modification 7) of the liquid crystal device which concerns on this embodiment.

以下、図面を参照しながら、本発明に係る電気光学装置の一実施形態である液晶装置及びその製造方法を説明する。   Hereinafter, a liquid crystal device which is an embodiment of an electro-optical device according to the invention and a manufacturing method thereof will be described with reference to the drawings.

<1:液晶装置>
<1−1:液晶装置の全体構成>
先ず、図1及び図2を参照しながら、本実施形態に係る液晶装置1の全体構成を説明する。
<1: Liquid crystal device>
<1-1: Overall Configuration of Liquid Crystal Device>
First, the overall configuration of the liquid crystal device 1 according to the present embodiment will be described with reference to FIGS. 1 and 2.

図1は、本実施形態に係る液晶装置1の全体構成を示した平面図であり、図2は、図1のII−II´断面図である。   FIG. 1 is a plan view showing the overall configuration of the liquid crystal device 1 according to the present embodiment, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG.

図1及び図2において、液晶装置1は、対向配置されたTFTアレイ基板10と対向基板20とを備えている。TFTアレイ基板10は、本発明の「基板」の一例である。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板20は、例えばTFTアレイ基板10と同様の材料からなる基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、電気光学動作の行われる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。画像表示領域10aは、本発明の「画素領域」の一例である。   1 and 2, the liquid crystal device 1 includes a TFT array substrate 10 and a counter substrate 20 that are arranged to face each other. The TFT array substrate 10 is an example of the “substrate” in the present invention. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, or a silicon substrate. The counter substrate 20 is a substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed around the image display region 10a where the electro-optical operation is performed. They are bonded to each other by a sealing material 52 provided in the region. The image display area 10a is an example of the “pixel area” in the present invention.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102が夫々形成されている。データ線駆動回路101、サンプリング回路7、走査線駆動回路104は、本発明の「回路部」の一例を構成している。   A data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a on the TFT array substrate 10. The data line driving circuit 101, the sampling circuit 7, and the scanning line driving circuit 104 constitute an example of the “circuit portion” in the present invention.

TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び複数の外部回路接続端子102が、TFTアレイ基板10の一辺に夫々沿って設けられている。   In the peripheral region on the TFT array substrate 10, a data line driving circuit 101 and a plurality of external circuit connection terminals 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region.

TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置されている。   In the peripheral region on the TFT array substrate 10, the region located inside the seal region is sampled along one side of the image display region 10 a along one side of the TFT array substrate 10 and covered with the frame light shielding film 53. A circuit 7 is arranged.

また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9がマトリクス状に設けられている。画素電極9は、ITO膜からなる透明電極として形成されている。画素電極9上には、配向膜16が形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which wirings such as TFTs for pixel switching, scanning lines, and data lines are formed. In the image display area 10a, pixel electrodes 9 are provided in a matrix form on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. The pixel electrode 9 is formed as a transparent electrode made of an ITO film. An alignment film 16 is formed on the pixel electrode 9.

他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO膜からなる対向電極21が複数の画素電極9と対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23 (below the light shielding film 23 in FIG. 2), the counter electrode 21 made of an ITO film is formed, for example, in a solid shape so as to face the plurality of pixel electrodes 9, and further on the counter electrode 21 (FIG. 2, below the counter electrode 21), an alignment film 22 is formed.

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9と対向電極21との間には保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. When the liquid crystal device is driven, a voltage is applied to each of them, so that a storage capacitor is formed between the pixel electrode 9 and the counter electrode 21.

<1−2:液晶装置の電気的な構成>
次に、図3を参照しながら、液晶装置1の画像表示領域10aにおける電気的な構成を説明する。図3は、本実施形態に係る液晶装置1の画像表示領域10aを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
<1-2: Electrical configuration of liquid crystal device>
Next, the electrical configuration of the image display area 10a of the liquid crystal device 1 will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display region 10a of the liquid crystal device 1 according to the present embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の夫々には、画素電極9、及び、本発明の「トランジスタ素子」の一例であるTFT30が形成されている。TFT30は、画素電極9に電気的に接続されており、液晶装置1の動作時において、画素電極9に対する画像信号の供給及び非供給を相互に切り替えるように、画素電極9をスイッチング制御する。画像信号が供給されるデータ線6は、TFT30のソース領域に電気的に接続されている。データ線6に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線6同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 and a TFT 30 which is an example of the “transistor element” of the present invention are formed in each of a plurality of pixels formed in a matrix forming the image display region 10 a. The TFT 30 is electrically connected to the pixel electrode 9, and performs switching control of the pixel electrode 9 so as to switch between supply and non-supply of the image signal to the pixel electrode 9 during operation of the liquid crystal device 1. The data line 6 to which the image signal is supplied is electrically connected to the source region of the TFT 30. Image signals S1, S2,..., Sn to be written to the data lines 6 may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6. Good.

TFT30のゲートには、走査線11が電気的に接続されており、液晶装置1は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9は、TFT30のドレインに電気的に接続されており、画素スイッチング用素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6から供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20(図2参照)に形成された対向電極21(図2参照)との間で一定期間保持される。   The scanning line 11 is electrically connected to the gate of the TFT 30, and the liquid crystal device 1 sequentially applies the scanning signals G 1, G 2,..., Gm to the scanning line 11 in this order at a predetermined timing. It is comprised so that it may apply. The pixel electrode 9 is electrically connected to the drain of the TFT 30. By closing the switch of the TFT 30 serving as a pixel switching element for a certain period, the image signals S1, S2,. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9 is constant between the counter electrode 21 (see FIG. 2) formed on the counter substrate 20 (see FIG. 2). Hold for a period.

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9と対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に保持容量70が付加されている。保持容量70が、本発明の「容量素子」の一例である。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9 and the counter electrode 21 (see FIG. 2). ing. The storage capacitor 70 is an example of the “capacitance element” in the present invention.

<1−3:画像表示領域を構成する画素の配列状態>
次に、図4を参照しながら、画像表示領域10aを構成する画素90gの配列状態を説明する。図4は、液晶装置1の画像表示領域10aを構成する複数の画素90gの配列状態を図式的に示した平面図である。
<1-3: Arrangement State of Pixels Constructing Image Display Area>
Next, the arrangement state of the pixels 90g constituting the image display area 10a will be described with reference to FIG. FIG. 4 is a plan view schematically showing an arrangement state of a plurality of pixels 90 g constituting the image display area 10 a of the liquid crystal device 1.

図4に示すように、複数の画素90gは、TFTアレイ基板10上において、図中X方向及びY方向に沿ってマトリクス状に配列され、且つ画像表示領域10aを構成している。複数の画素電極9(図2参照。)の夫々は、複数の画素90gの夫々に形成されている。TFTアレイ基板10の画像表示領域10aの外側の領域は、画像表示に寄与しない周辺領域190aである。   As shown in FIG. 4, the plurality of pixels 90g are arranged in a matrix along the X direction and the Y direction in the figure on the TFT array substrate 10, and constitute an image display region 10a. Each of the plurality of pixel electrodes 9 (see FIG. 2) is formed on each of the plurality of pixels 90g. The area outside the image display area 10a of the TFT array substrate 10 is a peripheral area 190a that does not contribute to image display.

<1−4:液晶装置の具体的な構成>
次に、図5及び図6を参照しながら、液晶装置1の具体的な構成を説明する。図5は、本実施形態に係る液晶装置1の一部における具体的な構成を示した平面図であり、図6は、図5のVI−VI´断面図である。尚、図5及び図6では、画素90gの一部を構成する領域90g−1と、周辺領域190aの一部を構成する領域190a−1とを並べて示している。
<1-4: Specific Configuration of Liquid Crystal Device>
Next, a specific configuration of the liquid crystal device 1 will be described with reference to FIGS. 5 and 6. FIG. 5 is a plan view showing a specific configuration of a part of the liquid crystal device 1 according to the present embodiment, and FIG. 6 is a sectional view taken along the line VI-VI ′ of FIG. In FIGS. 5 and 6, a region 90g-1 that constitutes a part of the pixel 90g and a region 190a-1 that constitutes a part of the peripheral region 190a are shown side by side.

図5及び図6に示すように、液晶装置1は、保持容量70、並びに、TFT30及び130を備えている。   As shown in FIGS. 5 and 6, the liquid crystal device 1 includes a storage capacitor 70 and TFTs 30 and 130.

保持容量70は、各々が本発明の「第1容量電極」の一例を構成すると共に、本発明の「複数の第1サブ容量電極」の夫々の一例である下側容量電極80a及び80bと、各々が本発明の「容量絶縁膜」の一例を構成すると共に、本発明の「複数のサブ容量絶縁膜」の夫々の一例である容量絶縁膜81a及び81bと、本発明の「第2容量電極」の一例を構成する上側容量電極82a及び82bとを備えて構成されている。   Each of the storage capacitors 70 constitutes one example of the “first capacitor electrode” of the present invention, and the lower capacitor electrodes 80a and 80b, which are examples of the “plurality of first sub-capacitor electrodes” of the present invention, Each of them constitutes one example of the “capacitor insulating film” of the present invention, and capacitive insulating films 81a and 81b, which are examples of the “plurality of sub-capacitor insulating films” of the present invention, and the “second capacitor electrode” of the present invention. ”And upper capacitor electrodes 82a and 82b that constitute an example.

下側容量電極80a及び80bは、半導体層30a、並びに、半導体層140a及び140bを構成するポリシリコン等の同一の半導体膜から同時にパターニングして形成されており、下地膜40上において、半導体層30a、並びに、半導体層140a及び140bと同層に形成されている。加えて、下側容量電極80a及び80bは、相互に電気的に接続されていると共に、TFTアレイ基板10の厚み方向に沿って延びている。下側容量電極80a及び80bは、TFTアレイ基板10の厚み方向に沿って延びているため、下側容量電極がTFTアレイ基板10の基板面に沿って延びるように形成されている場合に比べて、平面的に見て狭い領域の範囲で広い表面積を有している。なお、下側容量電極80a及び80b並びに半導体層140a及び140bの平面的な幅は、夫々ほぼ同一に形成されており、半導体層30aの膜厚とほぼ同一又は半導体層30aの膜厚より薄く形成される。   The lower capacitive electrodes 80a and 80b are formed by patterning simultaneously from the semiconductor layer 30a and the same semiconductor film such as polysilicon constituting the semiconductor layers 140a and 140b, and on the base film 40, the semiconductor layer 30a is formed. The semiconductor layers 140a and 140b are formed in the same layer. In addition, the lower capacitor electrodes 80 a and 80 b are electrically connected to each other and extend along the thickness direction of the TFT array substrate 10. Since the lower capacitive electrodes 80a and 80b extend along the thickness direction of the TFT array substrate 10, compared to the case where the lower capacitive electrodes are formed to extend along the substrate surface of the TFT array substrate 10. It has a large surface area in a narrow region in plan view. The planar widths of the lower capacitor electrodes 80a and 80b and the semiconductor layers 140a and 140b are formed to be substantially the same, and are formed to be substantially the same as the film thickness of the semiconductor layer 30a or thinner than the film thickness of the semiconductor layer 30a. Is done.

容量絶縁膜81a及び81bの夫々は、下側容量電極80a及び80b上に形成されている。容量絶縁膜81a及び81bの夫々は、下側容量電極80a及び80bの夫々の表面に新たに絶縁膜を形成することによって、或いは、下側容量電極80a及び80bの夫々の表面を酸化することによって形成されている。すなわち、容量絶縁膜81a及び81bは、それぞれゲート絶縁膜30b並びにゲート絶縁膜141a及び141bと同一の絶縁膜から同時にパターニングされて形成されている。したがって、容量絶縁膜81a及び81bの夫々も、下側容量電極80a及び80bと同様に、平面的に見て狭い領域の範囲で広い面積を有するように構成されている。   The capacitor insulating films 81a and 81b are formed on the lower capacitor electrodes 80a and 80b, respectively. Each of the capacitive insulating films 81a and 81b is formed by newly forming an insulating film on the respective surfaces of the lower capacitive electrodes 80a and 80b, or by oxidizing the respective surfaces of the lower capacitive electrodes 80a and 80b. Is formed. That is, the capacitive insulating films 81a and 81b are formed by patterning simultaneously from the same insulating film as the gate insulating film 30b and the gate insulating films 141a and 141b, respectively. Accordingly, each of the capacitive insulating films 81a and 81b is configured to have a wide area in a narrow region as viewed in a plane, similarly to the lower capacitive electrodes 80a and 80b.

上側容量電極82a及び82bは、容量絶縁膜81a及び81b上に形成された一の容量電極82を構成し、且つ下側容量電極80a及び80bと共に一対の容量電極を構成している。すなわち、上側容量電極82a及び82bは、それぞれゲート電極30c並びにゲート電極142a及び142bと同一の導電膜から同時にパターニングされて形成されている。なお、上側容量電極82a及び82bは、いずれか一方がTFT30のドレインに、いずれか他方が固定電位或いは共通電位が供給される配線に電気的に接続される。   The upper capacitive electrodes 82a and 82b constitute one capacitive electrode 82 formed on the capacitive insulating films 81a and 81b, and constitute a pair of capacitive electrodes together with the lower capacitive electrodes 80a and 80b. That is, the upper capacitor electrodes 82a and 82b are formed by simultaneously patterning the same conductive film as the gate electrode 30c and the gate electrodes 142a and 142b, respectively. Note that one of the upper capacitor electrodes 82a and 82b is electrically connected to the drain of the TFT 30, and the other is electrically connected to a wiring to which a fixed potential or a common potential is supplied.

よって、液晶装置1によれば、保持容量70が、TFTアレイ基板10上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、液晶装置1の動作時において、画素電極9の電位を画像信号に応じて一定期間保持する保持性能を高めることができ、液晶装置1が画像を表示する表示性能を高めることが可能である。加えて、保持容量70によれば、保持容量70が所謂フィン型の容量素子であるため、TFTアレイ基板10の基板面に沿って各々が延びる容量電極及び容量絶縁膜からなる保持容量に比べて、一定の領域内でより大きな容量値を確保でき、液晶装置1が画像を表示する表示性能をより一層高めることが可能である。   Therefore, according to the liquid crystal device 1, the storage capacitor 70 is formed on the TFT array substrate 10 so as to have a larger capacitance value within a narrow region in plan view. At times, the holding performance of holding the potential of the pixel electrode 9 for a certain period according to the image signal can be improved, and the display performance of the liquid crystal device 1 for displaying an image can be improved. In addition, according to the storage capacitor 70, since the storage capacitor 70 is a so-called fin-type capacitor element, compared to a storage capacitor composed of a capacitor electrode and a capacitor insulating film that extend along the substrate surface of the TFT array substrate 10. It is possible to secure a larger capacity value within a certain area and further improve the display performance of the liquid crystal device 1 for displaying an image.

また、所謂フィン型の容量素子である保持容量70によれば、その近傍に配置されたTFT30に照射される光を遮光できるため、TFT30に発生する光リーク電流を低減できる。   Further, according to the storage capacitor 70 which is a so-called fin-type capacitor element, light irradiated to the TFT 30 disposed in the vicinity thereof can be shielded, so that a light leakage current generated in the TFT 30 can be reduced.

TFT30は、TFTアレイ基板10上において下側容量電極80a及び80bと同層に形成された半導体層30aと、その上に形成されたゲート絶縁膜30bと、ゲート電極30cとを備えて構成されている。半導体層30aは、TFTアレイ基板10の厚み方向に沿った厚みよりTFTアレイ基板10の基板面に沿った方向の幅が大きくなるように形成されている。TFT30は、TFTアレイ基板10の基板面に沿って平面的に延びるチャネル領域を有するプレーナ型薄膜トランジスタである。   The TFT 30 includes a semiconductor layer 30a formed in the same layer as the lower capacitor electrodes 80a and 80b on the TFT array substrate 10, a gate insulating film 30b formed thereon, and a gate electrode 30c. Yes. The semiconductor layer 30 a is formed so that the width in the direction along the substrate surface of the TFT array substrate 10 is larger than the thickness along the thickness direction of the TFT array substrate 10. The TFT 30 is a planar thin film transistor having a channel region that extends in a plane along the substrate surface of the TFT array substrate 10.

したがって、TFT30及び保持容量70によれば、液晶装置1の製造時に、ポリシリコン等の半導体膜からなる下側容量電極80a及び80bと共通の工程によって同時にパターニングしてTFT30を形成可能であり、液晶装置1の製造プロセスを簡略化でき、且つ製造コストの低減できる。   Therefore, according to the TFT 30 and the storage capacitor 70, the TFT 30 can be formed by patterning simultaneously with the lower capacitor electrodes 80a and 80b made of a semiconductor film such as polysilicon when the liquid crystal device 1 is manufactured. The manufacturing process of the apparatus 1 can be simplified and the manufacturing cost can be reduced.

よって、液晶装置1によれば、保持容量70が、TFTアレイ基板10上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、画素90gのうち保持容量70等の不透明な部分によって構成され、且つ実質的に光が透過しない非開口領域を拡げることなく、液晶装置1の表示性能を向上させることが可能である。加えて、TFT30及び保持容量70を相互に共通の製造プロセスによって形成可能であるため、液晶装置1の製造コストも低減できる。   Therefore, according to the liquid crystal device 1, the storage capacitor 70 is formed on the TFT array substrate 10 so as to have a larger capacitance value within a narrow region in plan view. The display performance of the liquid crystal device 1 can be improved without expanding a non-opening region that is configured by an opaque portion such as the capacitor 70 and substantially does not transmit light. In addition, since the TFT 30 and the storage capacitor 70 can be formed by a common manufacturing process, the manufacturing cost of the liquid crystal device 1 can be reduced.

本実施形態では、TFT130が、本発明の「トランジスタ素子」の一例であってもよい。TFT130は、TFTアレイ基板10上において周辺領域190a−1に設けられたデータ線駆動回路等の回路部の一部を構成する素子である。   In the present embodiment, the TFT 130 may be an example of the “transistor element” of the present invention. The TFT 130 is an element that constitutes a part of a circuit unit such as a data line driving circuit provided in the peripheral region 190 a-1 on the TFT array substrate 10.

TFT130は、各々が、TFTアレイ基板10の厚み方向に沿った厚みよりTFTアレイ基板10の基板面に沿った方向の幅が小さくなるように形成された半導体層140a及び140bと、これら半導体層上に形成されたゲート絶縁膜141a及び141bと、これらゲート絶縁膜上に形成されたゲート電極142a及び142bとを備えて構成されている。TFT130は、TFTアレイ基板10の基板面に沿ったチャネル幅を有するフィン型トランジスタ素子であり、半導体層140a及び140bは、TFTアレイ基板10上において、下側容量電極80a及び80bを形成する際にこれら下側容量電極を形成するのと並行して下側容量電極80a及び80bと同層に形成されている。   The TFT 130 includes semiconductor layers 140a and 140b formed such that the width in the direction along the substrate surface of the TFT array substrate 10 is smaller than the thickness along the thickness direction of the TFT array substrate 10; The gate insulating films 141a and 141b are formed on the gate insulating film, and the gate electrodes 142a and 142b are formed on the gate insulating films. The TFT 130 is a fin-type transistor element having a channel width along the substrate surface of the TFT array substrate 10, and the semiconductor layers 140 a and 140 b are formed when the lower capacitor electrodes 80 a and 80 b are formed on the TFT array substrate 10. In parallel with the formation of these lower capacitive electrodes, they are formed in the same layer as the lower capacitive electrodes 80a and 80b.

TFT130によれば、データ線駆動回路101及び走査線駆動回路104等の回路部の一部と、保持容量70とを共通の工程によって形成できる。加えて、TFT130によれば、TFT30と同様に、液晶装置1の製造プロセスを簡略化でき、且つ製造コストの低減できる。   According to the TFT 130, a part of circuit portions such as the data line driving circuit 101 and the scanning line driving circuit 104 and the storage capacitor 70 can be formed by a common process. In addition, according to the TFT 130, the manufacturing process of the liquid crystal device 1 can be simplified and the manufacturing cost can be reduced similarly to the TFT 30.

<1−5:液晶装置の製造方法>
次に、図7乃至図10を参照しながら、液晶装置1の製造方法を説明する。図7及び図8は、液晶装置1の製造方法の主要な工程を順に示した平面工程図である。図9及び図10は、液晶装置1の製造方法の主要な工程を順に示した断面工程図である。
<1-5: Manufacturing method of liquid crystal device>
Next, a method for manufacturing the liquid crystal device 1 will be described with reference to FIGS. 7 and 8 are plan process diagrams sequentially showing main processes of the method for manufacturing the liquid crystal device 1. FIG. 9 and 10 are cross-sectional process diagrams sequentially showing main processes of the method for manufacturing the liquid crystal device 1. FIG.

図7(a)及び図9(a)に示すように、下地膜40上において、領域90g−1及び190a−1の夫々に、酸化シリコン等の絶縁膜からなる段差部61及び62を形成する。次に、図7(b)及び図9(b)に示すように、段差部61及び62の夫々の表面から下地膜40の表面のうち段差部61及び62が形成されていない領域に渡って連続的に延びる半導体膜80sを形成する。   As shown in FIGS. 7A and 9A, stepped portions 61 and 62 made of an insulating film such as silicon oxide are formed in the regions 90g-1 and 190a-1 on the base film 40, respectively. . Next, as shown in FIGS. 7B and 9B, the surface of each of the step portions 61 and 62 extends from the surface of the base film 40 to the region where the step portions 61 and 62 are not formed. A continuously extending semiconductor film 80s is formed.

次に、図7(c)及び図9(c)に示すように、レジスト膜90、91及び92を形成する。次に、図7(d)及び図9(d)に示すように、レジスト膜90、91及び92上から半導体膜80sをエッチング処理する。当該エッチング処理により、段差部61及び62の上面及び側面、及び領域90g−1のうち段差部61が形成されていない領域の夫々において各々が半導体膜80sから下側容量電極80a及び80bと、半導体層140a及び140bと、半導体層30aとが形成される。なお、下側容量電極80a及び80b並びに半導体層140a及び140bの平面的な幅は、半導体層30aの膜厚とほぼ同一又はエッチング処理により半導体層30aの膜厚よりやや薄く形成される。   Next, as shown in FIGS. 7C and 9C, resist films 90, 91, and 92 are formed. Next, as shown in FIGS. 7D and 9D, the semiconductor film 80 s is etched from above the resist films 90, 91, and 92. By the etching process, the upper and side surfaces of the stepped portions 61 and 62 and the region where the stepped portion 61 is not formed in the region 90g-1, respectively, from the semiconductor film 80s to the lower capacitive electrodes 80a and 80b, and the semiconductor Layers 140a and 140b and semiconductor layer 30a are formed. The planar widths of the lower capacitor electrodes 80a and 80b and the semiconductor layers 140a and 140b are formed to be substantially the same as the film thickness of the semiconductor layer 30a or slightly thinner than the film thickness of the semiconductor layer 30a by etching treatment.

次に、図8(e)及び図10(e)に示すように、下側容量電極80a及び80bの表面に容量絶縁膜81a及び81bを形成すると共に、半導体層140a及び140bの表面にゲート絶縁膜141a及び141bを形成する。これと同時に、半導体層30a上にゲート絶縁膜30bを形成する。   Next, as shown in FIGS. 8E and 10E, capacitive insulating films 81a and 81b are formed on the surfaces of the lower capacitive electrodes 80a and 80b, and gate insulation is formed on the surfaces of the semiconductor layers 140a and 140b. Films 141a and 141b are formed. At the same time, a gate insulating film 30b is formed on the semiconductor layer 30a.

次に、図8(f)及び図10(f)に示すように、容量絶縁膜81a及び81b、ゲート絶縁膜30b、並びに、ゲート絶縁膜141a及び141bの夫々の表面に導電膜82sを形成する。次に、図8(g)及び図10(g)に示すように、導電膜82sをパターニング処理することによって、上側容量電極82a及び82b、ゲート電極30c、ゲート電極142a及び142bを形成し、保持容量70、TFT30及び130を形成する。その後、液晶装置1の構成要素のうち、保持容量70、TFT30及び130の夫々の上に形成される構成要素を順次形成することによって液晶装置1を完成させる。   Next, as shown in FIGS. 8F and 10F, a conductive film 82s is formed on the surfaces of the capacitor insulating films 81a and 81b, the gate insulating film 30b, and the gate insulating films 141a and 141b. . Next, as shown in FIGS. 8G and 10G, the upper capacitive electrodes 82a and 82b, the gate electrode 30c, and the gate electrodes 142a and 142b are formed and held by patterning the conductive film 82s. A capacitor 70 and TFTs 30 and 130 are formed. After that, among the components of the liquid crystal device 1, the components formed on the storage capacitor 70 and the TFTs 30 and 130 are sequentially formed to complete the liquid crystal device 1.

このような液晶装置1の製造方法によれば、上述の液晶装置1を簡便に形成できる。加えて、保持容量70、TFT30及び130を並行して形成できる。   According to such a manufacturing method of the liquid crystal device 1, the above-described liquid crystal device 1 can be easily formed. In addition, the storage capacitor 70 and the TFTs 30 and 130 can be formed in parallel.

以下、本実施形態に係る液晶装置1、及びその製造方法の変形例を説明する。尚、上述の液晶装置1、及びその製造方法と共通する部分に共通の参照符号を付し、その詳細な説明を省略する。   Hereinafter, a modification of the liquid crystal device 1 according to the present embodiment and the manufacturing method thereof will be described. It should be noted that portions common to those of the liquid crystal device 1 and the manufacturing method thereof are denoted by common reference numerals, and detailed description thereof is omitted.

<2:変形例>
(変形例1)
図11及び図12を参照しながら、本例に係る液晶装置の構成を説明する。図11は、本例に係る液晶装置の一部における具体的な構成を示した平面図である。図12は、図11のXII−XII´断面図である。
<2: Modification>
(Modification 1)
The configuration of the liquid crystal device according to this example will be described with reference to FIGS. FIG. 11 is a plan view showing a specific configuration of a part of the liquid crystal device according to this example. 12 is a cross-sectional view taken along the line XII-XII ′ of FIG.

図11及び図12に示すように、本例に係る液晶装置は、保持容量70に代えて、保持容量170を備えている点において、上述の液晶装置1と構成が相違する。   As shown in FIGS. 11 and 12, the liquid crystal device according to this example is different from the above-described liquid crystal device 1 in that a holding capacitor 170 is provided instead of the holding capacitor 70.

保持容量170は、下地膜40上に形成された段差部63を覆うように形成された下側容量電極180、容量絶縁膜181及び上側容量電極182を備えて構成されている。   The storage capacitor 170 includes a lower capacitor electrode 180, a capacitor insulating film 181, and an upper capacitor electrode 182 that are formed so as to cover the stepped portion 63 formed on the base film 40.

下側容量電極180は、TFTアレイ基板10の厚み方向に沿って延びるサブ容量電極180aと、TFTアレイ基板10の基板面に沿って延び、且つサブ容量電極180aに電気的に接続された同一膜であるサブ容量電極180bとを有している。サブ容量電極180a及び180bの夫々は。本発明の「第2サブ容量電極」及び「第3サブ容量電極」の夫々の一例である。容量絶縁膜181は、下側容量電極180の表面に形成されており、上側容量電極182は、容量絶縁膜181の表面に形成されている。保持容量170は、保持容量70と同様に、その容量値をより大きくすることができ、液晶装置1によって得られる効果と同様の効果が得られる。   The lower capacitor electrode 180 includes a sub capacitor electrode 180a extending along the thickness direction of the TFT array substrate 10 and the same film extending along the substrate surface of the TFT array substrate 10 and electrically connected to the sub capacitor electrode 180a. And a sub-capacitance electrode 180b. Each of the sub-capacitance electrodes 180a and 180b. 2 is an example of each of a “second sub-capacitance electrode” and a “third sub-capacitance electrode” of the present invention. The capacitive insulating film 181 is formed on the surface of the lower capacitive electrode 180, and the upper capacitive electrode 182 is formed on the surface of the capacitive insulating film 181. Similar to the storage capacitor 70, the storage capacitor 170 can have a larger capacitance value, and the same effect as that obtained by the liquid crystal device 1 can be obtained.

次に、図13乃至図16を参照しながら、本例に係る液晶装置の製造方法を説明する。図13及び図14は、本例に係る液晶装置の製造方法の主要な工程を順に示した平面工程図である。図15及び図16は、本例に係る液晶装置の製造方法の主要な工程を順に示した断面工程図である。   Next, a manufacturing method of the liquid crystal device according to this example will be described with reference to FIGS. 13 and 14 are plan process diagrams sequentially illustrating main processes of the method for manufacturing the liquid crystal device according to this example. 15 and 16 are cross-sectional process diagrams sequentially illustrating main processes of the manufacturing method of the liquid crystal device according to this example.

図13(a)及び図15(a)に示すように、領域90g−1において、下地膜40上に段差部63を形成する。次に、図13(b)及び図15(b)に示すように、段差部63の上面及び側面を覆うように領域90g−1に連続的に延びる半導体層180sを形成する。   As shown in FIGS. 13A and 15A, a stepped portion 63 is formed on the base film 40 in the region 90g-1. Next, as shown in FIGS. 13B and 15B, a semiconductor layer 180s extending continuously to the region 90g-1 so as to cover the upper surface and side surfaces of the stepped portion 63 is formed.

次に、図13(c)及び図15(c)に示すように、レジスト膜190及び191を形成する。次に、図13(d)及び図15(d)に示すように、レジスト膜190、及び191上から半導体膜80sをエッチング処理し、当該エッチング処理によりパターニングされた半導体層30a及び下側容量電極180を形成する。   Next, as shown in FIGS. 13C and 15C, resist films 190 and 191 are formed. Next, as shown in FIGS. 13D and 15D, the semiconductor film 80s is etched from above the resist films 190 and 191, and the semiconductor layer 30a and the lower capacitive electrode patterned by the etching process are etched. 180 is formed.

次に、図14(e)及び図16(e)に示すように、半導体層30a及び下側容量電極180の夫々の表面を覆うようにゲート絶縁膜30b及び容量絶縁膜181を形成する。次に、図14(f)及び図16(f)に示すように、ゲート絶縁膜30b及び容量絶縁膜181の夫々の表面を覆うように、導電膜182sを形成する。   Next, as shown in FIGS. 14E and 16E, the gate insulating film 30b and the capacitor insulating film 181 are formed so as to cover the surfaces of the semiconductor layer 30a and the lower capacitor electrode 180, respectively. Next, as illustrated in FIGS. 14F and 16F, a conductive film 182s is formed so as to cover the surfaces of the gate insulating film 30b and the capacitor insulating film 181.

次に、図14(g)及び図16(g)に示すように、容量絶縁膜181、及びゲート絶縁膜30bの夫々の表面に形成された導電膜82sをパターニングすることによって、上側容量電極182及びゲート電極30cを形成し、保持容量170及びTFT30を形成する。その後、本例に係る液晶装置の構成要素のうち、保持容量170、及びTFT30の夫々の上に形成される構成要素を順次形成することによって液晶装置を完成させる。   Next, as shown in FIGS. 14G and 16G, the upper capacitor electrode 182 is patterned by patterning the conductive film 82s formed on the respective surfaces of the capacitor insulating film 181 and the gate insulating film 30b. Then, the gate electrode 30c is formed, and the storage capacitor 170 and the TFT 30 are formed. After that, among the components of the liquid crystal device according to this example, the components formed on the storage capacitor 170 and the TFT 30 are sequentially formed to complete the liquid crystal device.

このような液晶装置の製造方法によれば、上述した本例に係る液晶装置を簡便に形成できる。加えて、保持容量170、及びTFT30を並行して形成できる。   According to such a method for manufacturing a liquid crystal device, the above-described liquid crystal device according to this example can be easily formed. In addition, the storage capacitor 170 and the TFT 30 can be formed in parallel.

(変形例2)
次に、図17及び図18を参照しながら、本実施形態に係る液晶装置の変形例2の構成を説明する。図17は、本例に係る液晶装置の具体的な構成を示した平面図である。図18は、図17のXVIII−XVIII´断面図である。尚、以下の各変形例では、画像表示領域10aを構成する複数の画素のうち相互に隣り合う4つの画素における構成を詳細に説明する。以下で示す各断面図においては、説明の便宜上、液晶装置の構成要素のうち保持容量の上層側に形成される構成要素の図示を省略している。
(Modification 2)
Next, the configuration of Modification Example 2 of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 17 and 18. FIG. 17 is a plan view showing a specific configuration of the liquid crystal device according to this example. 18 is a cross-sectional view taken along the line XVIII-XVIII ′ of FIG. In the following modifications, the configuration of four pixels adjacent to each other among the plurality of pixels configuring the image display region 10a will be described in detail. In each of the cross-sectional views shown below, for convenience of explanation, the components formed on the upper layer side of the storage capacitor are omitted from the components of the liquid crystal device.

図17及び図18に示すように、本例に係る液晶装置は、各画素に形成された画素電極9と、相互に隣り合う画素電極9間に設けられた画素スイッチング用素子であるTFT230と、保持容量270と、図17中X方向に延びる走査線11と、図17中Y方向に延びるデータ線3とを備えている。   As shown in FIGS. 17 and 18, the liquid crystal device according to this example includes a pixel electrode 9 formed in each pixel, a TFT 230 that is a pixel switching element provided between the pixel electrodes 9 adjacent to each other, The storage capacitor 270, the scanning line 11 extending in the X direction in FIG. 17, and the data line 3 extending in the Y direction in FIG. 17 are provided.

TFT230は、フィン型の薄膜トランジスタであり、半導体層240a及び240bと、ゲート絶縁膜241a及び241bと、ゲート電極242a及び242bとを備えている。ゲート電極242a及び242bは、一の導電膜からなるゲート電極242を構成している。TFT230は、そのゲート電極が上層又は下層に形成された中継層を介して走査線3に電気的に接続されており、走査信号によってスイッチング制御される。TFT230は、データ線6及び画素電極9に電気的に接続されており、データ線6を介して供給された画像信号を画素電極9に供給する。   The TFT 230 is a fin-type thin film transistor, and includes semiconductor layers 240a and 240b, gate insulating films 241a and 241b, and gate electrodes 242a and 242b. The gate electrodes 242a and 242b constitute a gate electrode 242 made of one conductive film. The TFT 230 has its gate electrode electrically connected to the scanning line 3 via a relay layer formed in the upper layer or the lower layer, and is switching-controlled by a scanning signal. The TFT 230 is electrically connected to the data line 6 and the pixel electrode 9 and supplies an image signal supplied via the data line 6 to the pixel electrode 9.

保持容量270は、下側容量電極280、容量絶縁膜281及び上側容量電極282を有している。保持容量270は、平面的に見て画素電極9を囲むように額縁状に形成されている。したがって、保持容量270は、本例に係る液晶装置において、画素のうち実質的に光が透過可能な開口領域を狭めることなく、保持容量270の容量値を大きくすることが可能である。   The storage capacitor 270 includes a lower capacitor electrode 280, a capacitor insulating film 281, and an upper capacitor electrode 282. The storage capacitor 270 is formed in a frame shape so as to surround the pixel electrode 9 in plan view. Therefore, the storage capacitor 270 can increase the capacitance value of the storage capacitor 270 in the liquid crystal device according to this example without narrowing an opening region through which light can be substantially transmitted.

保持容量270は、下側容量電極280、容量絶縁膜281及び上側容量電極282の夫々が、TFTアレイ基板10の厚み方向に沿って延びるフィン型の容量素子であり、ポリシリコン等の半導体層である下側容量電極280と、半導体層240a及び240bは、TFTアレイ基板10上において同層に並行して形成されている。したがって、本例に係る液晶装置によれば、保持容量270及びTFT230が相互に共通の工程を介して形成されるため、液晶装置の製造プロセスを簡略化できる。   The storage capacitor 270 is a fin-type capacitor element in which each of the lower capacitor electrode 280, the capacitor insulating film 281 and the upper capacitor electrode 282 extends in the thickness direction of the TFT array substrate 10, and is a semiconductor layer such as polysilicon. A certain lower capacitance electrode 280 and semiconductor layers 240a and 240b are formed on the TFT array substrate 10 in parallel with the same layer. Therefore, according to the liquid crystal device according to this example, since the storage capacitor 270 and the TFT 230 are formed through a common process, the manufacturing process of the liquid crystal device can be simplified.

加えて、本例に係る液晶装置によれば、図17中Y方向に沿って、言い換えればデータ線6に沿って相互に隣り合う保持容量270の夫々の上側容量電極282がこれら画素に渡って形成されている。したがって、本例に係る液晶装置によれば、複数の保持容量270の夫々に個別に上側容量電極282を形成する場合に比べて、液晶装置の製造プロセスを簡略化できる利点がある。   In addition, according to the liquid crystal device of this example, the upper capacitor electrodes 282 of the storage capacitors 270 adjacent to each other along the Y direction in FIG. Is formed. Therefore, the liquid crystal device according to this example has an advantage that the manufacturing process of the liquid crystal device can be simplified as compared to the case where the upper capacitor electrode 282 is individually formed for each of the plurality of storage capacitors 270.

(変形例3)
次に、図19乃至図23を参照しながら、本実施形態に係る液晶装置の変形例3の構成を説明する。図19は、本例に係る液晶装置の具体的な構成を示した平面図である。図20は、図19のXX−XX´断面図である。図21は、図20に示した断面構造の変形例に係る断面図である。図22は、図19中のXXII−XXII´断面図である。図23は、図22に示した断面構造の変形例に係る断面図である。
(Modification 3)
Next, the configuration of Modification Example 3 of the liquid crystal device according to the present embodiment will be described with reference to FIGS. FIG. 19 is a plan view showing a specific configuration of the liquid crystal device according to this example. 20 is a cross-sectional view taken along the line XX-XX ′ of FIG. FIG. 21 is a cross-sectional view according to a modification of the cross-sectional structure shown in FIG. 22 is a cross-sectional view taken along the line XXII-XXII ′ in FIG. FIG. 23 is a cross-sectional view according to a modification of the cross-sectional structure shown in FIG.

図19及び図20に示すように、本例に係る液晶装置は、各画素に形成された画素電極9と、相互に隣り合う画素電極9間に設けられた画素スイッチング用素子であるTFT330Aと、保持容量270Aと、図19中X方向に延びる走査線11と、図19中Y方向に延びるデータ線6とを備えている。   As shown in FIGS. 19 and 20, the liquid crystal device according to this example includes a pixel electrode 9 formed in each pixel, and a TFT 330A which is a pixel switching element provided between the pixel electrodes 9 adjacent to each other. The storage capacitor 270A, the scanning line 11 extending in the X direction in FIG. 19, and the data line 6 extending in the Y direction in FIG. 19 are provided.

TFT330Aは、画素スイッチング用素子として設けられたプレーナ型の薄膜トランジスタであり、半導体層330aと、ゲート絶縁膜330bと、ゲート絶縁膜330b上に形成されたゲート電極330cとを備えている。   The TFT 330A is a planar thin film transistor provided as a pixel switching element, and includes a semiconductor layer 330a, a gate insulating film 330b, and a gate electrode 330c formed on the gate insulating film 330b.

保持容量270Aは、下地膜40上に形成された段差部264の縁に重なるように形成されている。保持容量270Aは、下側容量電極270a、容量絶縁膜270b、及び上側容量電極270cを備えている。下側容量電極270aは、段差部264の表面の一部を構成する側面に形成されている。保持容量270Aは、平面的に見て画素電極9を囲むように額縁状に形成されている。したがって、保持容量270Aは、本例に係る液晶装置において、画素のうち実質的に光が透過可能な開口領域を狭めることなく、保持容量270Aの容量値を大きくすることが可能である。   The storage capacitor 270 </ b> A is formed so as to overlap the edge of the step portion 264 formed on the base film 40. The storage capacitor 270A includes a lower capacitor electrode 270a, a capacitor insulating film 270b, and an upper capacitor electrode 270c. The lower capacitor electrode 270a is formed on a side surface constituting a part of the surface of the step portion 264. The storage capacitor 270A is formed in a frame shape so as to surround the pixel electrode 9 when seen in a plan view. Therefore, the storage capacitor 270A can increase the capacitance value of the storage capacitor 270A without narrowing the aperture region through which light can be substantially transmitted in the pixel in the liquid crystal device according to this example.

ここで、図21に示すように、TFT330Aは、段差部264A上に形成されていてもよい。この場合、保持容量270Aは、下側容量電極270a、容量絶縁膜270b及び上側容量電極270cを備えており、段差部270Aの側面を覆うように形成されている。このような保持容量270A及びTFT330Aによれば、液晶装置の製造プロセスを簡略化できる。   Here, as shown in FIG. 21, the TFT 330A may be formed on the step portion 264A. In this case, the storage capacitor 270A includes a lower capacitor electrode 270a, a capacitor insulating film 270b, and an upper capacitor electrode 270c, and is formed so as to cover the side surface of the step portion 270A. With such a storage capacitor 270A and TFT 330A, the manufacturing process of the liquid crystal device can be simplified.

図22に示すように、下側容量電極270a及び半導体層330aは、下地膜40上において同層に形成された一の半導体層を構成する。加えて、容量絶縁膜270b及びゲート絶縁膜330bは、一の絶縁膜を構成している。本例に係る液晶装置の製造時において、下側容量電極270a及び半導体層330aは同時に形成される。加えて、容量絶縁膜270b及びゲート絶縁膜330bも、相互に同時に形成される。   As shown in FIG. 22, the lower capacitor electrode 270a and the semiconductor layer 330a constitute one semiconductor layer formed in the same layer on the base film 40. In addition, the capacitor insulating film 270b and the gate insulating film 330b constitute one insulating film. At the time of manufacturing the liquid crystal device according to this example, the lower capacitor electrode 270a and the semiconductor layer 330a are formed simultaneously. In addition, the capacitor insulating film 270b and the gate insulating film 330b are also formed at the same time.

よって、本例に係る液晶装置によれば、保持容量270A及びTFT330Aが共通の工程によって形成可能であるため、液晶装置の製造プロセスを簡略化でき、製造コストを削減可能である。   Therefore, according to the liquid crystal device according to the present example, since the storage capacitor 270A and the TFT 330A can be formed by a common process, the manufacturing process of the liquid crystal device can be simplified and the manufacturing cost can be reduced.

尚、図23に示すように、TFT330Aは、段差部264A上に形成されていてもよい。   As shown in FIG. 23, the TFT 330A may be formed on the step portion 264A.

(変形例4)
次に、図24を参照しながら、本実施形態に係る液晶装置の変形例4の構成を説明する。図24は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例3に係る液晶装置と比べて、保持容量270Aの一部である上側容量電極270cの代わりに上側容量電極270dを備えている点で相違する。
(Modification 4)
Next, the configuration of Modification Example 4 of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 24 is a plan view showing a specific configuration of the liquid crystal device according to this example. The liquid crystal device according to this example is different from the liquid crystal device according to Modification 3 described above in that an upper capacitor electrode 270d is provided instead of the upper capacitor electrode 270c which is a part of the storage capacitor 270A.

図24に示すように、本例に係る液晶装置によれば、上側容量電極270dが複数の画素の夫々に個別に設けられており、複数の画素において相互に分断されている。このような上側容量電極270dは、不図示の中継層等の配線を介して相互に電気的に接続されており、所定電位が供給されている。   As shown in FIG. 24, according to the liquid crystal device according to this example, the upper capacitor electrode 270d is individually provided for each of the plurality of pixels, and the plurality of pixels are separated from each other. Such upper capacitor electrodes 270d are electrically connected to each other via wiring such as a relay layer (not shown), and are supplied with a predetermined potential.

(変形例5)
次に、図25を参照しながら、本実施形態に係る液晶装置の変形例5の構成を説明する。図25は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例4に係る液晶装置と比べて、TFT330Aの一部であるゲート電極330cに代えて、走査線11の一部がゲート電極11aとして用いられている点で相違する。
(Modification 5)
Next, the configuration of Modification Example 5 of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 25 is a plan view showing a specific configuration of the liquid crystal device according to this example. In the liquid crystal device according to this example, a part of the scanning line 11 is used as the gate electrode 11a instead of the gate electrode 330c which is a part of the TFT 330A, as compared with the liquid crystal device according to the fourth modification described above. Is different.

図25に示すように、TFT330Aは、図中X方向に延びる走査線11のうちゲート絶縁膜330bに重なる部分であるゲート電極11aを備えている。このようなTFT330Aによれば、走査線11とは別にゲート電極を形成しなくてもよいため、液晶装置の製造プロセスを簡略化できる利点がある。   As shown in FIG. 25, the TFT 330A includes a gate electrode 11a that is a portion of the scanning line 11 extending in the X direction in the drawing and that overlaps the gate insulating film 330b. According to such a TFT 330A, since it is not necessary to form a gate electrode separately from the scanning line 11, there is an advantage that the manufacturing process of the liquid crystal device can be simplified.

(変形例6)
次に、図26を参照しながら、本実施形態に係る液晶装置の変形例6の構成を説明する。図26は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例4に係る液晶装置と比べて、TFT330Aのチャネル長が図中X方向に沿っている点と、保持容量270Aの一部を構成する上側容量電極270dが、図中X方向に沿って相互に隣り合う画素の双方に延びている点で相違する。
(Modification 6)
Next, the configuration of Modification Example 6 of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 26 is a plan view showing a specific configuration of the liquid crystal device according to this example. In the liquid crystal device according to this example, the channel length of the TFT 330A is along the X direction in the drawing as compared with the liquid crystal device according to the fourth modification described above, and the upper capacitor electrode 270d that forms part of the storage capacitor 270A. Is different in that it extends to both pixels adjacent to each other along the X direction in the figure.

図24に示すように、本例に係る液晶装置によれば、上側容量電極270dが、X方向に沿って相互に隣り合う画素に渡って形成されている。このような上側容量電極270dによれば、各画素に設けられた上側容量電極を中継層を介して電気的に接続しなくてもよい。   As shown in FIG. 24, according to the liquid crystal device according to this example, the upper capacitor electrode 270d is formed across adjacent pixels along the X direction. According to such an upper capacitive electrode 270d, the upper capacitive electrode provided in each pixel may not be electrically connected via the relay layer.

(変形例7)
次に、図27を参照しながら、本実施形態に係る液晶装置の変形例7の構成を説明する。図27は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例6に係る液晶装置と比べて、保持容量270Aの一部を構成する上側容量電極270dが、相互に隣り合う画素において相互に分断されている点で相違する。
(Modification 7)
Next, the configuration of Modification Example 7 of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 27 is a plan view showing a specific configuration of the liquid crystal device according to this example. The liquid crystal device according to this example is different from the liquid crystal device according to Modification 6 described above in that the upper capacitor electrodes 270d constituting a part of the storage capacitor 270A are separated from each other in adjacent pixels. Is different.

図27に示すように、上側容量電極270dが複数の画素の夫々に個別に設けられており、複数の画素において相互に分断されている。このような上側容量電極270dは、不図示の中継層等の配線を介して相互に電気的に接続されている。   As shown in FIG. 27, the upper capacitor electrode 270d is individually provided for each of the plurality of pixels, and the plurality of pixels are separated from each other. Such upper capacitor electrodes 270d are electrically connected to each other via wiring such as a relay layer (not shown).

1・・・液晶装置、6・・・データ線、9・・・画素電極、10・・・TFTアレイ基板、10a・・・画像表示領域、11・・・走査線、30,130,230,330・・・TFT、70,170,270,270A・・・保持容量   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 6 ... Data line, 9 ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11 ... Scanning line, 30, 130, 230, 330: TFT, 70, 170, 270, 270A ... Retention capacitance

Claims (10)

基板上の画素領域に配列された複数の画素と、
前記画素毎に設けられたトランジスタ素子と、
前記トランジスタ素子の半導体層と同一の半導体膜から同時に形成された第1容量電極と、該第1容量電極に対向配置された第2容量電極とを有する容量素子とを備え、
前記第1容量電極は、前記半導体層よりも膜厚が大きく形成されてなることを特徴とする電気光学装置。
A plurality of pixels arranged in a pixel region on the substrate;
A transistor element provided for each pixel;
A capacitor element having a first capacitor electrode formed simultaneously from the same semiconductor film as the semiconductor layer of the transistor element, and a second capacitor electrode disposed opposite to the first capacitor electrode;
The electro-optical device, wherein the first capacitor electrode is formed to have a thickness larger than that of the semiconductor layer.
前記容量素子は、平面的に見て前記画素に対応して設けられた画素電極を囲むように額縁状に形成されていること
を特徴とする請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the capacitive element is formed in a frame shape so as to surround a pixel electrode provided corresponding to the pixel in a plan view.
前記第2容量電極は、前記複数の画素に跨って形成されていること
を特徴とする請求項1又は2に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the second capacitor electrode is formed across the plurality of pixels.
前記第1容量電極は、相互に電気的に接続された複数の第1サブ容量電極であり、
前記第1容量電極と前記第2容量電極との間に形成された容量絶縁膜は、前記複数の第1サブ容量電極上に各々形成された複数のサブ容量絶縁膜から構成されており、
前記第2容量電極は、前記複数のサブ容量絶縁膜上に形成されていること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。
The first capacitor electrode is a plurality of first sub-capacitance electrodes electrically connected to each other;
The capacitive insulating film formed between the first capacitive electrode and the second capacitive electrode is composed of a plurality of sub-capacitor insulating films respectively formed on the plurality of first sub-capacitor electrodes,
4. The electro-optical device according to claim 1, wherein the second capacitor electrode is formed on the plurality of sub-capacitor insulating films. 5.
前記第1容量電極は、厚み方向に沿って延びる第2サブ容量電極と、前記基板の基板面に沿って延び、且つ前記第2サブ容量電極に電気的に接続された第3サブ容量電極とを有しており、
前記容量絶縁膜は、前記第2サブ容量電極及び前記第3サブ容量電極の夫々の表面を覆うように形成されていること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。
A first sub-capacitor electrode extending along a thickness direction; a third sub-capacitance electrode extending along a substrate surface of the substrate; and electrically connected to the second sub-capacitance electrode; Have
4. The electricity according to claim 1, wherein the capacitor insulating film is formed so as to cover surfaces of the second sub-capacitance electrode and the third sub-capacitance electrode. 5. Optical device.
前記トランジスタ素子は、前記画素電極に電気的に接続された画素スイッチング用素子であること
を特徴とする請求項1から5の何れか一項に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the transistor element is a pixel switching element electrically connected to the pixel electrode.
前記画素領域の周辺に設けられた回路部の一部を構成する第2トランジスタ素子を備え、
前記第2トランジスタの半導体層は、前記第1半導体層よりも膜厚が大きく形成されており、前記第1容量電極とほぼ同一の膜厚に形成されてなる
を特徴とする請求項1から5の何れか一項に記載の電気光学装置。
A second transistor element constituting a part of a circuit portion provided around the pixel region;
6. The semiconductor layer of the second transistor is formed to have a film thickness larger than that of the first semiconductor layer, and is formed to have substantially the same film thickness as the first capacitor electrode. The electro-optical device according to any one of the above.
前記画素スイッチング用素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が大きくなるように形成されており、
前記基板の基板面に沿って平面的に延びるチャネル領域を有するプレーナ型トランジスタ素子であること
を特徴とする請求項6に記載の電気光学装置。
The semiconductor layer of the pixel switching element is formed such that the width along the substrate surface of the substrate is larger than the thickness along the thickness direction,
The electro-optical device according to claim 6, wherein the electro-optical device is a planar transistor element having a channel region extending in a plane along a substrate surface of the substrate.
前記第2トランジスタ素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が小さくなるように形成されており、
前記基板の基板面に沿ったチャネル幅を有するフィン型トランジスタ素子であること
を特徴とする請求項7に記載の電気光学装置。
The semiconductor layer of the second transistor element is formed such that the width along the substrate surface of the substrate is smaller than the thickness along the thickness direction,
The electro-optical device according to claim 7, wherein the electro-optical device is a fin-type transistor element having a channel width along a substrate surface of the substrate.
基板上の一の領域に段差部を形成する第1工程と、
前記段差部の上面及び側面並びに前記基板上の他の領域に渡って連続的に延びる半導体膜を形成する第2工程と、
前記半導体膜から前記段差の上面及び側面覆う容量素子の第1容量電極を形成すると同時に、前記半導体膜から前記他の領域にトランジスタ素子の半導体層を形成する第3工程と、
前記第1半導体層上に容量絶縁膜を形成すると同時に、前記半導体層上にゲート絶縁膜を形成する第4工程と、
前記容量絶縁膜上に第2容量電極を形成すると同時に、前記ゲート絶縁膜上にゲート電極を形成する第5工程と
を備えたことを特徴とする電気光学装置の製造方法。
A first step of forming a step in one region on the substrate;
A second step of forming a semiconductor film continuously extending over the upper and side surfaces of the stepped portion and other regions on the substrate;
Forming a first capacitor electrode of a capacitor element covering the upper surface and side surfaces of the step from the semiconductor film, and simultaneously forming a semiconductor layer of a transistor element from the semiconductor film to the other region;
Forming a capacitor insulating film on the first semiconductor layer and simultaneously forming a gate insulating film on the semiconductor layer;
And a fifth step of forming a gate electrode on the gate insulating film simultaneously with forming a second capacitor electrode on the capacitor insulating film.
JP2009053047A 2009-03-06 2009-03-06 Electro-optical device and manufacturing method thereof Expired - Fee Related JP5434150B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009053047A JP5434150B2 (en) 2009-03-06 2009-03-06 Electro-optical device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053047A JP5434150B2 (en) 2009-03-06 2009-03-06 Electro-optical device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010204600A true JP2010204600A (en) 2010-09-16
JP5434150B2 JP5434150B2 (en) 2014-03-05

Family

ID=42966109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053047A Expired - Fee Related JP5434150B2 (en) 2009-03-06 2009-03-06 Electro-optical device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5434150B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014002382A (en) * 2012-06-19 2014-01-09 St Microelectronics Sa Nano-projector panel formed by arrayed liquid crystal cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297412A (en) * 1992-04-22 1993-11-12 Nippon Steel Corp Liquid crystal display device
JP2000098409A (en) * 1998-09-24 2000-04-07 Seiko Epson Corp Electrooptical device and its manufacture, and electronic equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297412A (en) * 1992-04-22 1993-11-12 Nippon Steel Corp Liquid crystal display device
JP2000098409A (en) * 1998-09-24 2000-04-07 Seiko Epson Corp Electrooptical device and its manufacture, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014002382A (en) * 2012-06-19 2014-01-09 St Microelectronics Sa Nano-projector panel formed by arrayed liquid crystal cells

Also Published As

Publication number Publication date
JP5434150B2 (en) 2014-03-05

Similar Documents

Publication Publication Date Title
US9146429B2 (en) Display panel
JP4277874B2 (en) Manufacturing method of electro-optical device
TWI514055B (en) Display panel and manufacturing method thereof
KR101896377B1 (en) Liquid crystal display device having minimized bezzel
JP2013080040A (en) Electrooptical device, method for manufacturing electrooptical device, and electronic equipment
US10859885B2 (en) Pixel structure and driving method capable of switching display mode
JP2007294709A (en) Electro-optical device, electronic equipment, and method for manufacturing electro-optical device
JP2006250985A (en) Electrooptical apparatus and electronic device
JP2007293072A (en) Method of manufacturing electro-optical device and the electro-optical device, and electronic equipment
JP2007212812A (en) Electrooptical device
JP2007041265A (en) Electrooptical device and electronic equipment
JP5683874B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2007041346A (en) Electro-optical device and electronic apparatus
JP2006276581A (en) Liquid crystal apparatus and electronic equipment
JP4857775B2 (en) Electro-optic device
JP2011123093A (en) Method for manufacturing electrooptical device
JP5434150B2 (en) Electro-optical device and manufacturing method thereof
JP2009043871A (en) Substrate for electro-optical device, electro-optical device, and electronic instrument
JP2014186085A (en) Method of manufacturing circuit board
JP2020129617A (en) Semiconductor device and method of manufacturing the same
JP2004101615A (en) Active matrix substrate, liquid crystal device, electronic apparatus
JP2010123909A (en) Electro-optical device and method of manufacturing the same
JP4591573B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP2007121530A (en) Liquid crystal device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees