JP2010200525A - 3レベルインバータ回路 - Google Patents
3レベルインバータ回路 Download PDFInfo
- Publication number
- JP2010200525A JP2010200525A JP2009043864A JP2009043864A JP2010200525A JP 2010200525 A JP2010200525 A JP 2010200525A JP 2009043864 A JP2009043864 A JP 2009043864A JP 2009043864 A JP2009043864 A JP 2009043864A JP 2010200525 A JP2010200525 A JP 2010200525A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- level inverter
- inverter circuit
- packages
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
【課題】複数の3レベルインバータ回路を1つのユニットに収納する場合の装置の小形化及び低コスト化に有効な3レベルインバータ回路を提供する。
【解決手段】3レベルインバータ回路30の各素子パッケージは、取付板15の平面上に第1の結合ダイオード5、第1のIGBT1〜第4のIGBT4、第2の結合ダイオード6の順に直線上に配置される。第1及び第2の結合ダイオード5及び6が第1〜第4のIGBT1〜4の外側に配置されているので、第1及び第2の結合ダイオード5及び6の絶縁バリア16及び17との干渉を避ける必要がある積層接続板9の上部導体板10を1つの接続導体板で構成することができ、スナバ回路を必要とせずターンオフサージ電圧を抑制することができる3レベルインバータ回路を簡素な形状で構成できる。3相分を1ユニットに収容する場合は、3本のAC引出配線を通すように第2のIGBT2と第3のIGBT3間の間隙を広げる。
【選択図】図2
【解決手段】3レベルインバータ回路30の各素子パッケージは、取付板15の平面上に第1の結合ダイオード5、第1のIGBT1〜第4のIGBT4、第2の結合ダイオード6の順に直線上に配置される。第1及び第2の結合ダイオード5及び6が第1〜第4のIGBT1〜4の外側に配置されているので、第1及び第2の結合ダイオード5及び6の絶縁バリア16及び17との干渉を避ける必要がある積層接続板9の上部導体板10を1つの接続導体板で構成することができ、スナバ回路を必要とせずターンオフサージ電圧を抑制することができる3レベルインバータ回路を簡素な形状で構成できる。3相分を1ユニットに収容する場合は、3本のAC引出配線を通すように第2のIGBT2と第3のIGBT3間の間隙を広げる。
【選択図】図2
Description
本発明は、電力変換装置の回路を構成する複数パッケージの配置を、ターンオフサージ電圧によるIGBT(Insulate Gate Bipola Trasistor) の破壊を防止するように配置した、3レベルインバータ回路に関する。
入力電圧を細分して出力電圧をパルス状にし、そのパルスの数、間隔、幅などを制御し、目的とする3レベルの周波数の交流を出力するPWM(Pulse Width Modulation) 制御の3レベルインバータ回路が従来技術として知られている。
このような3レベルインバータ回路においては、近年、パワーデバイス用の素子として小形・軽量化、低損失・高効率化、騒音・高調波・トルク変動防止、信頼性の向上等の観点から、IGBT(Insulate Gate Bipola Trasistor) が用いられるようになってきた。
ところで、このような3レベルインバータ回路において、回路を構成する各パッケージ間の配線インダクタンスが大きいと、ターンオフサージ電圧が大きくなる。そして、このターンオフサージ電圧がIGBTの安全動作領域を逸脱すると、IGBTが破壊に至るという不具合が発生する。
このターンオフサージ電圧を抑制する方法としては、配線インダクタンスのエネルギーを吸収するスナバ回路(snubber circuit) をIGBTに並列に接続する方法が取られる。
しかしスナバ回路で吸収したエネルギーを処理する回路が更に必要となり、部品点数の増加による信頼性の低下、装置の大形化によるコストの増加等の問題を招くことになる。
しかしスナバ回路で吸収したエネルギーを処理する回路が更に必要となり、部品点数の増加による信頼性の低下、装置の大形化によるコストの増加等の問題を招くことになる。
このような問題を解消するための1つの方法として、特許文献1には、以下の方法が記載されている。特許文献1に記載の3レベル電力変換装置においては、同文献の図1に示されるように、中央に直流電源9(7、8)を配置し、この直流電源9を通る一方の直線に沿うように、第2のIGBT2、第1の結合ダイオード5、第1のIGBT1をこの順で配置し、一方の直線に対して直流電源9の反対側となる他方の直線に沿うように、第3のIGBT3、第2の結合ダイオード6、第4のIGBT4をこの順で配置する。
そして、同文献の図7に示すように、第1から第4のIGBT並びに第1及び第2の結合ダイオード5及び6の全ての接続端子を一方向に向けて突出させ、電気的に絶縁された複数の平板状の配線板群(積層接続板)30によって、第1から第4のIGBT1〜4並びに第1及び第2の結合ダイオード5及び6の接続端子間に必要な電気的接続を行なう。
このような構成とすることにより、各パッケージの接続端子を直線に沿って配置してこれらの各接続端子間の配線を短くするとともに、流れる電流の往路と復路となる電流路の離間距離を小さくして、電流路に存在する配線インダクタンスを低減している。
また、特許文献2に記載の3レベルインバータ回路においては、同文献の図1に示されるように、第1から第4のIGBT1〜4は、第1の直線αに沿って配置され、素子パッケージ列を形成している。そして直流電源9(7,8)もほぼ直線αに沿って配置されている。
4個のIGBTは、直流電源9の側から第4のIGBT4、第3のIGBT3、第2のIGBT2、及び第1のIGBT1の順で配置されている。第1及び第2の結合ダイオード5及び6は、第1の直線αに対して中央線γとは反対側に所定の距離で且つ第1の直線αに対して平行となる第2の直線βに沿って配置されている。
また第1の結合ダイオード5は、第2の直線β上において、第2のIGBT2と対向する位置に配置され、第2の結合ダイオード6は、第2の直線β上において、第3のIGBT3と対向する位置に配置されている。
そして、上記第l〜4のIGBT1〜4と、第1及び第2の結合ダイオード5及び6、並びに直流電源9を、同文献の図6に示すように、絶縁板を挟んで形成した分割接続板(積層接続板)44〜47で接続している。
このような構成とすることにより、パッケージの異なるスイッチング素子と結合ダイオードを異なる直線上に配置することにより、積層接続板を平板状で構成することができ垂直方向の導体距離を短くし、電流路に存在する配線インダクタンスを低減している。
ところで、高電圧の回路に使用する結合ダイオードにおいては、接続端子のカソードとアノード間に、板状の絶縁バリアを有する物が多い。この絶縁バリアは接続端子の方向に突出しているため、スイッチング素子(IGBT)と結合ダイオードを同一線上に並べると、絶縁バリアが積層接続板に干渉してしまう。そのため、各パッケージ間の電気的接続を単純な平板状の積層接続板で行なうことが出来ないという課題がある。
また、これを避けるために、スイッチング素子と結合ダイオードを各々別の線上に並べる方法では、単純な平板状の積層接続板で電気的接続が実現できるが、スイッチング素子と結合ダイオードが各々別の線上に配置されるため、複数の3レベルインバータ回路を、一つのユニットに収納する場合、結合ダイオードを配置する線上に別のスイッチング素子を配置することが出来ないことから設置面積が大きくなり、装置の大形化を招くことになるという課題がある。
上記の課題を解決するために、本発明はスナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、各部品間に必要な電気的接続をする接続部の構造を簡略化することができ、また複数の3レベルインバータ回路を1つのユニットに収納する場合の装置の小形化及び低コスト化に有効な3レベルインバータ回路を提供する。
本発明の3レベルインバータ回路は、スイッチング素子を内蔵した複数の素子パッケージと、結合ダイオードを内蔵した複数のダイオードパッケージとを同じ載置面に配置し、各パッケージの接続端子を、積層接続板を介して接続するようにした3レベルインバータ回路において、各レベルのインバータ回路ごとに、上記複数の素子パッケージを、該複数の素子パッケージの入力側接続端子の正側接続端子、出力側接続端子、及び入力側接続端子の負側接続端子が直線になるように配置し、上記正側接続端子及び上記負側接続端子の外側に、それぞれ上記ダイオードパッケージを上記素子パッケージと直線に配置するように構成される。
この3レベルインバータ回路において、例えば、上記複数のダイオードパッケージの載置面と、上記複数の素子パッケージの載置面とは相互に高さが異なる載置面であるように構成される。
また、上記出力側接続端子は、例えば、上記複数の素子パッケージの中間に形成され、上記出力側接続端子が形成されている上記素子パッケージと上記素子パッケージとの間には、上記出力側接続端子を引き出し可能な所定の間隙が形成されている、ように構成される。
本発明は、複数の素子パッケージを、その複数の素子パッケージの入力側接続端子の正側接続端子、出力側接続端子、及び入力側接続端子の負側接続端子が直線になるように配置し、正側接続端子及び負側接続端子の外側に、それぞれダイオードパッケージを素子パッケージと直線に配置するので、電気的接続を行なう積層接続板において、結合ダイオードパッケージの絶縁板との干渉を避ける必要がある接続板は、結合ダイオードに接続される一枚の接続板のみとすることが出来るという効果を奏する。
また、本発明は、結合ダイオードパッケージの載置面と、スイッチング素子のパッケージの載置面の高さを異ならせて、ダイオードパッケージと素子パッケージの各接続端子の高さが同一となるようにすることができ、これにより、積層接続板と結合ダイオード又はスイッチング素子の端子と接続するために必要となる高さ調整用の導体又は積層接続板で高さ方向の導体曲げが不要となり、平板状の積層接続板で接続を実現することが出来るという効果を奏する。
また、本発明は、スイッチング素子パッケージの中間にある出力接続端子部のある素子パッケージ間に出力接続端子部を引き出し可能な所定の間隙を有するので、この間隙を用いて出力接続端子を設けることができ、これにより、引出す出力接続端子のために積層接続板を高さ方向に逃がす構造とする必要がなく、平板状の積層接続板で接続を実現することができるという効果を奏する。
以下、本発明の実施の形態について、詳細に説明する。
図1は、本発明の実施例1に係る3レベルインバータ回路の素子パッケージの配置及びパッケージ間の接続を示す図である。
図1に示す3レベルインバータ回路30は、スイッチング素子を内蔵した素子パッケージから成る4個のIGBT(第1のIGBT1〜第4のIGBT4)と、結合ダイオードを内蔵した2個のダイオードパッケージ(以下、第1の結合ダイオード5、第2の結合ダイオード6と言う)と、直流フィルタコンデンサ7及び8とを有している。そして、これらのパッケージを適切な箇所にて相互に電気的に接続する接続部9を有している。
図1に示す3レベルインバータ回路30は、スイッチング素子を内蔵した素子パッケージから成る4個のIGBT(第1のIGBT1〜第4のIGBT4)と、結合ダイオードを内蔵した2個のダイオードパッケージ(以下、第1の結合ダイオード5、第2の結合ダイオード6と言う)と、直流フィルタコンデンサ7及び8とを有している。そして、これらのパッケージを適切な箇所にて相互に電気的に接続する接続部9を有している。
尚、図1には接続部9として配線のみを示しているが、実際には後述するように、複数の導体板と絶縁層が積層された積層接続板で構成されている。
第1のIGBT1〜第4のIGBT4は、直線上に配置されている。その同じ直線上において、第1のIGBT1の外側に第1の結合ダイオード5が配置され、第4のIGBT4の外側に第2の結合ダイオード6が配置されている。
第1のIGBT1〜第4のIGBT4は、直線上に配置されている。その同じ直線上において、第1のIGBT1の外側に第1の結合ダイオード5が配置され、第4のIGBT4の外側に第2の結合ダイオード6が配置されている。
直流フィルタコンデンサ7及び8は、上記の直線上と異なる直線上で、第2のIGBT2と第3のIGBT3の中間となる位置に配置されている。
第1のIGBT1のコレクタCは、直流フィルタコンデンサ7の正極端子Pに接続され、同じくエミッタEは、第2のIGBT2のコレクタC及び第1の結合ダイオード5のカソードKに接続されている。
第1のIGBT1のコレクタCは、直流フィルタコンデンサ7の正極端子Pに接続され、同じくエミッタEは、第2のIGBT2のコレクタC及び第1の結合ダイオード5のカソードKに接続されている。
第1の結合ダイオード5のアノードAは、直流フィルタコンデンサ7及び8の接続点である中間端子Cに接続されている。第2のIGBT2のエミッタEは、交流出力端子ACに接続されている。
また第3のIGBT3のコレクタCは、交流出力端子ACに接続され、同じくエミッタEは第4のIGBT4のコレクタC及び第2の結合ダイオード6のアノードAに接続されている。
第2の結合ダイオード6のカソードKは、直流フィルタコンデンサ7及び8の接続点である中間端子Cに接続され、第4のIGBT4のエミッタEは、直流フィルタコンデンサ8の負側端子Nに接続されている。
図2は、上記の実施例1に係る3レベルインバータ回路を装置とした場合の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。尚、図2には図1と同一の構成部分には図1と同一の番号を付与して示している。
また、図2には、図1に示した接続部9を、上部導体板10、一枚の絶縁板11、左右に分かれた2枚の中段導体板12a及び12b、左右に分かれた2枚の絶縁板13a及び13b、中央及び左右に分かれた3枚の下部導体板14a、14b及び14cから成る積層接続板9として示されている。
尚、積層接続板9の上部導体板10、中段導体板12a及び12b、並びに下部導体板14a、14b及び14cに、各パッケージから縦に延び出して接続されている線は、例えば銅製ポールから成る接続端子である。
図2に示すように、各パッケージは、取付板15の平らな上面において、第1の結合ダイオード5、第1のIGBT1〜第4のIGBT4、第2の結合ダイオード6の順に、直線上に配置されている。
このように、第1及び第2の結合ダイオード5及び6を、第1〜第4のIGBT1〜4の外側に配置することにより、第1の結合ダイオード5のアノード端子とカソード端子間に設けられている絶縁バリア16と、第2の結合ダイオード6のアノード端子とカソード端子間に設けられている絶縁バリア17との干渉を避ける必要がある上部導体板10は、1つの接続導体板で構成することができた。これにより、積層接続板9の形状が簡素化されている。
図3は、実施例2に係る3レベルインバータ装置の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。尚、図3には図2と同一構成部分で本例の説明に要する構成部分にのみ図2と同一の番号を付与して示し、他の構成部分の番号は省略している。
先の図2に示した実施例1の3レベルインバータ装置30の取付板15が段差の無い平らな平面を形成されていたのに対し、本例の3レベルインバータ装置40は、図3に示すように、左右端部側にそれぞれ高い段差を有するように形成された取付板18を備えている。
取付板18の内部平面部19には、第1〜第4のIGBT1〜4が配置され、外側段差平面部21及び21には、それぞれ第1の結合ダイオード5及び第2の結合ダイオード6が配置されている。配置される高さを別にすれば、この場合も第1〜第4のIGBT1〜4と第1及び第2の結合ダイオード5及び6は、上方から見て直線状に配置されている。
上記の内部平面部19と外側段差平面部21との段差の高さhは、第1〜第4のIGBT1〜4のパッケージの高さと、第1及び第2の結合ダイオード5及び6のパッケージの高さとの差として設定されている。
このように、素子パッケージを取り付ける取付板18の面を、第1〜第4のIGBT1〜4のパッケージの高さと第1及び第2の結合ダイオード5及び6のパッケージの高さとの差の分だけ相互に異なる高さとすることにより、中段導体板12a又は12bに接続される第1〜4のIGBT1〜4の端子と、第1及び第2の結合ダイオード5及び6の端子の高さを同じ高さとすることができる。
これにより、積層接続板9の中段導体板12a又は12bと第1〜第4のIGBT1〜4及び第1及び第2の結合ダイオード5及び6の端子との距離が同じとなる。したがって、もし、これらのパッケージを同一面上に配置した場合には積層接続板9の両端部に対し下方への導体曲げを加えるか又は端子側に高さ調節用の接続導体を付加する必要があるが、図3に示す本例の構成では、そのような導体曲げの工程や接続導体を付加する工程が不要となって工程が簡略になる。
図4は、実施例3に係る3レベルインバータ回路の3相を1つのユニット60に収容した場合の素子パッケージの配置及びパッケージ間の接続を示す図である。
この3レベルインバータ回路50の3相を構成する各相の3レベルインバータ装置には、図2に示した実施例1の3レベルインバータ装置30(30−1、30−2、30−3)又は図3に示した実施例2の3レベルインバータ装置40(40−1、40−2、40−3)のいずれかを適用する。
この3レベルインバータ回路50の3相を構成する各相の3レベルインバータ装置には、図2に示した実施例1の3レベルインバータ装置30(30−1、30−2、30−3)又は図3に示した実施例2の3レベルインバータ装置40(40−1、40−2、40−3)のいずれかを適用する。
図4に示す本例の3レベルインバータ回路50には、AC出力端子がU相、V相、及びW相の3回路あり、これら3回路のAC出力導体は同一方向(図4では右側)に配線されることになる。その場合、図4に示すように、3回路のAC出力導体は第2のIGBT2と第3のIGBT3の間を通ってユニット60の外部に引き出すようにする。
図5は、上記実施例3に係る3レベルインバータ回路50を、3相として1つのユニット60に収容した装置とした場合の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。
尚、図5は、図4の回路を収容したユニットを図4の矢印A方向から見た図であり、U相、V相、及びW相の3本のAC出力端子を別にして、一番手前の3レベルインバータ装置40−1(30−1でもよい、以下同様)のみを示している。図4に示した他の2つの3レベルインバータ装置40−2及び40−3は、図5では紙面奥行き方向の向う側に配置されていて、図では陰になって見えない。
また、図5には図3及び図4と同一構成部分で参照のために必要と思われる構成部分にのみ図3及び図4と同一の番号を付与して示し、他の構成部分の番号は省略している。
図5に示すように、図4に示したU相、V相、及びW相の3回路の出力端子は、第2のIGBT2と第3のIGBT3の間を通って、ユニット60の外部に引き出される。
図5に示すように、図4に示したU相、V相、及びW相の3回路の出力端子は、第2のIGBT2と第3のIGBT3の間を通って、ユニット60の外部に引き出される。
これら第2のIGBT2と第3のIGBT3の間は、第1のIGBT1と第2のIGBT2の間に比べて、3回路のAC出力用の導体が配置される分の距離を取ることにより、AC出力用の3回路の導休を第2のIGBT2と第3のIGBT3の間に単純な形で配置することが可能となる。
すなわち、積層接続板9と第2のIGBT2及び第3のIGBT3の配置構成の中で、積層接続板9に、AC出力用の3導体を引き出すための逃げの配置構成を採用する必要がなく、単に第2のIGBT2と第3のIGBT3の間を、AC出力用の3導体の分だけ間隙を開けるだけでよいため、全体構造の簡素化を図ることができる。
本発明は、電力変換装置の回路を構成する複数パッケージの配置をターンオフサージ電圧によるIGBT(Insulate Gate Bipola Trasistor) の破壊を防止するように配置した3レベルインバータ回路に利用することができる。
1 第1のIGBT
2 第2のIGBT
3 第3のIGBT
4 第4のIGBT
5 第1の結合ダイオード
6 第2の結合ダイオード
7、8 直流フィルタコンデンサ
9 積層接続板(接続部)
10 上部導体板
11 絶縁板
12a、12b 中段導体板
13a、13b 絶縁板
14a、14b、14c 下部導体板
15 取付板
16、17 絶縁バリア
18 取付板
19 内部平面部
21 外側段差平面部
30(30−1、30−2、30−3) 段差無し取付板の3レベルインバータ回路
40(40−1、40−2、40−3) 段差付き取付板の3レベルインバータ回路
50 3相の3レベルインバータ回路
60 ユニット
2 第2のIGBT
3 第3のIGBT
4 第4のIGBT
5 第1の結合ダイオード
6 第2の結合ダイオード
7、8 直流フィルタコンデンサ
9 積層接続板(接続部)
10 上部導体板
11 絶縁板
12a、12b 中段導体板
13a、13b 絶縁板
14a、14b、14c 下部導体板
15 取付板
16、17 絶縁バリア
18 取付板
19 内部平面部
21 外側段差平面部
30(30−1、30−2、30−3) 段差無し取付板の3レベルインバータ回路
40(40−1、40−2、40−3) 段差付き取付板の3レベルインバータ回路
50 3相の3レベルインバータ回路
60 ユニット
Claims (3)
- スイッチング素子を内蔵した複数の素子パッケージと、結合ダイオードを内蔵した複数のダイオードパッケージとを同じ載置面に配置し、各パッケージの接続端子を、積層接続板を介して接続するようにした3レベルインバータ回路において、
各レベルのインバータ回路ごとに、
前記複数の素子パッケージを、該複数の素子パッケージの入力側接続端子の正側接続端子、出力側接続端子、及び入力側接続端子の負側接続端子が直線になるように配置し、
前記正側接続端子及び前記負側接続端子の外側に、それぞれ前記ダイオードパッケージを前記素子パッケージと直線に配置する、
ことを特徴とする3レベルインバータ回路。 - 前記複数のダイオードパッケージの載置面と、前記複数の素子パッケージの載置面とは相互に高さが異なる載置面である、ことを特徴とする請求項1記載の3レベルインバータ回路。
- 前記出力側接続端子は、前記複数の素子パッケージの中間に形成され、前記出力側接続端子が形成されている前記素子パッケージと前記素子パッケージとの間には、前記出力側接続端子を引き出し可能な所定の間隙が形成されている、ことを特徴とする請求項1記載の3レベルインバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043864A JP2010200525A (ja) | 2009-02-26 | 2009-02-26 | 3レベルインバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043864A JP2010200525A (ja) | 2009-02-26 | 2009-02-26 | 3レベルインバータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010200525A true JP2010200525A (ja) | 2010-09-09 |
Family
ID=42824638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009043864A Pending JP2010200525A (ja) | 2009-02-26 | 2009-02-26 | 3レベルインバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010200525A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011061813A1 (ja) * | 2009-11-17 | 2013-04-04 | 三菱電機株式会社 | 3レベル電力変換装置 |
CN112073043A (zh) * | 2019-06-11 | 2020-12-11 | 许继集团有限公司 | 一种直流断路器用支路开关组件 |
JP2021022972A (ja) * | 2019-07-25 | 2021-02-18 | 富士電機株式会社 | 電力変換装置 |
JP2023033612A (ja) * | 2019-03-12 | 2023-03-10 | 富士電機株式会社 | 電力変換装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07236281A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | 電力変換装置 |
JP2002153078A (ja) * | 2000-11-09 | 2002-05-24 | Hitachi Ltd | 3レベル電力変換装置 |
-
2009
- 2009-02-26 JP JP2009043864A patent/JP2010200525A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07236281A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | 電力変換装置 |
JP2002153078A (ja) * | 2000-11-09 | 2002-05-24 | Hitachi Ltd | 3レベル電力変換装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011061813A1 (ja) * | 2009-11-17 | 2013-04-04 | 三菱電機株式会社 | 3レベル電力変換装置 |
JP2023033612A (ja) * | 2019-03-12 | 2023-03-10 | 富士電機株式会社 | 電力変換装置 |
JP7364103B2 (ja) | 2019-03-12 | 2023-10-18 | 富士電機株式会社 | 電力変換装置 |
CN112073043A (zh) * | 2019-06-11 | 2020-12-11 | 许继集团有限公司 | 一种直流断路器用支路开关组件 |
CN112073043B (zh) * | 2019-06-11 | 2023-08-15 | 许继集团有限公司 | 一种直流断路器用支路开关组件 |
JP2021022972A (ja) * | 2019-07-25 | 2021-02-18 | 富士電機株式会社 | 電力変換装置 |
JP7408941B2 (ja) | 2019-07-25 | 2024-01-09 | 富士電機株式会社 | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920677B2 (ja) | 電力変換装置およびその組み立て方法 | |
EP2264894B1 (en) | Power module with additional transient current path and power module system | |
JP6160780B2 (ja) | 3レベル電力変換装置 | |
US9444361B2 (en) | Mechanical arrangement of a multilevel power converter circuit | |
JP5132175B2 (ja) | 電力変換装置 | |
JP5807516B2 (ja) | 電力変換装置及び電力変換装置における導体の配置方法 | |
JP6429721B2 (ja) | 電力変換装置及び鉄道車両 | |
US10951128B2 (en) | Main circuit wiring member and power conversion device | |
JP2019110228A (ja) | 電力変換装置 | |
US20210119551A1 (en) | Semiconductor switching arrangement | |
US10164519B2 (en) | Semiconductor stack for converter with snubber capacitors | |
JP2010200525A (ja) | 3レベルインバータ回路 | |
JP2017055610A (ja) | パワー半導体装置 | |
JP4356434B2 (ja) | 3レベルインバータ回路 | |
US10554123B2 (en) | Power converter with a parallel flat plate conductor electrically connected with a capacitor and a power module | |
JP2014222962A (ja) | 電力変換装置 | |
JP2007325387A (ja) | 電力変換装置 | |
JP2008306867A (ja) | 電力変換装置および電気部品の接続方法 | |
JP6493171B2 (ja) | 電力変換装置 | |
JP2013236460A (ja) | 3レベルインバータ | |
JP6338543B2 (ja) | 3レベル電力変換装置 | |
JP2009071129A (ja) | コンデンサ内蔵絶縁型半導体パワーモジュール | |
JP6433579B2 (ja) | 電力変換装置 | |
WO2017175394A1 (ja) | マルチレベル電力変換装置 | |
US10658925B2 (en) | Circuit board to transform an entry phase in at least one output phase and direct-current-motor with such circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |