JP2010190948A - Thin film transistor and image display device - Google Patents
Thin film transistor and image display device Download PDFInfo
- Publication number
- JP2010190948A JP2010190948A JP2009032502A JP2009032502A JP2010190948A JP 2010190948 A JP2010190948 A JP 2010190948A JP 2009032502 A JP2009032502 A JP 2009032502A JP 2009032502 A JP2009032502 A JP 2009032502A JP 2010190948 A JP2010190948 A JP 2010190948A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- layer
- oxide
- color filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、カラーフィルタ上に形成した薄膜トランジスタ及びその薄膜トランジスタからなる画像表示装置において、ゲート絶縁膜表面の凹凸を軽減し、薄膜トランジスタの耐電圧を向上させることに関する。 The present invention relates to a thin film transistor formed on a color filter and an image display device including the thin film transistor, which reduces unevenness on the surface of a gate insulating film and improves a withstand voltage of the thin film transistor.
近年、電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン、金属酸化物半導体材料、有機半導体材料等を用いた薄膜トランジスタが使用されている。しかし、アモルファスシリコンや多結晶シリコン、有機半導体材料は可視光領域において光感度を持つため、遮光膜が必要となる。 In recent years, thin film transistors using amorphous silicon, polycrystalline silicon, metal oxide semiconductor materials, organic semiconductor materials, or the like have been used as transistors for driving electronic devices. However, since amorphous silicon, polycrystalline silicon, and organic semiconductor materials have photosensitivity in the visible light region, a light shielding film is necessary.
一方、バンドギャップの大きい金属酸化物半導体材料は可視光領域で光感度を持たず透明であるという特徴を持ち、かつ低温で成膜できるため、プラスチック基板などの基板上にフレキシブルな透明薄膜トランジスタを形成することが可能である(特許文献1参照)。金属酸化物半導体材料を用いた薄膜トランジスタは、アクティブマトリクス表示装置の開口率の向上や、新たなディスプレイ構成を実現するものとして多くの関心を集めている。 On the other hand, a metal oxide semiconductor material with a large band gap is characterized by being transparent without visible light sensitivity in the visible light region, and can be formed at low temperatures, so a flexible transparent thin film transistor is formed on a substrate such as a plastic substrate. It is possible to do (refer patent document 1). Thin film transistors using a metal oxide semiconductor material are attracting a lot of interest for improving the aperture ratio of active matrix display devices and realizing new display configurations.
透明薄膜トランジスタを用いた新たなディスプレイ構成として、カラーフィルタ上に透明薄膜トランジスタを形成したフロントドライブ構造(非特許文献2)がある。 As a new display configuration using a transparent thin film transistor, there is a front drive structure in which a transparent thin film transistor is formed on a color filter (Non-Patent Document 2).
薄膜トランジスタを用いるディスプレイにおいては、一般的にガラスなどの基材上に直接、薄膜トランジスタが形成される。例えば、ボトムゲート構造の場合、ガラス上にゲート配線を形成し、その上にゲート絶縁膜を形成することになる。このときゲート絶縁膜の凹凸により、薄膜トランジスタの耐電圧の低下が起こる。特にゲート絶縁膜の膜厚が薄い場合や膜質が良くない場合は、その傾向が顕著であり、ゲートリーク電流や素子の絶縁破壊の原因となる。このような素子不良が生じやすい薄膜トランジスタの構成例を図4及び5に示す。図4(a)、図4(b)はほぼ1画素分を示す平面図で表された図5の透明薄膜トランジスタのS−S’の破線での断面図である。カラーフィルタの着色層2に起因する凹凸がオーバーコート層上にも現れるため、その上部に形成される薄膜トランジスタの絶縁膜6に段差が生じ、ゲート配線とその上に積層される配線間でのゲートリーク電流や素子の絶縁破壊が生じる。
In a display using a thin film transistor, the thin film transistor is generally formed directly on a substrate such as glass. For example, in the case of a bottom gate structure, a gate wiring is formed on glass and a gate insulating film is formed thereon. At this time, the withstand voltage of the thin film transistor is lowered due to the unevenness of the gate insulating film. In particular, when the thickness of the gate insulating film is thin or the film quality is not good, the tendency is remarkable, which causes a gate leakage current or a dielectric breakdown of the element. 4 and 5 show structural examples of thin film transistors in which such element defects are likely to occur. FIGS. 4A and 4B are cross-sectional views taken along the broken line S-S ′ of the transparent thin film transistor of FIG. 5 represented by a plan view showing almost one pixel. Since unevenness due to the
本発明は、カラーフィルタ表面の凹凸に起因する、ゲートリーク電流や素子の絶縁破壊を抑制することができる薄膜トランジスタおよび画像表示装置を提供することである。 An object of the present invention is to provide a thin film transistor and an image display device capable of suppressing gate leakage current and element breakdown caused by unevenness on the surface of a color filter.
請求項1にかかる発明は、
透明な基板上に、着色層からなるサブ画素と、複数の前記サブ画素からなる画素と、複数の前記画素とオーバーコート層からなるカラーフィルタと、ゲート配線と、キャパシタ配線と、ゲート絶縁膜と、半導体活性層と、ソース配線と、ドレイン電極を備えた薄膜トランジスタにおいて、前記オーバーコート層がくぼみを有し、前記ゲート配線が前記オーバーコート層上の前記くぼみ部分に形成されていることを特徴とする薄膜トランジスタである。
The invention according to
On a transparent substrate, a subpixel made of a colored layer, a pixel made of a plurality of the subpixels, a color filter made of a plurality of the pixels and an overcoat layer, a gate wiring, a capacitor wiring, and a gate insulating film In the thin film transistor having a semiconductor active layer, a source wiring, and a drain electrode, the overcoat layer has a recess, and the gate wiring is formed in the recess portion on the overcoat layer. Thin film transistor.
請求項2にかかる発明は、
前記ゲート配線及び前記ソース配線が、各サブ画素間の領域上に配置された請求項1に記載の薄膜トランジスタである。
The invention according to
The thin film transistor according to
請求項3にかかる発明は、
前記カラーフィルタの各画素の着色層が赤(R)と、緑(G)と、青(B)と、無色(W)、もしくは黄(Y)と、マゼンタ(M)と、シアン(C)と、無色(W)からなっており、着色層上にオーバーコート層を設けていることを特徴とする請求項1および2に記載の薄膜トランジスタである。
The invention according to
The colored layer of each pixel of the color filter is red (R), green (G), blue (B), colorless (W), yellow (Y), magenta (M), and cyan (C). 3. The thin film transistor according to
請求項4にかかる発明は、
前記カラーフィルタの各サブ画素間のオーバーコート層が着色層とブラックマトリクスまたは着色層と基材との各膜厚差によってくぼみを形成することを特徴とする請求項1ないし3に記載の薄膜トランジスタとしたものである。
The invention according to
4. The thin film transistor according to
請求項5にかかる発明は、
前記半導体活性層は金属酸化物を主成分とする材料であることを特徴とする請求項1ないし4に記載の薄膜トランジスタとしたものである。
The invention according to
5. The thin film transistor according to
請求項6にかかる発明は、
請求項1乃至5に記載の薄膜トランジスタを用いた画像表示装置である。
The invention according to
An image display device using the thin film transistor according to
請求項7にかかる発明は、
透明な基板上に、着色層からなるサブ画素と、複数の前記サブ画素からなる画素と、複数の前記画素とオーバーコート層からなるカラーフィルタと、ゲート配線と、キャパシタ配線と、ゲート絶縁膜と、半導体活性層と、ソース配線と、ドレイン電極を備えた薄膜トランジスタにおいて、前記オーバーコート層がくぼみを有し、前記ゲート配線が前記オーバーコート層上の前記くぼみ部分に形成されていることを特徴とする薄膜トランジスタの製造方法である。
The invention according to
On a transparent substrate, a subpixel made of a colored layer, a pixel made of a plurality of the subpixels, a color filter made of a plurality of the pixels and an overcoat layer, a gate wiring, a capacitor wiring, and a gate insulating film In the thin film transistor having a semiconductor active layer, a source wiring, and a drain electrode, the overcoat layer has a recess, and the gate wiring is formed in the recess portion on the overcoat layer. This is a method of manufacturing a thin film transistor.
請求項8にかかる発明は、
前記オーバーコート層にくぼみを形成する工程は、前記カラーフィルタの各サブ画素間のオーバーコート層が着色層とブラックマトリクスまたは着色層と基板との膜厚差によってくぼみを形成する工程であることを特徴とする請求項7に記載の薄膜トランジスタの製造方法である。
The invention according to
The step of forming the depression in the overcoat layer is a step in which the overcoat layer between the sub-pixels of the color filter forms a depression due to a difference in film thickness between the colored layer and the black matrix or the colored layer and the substrate. 8. The method of manufacturing a thin film transistor according to
カラーフィルタ上に形成した薄膜トランジスタにおいて、カラーフィルタのオーバーコート層形成時に、カラーフィルタの各色のサブ画素間上のオーバーコート表面上にくぼみを形成し、ゲート配線を、前記カラーフィルタの各色のサブ画素間の領域上に配置することにより、ゲート絶縁膜表面の凹凸を軽減し、薄膜トランジスタの耐電圧を向上させることができる。 In the thin film transistor formed on the color filter, when the overcoat layer of the color filter is formed, a depression is formed on the overcoat surface between the subpixels of each color of the color filter, and the gate wiring is connected to the subpixel of each color of the color filter. By disposing on the region between, the unevenness of the surface of the gate insulating film can be reduced and the withstand voltage of the thin film transistor can be improved.
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that, in the embodiments, the same components are denoted by the same reference numerals, and redundant description among the embodiments is omitted.
図1及び図2に本発明の実施の形態に係る透明薄膜トランジスタを示した。図1はほぼ1画素分を示す平面図で表された図2の透明薄膜トランジスタのS−S’の破線での断面図である。本発明の実施の形態に係る画像表示装置に用いられる薄膜トランジスタは、透明な基板1、カラーフィルタ着色層2、ブラックマトリクス3、オーバーコート層4、ゲート配線5、ゲート絶縁膜6、半導体活性層7、ソース配線8、ドレイン電極9を備えている。さらに、キャパシタ配線10、層間絶縁膜11及び画素電極12を備えている。
1 and 2 show a transparent thin film transistor according to an embodiment of the present invention. FIG. 1 is a cross-sectional view taken along the broken line S-S ′ of the transparent thin film transistor of FIG. 2 represented by a plan view showing approximately one pixel. The thin film transistor used in the image display device according to the embodiment of the present invention includes a
また、図2に示すように、本発明の実施の形態に係る画像表示装置に用いられる薄膜トランジスタは、透明な基板上に形成された着色層と、透明な基板上及び着色層上に形成されたオーバーコート層からなるカラーフィルタと、オーバーコート層上に形成されたゲート配線と、ゲート配線に離間して形成されたキャパシタ配線と、ゲート配線及びキャパシタ配線上に形成された透明なゲート絶縁膜と、ゲート絶縁膜上に形成された半導体活性層と、ゲート絶縁膜上及び半導体活性層上に一部重なって形成されたソース配線と、ゲート絶縁膜上及び半導体活性層上に一部重なり、ソース配線と離間して形成されたドレイン電極とを備えており、オーバーコート層がくぼみを有し、ゲート配線がくぼみ部分に配置されている。 Further, as shown in FIG. 2, the thin film transistor used in the image display device according to the embodiment of the present invention is formed on a transparent layer, a transparent substrate, and a colored layer. A color filter formed of an overcoat layer; a gate wiring formed on the overcoat layer; a capacitor wiring formed apart from the gate wiring; a transparent gate insulating film formed on the gate wiring and the capacitor wiring; A semiconductor active layer formed on the gate insulating film, a source wiring formed to partially overlap the gate insulating film and the semiconductor active layer, and a source partially overlapping on the gate insulating film and the semiconductor active layer. A drain electrode formed separately from the wiring is provided, the overcoat layer has a recess, and the gate wiring is disposed in the recess.
図1及び図2に示した薄膜トランジスタの素子構成において、ソース配線及びドレイン電極の下に半導体活性層が形成されているトップコンタクト構造となっているが、半導体活性層の下にソース配線及びドレイン電極が形成されているボトムコンタクトであってもかまわない。また、本発明の実施の形態は、ソース配線とドレイン電極と半導体活性層が順不同に上に重なって形成されていてもよい。 1 and 2 has a top contact structure in which a semiconductor active layer is formed under the source wiring and the drain electrode, but the source wiring and the drain electrode are under the semiconductor active layer. It may be a bottom contact in which is formed. Further, in the embodiment of the present invention, the source wiring, the drain electrode, and the semiconductor active layer may be overlaid in random order.
「透明」とは、可視光である波長領域400nm以上700nm以下の範囲内で透過率が70%以上であることをいう。 “Transparent” means that the transmittance is 70% or more within the wavelength range of 400 nm to 700 nm that is visible light.
本発明の実施の形態に係る透明な基板1として、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができるが本発明ではこれらに限定されるものではない。これらは単独の透明な基板1として使用してもよいが、二種以上を積層した複合の透明な基板1として使用することもできる。
As the
本発明の実施の形態に係る透明な基板1が有機物フィルムである場合は、薄膜トランジスタの素子の耐久性を向上させるために透明のガスバリア層(図示せず)を形成することができる。ガスバリア層としては酸化アルミニウム(Al2O3)、酸化ケイ素(SiO2)、窒化ケイ素(SiN)、酸化窒化ケイ素(SiON)、炭化ケイ素(SiC)及びダイヤモンドライクカーボン(DLC)などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた透明な基板1の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤCVD法及びゾルゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
When the
本発明の実施の形態に係る着色層2は、透明な基板1上に形成され、赤色フィルタ(R)、緑色フィルタ(G)及び青色カラーフィルタ(B)の3種類、もしくは赤色フィルタ(R)、緑色フィルタ(G)、青色カラーフィルタ(B)及び白色カラーフィルタ(W)、または、シアン色フィルタ(C)、マゼンタ色フィルタ(M)及び黄色フィルタ(Y)の組み合わせから形成されていることが好ましいが、本発明はこれらに限定されるものではない。カラーフィルタ着色層2はその各色がそれぞれ所定幅の線条(ストライプ)、マトリクス状に、または所定サイズの矩形マトリクス状等、適宜パターン状に0.7μm以上2.0μm以下の膜厚でパターニングされている。また各色の着色層2の間には、膜厚0.1μm以上0.5μm以下の黒色のブラックマトリクス3を設けても良いし、設けなくても良い。
The
着色層2のパターン形成後に、着色パターンを保護するために、透明な基板1及び着色層2上に透明なオーバーコート層4が設けられる。このとき、着色層2の各色サブ画素の間の部分は、着色層2よりも膜厚の薄いブラックマトリクス3が形成されているか、もしくは何も形成されていないので、この着色層2とブラックマトリクス3との膜厚差または、着色層2と基材1との高低差を利用し、カラーフィルタ表面の各色のサブ画素間上に凹状のくぼみを形成することができる(図3(a)、(b)参照)。
After the patterning of the
くぼみを形成するにあたり、具体的には、着色層2の各色サブ画素間が5μm以上あることが好ましく、着色層2とブラックマトリクス3の膜厚差、または、着色層2と基材1の高低差が0.3μm以上2.0μm以下であることが好ましい。オーバーコート層4は、着色層2とブラックマトリクス3および着色層2と基材1表面の高低差との関係によって、その膜厚を適宜変更することができ、好ましくは1μm以上4μm以下であり、それによりオーバーコート層4表面に0.1μm〜0.3μmのくぼみを形成することができる。
In forming the depression, specifically, it is preferable that the distance between each color sub-pixel of the
透明なオーバーコート層4の材料としては、熱硬化性の透明樹脂、例えばエポキシ樹脂などが好適に用いられるが本発明においては、これに限定されるものではない。
As a material for the
透明な基板1とゲート配線5が成形される層との間にカラーフィルタを形成することにより、カラーフィルタと薄膜トランジスタとの容易な位置合わせができ、カラーフィルタを使用する画像表示装置を作製する際に生じる位置合わせの不良による歩留まりの低下を防ぐことができる。
When a color filter is formed between the
本発明の実施の形態に係るゲート配線5は、オーバーコート層4上のくぼみに形成され、導電材料の薄膜から形成される。また、導電材料の薄膜とを2層以上積層して使用しても良い。
The
ゲート配線5の膜厚は、前記くぼみ部分の高低差の値と同等であることが望ましく、くぼみ部分の高低差の値と同等とは、前記くぼみ部分の高低差の値に対してその差が±20%以内であることをいう。ゲート配線5の膜厚を前記くぼみ部分の高低差の値と同等にすることにより、ゲート配線上に形成されるゲート絶縁膜の凹凸を低減させ、薄膜トランジスタの耐電圧を向上することができる。
The film thickness of the
ゲート配線5の線幅は、前記着色層2の各色サブ画素間の幅と同じ、もしくはそれ以下であることが望ましく、着色層2の各色サブ画素間の幅と同じ、もしくはそれ以下とは、各色サブ画素間の幅の値に対してその差が−20%以上5%以下であることをいう。
The line width of the
ゲート配線5としては、金(Au)、銀(Ag)、銅(Cu)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、白金(Pt)などの金属材料およびこれらの金属材料の合金や金属材料の薄膜を複数積層したものを用いることができる。そのほかにも酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)及び酸化亜鉛スズ(Zn2SnO4)、などの酸化物材料また、これらの酸化物材料に不純物をドープしたものも用いることができる。酸化物材料に不純物をドープしたものとしては、例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)、タングステン(W)、ガリウム(Ga)、セリウム(Ce)及び亜鉛(Zn)をドープしたもの、酸化亜鉛にアルミニウム(Al)やガリウム(Ga)をドープしたものなどである。これらの金属材料や酸化物材料を複数積層したものも使用することができるが、本発明ではこれらに限定されるものではない。
As the
ゲート配線5に用いる導電材料の薄膜は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法などで形成することができるが本発明ではこれらに限定されるものではない。
A thin film of a conductive material used for the
本発明の実施の形態に係る薄膜トランジスタのゲート絶縁膜6はゲート配線及びオーバーコート層上に形成され、使用される材料は特に限定しないが、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル(Ta2O5)、酸化イットリウム(Y2O3)、酸化ハフニウム(HfO2)、ハフニウムアルミネート(HfAlO)、酸化ジルコニウム(ZrO2)及び酸化チタン(TiO2)などの無機材料、またはポリメチルメタクリレート(PMMA)などのポリアクリレート、ポリビニルアルコール(PVA)、ポリスチレン(PS)、透明性ポリイミド、ポリエステル、エポキシ樹脂及びポリビニルフェノールなどの有機材料が挙げられるが本発明ではこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率が1011Ω・cm以上、望ましくは1014Ω・cm以上であることが好ましい。
The
ゲート絶縁膜6は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが本発明ではこれらに限定されるものではない。ゲート絶縁膜6の膜厚は50nm以上2μm以下であることが望ましい。これらのゲート絶縁膜6は単層として用いても構わないし、複数の層を積層したものを用いても構わないし、また成長方向に向けて組成を傾斜したものでも構わない。
The
本発明の実施の形態に係る薄膜トランジスタに用いる半導体活性層7は着色層の各色の間の領域上に形成され、その材料としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。酸化物半導体材料は亜鉛(Zn)、インジウム(In)、スズ(Sn)、タングステン(W)、マグネシウム(Mg)及びガリウム(Ga)のうち一種類以上の元素を含む酸化物であり、酸化亜鉛(ZnO)、酸化インジウム(In2O3)、酸化インジウム亜鉛(In−Zn−O)、酸化スズ(SnO2)、酸化タングステン(WO)及び酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)などの材料が挙げられるが、本発明ではこれらに限定されるものではない。これらの材料は透明であり、バンドギャップが2.8eV以上、好ましくはバンドギャップが3.2eV以上であることが望ましい。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスとの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体活性層7の膜厚は20nm以上あることが望ましい。
The semiconductor
半導体活性層7に用いられる金属酸化物材料は可視光領域において光感度を持たないため、従来のシリコンを用いた薄膜トランジスタのように遮光層を設ける必要がないので、アクティブマトリクス表示装置の開口率の向上や、新たなディスプレイ構成の実現可能性がある。
Since the metal oxide material used for the semiconductor
半導体活性層7の形成方法は、スパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法、MBE(Molecular Beam Epitaxy)法、ALD(Atomic Layer Deposition)法及びゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法である。スパッタリング法ではRFマグネトロンスパッタリング法及びDCスパッタリング法、真空蒸着法では抵抗加熱蒸着法、電子ビーム蒸着法及びイオンプレーティング法、CVD法ではホットワイヤCVD法及びプラズマCVD法などが挙げられるが本発明ではこれらに限定されるものではない。
The semiconductor
本発明の実施の形態に係る薄膜トランジスタの構造がボトムゲート型の場合は、半導体活性層7の上を覆うような保護膜(図示せず)を設けることができる。保護膜を用いることで、半導体活性層7が湿度などで経時変化を受けたり、層間絶縁膜11から影響を受けたりすることを防ぐことができる。保護膜としては酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、または、ポリメチルメタクリレート(PMMA)などのポリアクリレート、ポリビニルアルコール(PVA)、ポリスチレン(PS)、透明性ポリイミド、ポリエステル、エポキシ樹脂、ポリビニルフェノール及びフッ素系樹脂等の有機材料が挙げられるが本発明ではこれらに限定されるものではない。これらの保護膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
When the structure of the thin film transistor according to the embodiment of the present invention is a bottom gate type, a protective film (not shown) that covers the semiconductor
本発明の実施の形態に係る薄膜トランジスタのソース配線8の材料として不透明な金属材料、例えば金(Au)、銀(Ag)、銅(Cu)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、白金(Pt)などの場合、ソース配線8は各サブ画素間の領域上に形成される。また、上述した金属材料は合金や金属材料の薄膜を複数積層してもよい。また、ソース配線8の材料として透明な酸化物材料、例えば酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)及び酸化亜鉛スズ(Zn2SnO4)、などの場合はサブ画素上のどこにあってもよい。また、上述した酸化物材料は不純物をドープしてもよく、酸化物材料に不純物をドープしたものとしては、例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)、タングステン(W)、ガリウム(Ga)、セリウム(Ce)及び亜鉛(Zn)をドープしたもの、酸化亜鉛にアルミニウム(Al)やガリウム(Ga)をドープしたものなどである。上述した金属材料と酸化物材料を複数積層したものも使用することができるが、本発明ではこれらに限定されるものではない。
An opaque metal material such as gold (Au), silver (Ag), copper (Cu), titanium (Ti), tantalum (Ta), molybdenum (Mo) as a material of the
ソース配線8に用いる導電材料の薄膜の形成方法は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法などが挙げられるが、本発明ではこれらに限定されるものではない。
Examples of the method for forming a thin film of a conductive material used for the
本発明の実施の形態に係るドレイン電極9はゲート絶縁膜上に形成され、その材料としては、金(Au)、銀(Ag)、銅(Cu)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、白金(Pt)などの金属材料、及びこれらの金属材料の合金や金属材料の薄膜を複数積層したものも使用できる。そのほかにも酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)及び酸化亜鉛スズ(Zn2SnO4)、などの酸化物材料また、これらの酸化物材料に不純物をドープしたものも用いることができる。酸化物材料に不純物をドープしたものとしては、例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)、タングステン(W)、ガリウム(Ga)、セリウム(Ce)及び亜鉛(Zn)をドープしたもの、酸化亜鉛にアルミニウム(Al)やガリウム(Ga)をドープしたものなどである。これらの金属材料と酸化物材料を複数積層したものも使用することができるが、本発明ではこれらに限定されるものではない。
The
ドレイン電極9に用いる導電材料の薄膜の形成方法は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法などが挙げられるが、本発明ではこれらに限定されるものではない。
Examples of a method for forming a thin film of a conductive material used for the
ドレイン電極9の面積が画素領域に対して、大きくなる場合は、透明な導電材料で形成することによって、不透明な導電材料で形成する場合と比較して、薄膜トランジスタの開口率を大きくすることができる。
When the area of the
本発明の実施の形態に係るキャパシタ配線10としては、金(Au)、銀(Ag)、銅(Cu)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、白金(Pt)などの金属材料、及びこれらの金属材料の合金や金属材料の薄膜を複数積層したものも使用できる。そのほかにも酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)及び酸化亜鉛スズ(Zn2SnO4)、などの酸化物材料また、これらの酸化物材料に不純物をドープしたものも用いることができる。酸化物材料に不純物をドープしたものとしては、例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)、タングステン(W)、ガリウム(Ga)、セリウム(Ce)及び亜鉛(Zn)をドープしたもの、酸化亜鉛にアルミニウム(Al)やガリウム(Ga)をドープしたものなどである。これらの金属材料と酸化物材料を複数積層したものも使用することができるが、本発明ではこれらに限定されるものではない。
As the
キャパシタ配線10に用いる導電材料の薄膜は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法などで形成することができるが本発明ではこれらに限定されるものではない。
A thin film of a conductive material used for the
また、キャパシタ配線10は透明な導電材料で形成することにより、不透明な導電材料で形成した場合と比較して、薄膜トランジスタの開口率を大きくすることが可能である。
Further, by forming the
本発明の実施の形態に係る層間絶縁膜11としては絶縁性で透明であれば特に限定されない。例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、または、ポリメチルメタクリレート(PMMA)などのポリアクリレート、ポリビニルアルコール(PVA)、ポリスチレン(PS)、透明性ポリイミド、ポリエステル、エポキシ樹脂及びポリビニルフェノールなどの有機材料が挙げられるが本発明ではこれらに限定されるものではない。層間絶縁膜11はゲート絶縁膜6と同じ材料であっても構わないし、異なる材料であっても構わない。これらの層間絶縁膜11は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
The
本発明の実施の形態に係る画素電極12は透明な導電材料の薄膜で形成されており、薄膜トランジスタのドレイン電極9と電気的に接続していなければならい。具体的には、層間絶縁膜11をスクリーン印刷法などの方法でパターン印刷してドレイン電極9の部分に層間絶縁膜11を設けない方法や、層間絶縁膜11を全面に塗布し、そのあとレーザビーム等を用いて層間絶縁膜11に穴を空ける方法などが挙げられるが本発明ではこれらに限定されるものではない。
The
画素電極12としては、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)及び酸化亜鉛スズ(Zn2SnO4)、などの酸化物材料また、これらの酸化物材料に不純物をドープしたものも用いることができる。酸化物材料に不純物をドープしたものとしては、例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)、タングステン(W)、ガリウム(Ga)、セリウム(Ce)及び亜鉛(Zn)をドープしたもの、酸化亜鉛にアルミニウム(Al)やガリウム(Ga)をドープしたものなどである。これらの材料を複数積層したものも使用することができるが、本発明ではこれらに限定されるものではない。
As the
画素電極12に用いる透明な導電材料の薄膜は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD法、光CVD法、ホットワイヤCVD法などで形成することができるが本発明ではこれらに限定されるものではない。
A thin film of a transparent conductive material used for the
本発明の薄膜トランジスタに組み合わせる表示要素としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置などが挙げられる。 Examples of the display element combined with the thin film transistor of the present invention include an electrophoretic reflective display device, a transmissive liquid crystal display device, a reflective liquid crystal display device, a transflective liquid crystal display device, an organic EL display device, and an inorganic EL display device. .
図2は本実施例の画像表示装置のほぼ1画素分の部分断面図、図3は実施例の画像表示装置のほぼ1画素分の部分平面図である。なお、これらの図における各層の膜厚や面積の比は、本実施例の画像表示装置における薄膜トランジスタの膜厚や面積比を正確に表すものではない。 FIG. 2 is a partial cross-sectional view of approximately one pixel of the image display apparatus of the present embodiment, and FIG. 3 is a partial plan view of approximately one pixel of the image display apparatus of the embodiment. Note that the ratio of the film thickness and area of each layer in these drawings does not accurately represent the film thickness and area ratio of the thin film transistor in the image display device of this embodiment.
以下に、実施例及び比較例を挙げて本発明を具体的に説明するが、本発明は以下の記載に限られるものではない。 EXAMPLES The present invention will be specifically described below with reference to examples and comparative examples, but the present invention is not limited to the following description.
<実施例>
図1(b)及び図2に示される薄膜トランジスタを用いた画像表示装置を以下の手順で作製した。
透明な基板1としてコーニング社製無アルカリガラス1737(厚さ0.7mm)を用い、その一方の面に赤(R)、緑(G)、青(B)、無色(W)の4色からなるカラーフィルタ着色層2を形成した。より詳細には、カラーフィルタ着色層2(R)、2(G)、2(B)、2(W)は、それぞれの樹脂をガラス基板1全体に塗布した後、定められた形状のフォトマスクを用いて、露光、現像、および焼成して形成した。本実施例では、最初に、着色層2(R)を形成し、その後2(G)、2(B)、2(W)の順番で形成した。その上に、熱硬化性透明樹脂であるオーバーコート層4を塗布、焼成し、カラーフィルタを形成した。各色着色層のサブ画素間は10μmであり、オーバーコート層4の着色層2各色のサブ画素間上には0.1μmほどのくぼみが形成される。
<Example>
An image display device using the thin film transistor shown in FIG. 1B and FIG. 2 was manufactured by the following procedure.
As the
その上にDCマグネトロンスパッタ法でインジウム−スズ酸化物(In−Sn−O、通称:「ITO」)100nmを成膜し、これをフォトリソグラフィー法により所望の形状にパターニングすることでゲート配線5およびキャパシタ配線10とした。なおゲート配線5は、着色層2各色のサブ画素間上に存在するくぼみ部分に配置した。このゲート配線5およびキャパシタ配線10上に、RFマグネトロンスパッタにより酸化窒化シリコン(SiON)を200nm成膜し、ゲート絶縁膜6とした。さらにRFマグネトロンスパッタにより酸化亜鉛インジウムガリウム(In−Ga−Zn−O)を40nm成膜し、フォトリソグラフィー法により所望の形状にパターニングし、半導体活性層7を形成した。この上にレジストを塗布し、乾燥、現像を行った後、ITO100nmをDCマグネトロンスパッタ法で成膜し、レジストリフトオフを行い、ソース配線8およびドレイン電極9を形成した。さらにこの上に、印刷法を用いてエポキシ系樹脂を5μmの厚さで塗布し、層間絶縁膜11とした。最後にDCマグネトロンスパッタ法でITO100nmを成膜し、フォトリソグラフィー法により所望の形状にパターニングを行い、画素電極12とした。このようにして作製した薄膜トランジスタ上に、共通電極を含む電気泳動型反射型表示要素としてE Ink社製Vizplex Imaging Filmを貼り付け、実施例の画像表示装置を作製した。なお本実施例の画像表示装置はカラーフィルタ側より薄膜トランジスタを通して表示を見る構成となっている。
A 100 nm film of indium-tin oxide (In—Sn—O, commonly known as “ITO”) is formed thereon by DC magnetron sputtering, and this is patterned into a desired shape by photolithography to form
<比較例>
図4(b)及び図5に示される薄膜トランジスタを用いた画像表示装置を以下の手順で作製した。
透明な基板1としてコーニング社製無アルカリガラス1737(厚さ0.7mm)を用い、その一方の面に赤(R)、緑(G)、青(B)、無色(W)の4色からなるカラーフィルタ着色層2を形成した。より詳細には、カラーフィルタ着色層2(R)、(G)、(B)、(W)は、それぞれの樹脂をガラス基板1全体に塗布した後、定められた形状のフォトマスクを用いて、露光、現像、および焼成して形成した。本実施例では、最初に、カラーフィルタ層2(R)を形成し、(G)、(B)、(W)の順番で形成した。その上に、熱硬化性透明樹脂であるオーバーコート層4を塗布、焼成し、その後研磨を行い表面を平坦化し、カラーフィルタを形成した。
その上にDCマグネトロンスパッタ法でITO100nmを成膜し、これをフォトリソグラフィー法により所望の形状にパターニングすることでゲート配線5およびキャパシタ配線10とした。このゲート配線5およびキャパシタ配線10上に、RFマグネトロンスパッタにより酸化窒化シリコン(SiON)を200nm成膜し、ゲート絶縁膜6とした。さらにRFマグネトロンスパッタにより酸化亜鉛インジウムガリウム(In−Ga−Zn−O)を40nm成膜し、フォトリソグラフィー法により所望の形状にパターニングし、半導体活性層7を形成した。この上にレジストを塗布、乾燥、現像を行った後、ITO100nmをDCマグネトロンスパッタ法で成膜し、レジストリフトオフを行い、ソース配線8およびドレイン電極9を形成した。さらにこの上に、印刷法を用いてエポキシ系樹脂を5μmの厚さで塗布し、層間絶縁膜11とした。最後にDCマグネトロンスパッタ法でITO100nmを成膜し、フォトリソグラフィー法により所望の形状にパターニングを行い、画素電極12とした。このようにして作製した薄膜トランジスタ上に、共通電極を含む電気泳動型反射型表示要素としてE Ink社製Vizplex Imaging Filmを貼り付け、比較例の画像表示装置を作製した。なお本比較例の画像表示装置はカラーフィルタ側より薄膜トランジスタを通して表示を見る構成となっている。
<Comparative example>
An image display device using the thin film transistor shown in FIG. 4B and FIG. 5 was manufactured by the following procedure.
As the
An ITO 100 nm film was formed thereon by DC magnetron sputtering, and this was patterned into a desired shape by photolithography to form
<比較結果>
実施例ではカラーフィルタの各色のサブ画素間のオーバーコート層表面に0.1μm程度のくぼみを設けており、そこにゲート配線5を通すことにより、ゲート配線5上に形成されるゲート絶縁膜の凹凸を低減することができる。一方、比較例においては、ゲート配線5に起因するゲート絶縁膜6の表面に凹凸が生じているため、一部でゲート配線5とソース配線8の間でゲート絶縁膜6の膜厚が薄くなる部分が生じる。
<Comparison result>
In the embodiment, a recess of about 0.1 μm is provided on the surface of the overcoat layer between the sub-pixels of each color of the color filter, and the gate insulating film formed on the
詳細には、本発明を用いない比較例に置いては、薄膜トランジスタのゲート電圧を52Vとしたときに絶縁破壊が生じたが、本発明を用いた実施例における薄膜トランジスタではゲート電圧を100Vにしても絶縁破壊は生じなかった。 Specifically, in the comparative example not using the present invention, dielectric breakdown occurred when the gate voltage of the thin film transistor was 52 V. However, in the thin film transistor in the example using the present invention, the gate voltage was set to 100 V. Dielectric breakdown did not occur.
以上の結果から、本発明を用いることにより、ゲート絶縁膜の凹凸を軽減することで、耐電圧を向上させることが可能となった。 From the above results, by using the present invention, the withstand voltage can be improved by reducing the unevenness of the gate insulating film.
1…透明な基板
2…カラーフィルタ着色層
3…ブラックマトリクス
4…オーバーコート層
5…ゲート配線
6…ゲート絶縁膜
7…半導体活性層
8…ソース配線
9…ドレイン電極
10…キャパシタ配線
11…層間絶縁膜
12…画素電極
13…画像表示要素
14…共通電極
15…背面基板
DESCRIPTION OF
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032502A JP5169896B2 (en) | 2009-02-16 | 2009-02-16 | Thin film transistor and image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032502A JP5169896B2 (en) | 2009-02-16 | 2009-02-16 | Thin film transistor and image display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010190948A true JP2010190948A (en) | 2010-09-02 |
JP5169896B2 JP5169896B2 (en) | 2013-03-27 |
Family
ID=42817091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032502A Active JP5169896B2 (en) | 2009-02-16 | 2009-02-16 | Thin film transistor and image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5169896B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013037293A (en) * | 2011-08-10 | 2013-02-21 | Japan Display East Co Ltd | Display device and method for manufacturing display device |
JP2013084887A (en) * | 2011-09-27 | 2013-05-09 | Toppan Printing Co Ltd | Thin film transistor, manufacturing method of thin film transistor, and image display device |
KR20150079217A (en) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | Thin film transistor array substrate for display device and method for fabricating the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150221A (en) * | 1985-12-25 | 1987-07-04 | Canon Inc | Ferroelectric liquid crystal element |
JPH07333648A (en) * | 1994-06-07 | 1995-12-22 | Mitsubishi Electric Corp | Liquid crystal display device and its production |
JPH10260409A (en) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | Antiferromagnetic liquid crystal display element |
JPH11183934A (en) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | Liquid crystal panel and manufacture thereof and electronic equipment |
JP2001255411A (en) * | 2000-03-10 | 2001-09-21 | Toray Ind Inc | Color filter and liquid crystal display device constructed using the same |
JP2008286911A (en) * | 2007-05-16 | 2008-11-27 | Toppan Printing Co Ltd | Image display device |
-
2009
- 2009-02-16 JP JP2009032502A patent/JP5169896B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150221A (en) * | 1985-12-25 | 1987-07-04 | Canon Inc | Ferroelectric liquid crystal element |
JPH07333648A (en) * | 1994-06-07 | 1995-12-22 | Mitsubishi Electric Corp | Liquid crystal display device and its production |
JPH10260409A (en) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | Antiferromagnetic liquid crystal display element |
JPH11183934A (en) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | Liquid crystal panel and manufacture thereof and electronic equipment |
JP2001255411A (en) * | 2000-03-10 | 2001-09-21 | Toray Ind Inc | Color filter and liquid crystal display device constructed using the same |
JP2008286911A (en) * | 2007-05-16 | 2008-11-27 | Toppan Printing Co Ltd | Image display device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013037293A (en) * | 2011-08-10 | 2013-02-21 | Japan Display East Co Ltd | Display device and method for manufacturing display device |
JP2013084887A (en) * | 2011-09-27 | 2013-05-09 | Toppan Printing Co Ltd | Thin film transistor, manufacturing method of thin film transistor, and image display device |
KR20150079217A (en) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | Thin film transistor array substrate for display device and method for fabricating the same |
KR102148486B1 (en) * | 2013-12-31 | 2020-08-26 | 엘지디스플레이 주식회사 | Thin film transistor array substrate for display device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP5169896B2 (en) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5540517B2 (en) | Image display device | |
JP4935963B2 (en) | Active matrix substrate, method for manufacturing the same, and image display device | |
JP5312728B2 (en) | Display device and manufacturing method thereof | |
JP5261979B2 (en) | Image display device | |
JP5250944B2 (en) | Structure, transmissive liquid crystal display device, semiconductor circuit manufacturing method, and transmissive liquid crystal display device manufacturing method | |
US8487308B2 (en) | Thin film transistor and image display unit | |
KR101470798B1 (en) | Display device | |
WO2012043338A1 (en) | Thin film transistor, method for manufacturing same, and image display device provided with thin film transistor | |
TWI519879B (en) | Display panel and display apparatus including the same | |
JP5298407B2 (en) | Reflective display device and method of manufacturing reflective display device | |
WO2011122205A1 (en) | Method for producing thin film transistor, and thin film transistor and image display device | |
KR101697586B1 (en) | Oxide thin film transistor and method of fabricating the same | |
JP5278637B2 (en) | Structure, transmissive liquid crystal display device, semiconductor circuit manufacturing method, and transmissive liquid crystal display device manufacturing method | |
JP2008076823A (en) | Display device | |
JP5544740B2 (en) | Image display device and manufacturing method thereof | |
JP5169896B2 (en) | Thin film transistor and image display device | |
JP5124976B2 (en) | Display device and manufacturing method thereof | |
JP2014175342A (en) | Thin film transistor and image display device | |
JP2014154702A (en) | Thin film transistor and image display device | |
JP2014154701A (en) | Thin film transistor and image display device | |
JP2007298602A (en) | Structure, transmission type liquid crystal display device, manufacturing method of semiconductor circuit and manufacturing method of transmission type liquid crystal display device | |
JP5782695B2 (en) | Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device | |
JP5609052B2 (en) | Image display device, manufacturing method thereof, and active matrix substrate | |
JP2009080261A (en) | Reflective display device | |
JP5391931B2 (en) | Image display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5169896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |