JP2010187272A

JP2010187272A - 圧電発振器

Info

Publication number: JP2010187272A
Application number: JP2009031037A
Authority: JP
Inventors: Satoshi Sarashina; 聡更級; Sohiro Yamamoto; 壮洋山本
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2009-02-13
Filing date: 2009-02-13
Publication date: 2010-08-26

Abstract

【課題】位相雑音特性におけるフロアノイズを改善する。
【解決手段】圧電振動子１０と、圧電振動子１０を発振させ発振信号ＯＳＣを出力する発振回路１００と、発振信号ＯＳＣがベース端子に入力されエミッタ接地されたＰＮＰトランジスターＱ２と、ＰＮＰトランジスターＱ２のコレクタ端子にベース端子が接続されエミッタ接地されたＮＰＮトランジスターＱ３と、ＮＰＮトランジスターＱ３のコレクタ端子と接続されたバッファ回路２００と、を含む圧電発振器１。
【選択図】図１

Description

本発明は、圧電発振器に関し、特に集積化に適した圧電発振器に関する。

圧電発振器を構成する発振回路を代表するものとしては、主にコルピッツ型とピアース型がある。一般的にコルピッツ型の圧電発振器は、ベース接地増幅回路を縦積みにしたカスコード構造のために低電源電圧化への対応が困難である。一方、ピアース型の圧電発振器は低電源電圧化が容易である。しかしながら、発振回路とバッファ回路との間に設ける交流結合容量は比較的に大きい容量であるため、これらの回路を１チップのＩＣに集積化させて小型化を図るのは難しいという問題があった。

この問題を解決するために、例えば特許文献１には、発振回路とバッファ回路との間にレベルシフト回路を設け、直流電圧の整合を図ることで発振回路−バッファ間の結合容量を不要とし、ＩＣチップの小型化を実現する方法が記載されている。

特開２００２−１６４３９号公報（図１）

しかしながら、従来の方法では、バッファ回路の初段がＮＰＮトランジスターを使ったエミッタフォロアであり初段ゲインを１以上に大きくできないため、次段のノイズの影響が大きくなってしまう。そこで、バッファ回路の初段のゲインを大きくするためにＮＰＮトランジスターを使ったエミッタ接地回路を用いた場合、ＮＰＮトランジスターのコレクターの直流電圧が上がるほか電圧振幅も大きくなって波形が歪み、次段の出力波形のデューティー比（対称性）が悪くなってしまう。さらにこれを解決する方法として、ＮＰＮトランジスターの代わりにＰＮＰトランジスターを用いたエミッタ接地回路を構成する方法もあるが、ＰＮＰトランジスターは雑音指数（ＮＦ）が高く、初段に使うには好ましくないのが一般的である。したがって、発振器を低ノイズ化するには非常に困難である。また、従来の回路構成だと、最終段がエミッタ接地回路であるため出力インピーダンスを低くできず、低インピーダンスの負荷を駆動する際に出力レベル（振幅）が小さくなってしまうという課題があり、＋０ｄＢｍ以上の出力レベルを確保できない。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］
圧電振動子と、前記圧電振動子を発振させ発振信号を出力する発振回路と、前記発振信号がベース端子に入力されエミッタ接地されたＰＮＰトランジスターと、前記ＰＮＰトランジスターのコレクター端子にベース端子が接続されエミッタ接地されたＮＰＮトランジスターと、前記ＮＰＮトランジスターのコレクター端子と接続されたバッファ回路と、を含む、ことを特徴とする圧電発振器。

この構成によれば、ＰＮＰトランジスターによるエミッタ接地増幅を発振回路の出力端に直接接続することで、発振回路の出力信号をレベルシフトする際にバッファの初段ゲインを大きく設定することができ、トータルでの雑音指数を従来よりもさげることが可能になったため、位相雑音特性におけるフロアノイズを改善することができる。

［適用例２］
上記に記載の圧電発振器において、前記バッファ回路の最終段はエミッタフォロア回路であることを特徴とする圧電発振器。

この構成によれば、ＰＮＰトランジスターによるエミッタ接地増幅を発振回路の出力端に直接接続することで、発振回路の出力信号をレベルシフトする際にバッファの初段ゲインを大きく設定することができ、トータルでの雑音指数を従来よりもさげることで位相雑音特性におけるフロアノイズを改善することができると共に、最終段をエミッタフォロア回路構成とすることで出力インピーダンスを低くすることができ、低インピーダンスの負荷を駆動する際の出力レベル（振幅）を大きくすることができる。

［適用例３］
上記に記載の圧電発振器において、前記発振回路はピアース型発振回路であることを特徴とする圧電発振器。

［適用例４］
上記に記載の圧電発振器において、前記発振回路はコルピッツ型発振回路であることを特徴とする圧電発振器。

第１実施形態に係る圧電発振器の構成を示す回路図。（Ａ）従来の圧電発振器の離調周波数−位相変調雑音の関係を示すグラフ、（Ｂ）従来の圧電発振器の時間−出力電圧の関係を示すグラフ、（Ｃ）第１実施形態に係る圧電発振器の離調周波数−位相変調雑音の関係を示すグラフ、（Ｄ）第１実施形態に係る圧電発振器の時間−出力電圧の関係を示すグラフ。変形例１に係る圧電発振器の構成を示す回路図。

以下、圧電発振器の実施形態について図面に従って説明する。

（第１実施形態）
＜圧電発振器の構成＞
先ず、第１実施形態に係る圧電発振器の構成について、図１，２を参照して説明する。図１は、第１実施形態に係る圧電発振器の構成を示す回路図である。図２（Ａ）は、従来の圧電発振器の離調周波数−位相変調雑音の関係を示すグラフである。図２（Ｂ）は、従来の圧電発振器の時間−出力電圧の関係を示すグラフである。図２（Ｃ）は、第１実施形態に係る圧電発振器の離調周波数−位相変調雑音の関係を示すグラフである。図２（Ｄ）は、第１実施形態に係る圧電発振器の時間−出力電圧の関係を示すグラフである。

図１に示すように、圧電発振器１は、圧電振動子１０と、発振回路であるピアース型発振回路１００と、ＰＮＰトランジスターＱ２と、ＮＰＮトランジスターＱ３と、抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９と、バッファ回路２００と、コンデンサーＣ３と、から構成されている。

ピアース型発振回路１００は、コンデンサーＣ１，Ｃ２と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、ＮＰＮトランジスターＱ１と、から構成されている。配線Ｎ１は、圧電振動子１０の一方の端子と接続され、配線Ｎ２は、圧電振動子１０の他方の端子と接続されている。コンデンサーＣ１は、配線Ｎ１と接地線ＧＮＤとの間に接続されている。コンデンサーＣ２は、配線Ｎ２と接地線ＧＮＤとの間に接続されている。抵抗Ｒ１は、電源線ＶＣＣと配線Ｎ１との間に接続されている。抵抗Ｒ２は、配線Ｎ１と接地線ＧＮＤとの間に接続されている。抵抗Ｒ３は、電源線ＶＣＣと配線Ｎ２との間に接続されている。抵抗Ｒ４は、配線Ｎ７と接地線ＧＮＤとの間に接続されている。ＮＰＮトランジスターＱ１は、コレクター端子が配線Ｎ２に接続され、ベース端子が配線Ｎ１に接続され、エミッタ端子が配線Ｎ７に接続されている。

ＰＮＰトランジスターＱ２は、コレクター端子が配線Ｎ３に接続され、ベース端子が配線Ｎ２に接続され、エミッタ端子が配線Ｎ９に接続されている。ＮＰＮトランジスターＱ３は、コレクター端子が配線Ｎ４に接続され、ベース端子が配線Ｎ３に接続され、エミッタ端子が配線Ｎ８に接続されている。抵抗Ｒ６は、電源線ＶＣＣと配線Ｎ９との間に接続されている。抵抗Ｒ７は、配線Ｎ３と接地線ＧＮＤとの間に接続されている。抵抗Ｒ８は、電源線ＶＣＣと配線Ｎ４との間に接続されている。抵抗Ｒ９は、配線Ｎ８と接地線ＧＮＤとの間に接続されている。

バッファ回路２００は、ＮＰＮトランジスターＱ４，Ｑ５，Ｑ６と、抵抗Ｒ５と、から構成されている。抵抗Ｒ５は、電源線ＶＣＣと配線Ｎ５との間に接続されている。ＮＰＮトランジスターＱ５は、コレクター端子が配線Ｎ５に接続され、ベース端子が配線Ｎ５に接続され、エミッタ端子が接地線ＧＮＤに接続されている。ＮＰＮトランジスターＱ４は、コレクター端子が電源線ＶＣＣに接続され、ベース端子が配線Ｎ４に接続され、エミッタ端子が接配線Ｎ６に接続されている。ＮＰＮトランジスターＱ６は、コレクター端子が配線Ｎ６に接続され、ベース端子が配線Ｎ５に接続され、エミッタ端子が接地線ＧＮＤに接続されている。

コンデンサーＣ３の一方の端子は、配線Ｎ６に接続されている。また、図示しないが、コンデンサーＣ３のもう一方の端子には、本発明の圧電発振器をユーザーが使用する際に出力端子ＯＵＴに接続する回路のインピーダンスが介在するものとする。

図２（Ａ）のグラフに示すように、従来の圧電発振器は、離調周波数が１００ｋＨｚのところで比較すると、発振回路の出力信号ＯＳＣの位相変調雑音が−１５４ｄＢｃ／Ｈｚであるのに対し、バッファ回路の出力端子ＯＵＴの位相変調雑音は−１４２ｄＢｃ／Ｈｚとかけ離れてしまう。また、このとき図２（Ｂ）のグラフに示すように、バッファ回路の出力端子ＯＵＴの電圧波形は−２００〜２００ｍＶの間でスイングする。実効値Ｖ_RMS1で表すと約１４１ｍＶとなるが、ＯＵＴ端子にユーザー側の回路のインピーダンス（等価的に表すとＲ_L／／Ｃ_Lの並列）が介在することを考えると、たとえば、Ｒ_L＝２ｋΩ、Ｃ_L＝５０ｐＦ、またピアース型発振回路１００の発振周波数が２５ＭＨｚの場合には、Ｚ_O＝１２０Ωが負荷としてＯＵＴ端子−ＧＮＤ間に介在することになるので、このときの出力レベルＶ_OUT1は、Ｖ_OUT1＝１０×Ｌｏｇ｛（Ｖ_RMS1 ²／Ｚ_O）／１ｍＷ｝＝−７．８ｄＢｍとなり、十分な出力レベルを確保することができない。

これに対し、本第１実施形態の圧電発振器１は、図２（Ｃ）のグラフに示すように、離調周波数が１００ｋＨｚのところで比較すると、発振回路１００の配線Ｎ２から出力される出力信号ＯＳＣの位相変調雑音が−１５４ｄＢｃ／Ｈｚであるのに対し、バッファ回路の出力端子ＯＵＴの位相変調雑音は−１５１ｄＢｃ／Ｈｚと近接している。また、このとき、最終段である３段目がエミッタフォロアであるため、出力インピーダンスを低くすることができる。従って、低インピーダンスの負荷を駆動した場合においても、図２（Ｄ）のグラフに示すように、バッファ回路２００の出力端子ＯＵＴの電圧波形は−６００〜６００ｍＶの間でスイングする。実効値Ｖ_RMS2で表すと約４２４ｍＶであるが、上述の出力負荷条件（Ｚ_O＝１２０Ω）においても出力レベルＶ_OUT2は、Ｖ_OUT2＝１０×Ｌｏｇ｛（Ｖ_RMS2 ²／Ｚ_O）／１ｍＷ｝＝＋１．８ｄＢｍとなり、＋０ｄＢｍ以上の充分な出力レベルを確保することができる。

以上に述べた本実施形態によれば、以下の効果が得られる。

本実施形態では、ＰＮＰトランジスターＱ２によるエミッタ接地増幅を発振回路１００の配線Ｎ２から出力される出力信号ＯＳＣに直接接続することで、発振回路１００の出力信号ＯＳＣをレベルシフトする際にバッファ回路２００の初段ゲインを大きく設定することができる。一般的に知られている多段接続回路の雑音指数の計算式（式１）によれば、初段のゲインを大きく設定することで、次段以降の加算ノイズ成分（ＮＦ₂−１）、（ＮＦ₃−１）を小さくすることができる。また、最終段を構成する３段目のエミッタフォロアのゲインが１であっても、トータルの雑音指数には影響を及ぼさない。従って、トータルでの雑音指数を従来よりもさげることが可能になり、位相雑音特性におけるフロアノイズを改善することができる。
ＮＦ=ＮＦ₁＋（（ＮＦ₂−１）／Ｇ₁）＋（（ＮＦ₃−１）／（Ｇ₁Ｇ₂））・・・（式１）
ＮＦ₁：初段の雑音指数、Ｇ₁：初段のゲイン
ＮＦ₂：次段の雑音指数、Ｇ₂：次段のゲイン
ＮＦ₃：３段目（最終段）の雑音指数

以上、圧電発振器の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。

（変形例１）圧電発振器の変形例１について説明する。前記第１実施形態では、発振回路としてピアース型発振回路１００の場合について説明したが、図３に示す圧電発振器３のように発振回路としてコルピッツ型発振回路３００に置き換えても同様の効果を得ることができる。

１…圧電発振器、３…圧電発振器、１０…圧電振動子、１００…発振回路、２００…バッファ回路、３００…コルピッツ型発振回路。

Claims

圧電振動子と、
前記圧電振動子を発振させ発振信号を出力する発振回路と、
前記発振信号がベース端子に入力されエミッタ接地されたＰＮＰトランジスターと、
前記ＰＮＰトランジスターのコレクター端子にベース端子が接続されエミッタ接地されたＮＰＮトランジスターと、
前記ＮＰＮトランジスターのコレクター端子と接続されたバッファ回路と、
を含む、
ことを特徴とする圧電発振器。
請求項１に記載の圧電発振器において、前記バッファ回路の最終段はエミッタフォロア回路であることを特徴とする圧電発振器。
請求項１または２に記載の圧電発振器において、前記発振回路はピアース型発振回路であることを特徴とする圧電発振器。
請求項１または２に記載の圧電発振器において、前記発振回路はコルピッツ型発振回路であることを特徴とする圧電発振器。