JP2010182225A - マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 - Google Patents

マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 Download PDF

Info

Publication number
JP2010182225A
JP2010182225A JP2009027057A JP2009027057A JP2010182225A JP 2010182225 A JP2010182225 A JP 2010182225A JP 2009027057 A JP2009027057 A JP 2009027057A JP 2009027057 A JP2009027057 A JP 2009027057A JP 2010182225 A JP2010182225 A JP 2010182225A
Authority
JP
Japan
Prior art keywords
processors
multiprocessor system
routing
iohs
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009027057A
Other languages
English (en)
Other versions
JP5365840B2 (ja
Inventor
Yoji Tabuchi
陽治 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009027057A priority Critical patent/JP5365840B2/ja
Publication of JP2010182225A publication Critical patent/JP2010182225A/ja
Application granted granted Critical
Publication of JP5365840B2 publication Critical patent/JP5365840B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】複数の同種の拡張カードが搭載されていても、立ち上げ処理を高速化することができる、マルチプロセッサシステム及びマルチプロセッサシステムの動作方法を提供する。
【解決手段】複数のプロセッサと、Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードに接続される、複数のIOH(Input/Output Hub)と、前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定する、ルーティング設定手段と、前記ルーティング設定手段によりルーティングが設定された後に、前記各プロセッサにより、前記複数の拡張カードを初期化する、初期化手段とを具備する。
【選択図】図1

Description

本発明は、マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法に関する。
コンピュータシステムにおいて、立ち上げ処理を可能な限り高速化することが望まれている。
立ち上げ時間を短縮するための技術が、特許文献1(特開昭63−89963)に記載されている。特許文献1には、処理装置システム全体の立ち上げ時のイニシャル処理制御を行う親プロセサとその親プロセサが統括する他のプロセサを1つ以上持ち、それぞれのプロセサが並列に動作可能な処理装置において、イニシャル処理プログラムを各々のプロセサが予め持ち、これを並列起動する手段と、親プロセサ以外のプロセサのイニシャル処理の終了を親プロセサで検出する手段を持つことを特徴とするマルチプロセサシステムにおける並列イニシャル処理方式、が開示されている。この方式によれば、個々のプロセサが並列処理をすることになりイニシャル処理時間の短縮がはかれる。
また、特許文献2(特開平2−252049)には、複数のプロセッサユニットの共通部、特に制御メモリ全域の内容の初期化を同時に実施する手順と、この手順の後に各プロセッサユニットの固有部分の初期化を個別に実施する手順とにより初期化を行うことが記載されている。この技術によれば、マルチプロセッサ構成電子計算機の初期化が迅速に完了できる。
また、特許文献3(特開平10−11412)には、初期化処理負荷分散方式が開示されている。この初期化処理負荷分散方式は、マルチCPUにて構成されるシステムの起動時に行われる初期処理負荷を分散する方式である。この方式は、初期処理をパラレルに処理できる機能毎にいくつかのブロックに分割し、実装されている全てのCPUにブロック化した処理を割り当てることにより、初期処理の負荷を分散することを特徴とする。
特開昭63−89963号公報 特開平2−252049号公報 特開平10−11412号公報
ところで、コンピュータには、PCIバスを介して、拡張カードが搭載されることがある。拡張カードが搭載されたコンピュータでは、立ち上げ時のPOST(Power−On−Self−Test)処理において、拡張カードが初期化される。拡張カードには、OptionROM(OPROM)が格納されている。コンピュータは、プロセッサによってOPROMをメモリ上に展開することにより、拡張カードの初期化を行う。この拡張カードの初期化処理は、立ち上げ処理を遅延させる一つの要因となっている。また、拡張カードは、複数搭載されることもある。拡張カードが複数搭載される場合、初期化処理に要する時間は更に増大する。
この対策として、複数の拡張カードの初期化を、複数のプロセッサにより並列的に実行することが考えられる。
しかし、一般に、OPROMは、起動されると、同じPCIバスの配下に、起動元の拡張カード以外にも、同種の拡張カードが存在していないかを探索するように構成されている。同種の拡張カードがみつかった場合、OPROMは、見つけた拡張カードを自制御下に置き、逐次的に拡張カードの初期化を実行する。これは、同じ種類のOPROMが何度も起動されてしまうことを防止するためである。
すなわち、単にマルチプロセッサによって複数の拡張カードのOPROMの起動を並列的に行ったとしても、同種の拡張カードが多数搭載されている場合には、一つのプロセッサで逐次的に拡張カードの初期化が実行されてしまう。従って、POST高速化の効果は期待できない、という問題点があった。
また、初期化処理が多重に行われてしまう可能性もあり、拡張カードの制御に問題が発生する可能性があった。
本発明にかかるマルチプロセッサシステムは、複数のプロセッサと、Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードに接続される、複数のIOH(Input/Output Hub)と、前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定する、ルーティング設定手段と、前記ルーティング設定手段によりルーティングが設定された後に、前記各プロセッサにより、前記複数の拡張カードを初期化する、初期化手段とを具備する。
この発明によれば、複数のプロセッサを有しているため、複数の拡張カードを並列的に初期化することができる。また、ルーティング設定手段によって、前記各プロセッサが特定のIOHだけにアクセス可能となるように、ルーティングが設定される。初期化手段による初期化時に、あるプロセッサが、アクセス可能なIOHの配下に存在する拡張カードの初期化を行ったとする。この際、別のIOHの配下に同種の拡張カードが存在したとしても、このプロセッサからはアクセスができない。このプロセッサによって別のIOHの配下に存在する同種の拡張カードの初期化が続けて行われることはない。複数の拡張カードの初期化が並列的に行われるとともに、複数の拡張カードの初期化が一つのプロセッサによって逐次的に行われることが防止される。これにより、立ち上げ処理を高速化することが可能となる。
本発明にかかるマルチプロセッサシステムの動作方法は、複数のプロセッサと、Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードに接続される、複数のIOH(Input/Output Hub)とを用意するステップと、前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定するステップと、前記ルーティングを設定するステップの後に、前記各プロセッサにより、前記複数の拡張カードを初期化するステップとを具備する。
本発明によれば、複数の同種の拡張カードが搭載されていても、立ち上げ処理を高速化することができる、マルチプロセッサシステム及びマルチプロセッサシステムの動作方法が提供される。
マルチプロセッサシステムの概略構成図である。 マルチプロセッサシステムの動作方法を概略的に示すフローチャートである。 マルチプロセッサシステムの動作方法を詳細に示すフローチャートである。 リソース管理テーブルの概念図である。 デコーダの内容の一例を示す概念図である。 デコーダの内容の一例を示す概念図である。
以下に、図面を参照しつつ、本発明の実施形態について説明する。
図1は、本実施形態に係るマルチプロセッサシステム10の概略構成図である。このマルチプロセッサシステム10は、複数のプロセッサ1(1−1、1−2、1−3)と、複数のIOH2(2−1、2−2、2−3)と、BIOS5(Basic Input Output System)と、BMC7とを備えている。複数のプロセッサ1間、複数のIOH2間、及び複数のプロセッサ1と複数のIOH2との間は、PCIバスを介して、Peer−To−Peerによって接続されている。すなわち、一のプロセッサ1は、他の全プロセッサと、全てのIOH2とにアクセス可能である。
また、複数のIOH2の各々には、その配下に、複数の拡張カード3(3−1〜3−12)が搭載されている。具体的には、IOH2−1の配下には拡張カード(3−1〜3−4)が搭載されており、IOH2−2の配下には拡張カード(3−5〜3−8)が搭載されており、IOH2−3の配下には拡張カード(3−9〜3−12)が搭載されている。
各プロセッサ1は、デコーダ4を備えている。デコーダ4は、自プロセッサ内で発生したリクエストの宛先を決定するために、設けられている。デコーダ4には、要求されたリクエストに対するターゲット(IOH)と、そのターゲットに割り当てられたレンジ(BUS番号)とを、リストとして有している。
複数の拡張カード3の各々には、OPROM(図示せず)が搭載されている。OPROMは、各拡張カード3の初期化を行うために搭載されている。OPROMは、各プロセッサ1によってメモリ(図示せず)上に展開されることで起動される。起動されたOPROMは、自身が格納されていた拡張カード3の初期化処理を行う。また、起動されたOPROMは、同じPCIバスの配下に起動元の拡張カードと同種の他の拡張カードが存在していないかを探索する。そして、同種の他の拡張カードが存在する場合には、起動元の拡張カードに対する初期化処理に続けて、他の拡張カードに対する初期化処理を行う。
BMC7は、このマルチプロセッサシステム10の構成制御及び電源制御を行うために設けられている。BMC7は、プロセッサ1の数や、IOH2の数を、構成情報として保有している。
BIOS5は、マルチプロセッサシステム10の起動制御及び運用制御を司るFW(ファームウェア)である。BIOS5は、リソース管理テーブル作成部53と、ルーティング設定部51と、初期化部52とを備えている。
リソース管理テーブル作成部53は、BMC7から、構成情報を取得する。そして、構成情報に基づいて、最適なリソースの割り当て(各プロセッサに割り当てられるIOHとBUS番号)を決定する。リソース管理テーブル作成部53は、各プロセッサ1に対して、複数のIOH2のうちの特定のIOH2が割り当てられるように、リソースの割り当てを決定する。そして、決定結果を示すリソース管理テーブルを作成する。
ルーティング設定部51は、リソース管理テーブルに基づいて、各プロセッサ1に設けられたデコーダ4の内容を設定する。すなわち、複数のプロセッサ1と複数のIOH2との間のルーティングを設定する。
初期化部52は、各プロセッサ1により、各IOH2の初期化を行う機能を有している。また、初期化部52は、各IOH2の初期化が終了した後、各プロセッサ1によって拡張カード3のOPROMをメモリ上に展開し、OPROMを起動する機能を有している。
続いて、本実施形態に係るマルチプロセッサの動作方法を概略的に説明する。図2は、マルチプロセッサの動作方法を概略的に示すフローチャートである。
ステップS1;組み合わせの決定
マルチプロセッサ10が起動されると、まず、BIOS5のリソース管理テーブル作成部53が、BMC7からシステムの構成情報を取得する。そして、構成情報に基づいて、リソース管理テーブルを作成する。
ステップS2;ルーティング設定
続いて、ルーティング設定部53が、リソース管理テーブルに基づいて、各プロセッサ1のデコーダ4の設定を行い、ルーティングを行う。すなわち、各プロセッサ1は、全てのIOH2ではなく、特定のIOH2だけにアクセス可能となる。これにより、各拡張カード3は、複数のプロセッサ1のうちのいずれかだけとアクセス可能になる。すなわち、一つのプロセッサ1からは、他プロセッサ1に割り当てられたChipset(IOH2)の配下の拡張カード3が隠蔽される。
ステップS3;IOH初期化
続いて、初期化部52が、各プロセッサ1により、各IOH2の初期化処理を行う。この際、複数のIOH2は、複数のプロセッサ1によって、並列的に初期化される。
ステップS4;OPROM起動
続いて、初期化部52が、各プロセッサ1により、アクセス可能なIOH2の配下に搭載されている拡張カード3のOPROMを起動する。ここで、あるプロセッサ1が、ある拡張カード3のOPROMを起動したとする。このとき、OPROMにより、このプロセッサ1の配下に、起動元の拡張カードと同種の別拡張カードが存在していないか探索される。このような探索処理は、BUS−Walkとも呼ばれる。しかし、このプロセッサ1からは、特定のIOH2以外のIOH2が遮蔽されている。従って、BUSーWalkにより、他プロセッサ1が管理する拡張カード3が認識されることはない。その結果、一のプロセッサ1によって、同種の拡張カード3が逐次的に初期化されることはない。複数の拡張カード3は、複数のプロセッサ1によって、並列的に初期化される。
ステップS5;ルーティング再設定
続いて、ルーティング設定部51が、各プロセッサが全てのIOH2にアクセス可能となるように、ルーティングを再設定する。これにより、どのプロセッサ1からでも全拡張カード3へのアクセスが可能となる。
以上のような動作によれば、ステップS2において、各プロセッサ1が特定のIOH2にだけアクセス可能となるように、ルーティングが設定される。そのため、あるプロセッサ1によってOPROMが起動したときに、このプロセッサ1によって別のプロセッサ1の配下に存在する拡張カード3の初期化までもが実行されることはない。複数のプロセッサ1によって、複数の拡張カード3の初期化を重複することなく、並列的に行うことができる。これにより、POST処理の高速化が実現される。
以下に、本実施形態に係るマルチプロセッサシステムの動作方法をより詳細に説明する。図3は、本実施形態にかかるマルチプロセッサシステムの動作方法を詳細に示すフローチャートである。
マルチプロセッサシステム10は、起動されると、BIOS5がPOST処理を開始する。複数のうちの一のプロセッサ1−1が、BIOS5により起動される。他のプロセッサ(1−2、1−3)は、Halt状態とされる。BIOS5では、リソース管理テーブル作成部53が、プロセッサのレジスタ(図示せず)を介して、BMCから構成情報を取得する(ステップS6)。
リソース管理テーブル作成部53は、取得した構成情報に基づいて、リソース管理テーブルを作成する(ステップS7)。図4は、リソース管理テーブルの概念図である。図4に示されるように、リソース管理テーブルには、各プロセッサ1とアクセス可能なIOH2との関係と、各IOH2に割り当てられるリソース(PCI BUSなど)とが、記載されている。
次に、プロセッサ1−1から、Halt中のプロセッサ(1−2、1−3)に対して、WakeUp信号が送られる。これにより、プロセッサ(1−2、1−3)が起動される(ステップS8)。
BIOS5では、ルーティング設定部51が、リソース管理テーブルに基づいて、各プロセッサ1に設けられたデコーダ4の設定を行う(ステップS9)。これにより、ルーティングが設定される。図5は、本ステップで設定されたデコーダ4の内容の一例を示す概念図である。図5には、プロセッサ1−1に設けられたデコーダ4−1の内容が記載されている。図5に示される例では、ターゲットとして、IOH2−1が記載されており、IOH2−1のレンジとして0−63が設定されている。すなわち、プロセッサ1−1はIOH2−1にだけアクセス可能であり、IOH2−1はBUS番号0−63に割り当てられている。
続いて、初期化部52が、各プロセッサ1により、IOH2の初期化を行う(ステップS10)。これにより、各プロセッサ1が、特定のIOH2に搭載された各拡張カード3に対してアクセス可能となる。
その後、初期化部53が、各プロセッサ1により、各IOH2下の複数の拡張カード3のOPROMを起動する。例えば、プロセッサ1−1は、まず、IOH2−1に搭載された拡張カード3−1の初期化を行う。同様に、プロセッサ1−2は、まず、IOH2−2に搭載された拡張カード3−5の初期化を行う。プロセッサ1−3も同様に動作する(ステップS11)。この際、起動されたOPROMは、BUSWalkを実施する。そして、BUS番号0〜255の配下に同種の拡張カードが存在しないかチェックする。もし同種の拡張カードが存在したならば、その拡張カードに対しても初期化処理を実行してしまうことになる。しかしながら、デコーダ4に定められるルーティング上、各プロセッサ1は、特定のIOH2の配下に搭載された拡張カード3にしかアクセスできない。そのため、他のプロセッサに割り当てられた拡張カード3が初期化されてしまうことはない。例えば、プロセッサ1−1からは、IOH2−1配下に割り当てられたBUS番号0〜63までの拡張カード(3−1〜3−4)しか認識できない。そのため、拡張カード(3−5〜3−12)の中に、拡張カード(3−1〜3−4)と同種のカードが混じっていたとしても、プロセッサ1−1によって、拡張カード(3−5〜3−12)が初期化されることはない。
その後、プロセッサ1−1は、IOH2−1に搭載された拡張カード3−2〜3−4の初期化を行う。同様に、プロセッサ1−2は、IOH2−2に搭載された拡張カード3−6〜3−8の初期化を行う(ステップS12)。
その後、BIOS5のルーティング設定部51が、各プロセッサ1のデコーダ4に対し、全IOH2に対するデコードエントリを追加する(ステップS13)。これによって、ルーティングが再設定される。図6は、プロセッサ1−1のデコーダ4−1の内容の一例を示す概念図である。図6に示されるように、ターゲットとして、IOH2−2及びIOH2−3が追加されている。すなわち、全てのプロセッサ1から、全ての拡張カード3が認識できるように設定される。
以上説明したように、本実施形態によれば、拡張カード3の初期化に先立ち、ルーティング設定部51により、各プロセッサからアクセス可能なIOH2が制限される。そのため、同種の拡張カード3が一のプロセッサによって逐次的に初期化されることが防止される。複数の拡張カード3を複数のプロセッサによって並列的に初期化することが可能となり、POST処理の高速化が実現される。
1 プロセッサ
2 IOH
3 拡張カード
4 デコーダ
5 BIOS
7 BMC
10 マルチプロセッサシステム
51 ルーティング設定部
52 初期化部
53 リソース管理テーブル作成部

Claims (9)

  1. 複数のプロセッサと、
    Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードが接続される、複数のIOH(Input/Output Hub)と、
    前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定する、ルーティング設定手段と、
    前記ルーティング設定手段によりルーティングが設定された後に、前記各プロセッサにより、前記複数の拡張カードを初期化する、初期化手段と、
    を具備する
    マルチプロセッサシステム。
  2. 請求項1に記載されたマルチプロセッサシステムであって、
    前記ルーティング設定手段は、前記初期化手段による初期化が終了した後に、前記複数のプロセッサの各々が、前記複数のIOHの全てに対してアクセス可能となるように、ルーティングを再設定する
    マルチプロセッサシステム。
  3. 請求項1又は2に記載されたマルチプロセッサシステムであって、
    前記複数の拡張カードの各々には、OPROM(OptionROM)が格納されており、
    前記初期化手段は、前記各プロセッサにより、前記各拡張カードのOPROMを起動することにより、前記各拡張カードを初期化する
    マルチプロセッサシステム。
  4. 請求項1乃至3のいずれかに記載されたマルチプロセッサシステムであって、
    更に、
    前記IOHの搭載数を含むシステムの構成情報を保有する、BMC(Baseboard Management Controller)と、
    前記構成情報に基づいて、前記複数のプロセッサと前記複数のIOHとの最適な組み合わせを示すリソース管理テーブルを用意する、リソース管理テーブル作成手段と、
    を具備し、
    前記ルーティング設定手段は、前記リソース管理テーブルに基づいて、ルーティングを設定する
    マルチプロセッサシステム。
  5. 複数のプロセッサと、Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードに接続される、複数のIOH(Input/Output Hub)とを備えるマルチプロセッサシステムの動作方法であって、
    前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定するステップと、
    前記ルーティングを設定するステップの後に、前記各プロセッサにより、前記複数の拡張カードを初期化するステップと、
    を具備する
    マルチプロセッサシステムの動作方法。
  6. 請求項5に記載されたマルチプロセッサシステムの動作方法であって、
    更に、
    前記初期化するステップの後に、前記複数のプロセッサの各々が、前記複数のIOHの全てに対してアクセス可能となるように、ルーティングを再設定するステップ、
    を具備する
    マルチプロセッサシステムの動作方法。
  7. 請求項5又は6に記載されたマルチプロセッサシステムの動作方法であって、
    前記複数の拡張カードの各々には、OPROM(OptionROM)が格納されており、
    前記初期化するステップは、前記各プロセッサにより、前記各拡張カードの前記OPROMを起動することにより、前記各拡張カードを初期化するステップを含んでいる
    マルチプロセッサシステムの動作方法。
  8. 請求項5乃至7のいずれかに記載されたマルチプロセッサシステムの動作方法であって、
    更に、
    前記IOHの搭載数を含むシステムの構成情報を保有する、BMC(Baseboard Management Controller)を用意するステップと、
    前記IOHの搭載数に基づいて、前記複数のプロセッサと前記複数のIOHとの最適な組み合わせを示すリソース管理テーブルを用意するステップと、
    を具備し、
    前記ルーティングを設定するステップは、前記リソース管理テーブルに基づいて、ルーティングを設定するステップを含んでいる
    マルチプロセッサシステムの動作方法。
  9. 請求項5乃至8のいずれかに記載されたマルチプロセッサシステムをコンピュータにより実行するための、マルチプロセッサシステムの動作プログラム。
JP2009027057A 2009-02-09 2009-02-09 マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 Expired - Fee Related JP5365840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009027057A JP5365840B2 (ja) 2009-02-09 2009-02-09 マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009027057A JP5365840B2 (ja) 2009-02-09 2009-02-09 マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法

Publications (2)

Publication Number Publication Date
JP2010182225A true JP2010182225A (ja) 2010-08-19
JP5365840B2 JP5365840B2 (ja) 2013-12-11

Family

ID=42763771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009027057A Expired - Fee Related JP5365840B2 (ja) 2009-02-09 2009-02-09 マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法

Country Status (1)

Country Link
JP (1) JP5365840B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256117A (ja) * 2011-06-07 2012-12-27 Mitsubishi Electric Corp マルチプロセッサシステム
JP2016076004A (ja) * 2014-10-03 2016-05-12 富士通株式会社 情報処理装置、情報処理方法及びプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134699A (ja) * 1993-11-10 1995-05-23 N T T Data Tsushin Kk マルチプロセッサシステムにおける接続装置状態管理表の作成方式
JPH07219918A (ja) * 1994-01-27 1995-08-18 Hitachi Ltd 並列計算機のシステム立上げ方式
JPH10283084A (ja) * 1997-04-10 1998-10-23 Canon Inc 情報処理装置及びその制御方法及び記憶媒体
JPH10289118A (ja) * 1997-04-14 1998-10-27 Hitachi Ltd 仮想計算機システムの入出力チャネル制御方法
JP2000259586A (ja) * 1999-03-08 2000-09-22 Hitachi Ltd マルチプロセッサシステムの構成制御方法
JP2007526540A (ja) * 2003-06-27 2007-09-13 ニューイシス・インコーポレーテッド 動的マルチクラスタシステムリコンフィギュレーション
JP2008108260A (ja) * 2006-10-26 2008-05-08 Internatl Business Mach Corp <Ibm> コンピュータ・システム上のハイパーバイザ内にポリシ・ベースのオペレーティング・システム・サービスを提供する方法、コンピュータ・システム及びコンピュータ・プログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134699A (ja) * 1993-11-10 1995-05-23 N T T Data Tsushin Kk マルチプロセッサシステムにおける接続装置状態管理表の作成方式
JPH07219918A (ja) * 1994-01-27 1995-08-18 Hitachi Ltd 並列計算機のシステム立上げ方式
JPH10283084A (ja) * 1997-04-10 1998-10-23 Canon Inc 情報処理装置及びその制御方法及び記憶媒体
JPH10289118A (ja) * 1997-04-14 1998-10-27 Hitachi Ltd 仮想計算機システムの入出力チャネル制御方法
JP2000259586A (ja) * 1999-03-08 2000-09-22 Hitachi Ltd マルチプロセッサシステムの構成制御方法
JP2007526540A (ja) * 2003-06-27 2007-09-13 ニューイシス・インコーポレーテッド 動的マルチクラスタシステムリコンフィギュレーション
JP2008108260A (ja) * 2006-10-26 2008-05-08 Internatl Business Mach Corp <Ibm> コンピュータ・システム上のハイパーバイザ内にポリシ・ベースのオペレーティング・システム・サービスを提供する方法、コンピュータ・システム及びコンピュータ・プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256117A (ja) * 2011-06-07 2012-12-27 Mitsubishi Electric Corp マルチプロセッサシステム
JP2016076004A (ja) * 2014-10-03 2016-05-12 富士通株式会社 情報処理装置、情報処理方法及びプログラム

Also Published As

Publication number Publication date
JP5365840B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
CN101421700B (zh) 支持处理系统的分区中的独立操作系统的方法和设备
US8762999B2 (en) Guest-initiated resource allocation request based on comparison of host hardware information and projected workload requirement
CN105814541B (zh) 计算机设备及计算机设备内存启动的方法
US10725770B2 (en) Hot-swapping operating systems using inter-partition application migration
US8271707B2 (en) Method and system for PCI hybrid function
US10318460B2 (en) UMA-aware root bus selection
JP2008090819A (ja) ハードウェアプラットフォームクラスの識別を高速化するシステム及び方法
US11099884B2 (en) Dynamic control of halt polling based on receiving a monitoring instruction executed by a guest
KR20200097247A (ko) 프리-메모리 초기화 멀티스레드 병렬 컴퓨팅 플랫폼
EP2817755B1 (en) Directed wakeup into a secured system environment
KR20150130353A (ko) 핫스왑가능 프로그램 메모리의 운영체제 커널 업데이트 동안의 전환 시간 최소화
EP1958075B1 (en) Method and apparatus for assigning devices to a partition
US8312257B2 (en) System and method for performing hardware resource assignment in a large-scaled system
JP5365840B2 (ja) マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法
CN104008014A (zh) 多核心处理器及其相关控制方法与电脑系统
CN106547583B (zh) 一种操作系统安装方法以及装置
JP2007034514A (ja) 情報処理装置
US20120284711A1 (en) Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment
JP6035993B2 (ja) 情報処理装置、装置管理方法および装置管理プログラム
CN114020342B (zh) 嵌入式设备的启动方法、装置、嵌入式设备及存储介质
JP6962669B2 (ja) 情報処理装置、制御方法およびプログラム
WO2021181537A1 (ja) 情報処理装置、情報処理方法および情報処理プログラム
JP5029076B2 (ja) カーネル起動方法、カーネルソースコード最適化方法、カーネルソースコード最適化装置及びプログラム
JP2014081781A (ja) 情報処理システム
CN117742890A (zh) 一种虚拟机的创建方法、装置、设备及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R150 Certificate of patent or registration of utility model

Ref document number: 5365840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees