JP2010182225A - マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 - Google Patents
マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 Download PDFInfo
- Publication number
- JP2010182225A JP2010182225A JP2009027057A JP2009027057A JP2010182225A JP 2010182225 A JP2010182225 A JP 2010182225A JP 2009027057 A JP2009027057 A JP 2009027057A JP 2009027057 A JP2009027057 A JP 2009027057A JP 2010182225 A JP2010182225 A JP 2010182225A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- multiprocessor system
- routing
- iohs
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】複数のプロセッサと、Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードに接続される、複数のIOH(Input/Output Hub)と、前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定する、ルーティング設定手段と、前記ルーティング設定手段によりルーティングが設定された後に、前記各プロセッサにより、前記複数の拡張カードを初期化する、初期化手段とを具備する。
【選択図】図1
Description
マルチプロセッサ10が起動されると、まず、BIOS5のリソース管理テーブル作成部53が、BMC7からシステムの構成情報を取得する。そして、構成情報に基づいて、リソース管理テーブルを作成する。
続いて、ルーティング設定部53が、リソース管理テーブルに基づいて、各プロセッサ1のデコーダ4の設定を行い、ルーティングを行う。すなわち、各プロセッサ1は、全てのIOH2ではなく、特定のIOH2だけにアクセス可能となる。これにより、各拡張カード3は、複数のプロセッサ1のうちのいずれかだけとアクセス可能になる。すなわち、一つのプロセッサ1からは、他プロセッサ1に割り当てられたChipset(IOH2)の配下の拡張カード3が隠蔽される。
続いて、初期化部52が、各プロセッサ1により、各IOH2の初期化処理を行う。この際、複数のIOH2は、複数のプロセッサ1によって、並列的に初期化される。
続いて、初期化部52が、各プロセッサ1により、アクセス可能なIOH2の配下に搭載されている拡張カード3のOPROMを起動する。ここで、あるプロセッサ1が、ある拡張カード3のOPROMを起動したとする。このとき、OPROMにより、このプロセッサ1の配下に、起動元の拡張カードと同種の別拡張カードが存在していないか探索される。このような探索処理は、BUS−Walkとも呼ばれる。しかし、このプロセッサ1からは、特定のIOH2以外のIOH2が遮蔽されている。従って、BUSーWalkにより、他プロセッサ1が管理する拡張カード3が認識されることはない。その結果、一のプロセッサ1によって、同種の拡張カード3が逐次的に初期化されることはない。複数の拡張カード3は、複数のプロセッサ1によって、並列的に初期化される。
続いて、ルーティング設定部51が、各プロセッサが全てのIOH2にアクセス可能となるように、ルーティングを再設定する。これにより、どのプロセッサ1からでも全拡張カード3へのアクセスが可能となる。
2 IOH
3 拡張カード
4 デコーダ
5 BIOS
7 BMC
10 マルチプロセッサシステム
51 ルーティング設定部
52 初期化部
53 リソース管理テーブル作成部
Claims (9)
- 複数のプロセッサと、
Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードが接続される、複数のIOH(Input/Output Hub)と、
前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定する、ルーティング設定手段と、
前記ルーティング設定手段によりルーティングが設定された後に、前記各プロセッサにより、前記複数の拡張カードを初期化する、初期化手段と、
を具備する
マルチプロセッサシステム。 - 請求項1に記載されたマルチプロセッサシステムであって、
前記ルーティング設定手段は、前記初期化手段による初期化が終了した後に、前記複数のプロセッサの各々が、前記複数のIOHの全てに対してアクセス可能となるように、ルーティングを再設定する
マルチプロセッサシステム。 - 請求項1又は2に記載されたマルチプロセッサシステムであって、
前記複数の拡張カードの各々には、OPROM(OptionROM)が格納されており、
前記初期化手段は、前記各プロセッサにより、前記各拡張カードのOPROMを起動することにより、前記各拡張カードを初期化する
マルチプロセッサシステム。 - 請求項1乃至3のいずれかに記載されたマルチプロセッサシステムであって、
更に、
前記IOHの搭載数を含むシステムの構成情報を保有する、BMC(Baseboard Management Controller)と、
前記構成情報に基づいて、前記複数のプロセッサと前記複数のIOHとの最適な組み合わせを示すリソース管理テーブルを用意する、リソース管理テーブル作成手段と、
を具備し、
前記ルーティング設定手段は、前記リソース管理テーブルに基づいて、ルーティングを設定する
マルチプロセッサシステム。 - 複数のプロセッサと、Peer−to−Peerで前記複数のプロセッサと接続されるとともに、各々の配下に複数の拡張カードに接続される、複数のIOH(Input/Output Hub)とを備えるマルチプロセッサシステムの動作方法であって、
前記複数のプロセッサの各々が、前記複数のIOHから選ばれる特定の前記IOHだけにアクセス可能となるように、前記複数のプロセッサと前記複数のIOHとの間のルーティングを設定するステップと、
前記ルーティングを設定するステップの後に、前記各プロセッサにより、前記複数の拡張カードを初期化するステップと、
を具備する
マルチプロセッサシステムの動作方法。 - 請求項5に記載されたマルチプロセッサシステムの動作方法であって、
更に、
前記初期化するステップの後に、前記複数のプロセッサの各々が、前記複数のIOHの全てに対してアクセス可能となるように、ルーティングを再設定するステップ、
を具備する
マルチプロセッサシステムの動作方法。 - 請求項5又は6に記載されたマルチプロセッサシステムの動作方法であって、
前記複数の拡張カードの各々には、OPROM(OptionROM)が格納されており、
前記初期化するステップは、前記各プロセッサにより、前記各拡張カードの前記OPROMを起動することにより、前記各拡張カードを初期化するステップを含んでいる
マルチプロセッサシステムの動作方法。 - 請求項5乃至7のいずれかに記載されたマルチプロセッサシステムの動作方法であって、
更に、
前記IOHの搭載数を含むシステムの構成情報を保有する、BMC(Baseboard Management Controller)を用意するステップと、
前記IOHの搭載数に基づいて、前記複数のプロセッサと前記複数のIOHとの最適な組み合わせを示すリソース管理テーブルを用意するステップと、
を具備し、
前記ルーティングを設定するステップは、前記リソース管理テーブルに基づいて、ルーティングを設定するステップを含んでいる
マルチプロセッサシステムの動作方法。 - 請求項5乃至8のいずれかに記載されたマルチプロセッサシステムをコンピュータにより実行するための、マルチプロセッサシステムの動作プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027057A JP5365840B2 (ja) | 2009-02-09 | 2009-02-09 | マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027057A JP5365840B2 (ja) | 2009-02-09 | 2009-02-09 | マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010182225A true JP2010182225A (ja) | 2010-08-19 |
JP5365840B2 JP5365840B2 (ja) | 2013-12-11 |
Family
ID=42763771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027057A Expired - Fee Related JP5365840B2 (ja) | 2009-02-09 | 2009-02-09 | マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5365840B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012256117A (ja) * | 2011-06-07 | 2012-12-27 | Mitsubishi Electric Corp | マルチプロセッサシステム |
JP2016076004A (ja) * | 2014-10-03 | 2016-05-12 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07134699A (ja) * | 1993-11-10 | 1995-05-23 | N T T Data Tsushin Kk | マルチプロセッサシステムにおける接続装置状態管理表の作成方式 |
JPH07219918A (ja) * | 1994-01-27 | 1995-08-18 | Hitachi Ltd | 並列計算機のシステム立上げ方式 |
JPH10283084A (ja) * | 1997-04-10 | 1998-10-23 | Canon Inc | 情報処理装置及びその制御方法及び記憶媒体 |
JPH10289118A (ja) * | 1997-04-14 | 1998-10-27 | Hitachi Ltd | 仮想計算機システムの入出力チャネル制御方法 |
JP2000259586A (ja) * | 1999-03-08 | 2000-09-22 | Hitachi Ltd | マルチプロセッサシステムの構成制御方法 |
JP2007526540A (ja) * | 2003-06-27 | 2007-09-13 | ニューイシス・インコーポレーテッド | 動的マルチクラスタシステムリコンフィギュレーション |
JP2008108260A (ja) * | 2006-10-26 | 2008-05-08 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム上のハイパーバイザ内にポリシ・ベースのオペレーティング・システム・サービスを提供する方法、コンピュータ・システム及びコンピュータ・プログラム |
-
2009
- 2009-02-09 JP JP2009027057A patent/JP5365840B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07134699A (ja) * | 1993-11-10 | 1995-05-23 | N T T Data Tsushin Kk | マルチプロセッサシステムにおける接続装置状態管理表の作成方式 |
JPH07219918A (ja) * | 1994-01-27 | 1995-08-18 | Hitachi Ltd | 並列計算機のシステム立上げ方式 |
JPH10283084A (ja) * | 1997-04-10 | 1998-10-23 | Canon Inc | 情報処理装置及びその制御方法及び記憶媒体 |
JPH10289118A (ja) * | 1997-04-14 | 1998-10-27 | Hitachi Ltd | 仮想計算機システムの入出力チャネル制御方法 |
JP2000259586A (ja) * | 1999-03-08 | 2000-09-22 | Hitachi Ltd | マルチプロセッサシステムの構成制御方法 |
JP2007526540A (ja) * | 2003-06-27 | 2007-09-13 | ニューイシス・インコーポレーテッド | 動的マルチクラスタシステムリコンフィギュレーション |
JP2008108260A (ja) * | 2006-10-26 | 2008-05-08 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム上のハイパーバイザ内にポリシ・ベースのオペレーティング・システム・サービスを提供する方法、コンピュータ・システム及びコンピュータ・プログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012256117A (ja) * | 2011-06-07 | 2012-12-27 | Mitsubishi Electric Corp | マルチプロセッサシステム |
JP2016076004A (ja) * | 2014-10-03 | 2016-05-12 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5365840B2 (ja) | 2013-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101421700B (zh) | 支持处理系统的分区中的独立操作系统的方法和设备 | |
US8762999B2 (en) | Guest-initiated resource allocation request based on comparison of host hardware information and projected workload requirement | |
CN105814541B (zh) | 计算机设备及计算机设备内存启动的方法 | |
US10725770B2 (en) | Hot-swapping operating systems using inter-partition application migration | |
US8271707B2 (en) | Method and system for PCI hybrid function | |
US10318460B2 (en) | UMA-aware root bus selection | |
JP2008090819A (ja) | ハードウェアプラットフォームクラスの識別を高速化するシステム及び方法 | |
US11099884B2 (en) | Dynamic control of halt polling based on receiving a monitoring instruction executed by a guest | |
KR20200097247A (ko) | 프리-메모리 초기화 멀티스레드 병렬 컴퓨팅 플랫폼 | |
EP2817755B1 (en) | Directed wakeup into a secured system environment | |
KR20150130353A (ko) | 핫스왑가능 프로그램 메모리의 운영체제 커널 업데이트 동안의 전환 시간 최소화 | |
EP1958075B1 (en) | Method and apparatus for assigning devices to a partition | |
US8312257B2 (en) | System and method for performing hardware resource assignment in a large-scaled system | |
JP5365840B2 (ja) | マルチプロセッサシステム、及びマルチプロセッサシステムの動作方法 | |
CN104008014A (zh) | 多核心处理器及其相关控制方法与电脑系统 | |
CN106547583B (zh) | 一种操作系统安装方法以及装置 | |
JP2007034514A (ja) | 情報処理装置 | |
US20120284711A1 (en) | Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment | |
JP6035993B2 (ja) | 情報処理装置、装置管理方法および装置管理プログラム | |
CN114020342B (zh) | 嵌入式设备的启动方法、装置、嵌入式设备及存储介质 | |
JP6962669B2 (ja) | 情報処理装置、制御方法およびプログラム | |
WO2021181537A1 (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP5029076B2 (ja) | カーネル起動方法、カーネルソースコード最適化方法、カーネルソースコード最適化装置及びプログラム | |
JP2014081781A (ja) | 情報処理システム | |
CN117742890A (zh) | 一种虚拟机的创建方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5365840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |