JP2010179164A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2010179164A
JP2010179164A JP2010118312A JP2010118312A JP2010179164A JP 2010179164 A JP2010179164 A JP 2010179164A JP 2010118312 A JP2010118312 A JP 2010118312A JP 2010118312 A JP2010118312 A JP 2010118312A JP 2010179164 A JP2010179164 A JP 2010179164A
Authority
JP
Japan
Prior art keywords
output
power failure
reset
control board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010118312A
Other languages
English (en)
Inventor
Makoto Hoya
誠 保谷
Tatsunori Taketomi
辰徳 武臣
Hiromasa Suzuki
浩正 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2010118312A priority Critical patent/JP2010179164A/ja
Publication of JP2010179164A publication Critical patent/JP2010179164A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

【課題】リセット手段から複数の制御手段へリセット信号を出力する場合に、ノイズによる悪影響を抑えて各制御手段を正確にリセットすることができる遊技機を提供すること。
【解決手段】リセット信号22の信号線には、各制御基板C,H,D,S,L,B毎にバッファBF3〜BF8がそれぞれ設けられているので、リセット信号22を停電監視回路20からすべての制御基板へ出力する場合に、ノイズの影響を抑えてリセット信号22を正確に出力することができる。即ち、停電監視回路20と各制御基板とは、ケーブル等により接続されており、その信号線は長くなるが、ノイズの影響を抑えて、リセット信号22を確実に出力し、各制御基板に確実にリセットをかけると共に、誤ったリセット信号22の出力を防止し、各制御基板が誤ってリセットされることを防止することができる。
【選択図】図3

Description

本発明は、パチンコ機やスロットマシンなどの遊技機に関し、特に、リセット回路から複数の制御基板へリセット信号を出力する場合に、ノイズによる悪影響を抑えて各制御基板に正確にリセットをかけることができる遊技機に関するものである。
パチンコ機などに代表される遊技機は、主に、遊技の制御を行う主制御基板と、その主制御基板から送信される各種コマンドに基づいて動作する払出制御基板や表示用制御基板、効果音制御基板、ランプ制御基板などと、これらに接続される表示装置や払出装置、球の発射装置などの各種装置によって構成されている。発射装置によって遊技領域へ打ち込まれた球が入賞口へ入賞すると、その入賞信号を主制御基板が検出して、主制御基板から払出制御基板へ賞球の払い出し個数が指示される。この指示により払出制御基板によって払出装置が制御され、賞球の払い出しが行われる。
賞球の払い出しが完了する前に停電が発生すると、停電が解消しても、停電前の入賞に対する賞球の払い出しを行うことはできない。このため、遊技機の電源をバックアップして、停電時においても遊技機へ駆動電圧を供給し遊技機が継続して動作できるようにすることも考えられるが、長時間に及ぶ停電ではバックアップ電源もダウンするので、単に、遊技機の電源をバックアップするだけでは対応できない。
これに対し、停電時における遊技状態を記憶しておき、停電が解消した場合にその記憶しておいた遊技状態を復帰して停電前の状態から遊技を続行させれば、停電前の入賞に対する賞球の払い出しを停電の解消後に行うことができる。遊技の制御は刻々と進行するので、1つの遊技状態を記憶するためには、制御の終了処理を行って、制御の進行を停止させなければならない。
しかし、停電の発生により制御の終了処理を行うと、その停電が停電時間の極めて短い瞬停などの場合には、各制御基板の駆動電圧(+5ボルト(以下「+5V」と称す))は停電中においても正常動作範囲の電圧値を維持するので、停電が解消しても、各制御基板にリセットがかからず、各制御基板は制御を再開することができない。即ち、停電時間が極めて短い瞬停などの場合には、遊技機が動作を停止してしまうのである。
そこで、本願出願人は、停電の発生時に停電信号を出力し、その停電信号を入力した制御基板は、遊技の制御の終了処理を実行するように構成すると共に、停電信号を出力した後で停電が解消した場合には、各制御基板へリセット信号を出力して、遊技の制御を再開させることを試みた。
停電信号の出力は停電監視回路により行われるので、停電解消時におけるリセット信号の出力は、停電信号の出力元であり且つ停電信号を出力したことを認識している停電監視回路によって行う必要がある。このため、従来、各制御基板内に設けられていたリセット回路を、各制御基板から取り除いて停電監視回路が設けられる基板内に設け(或いは、停電監視回路が設けられる基板内に追加する形で設け)、その基板内に設けられるリセット回路と各制御基板とを信号線で接続し、その信号線を介して、リセット信号を出力するように構成した。
しかしながら、1つのリセット回路から複数の制御基板へリセット信号を出力すると、特に、そのリセット回路と制御基板とがケーブル等を介して接続されている場合には信号線が長くなるので、出力されるリセット信号にノイズが乗り易く、各制御基板に確実にリセットをかけることができないという問題点があった。また、逆に、リセット信号が出力されていない場合にも、ノイズによって、各制御基板へ誤ってリセット信号が出力され、各制御基板を誤ってリセットさせてしまうという問題点があった。
本発明は上述した問題点を解決するためになされたものであり、リセット手段から複数の制御手段へリセット信号を出力する場合にも、ノイズによる悪影響を抑えて、各制御手段を正確にリセットすることができる遊技機を提供することを目的としている。
この目的を達成するために請求項1記載の遊技機は、複数の出力手段と、その複数の出力手段をそれぞれ制御する複数の制御手段とを備え、更に、その複数の制御手段へリセット信号を出力するリセット手段と、そのリセット手段から出力されるリセット信号のそれぞれに印加されるノイズを除去するノイズ除去手段とを備えている。
この請求項1記載の遊技機によれば、複数の出力手段をそれぞれ制御する複数の制御手段は、リセット手段から出力されるリセット信号によって制御を開始する。このリセット信号に印加されるノイズは、ノイズ除去手段によってそれぞれ除去されるので、リセット手段から複数の制御手段へリセット信号を出力する場合にも、ノイズによる悪影響を抑えて、各制御手段を確実にリセットすることができる。一方、リセット信号が出力されていない場合にも、ノイズによる悪影響を抑えて、各制御手段へ誤ったリセット信号が出力されることを防止することができる。
本発明の遊技機によれば、リセット信号に印加されるノイズはノイズ除去手段によってそれぞれ除去されるので、リセット手段から複数の制御手段へリセット信号を出力する場合に、ノイズによる悪影響を抑えて、各制御手段を確実にリセットすることができるという効果がある。一方、リセット信号が出力されていない場合には、各制御手段へ誤ったリセット信号が出力されることを防止して、各制御手段が誤ってリセットされることを防止することができるという効果がある。
本発明の一実施例であるパチンコ機の遊技盤の正面図である。 パチンコ機の電気的な構成を概略的に示したブロック図である。 停電監視回路の概略的な機能を示した回路図である。 HC221のICで構成される単安定マルチバイブレータの真理値表を示した図である。 HC74のICで構成されるD形フリップフロップの真理値表を示した図である。 パチンコ機の電源がオンされ安定動作した後で停電が発生した場合の停電監視回路のタイミングチャートである。 停電時間の極めて短い瞬停が発生した場合の停電監視回路のタイミングチャートである。 停電信号の出力時間が18ms以上となる場合の停電監視回路のタイミングチャートである。 変形例であるパチンコ機の電気的な構成を概略的に示したブロック図である。
以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、遊技機の一例として弾球遊技機の一種であるパチンコ機、特に、第1種パチンコ遊技機を用いて説明する。なお、本発明を第3種パチンコ遊技機や、コイン遊技機、スロットマシン等の他の遊技機に用いることは、当然に可能である。
図1は、本実施例のパチンコ機Pの遊技盤の正面図である。遊技盤1の周囲には、打球が入賞することにより5個から15個の球が払い出される複数の入賞口2が設けられている。また、遊技盤1の中央には、複数種類の識別情報としての図柄などを表示する液晶(LCD)ディスプレイ3が設けられている。このLCDディスプレイ3の表示画面は横方向に3分割されており、3分割された各表示領域において、それぞれ右から左へ横方向にスクロールしながら図柄の変動表示が行われる。
LCDディスプレイ3の下方には、図柄作動口(第1種始動口)4が設けられ、打球がこの図柄作動口4を通過することにより、前記したLCDディスプレイ3の変動表示が開始される。図柄作動口4の下方には、特定入賞口(大入賞口)5が設けられている。この特定入賞口5は、LCDディスプレイ3の変動後の表示結果が予め定められた図柄の組み合わせの1つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間(例えば、30秒経過するまで、あるいは、打球が10個入賞するまで)開放される。
この特定入賞口5内には、Vゾーン5aが設けられており、特定入賞口5の開放中に、打球がVゾーン5a内を通過すると、継続権が成立して、特定入賞口5の閉鎖後、再度、その特定入賞口5が所定時間(又は、特定入賞口5に打球が所定個数入賞するまで)開放される。この特定入賞口5の開閉動作は、最高で16回(16ラウンド)繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態(特別遊技状態)である。
また、遊技盤1およびその周辺の各所には、複数のランプ7が配設されている。これらのランプ7は遊技の内容に応じて点灯又は消灯して、遊技の興趣を盛り上げると共に、遊技の進行状況を遊技者に表示する。
図2は、パチンコ機Pの電気的な構成を概略的に示したブロック図である。図2に示すように、パチンコ機Pは、停電監視回路20を有すると共に、主制御基板Cに、複数の制御基板H,D,S,Lが接続されて構成されている。主制御基板Cは、遊技内容の制御を行うためのものであり、この主制御基板Cに接続された各種スイッチSWから出力される信号と、主制御基板C内に設けられるカウンタ値などとに基づいて、各制御基板H,D,S,Lへ制御コマンドを送信して遊技の制御を行っている。
主制御基板Cには、ワンチップマイコンとしてのMPU11が搭載されている。MPU11は、演算装置としてのCPUと、制御プログラムを記憶するROMと、制御プログラムの実行時に各種のデータを書き替え可能に記憶するRAM12と、タイマ割り込み回路と、フリーランニングカウンタと、ウォッチドッグタイマと、チップセレクトロジックなどとの各種の回路をワンチップに内蔵したものであり、これらの回路の他に、パチンコ機Pの遊技の制御(大当たりの有無を決定する制御)に使用される乱数を発生するための乱数発生回路や、このMPU11に固有の識別番号(ID番号)を記憶してその識別番号を所定の操作により出力するID出力回路を有している。
MPU11には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされても、MPU11のRAM12のデータは保持(バックアップ)される。RAM12には、賞球の払い出し残数が記憶されるので、停電時においても賞球の払い出し残数を記憶し続けて、停電の解消後に残りの賞球の払い出しを行うことができる。なお、本実施例のRAM12は、その全データがバックアップされており、前記した賞球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもRAM12の全データをバックアップする必要はなく、全データのバックアップに代えて、RAM12の一部分のデータのみをバックアップするように構成しても良いのである。
払出制御基板Hは、各種スイッチSWから出力される信号や主制御基板Cから送信される制御コマンドに基づいて、賞球や貸し球の払出制御を行うものであり、主制御基板Cの他に、遊技盤1内の遊技領域へ球を発射するための発射モータ10を制御する発射制御基板Bと、賞球や貸し球を払い出すための払出モータ9とが接続されている。
この払出制御基板HのRAM13には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされた場合にも、RAM13のデータは保持(バックアップ)される。RAM13には、賞球や貸し球の払い出し残数が記憶されるので、停電時にもこれらを記憶し続けて、停電の解消後に残りの賞球や貸し球を払い出すことができる。なお、本実施例のRAM13は、前記したMPU11のRAM12の場合と同様に、その全データがバックアップされているので、賞球や貸し球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもRAM13の全データをバックアップする必要はなく、全データのバックアップに代えて、RAM13の一部分のデータのみをバックアップするように構成しても良い。
主制御基板Cおよび払出制御基板Hにバックアップされるデータは、パチンコ機Pの裏面側に設けられたクリアスイッチ(図示せず)を押下することにより、消去(クリア)することができる。なお、かかるバックアップデータのクリアは、そのクリアが誤って行われないように、クリアスイッチが所定のタイミングで操作された場合に限り行われるようにされている。例えば、クリアスイッチを操作した状態で電源が投入された場合や、クリアスイッチを操作した状態で電源がオフされた場合、クリアスイッチが所定時間内に複数回操作された場合、或いは、クリアスイッチを2以上設け、そのクリアスイッチが所定の順序で若しくは同時に操作された場合に、バックアップデータのクリアを行うようにしている。
表示用制御基板Dは、主制御基板Cから送信される制御コマンドに基づいて、LCDディスプレイ3の変動表示を制御するためのものである。効果音制御基板Sは、主制御基板Cから送信される制御コマンドに基づいて、遊技の進行に合わせた効果音をスピーカ6から出力するためのものであり、ランプ制御基板Lは、主制御基板Cから送信される制御コマンドに基づいて、各ランプ7の点灯及び消灯を制御するためのものである。
これら主制御基板Cと各制御基板H,D,S,Lとの間には、入力及び出力が固定的なバッファ8がそれぞれ接続されている(図2では1つのみ図示している)。よって、主制御基板Cと各制御基板H,D,S,Lとの送受信は、主制御基板Cから各制御基板H,D,S,Lへの一方向にのみ行われ、各制御基板H,D,S,Lから主制御基板Cへ行うことはできない。
停電監視回路20は、電源のオフ時または停電の発生時に、停電信号21を主制御基板Cおよび払出制御基板Hへ出力すると共に、電源のオン時又は停電信号21の出力後の所定条件下においてリセット信号22を各制御基板C,H,D,S,L,Bへ出力するための回路である。図3を参照して、この停電監視回路20の詳細を説明する。
図3は、停電監視回路20の概略的な機能を示した回路図である。説明を容易にするために、機能の説明に影響しない抵抗やコンデンサ、ダイオードなどの各素子については、その表記を省略している。
停電監視回路20は、電源回路(図示せず)の+33ボルト(以下「+33V」と称す)の出力電圧を入力する電圧検出器25を有しており、この電圧検出器25の出力端には、シュミットトリガタイプのバッファBF1が接続されている。バッファBF1の出力端は、2入力アンドAD1の一端と、D形フリップフロップFFのD端子とに、それぞれ接続されている。この電圧検出器25は、具体的には、富士通株式会社製のMB3761で構成され、電源回路から出力される+33Vの電圧を監視して、これが略22ボルト以下に下がった場合に、停電の発生(電源のオフを含む。以下同様)と判断し、その出力をロウからハイに切り替える。この出力の切替によって、後述するように、停電信号21が主制御基板C及び払出制御基板Hへ出力される。
なお、停電の発生時には、遊技の制御の進行を止めて制御の終了処理を実行する必要があるので、この終了処理が完了するまでの間、制御系の駆動電圧である+5ボルト(以下「+5V」と称す)の出力が電源回路によって維持されなければならない。このため本実施例では、かかる終了処理のための時間が十分に確保できるように(具体的には9ms以上の時間が確保できるように)、+33Vの電圧が略22ボルト以下に下がった時点で停電信号21を出力するように構成している。終了処理の処理時間や+5Vの出力が維持される時間は機械の種類によって異なるので、当然のことながら、本実施例において停電信号21の出力契機とした略22ボルトの電圧値も機械の種類によって上下する。
また、停電監視回路20は、電源回路(図示せず)の+5Vの出力電圧を入力するリセットIC26を有しており、このリセットIC26の出力端には、シュミットトリガタイプのバッファBF2が接続されている。バッファBF2の出力端は、2つの2入力アンドAD1,AD3の一端と、2つの単安定マルチバイブレータMM1,MM2のCLR端子とに、それぞれ接続されている。リセットIC26は、電源回路から制御系の駆動電圧である+5Vの電圧が出力され後、所定時間(本実施例では9ms)ロウを出力し、その後、ハイ出力を維持するものである。後述するように、電源のオン時においては、このリセットIC26の出力がリセット信号22として、各制御基板C,H,D,S,L,Bへ出力される。
電圧検出器25とリセットIC26との出力を、バッファBF1,BF2を介して入力するアンドAD1の出力端は、シュミットトリガタイプのインバータIV1,IV2の入力端と、前段の単安定マルチバイブレータMM1のB端子と、フリップフロップFFのCLR端子とに、それぞれ接続されている。インバータIV1,IV2の出力は、停電信号21として、主制御基板C及び払出制御基板Hへそれぞれ出力される。また、単安定マルチバイブレータMM1のQバー端子は、後段の単安定マルチバイブレータMM2のB端子に接続され、そのQバー端子は、フリップフロップFFのCK端子と、2入力のアンドAD2の一端とに接続されている。フリップフロップFFのQバー端子は、2入力のアンドAD2の他端に接続されている。
単安定マルチバイブレータMM1,MM2は、いずれもHC221のICで構成されている。図4にその真理値表を示すように、CLR端子にハイ信号が入力されている状態ではQバー端子から常時ハイ信号を出力しており、その状態でB端子の入力信号がロウからハイへ立ち上がると、Qバー端子の出力を一定時間(本実施例では9ms)ロウとする。即ち、Qバー端子から9msのワンショットのロウパルスが出力される。本実施例では、Qバー端子からのロウパルスの出力時間が9msになり、かつ、図4の真理値表に示す動作をするように、単安定マルチバイブレータMM1,MM2の他の端子を接続している。なお、Qバー端子からワンショットのロウパルスが出力されている間にB端子へ入力される信号が変化しても、その変化は無視されて、Qバー端子の出力パルスに影響を与えない。図4において、表中の「X」マークは、入力信号の状態を問わないことを示している。
また、フリップフロップFFは、HC74のICで構成されている。図5にその真理値表を示すように、CLR端子にロウ信号が入力されている状態ではQバー端子からハイ信号を出力し、CLR端子及びD端子にハイ信号が入力されている状態でCK端子の入力信号がロウからハイへ立ち上がると、Qバー端子の出力をロウとするものである。なお、図5において、表中の「X」マークは、入力信号の状態を問わないことを示している。
後段の単安定マルチバイブレータMM2のQバー端子とフリップフロップFFのQバー端子とに接続されるアンドAD2の出力端は、2入力のアンドAD3の一端に接続されている。前記した通り、このアンドAD3のもう1つの入力端には、バッファBF2を介してリセットIC26の出力信号が入力される。また、このアンドAD3の出力端には、5つのバッファBF3〜BF8が接続されており、これら5つのバッファBF3〜BF8の出力は、リセット信号22として、各制御基板C,H,D,S,L,Bへそれぞれ出力される。
次に、図6から図8を参照して、停電監視回路20の動作、即ち、停電信号21とリセット信号22との出力動作について説明する。図6は、パチンコ機Pの電源がオンされ安定動作した後で、停電が発生した場合(電源がオフされた場合を含む)の停電監視回路20のタイミングチャートである。
まず、電源のオンにより、+5Vの電圧が上昇し、正常動作範囲の電圧に達すると(+5V正常)、各ICはそれぞれの初期状態の信号を出力する。リセットIC26も動作を開始し、9msの間ロウ信号を出力した後で、ハイ信号を出力する(BF2の出力参照)。この出力は、リセット信号22として、アンドAD3及び各バッファBF3〜BF8を介して、各制御基板C,H,D,S,L,Bへ出力され、このリセット信号22の立ち上がりにより、各制御基板C,H,D,S,L,Bが動作を開始する。即ち、9msのリセット信号22が各制御基板C,H,D,S,L,Bに入力されることにより、パチンコ機Pが動作を開始する。
停電が発生すると(又は電源がオフされると)、まず、+33Vの出力電圧が徐々に低下を開始する。これが略22V以下に下がると、電圧検出器25の出力がロウからハイとなり、バッファBF1の出力がハイになる。この間、+5Vの出力電圧は正常値を維持しているので、リセットIC26はハイを出力しており、バッファBF2の出力はハイとなっている。よって、バッファBF1の出力がハイになると、アンドAD1の出力はロウからハイへ立ち上がり、インバータIV1,IV2の出力は、逆にハイからロウへ立ち下がる。これが停電信号21として、データをバックアップ可能に記憶する主制御基板Cおよび払出制御基板Hへ出力される。
また、アンドAD1の出力が立ち上がると、単安定マルチバイブレータMM1のCLR端子にはハイ信号が入力されているので、そのQバー端子から9msの間ロウを維持するワンショットのロウパルスが出力される。この9msのロウパルスの立ち上がりで、更に、後段の単安定マルチバイブレータMM2のQバー端子から9msの間ロウを維持するワンショットのロウパルスが出力され、これによりアンドAD2の一方の入力がロウとなるので、アンドAD2の出力がハイからロウに変化する。その結果、アンドAD3の出力もハイからロウとなり、バッファBF3〜BF8を介して、リセット信号22が各制御基板C,H,D,S,L,Bへ出力される。
このリセット信号22の出力から9msが経過するタイミング、即ち、単安定マルチバイブレータMM2のQバー端子の出力がロウからハイへ立ち上がるタイミングで、停電が継続していればバッファBF1の出力はハイのままである。よって、アンドAD1の出力もハイなので、フリップフロップFFのD端子及びCLR端子にはハイ信号が入力されているので、そのCK端子へ入力される単安定マルチバイブレータMM2のQバー端子の出力が立ち上がると、フリップフロップFFのQバー端子の出力はロウとなる。このQバー端子の出力はアンドAD2に入力されるので、停電が継続している間は、単安定マルチバイブレータMM2のQバー端子の出力がロウからハイへ変わっても、アンドAD2の出力はロウを維持し、その結果、リセット信号22は、停電が継続する間ロウを出力し続ける。
このように、停電信号21が出力された後、前段の単安定マルチバイブレータMM1からワンショットのロウパルスが出力される9msの間は、リセット信号22の出力が待機されるので、停電の発生時にその9msの間、停電処理(停電時における遊技の終了処理)を実行することができる。よって、遊技の終了処理を完了した後に遊技の動作を停止させることができるので、停電の解消後には、停電前の状態から遊技を正常に再開することができる。
図7は、停電時間の極めて短い瞬停が発生した場合の停電監視回路20のタイミングチャートである。図7に示すような瞬停の発生時においても、本実施例の停電監視回路20によれば、9msの停電処理(遊技の終了処理)の時間と、9msのリセット信号22の出力時間とを確保することができるのである。
停電の発生後、後段の単安定マルチバイブレータMM2のQバー端子から9msのワンショットのロウパルスが出力されている間に停電が解消し、+33Vの出力電圧が+22Vより大きくなると、電圧検出器25の出力はハイからロウへ立ち下がる。その結果、バッファBF1の出力もハイからロウへ立ち下がり、アンドAD1の出力がロウとなる。すると、インバータIV1,IV2の出力は、逆にロウからハイへ立ち上がり、これにより停電信号21の出力が解除される。
アンドAD1の出力はフリップフロップFFのCLR端子へも入力されているので、アンドAD1の出力がロウとなると、フリップフロップFFのQバー端子の出力は、CK端子へ入力される信号に拘わらず常にハイとなる。よって、単安定マルチバイブレータMM2のQバー端子の出力がロウからハイへ立ち上がるタイミングで、アンドAD2の出力はハイとなり、その結果、アンドAD3の出力もハイとなって、バッファBF3〜BF8を介して、各制御基板C,H,D,S,L,Bへ出力されていたリセット信号22が解除される。
ここで、リセット信号22は、後段の単安定マルチバイブレータMM2のQバー端子の出力がロウになることにより出力されるが、かかるQバー端子の出力は9msの間維持されるので、停電が極めて短時間で解消しても、リセット信号22の出力時間を最低9ms確保することができる。よって、瞬停などの発生時においても、各制御基板C,H,D,S,L,Bに確実にリセットをかけることができるのである。
なお、図3の回路図から明らかなように、前段の単安定マルチバイブレータMM1のQバー端子からワンショットのロウパルスが出力されている間に停電が解消しても、2つの単安定マルチバイブレータMM1,MM2からは、それぞれ9msのワンショットのロウパルスが出力される。よって、上記の場合と同様に、9msの停電処理(遊技の終了処理)の時間と、9msのリセット信号22の出力時間とを確保することができるのである。この場合、停電信号21の出力時間は停電の継続時間に応じて長短するが、主制御基板C及び払出制御基板Hは、停電信号21の立ち下がりで停電処理を開始するように構成しているので、停電信号21の出力時間が短くなっても、停電処理(停電時における遊技の終了処理)を確実に実行することができるのである。
同様に、前段の単安定マルチバイブレータMM1のQバー端子からワンショットのロウパルスが出力されている間に、停電の発生と解消とが繰り返されても、即ち、バッファBF1の出力がハイとロウとで繰り返し変化しても、この単安定マルチバイブレータMM1,MM2がワンショットのロウパルスを出力している間における入力信号の変化は無視されるので、2つの単安定マルチバイブレータMM1,MM2からは、それぞれ9msのワンショットのロウパルスが出力される。よって、上記の場合と同様に、停電の発生と解消とが繰り返されても、9msの停電処理(遊技の終了処理)の時間と、9msのリセット信号22の出力時間とを確保することができるのである。
図8は、停電信号21の出力時間が18ms以上となる場合の停電監視回路20のタイミングチャートである。図8に示すように、本実施例の停電監視回路20によれば、リセット信号22は、停電が継続する間、その出力が維持される。
停電の発生後、後段の単安定マルチバイブレータMM2のQバー端子から9msのワンショットのロウパルスが出力された後、即ち、単安定マルチバイブレータMM2のQバー端子の出力がロウからハイへ立ち上がるタイミングで、停電が継続していればバッファBF1の出力はハイのままである。よって、アンドAD1の出力もハイなので、フリップフロップFFのD端子及びCLR端子にはハイ信号が入力されているので、そのCK端子へ入力される単安定マルチバイブレータMM2のQバー端子の出力が立ち上がると、フリップフロップFFのQバー端子の出力はロウとなる。このQバー端子の出力はアンドAD2に入力されるので、停電が継続している間は、単安定マルチバイブレータMM2のQバー端子の出力がロウからハイへ変わっても、アンドAD2の出力はロウを維持し、その結果、リセット信号22は、停電が継続する間ロウを出力し続ける。
その後、+33Vの出力電圧が+22Vより大きくなって、停電が解消すると、電圧検出器25の出力がハイからロウへ立ち下がり、その結果、アンドAD1の出力もロウとなる。すると、インバータIV1,IV2の出力は、逆にロウからハイへ立ち上がり、これにより停電信号21の出力が解除される。
また、停電の解消によりバッファBF1の出力がロウとなると、アンドAD1の出力もロウとなり、フリップフロップFFのCLR端子の入力がロウとなるので、フリップフロップFFのQバー端子の出力はハイとなる。前記した通り、このとき既に、後段の単安定マルチバイブレータMM2のQバー端子の出力はハイとなっているので、アンドAD2の出力もハイとなり、アンドAD3の出力も同様にハイとなって、バッファBF3〜BF8を介して、各制御基板C,H,D,S,L,Bへ出力されていたリセット信号22が解除されるのである。
このように、リセット信号22は、9ms出力された場合であっても、停電が継続する場合にはその出力が維持される。よって、停電中における遊技の再開を防止して、停電の解消後に遊技の制御を再開することができるのである。
以上説明したとおり、本実施例のパチンコ機Pによれば、停電が解消した場合には、その停電の解消が制御系の駆動電圧(+5V)がダウンする前であっても、停電監視回路20から各制御基板C,H,D,S,L,Bへリセット信号22を出力することができるので、停電により終了した遊技の制御を確実に再開することができる。よって、停電時間の極めて短い瞬停などが発生しても、パチンコ機Pの動作を継続することができる。
また、図3に示すように、リセット信号22の信号線には、各制御基板C,H,D,S,L,B毎にバッファBF3〜BF8がそれぞれ設けられているので、リセット信号22を停電監視回路20からすべての制御基板C,H,D,S,L,Bへ出力する場合にも、ノイズによる悪影響を抑えて、リセット信号22を正確に出力することができる。即ち、停電監視回路20と各制御基板C,H,D,S,L,Bとは、ケーブル等により接続され、その信号線が長くなるが、ノイズの影響を抑えて、リセット信号22を確実に出力して各制御基板C,H,D,S,L,Bに確実にリセットをかけると共に、誤ったリセット信号22の出力を防止して、各制御基板C,H,D,S,L,Bが誤ってリセットされることを防止することができるのである。
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
例えば、上記実施例では、停電信号21は、停電時においてもデータを保持可能(バックアップ可能)に構成された主制御基板Cおよび払出制御基板Hへのみ出力されたが、この停電信号21を他の制御基板D,S,L,Bへ出力するようにしても良い。また、各制御基板C,H,D,S,L,B内に、パチンコ機Pの電源投入時にリセット信号を出力するリセット回路を設け、電源投入時における各制御基板C,H,D,S,L,Bのリセットは、そのリセット回路から出力されるリセット信号によって行うように構成しても良い。
更に、図9に示すように、リセット信号22が出力される信号線に設けられる各バッファBF3〜BF8を、各一対のインバータゲートIV3〜IV8,IV13〜IV18で代替しても良い。即ち、停電監視回路20のアンドAD3の出力端にインバータゲートIV3〜IV8を接続し、そのインバータゲートIV3〜IV8の出力端を各制御基板C,H,D,S,L,B内に設けられるインバータゲートIV13〜IV18の入力端に接続し、更に、そのインバータゲートIV13〜IV18の出力端を各制御基板C,H,D,S,L,Bに搭載されるMPU11等のリセット端子に接続するように構成しても良いのである。このように構成すれば、停電監視回路20および各制御基板C,H,D,S,L,B内にそれぞれバッファを設けることができるので、リセット信号22の信号線に加わるノイズの悪影響を一層効果的に防止することができるのである。
請求項1記載のリセット手段としては、停電監視回路20の一部として、複数の電子部品により構成されたもののみならず、これらの機能を1チップに内蔵した1つのICであるリセットICや、ソフト制御によるリセット処理によって、代替しても良い。同様に、請求項1記載の制御手段としては、主制御基板Cや払出制御基板Hなどの制御基板のみならず、その機能をソフト制御によって達成するもので代替しても良い。更に、請求項1記載のノイズ除去手段としては、バッファBF3〜BF8やインバータゲートIV3〜IV8,IV13〜IV18のみならず、これらに代えてトランジスタなどで構成されたもの、或いは、ノイズ除去の施されたソフト制御によるもの等によって代替しても良い。例えば、ノイズ除去の施されたソフト制御としては、チャタリングの防止処理が施されたものや、2度読み3度読みによる入力値確定処理が施されたものなどが例示される。
本発明を上記実施例とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回(例えば2回、3回)大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機(通称、2回権利物、3回権利物と称される)として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機として実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。
なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段(例えば操作レバー)の操作に起因して識別情報の変動が開始され、停止用操作手段(例えばストップボタン)の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えたスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する可変表示手段を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作(ボタン操作)に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に有利な大当たり状態が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。
以下に本発明の変形例を示す。複数の出力装置と、その複数の出力装置をそれぞれ制御する複数の制御基板とを備えた遊技機において、その複数の制御基板へリセット信号を出力するリセット回路と、そのリセット回路から出力されるリセット信号の信号線にそれぞれ設けられた複数のバッファとを備えていることを特徴とする遊技機0。なお、リセット回路は、複数の電子部品を個々に組み合わせて構成しても良いし、それらを1チップに内蔵したICで構成しても良い。
この遊技機0によれば、複数の出力手段をそれぞれ制御する複数の制御手段は、リセット手段から出力されるリセット信号によって制御を開始する。このリセット信号が出力される信号線には、複数のバッファがそれぞれ設けられているので、リセット回路から複数の制御基板へリセット信号を出力する場合に、ノイズによる悪影響を抑えて、各制御基板に確実にリセットをかけることができる。一方、リセット信号が出力されていない場合には、各制御基板へ誤ったリセット信号が出力されることを防止して、各制御基板が誤ってリセットされることを防止することができる。
遊技機0において、停電の発生時に停電信号を出力する一方、その停電信号の出力後に停電が解消した場合(制御系の駆動電圧がダウンする前に停電が解消した場合であっても)、前記リセット回路によってリセット信号を前記複数の制御基板へそれぞれ出力する停電監視回路を備えていることを特徴とする遊技機1。停電の発生時に出力される停電信号が契機となって、各制御基板において停電処理が行われ、遊技の制御が終了する。しかし、停電が解消した場合には、特に、制御系の駆動電圧(+5V)がダウンする前に停電が解消した場合であっても、リセット信号が各制御基板へそれぞれ出力されるので、遊技の制御を再開して、遊技機を再始動することができる。なお、リセット信号はすべての制御基板へ出力されるが、停電信号は必ずしもすべての制御基板へ出力される必要はない。特に、停電信号を出力するべき制御基板としては、停電時においても遊技のデータを保持(バックアップ)する制御基板が挙げられる。
遊技機1において、前記停電監視回路によって制御されると共に前記複数の制御基板へリセット信号を出力するリセット回路に加えて、前記複数の制御基板は、制御系の駆動電圧(+5V)が正常動作範囲の電圧値に達した場合に(即ち、電源投入時に)、リセット信号を出力する電源オン時リセット回路を同一制御基板内に備えていることを特徴とする遊技機2。
遊技機1又は2において、前記バッファは2つのインバータゲートが直列に接続されて構成されていることを特徴とする遊技機3。
遊技機1から3のいずれかにおいて、前記バッファは、各制御基板にそれぞれ設けられていることを特徴とする遊技機4。特に、バッファが2つのインバータゲートで構成される場合には、リセット回路が設けられる基板に1つのインバータゲートを設け、各制御基板に、もう1つのインバータゲートを1つずつ設けるようにしても良い。
遊技機0から4のいずれかにおいて、前記複数の出力装置としては、図柄等を表示する表示装置と、有価価値(景品球やコインのみならず、磁気カードへ書き込まれるデータ等も含む)の払い出しを行う払出装置と、効果音を発する発音装置と、点灯し又は消灯するランプとを備え、前記複数の制御基板としては、遊技の制御を行う主制御基板と、その主制御基板から送信されるコマンドに基づいて前記表示装置の表示を制御する表示用制御基板と、前記主制御基板から送信されるコマンドに基づいて前記払出装置を制御して有価価値の払い出しを行わせる払出制御基板と、前記主制御基板から送信されるコマンドに基づいて前記発音装置から効果音を発せさせる効果音制御基板と、前記主制御基板から送信されるコマンドに基づいて前記ランプの点灯又は消灯を制御するランプ制御基板とを備えていることを特徴とする遊技機5。
遊技機5において、前記主制御基板(及び払出制御基板)は、停電時においても所定のデータをバックアップ可能(保持可能)に構成されていることを特徴とする遊技機6。
遊技機6において、停電時においてバックアップ(保持)されるデータをクリアするためのクリアスイッチ(リセットスイッチ)を備えていることを特徴とする遊技機7。なお、かかるクリアスイッチによるバックアップデータのクリアは、例えば、次の場合に行うことができる。(1)クリアスイッチが操作された場合。(2)クリアスイッチを操作した状態で電源が投入された場合。(3)クリアスイッチを操作した状態で電源がオフされた場合。この場合には、終了処理においてバックアップデータのクリアが行われるか、或いは、終了処理においては電源オフ時にクリアスイッチが操作されたことを記憶しておき、次の電源投入時にバックアップデータをクリアするようにしても良い。(4)クリアスイッチが所定時間内に複数回操作された場合。(5)クリアスイッチを2以上設け、そのクリアスイッチが所定の順序で、或いは、同時に操作された場合。
請求項1記載の遊技機または遊技機0から7のいずれかにおいて、前記遊技機はパチンコ機であることを特徴とする遊技機8。中でも、パチンコ機の基本構成としては操作ハンドルを備え、その操作ハンドルの操作に応じて球を所定の遊技領域へ発射し、球が遊技領域内の所定の位置に配設された作動口に入賞(又は作動口を通過)することを必要条件として、表示装置において変動表示されている識別情報が所定時間後に確定停止されるものが挙げられる。また、特別遊技状態の発生時には、遊技領域内の所定の位置に配設された可変入賞装置(特定入賞口)が所定の態様で開放されて球を入賞可能とし、その入賞個数に応じた有価価値(景品球のみならず、磁気カードへ書き込まれるデータ等も含む)が付与されるものが挙げられる。
請求項1記載の遊技機または遊技機0から7のいずれかにおいて、前記遊技機はスロットマシンであることを特徴とする遊技機9。中でも、スロットマシンの基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段(例えば操作レバー)の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えた遊技機」となる。この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
請求項1記載の遊技機または遊技機0から7のいずれかにおいて、前記遊技機はパチンコ機とスロットマシンとを融合させたものであることを特徴とする遊技機10。中でも、融合させた遊技機の基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段(例えば操作レバー)の操作に起因して識別情報の変動が開始され、停止用操作手段(例えばストップボタン)の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備え、遊技媒体として球を使用すると共に、前記識別情報の変動開始に際しては所定数の球を必要とし、特別遊技状態の発生に際しては多くの球が払い出されるように構成されている遊技機」となる。
3 液晶ディスプレイ(LCD)(出力手段)
6 スピーカ(出力手段)
7 ランプ(出力手段)
9 払出モータ(出力手段)
10 発射モータ(出力手段)
20 停電監視回路(リセット手段)
22 リセット信号
C 主制御基板(制御手段)
H 払出制御基板(制御手段)
D 表示用制御基板(制御手段)
S 効果音制御基板(制御手段)
L ランプ制御基板(制御手段)
B 発射制御基板(制御手段)
P パチンコ機(遊技機)
BF3〜BF8 バッファ(ノイズ除去手段)
IV3〜IV8 インバータゲート(バッファ)(ノイズ除去手段)
IV13〜IV18 インバータゲート(バッファ)(ノイズ除去手段)

Claims (1)

  1. 複数の出力手段と、その複数の出力手段をそれぞれ制御する複数の制御手段とを備えた遊技機において、
    その複数の制御手段へリセット信号を出力するリセット手段と、
    そのリセット手段から出力されるリセット信号のそれぞれに印加されるノイズを除去するノイズ除去手段とを備えていることを特徴とする遊技機。
JP2010118312A 2010-05-24 2010-05-24 遊技機 Pending JP2010179164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010118312A JP2010179164A (ja) 2010-05-24 2010-05-24 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010118312A JP2010179164A (ja) 2010-05-24 2010-05-24 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000125107A Division JP4576663B2 (ja) 2000-04-26 2000-04-26 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012139265A Division JP5637179B2 (ja) 2012-06-21 2012-06-21 遊技機

Publications (1)

Publication Number Publication Date
JP2010179164A true JP2010179164A (ja) 2010-08-19

Family

ID=42761129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010118312A Pending JP2010179164A (ja) 2010-05-24 2010-05-24 遊技機

Country Status (1)

Country Link
JP (1) JP2010179164A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03251279A (ja) * 1990-02-28 1991-11-08 Sophia Co Ltd 遊技機
JPH0768021A (ja) * 1993-09-02 1995-03-14 Sophia Co Ltd 遊技機の制御装置
JP2000037508A (ja) * 1998-07-23 2000-02-08 Sankyo Kk 遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03251279A (ja) * 1990-02-28 1991-11-08 Sophia Co Ltd 遊技機
JPH0768021A (ja) * 1993-09-02 1995-03-14 Sophia Co Ltd 遊技機の制御装置
JP2000037508A (ja) * 1998-07-23 2000-02-08 Sankyo Kk 遊技機

Similar Documents

Publication Publication Date Title
JP5120410B2 (ja) 遊技機
JP5652521B2 (ja) 遊技機
JP4724897B2 (ja) 遊技機
JP6315075B2 (ja) 遊技機
JP6061042B2 (ja) 遊技機
JP5900568B2 (ja) 遊技機
JP5637179B2 (ja) 遊技機
JP4576663B2 (ja) 遊技機
JP4759794B2 (ja) 遊技機
JP6090483B2 (ja) 遊技機
JP5994831B2 (ja) 遊技機
JP2010179164A (ja) 遊技機
JP5725051B2 (ja) 遊技機
JP4608734B2 (ja) 遊技機
JP2007301406A (ja) 遊技機
JP5979287B2 (ja) 遊技機
JP5880600B2 (ja) 遊技機
JP5700002B2 (ja) 遊技機
JP2010172753A (ja) 遊技機
JP5170335B2 (ja) 遊技機
JP5163700B2 (ja) 遊技機
JP2016137331A (ja) 遊技機
JP2014230955A (ja) 遊技機
JP2013031716A (ja) 遊技機
JP2010240480A (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100524

A131 Notification of reasons for refusal

Effective date: 20111115

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321