JP2010172111A - レギュレータ回路 - Google Patents
レギュレータ回路 Download PDFInfo
- Publication number
- JP2010172111A JP2010172111A JP2009012360A JP2009012360A JP2010172111A JP 2010172111 A JP2010172111 A JP 2010172111A JP 2009012360 A JP2009012360 A JP 2009012360A JP 2009012360 A JP2009012360 A JP 2009012360A JP 2010172111 A JP2010172111 A JP 2010172111A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power line
- positive
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
【課題】圧電素子で発生されたエネルギーを有効に半導体回路に供給すると共に、負荷となる半導体回路を過電圧から保護する。
【解決手段】圧電素子11により発生される交流電圧を整流して直流電圧を出力する整流回路12と、整流回路12から出力される直流電圧により充電されるコンデンサC1と、コンデンサC1の充電電位がダイオードD21の順電圧降下分の電位(約0.7V)に到達した後に、充電が開始される第2のコンデンサC2とを設ける。この構成において、コンデンサC1の静電容量を小さく、コンデンサC2の静電容量を大きく設定し、コンデンサC1の充電電位の立ち上がりを早くすると共に、コンデンサC1において過電圧が発生することを回避する。
【選択図】図1
【解決手段】圧電素子11により発生される交流電圧を整流して直流電圧を出力する整流回路12と、整流回路12から出力される直流電圧により充電されるコンデンサC1と、コンデンサC1の充電電位がダイオードD21の順電圧降下分の電位(約0.7V)に到達した後に、充電が開始される第2のコンデンサC2とを設ける。この構成において、コンデンサC1の静電容量を小さく、コンデンサC2の静電容量を大きく設定し、コンデンサC1の充電電位の立ち上がりを早くすると共に、コンデンサC1において過電圧が発生することを回避する。
【選択図】図1
Description
本発明は、電池などの有限のエネルギーに依存せず、周囲の環境に存在する光、熱、振動、等から電気エネルギーを調達して半導体回路を動作させるエネルギー・ハーベスティング技術に関し、特にピエゾ効果を用いた圧電素子によって発生する電気エネルギーを効率よく利用するためのレギュレータ回路に関する。
図8は、従来技術の圧電素子によって発生する電気エネルギーを利用するためのレギュレータ回路を示す。このレギュレータ回路は、図8(A)に示すように、圧電素子11からの出力電圧(交流電圧)を全波整流する整流回路12と、整流回路12から出力される直流電圧により充電されるコンデンサCと、コンデンサCに並列に接続されるツェナーダイオードZdと、コンデンサCに蓄積された電荷により、電流の供給を受けて駆動される半導体回路(例えば、マイクロプロセッサ等のICチップ)13と、で構成される。
整流回路12は、4つのダイオードD11、D12、D13、D14のダイオードブリッジ回路で構成されている。また、コンデンサCは、整流回路12の出力側の正極(+)側の電源線DC+と負極(−)側の電源線DC−との間に接続される。このコンデンサCは、整流回路12から出力される直流電圧により充電されることにより、圧電素子11から発生される電気エネルギーを電荷として蓄積する。
圧電素子11が振動により加速度が印加された場合に発生される電気エネルギー(起電力)は、例えば、図8(B)に示すように鋭いピーク電圧特性を有する。この例に示すように、圧電素子11から出力される電圧は、数ms後に65V程度のピーク値を示すが、その後は急速に減少し、20ms後には20V程度まで出力電圧が低下し、30ms後には出力電圧がほぼ0Vとなる。このため、図8(A)に示すレギュレータ回路では、圧電素子11から発生する電気エネルギーを、整流回路12を通して一旦コンデンサCに蓄えた後に、コンデンサCからの放電電流として利用する。これにより、半導体回路13を所定時間だけ動作させることができる。
この場合に、振動エネルギーが大きい場合は圧電素子11によって発生される電気エネルギーが大きくなり、コンデンサCに大きな充電電圧が生じ、半導体回路13が破壊される恐れがある。このため、コンデンサCと並列にツェナーダイオードZdを接続し、圧電素子11によって発生される電気エネルギーが大きい場合には、ツェナーダイオードZdによりバイパス電流を発生させ、過電圧が半導体回路13に加わるのを予防している。このため、圧電素子11から出力される電気エネルギーが大きい場合は、ツェナーダイオードZdによるバイパス電流の発生することにより、圧電素子11から得られたエネルギーが無駄に消費されてしまうという問題があった。
上述したように、圧電素子11の振動エネルギーが大きい場合は、ツェナーダイオードZdによりバイパス電流が発生し、圧電素子11から得られた電気エネルギーが無駄に消費されてしまうという問題があった。この場合に、圧電素子11によって発生される電気エネルギー(電荷Q)とコンデンサの静電容量(C)、コンデンサの電極間電圧のとの間には「Q=C・V」又は「V=Q/C」の関係がある。
このため、コンデンサCの静電容量(以下、単に「容量」と記載することがある)を大きくすれば電荷Qが大きい場合でも、コンデンサCの充電電圧Vが大きくなるのを抑えツェナーダイオードZdよりバイパス電流が流れる問題を回避できるが、一方で電荷Qが小さい場合は電圧Vが小さくなるため半導体回路13が動作できないという問題があった。
従って、圧電素子から出力される電気エネルギーが小さい場合において半導体回路を動作させることができると共に、圧電素子から出力される電気エネルギーが大きい場合においても、ツェナーダイオードによりバイパス電流を発生させることなく、過電圧が発生することを回避することができるレギュレータ回路が提供されることが望まれていた。
なお、従来技術の圧電式歩数計が開示されている(例えば、特許文献1参照)。この従来技術の圧電式歩数計においても、図8(A)に示す回路と同様に、ツェナーダイオードを使用して整流回路の出力電圧の過電圧を防止している。このため、圧電素子から出力される電気エネルギーが大きい場合はツェナーダイオードによりバイパス電流を発生させており、圧電素子から得られたエネルギーが無駄に消費されてしまうという問題があった。
前述したように、図8に示す従来技術のレギュレータ回路、および特許文献1に開示されたレギュレータ回路では、圧電素子から出力される電気エネルギーが大きい場合はツェナーダイオードによりバイパス電流を発生させ、過電圧が発生することを回避している。このため、圧電素子から得られたエネルギーが無駄に消費され、圧電素子から発生する電気エネルギーを有効に利用できないという問題があった。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、圧電素子で発生された電気エネルギーを半導体回路等の負荷に有効に供給すると共に、半導体回路等の負荷を過電圧から保護することができる、レギュレータ回路を提供することにある。
本発明は、上記課題を解決するためになされたものであり、本発明のレギュレータ回路は、圧電素子により発生される交流電圧を整流して直流電圧を出力する整流回路と、前記整流回路から出力される直流電圧により充電される第1のコンデンサと、前記第1のコンデンサへの充電開始後、前記第1のコンデンサの充電電位が所定の電位に到達した後に、前記第1のコンデンサと前記所定の電位差を有して前記整流回路から出力される直流電圧により充電が開始される第2のコンデンサと、を備え、前記第1のコンデンサおよび前記第2のコンデンサに充電された電荷により負荷に電流を供給することを特徴とする。
また、本発明のレギュレータ回路は、前記第1および第2のコンデンサに加えて、少なくとも1個のコンデンサが追加された合計n個(n≧3)のコンデンサを有し、前記第1のコンデンサは、前記整流回路の出力側の正極側の電源線と負極側の電源線との間に接続され、前記第2のコンデンサの正極側は、前記正極側の電源線から充電を受けるように1個のダイオードを通して前記正極側の電源線と接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードを通して前記正極側の電源線と接続され、さらに当該第2のコンデンサの負極側は前記負極側の電源線に接続され、第N(N=3,…,n)のコンデンサの正極側は、前記正極側の電源線から充電を受けるようにN−1個が直列接続されたダイオードを通して前記正極側の電源線と接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードにより前記正極側の電源線と接続され、さらに当該第Nのコンデンサの負極側は前記負極側の電源線に接続され、前記第1および第2のコンデンサを含むn個のコンデンサに充電された電荷により負荷に電流を供給することを特徴とする。
また、本発明のレギュレータ回路は、前記第1のコンデンサの静電容量よりも前記第2のコンデンサの静電容量は大きく設定され、さらに、n個(n≧3)のコンデンサが使用される場合は、前記第2のコンデンサから第nのコンデンサに向かい、順次に静電容量が大きくなるように設定されることを特徴とする。
また、本発明のレギュレータ回路は、前記コンデンサの内の所定のコンデンサに対して、m個(m≧1)のコンデンサが並列接続可能に構成され、前記m個のコンデンサの内の第1番目のコンデンサの正極側は、前記所定のコンデンサの正極側とスイッチ素子を介して接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードにより前記正極側の電源線と接続され、さらに当該第1番目のコンデンサの負極側は前記負極側の電源線に接続され、前記m個のコンデンサの内の第M番目(M=2,…,m)のコンデンサの正極側は、前記1番目のコンデンサの正極側とスイッチ素子を介して接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードにより前記正極側の電源線と接続され、さらに当該第M番目のコンデンサの負極側は前記負極側の電源線に接続されて、構成され、前記スイッチ素子により前記所定のコンデンサに並列接続するコンデンサを選択設定することを特徴とする。
本発明のレギュレータ回路においては、第1のコンデンサに対しては整流回路から出力される直流電圧により直ちに充電を開始する。また、第2のコンデンサに対しては、第1のコンデンサの充電電位が所定の電位に到達した後に、第1のコンデンサの充電電位と所定の電位差を有するようにして充電を開始する。この場合に、例えば、第1のコンデンサの静電容量を小さく、第2のコンデンサの静電容量を大きく設定しておけば、第1のコンデンサへの充電電位の立ち上がりを早くできると共に、第1のコンデンサにおいて過電圧が発生することを回避することができる。
これにより、圧電素子で発生された電気エネルギーを半導体回路等の負荷に有効に供給できると共に、負荷を過電圧から保護することができる。
これにより、圧電素子で発生された電気エネルギーを半導体回路等の負荷に有効に供給できると共に、負荷を過電圧から保護することができる。
また、本発明のレギュレータ回路においては、n個(n≧3)のコンデンサを有し、第1のコンデンサは、整流回路の正極側の電源線と負極側の電源線との間に接続され、第2のコンデンサの正極側は、正極側の電源線から充電を受けるように1個のダイオードを通して正極側の電源線と接続されると共に、正極側の電源線に電荷を放電するように1個のダイオードを通して正極側の電源線と接続される。また、第N(N=3,…,n)のコンデンサの正極側は、正極側の電源線から充電を受けるようにN−1個が直列接続されたダイオードを通して電源線と接続されると共に、正極側の電源線に電荷を放電するように1個のダイオードにより電源線と接続される。
これにより、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用するコンデンサの個数を選択することができる。
これにより、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用するコンデンサの個数を選択することができる。
また、本発明のレギュレータ回路においては、第1のコンデンサの静電容量よりも第2のコンデンサの静電容量は大きく設定され、さらに、第2のコンデンサから第nのコンデンサに向かい、順次に静電容量が大きくなるように設定される。
これにより、第1のコンデンサへの充電電位の立ち上がりを早くできると共に、第1のコンデンサにおいて過電圧が発生することを回避することができる。このため、圧電素子で発生されたエネルギーを半導体回路等の負荷に有効に供給できると共に、負荷を過電圧から保護することができる。
これにより、第1のコンデンサへの充電電位の立ち上がりを早くできると共に、第1のコンデンサにおいて過電圧が発生することを回避することができる。このため、圧電素子で発生されたエネルギーを半導体回路等の負荷に有効に供給できると共に、負荷を過電圧から保護することができる。
また、本発明のレギュレータ回路においては、例えば、第2のコンデンサに対して並列接続するコンデンサを、複数のコンデンサの中からスイッチにより選択設定する。
これにより、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用する第2のコンデンサの容量を設定することができる。
これにより、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用する第2のコンデンサの容量を設定することができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るレギュレータ回路の構成を示す図である。
図1に示す本発明のレギュレータ回路1では、図8に示す従来技術のレギュレータ回路におけるツェナーダイオードZdに代えて、ダイオード回路(ダイオードD1とダイオードD2との逆並列回路)とコンデンサC2の直列回路を設けた点に特徴がある。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るレギュレータ回路の構成を示す図である。
図1に示す本発明のレギュレータ回路1では、図8に示す従来技術のレギュレータ回路におけるツェナーダイオードZdに代えて、ダイオード回路(ダイオードD1とダイオードD2との逆並列回路)とコンデンサC2の直列回路を設けた点に特徴がある。
すなわち、図8に示す従来技術のレギュレータ回路では、圧電素子11から出力される電気エネルギーが大きい場合に、ツェナーダイオードZdを用いて回路を短絡させて負荷(ICチップ等の半導体回路13)に印加される電圧が当該負荷の最大定格電圧を超えないようにしていた。これに対して、図1に示す本発明のレギュレータ回路1においては、圧電素子11から出力される電力を、容量の小さなコンデンサC1と、容量の大きなコンデンサC2に分けて蓄えて利用するように構成されている。
図1に示すレギュレータ回路1において、コンデンサC1は、整流回路12の出力側の電源線DC+と電源線DC−とに直接接続される。また、コンデンサC2は、ダイオードD21とダイオードD2の逆並列回路により電源線DC+と接続される。すなわち、ダイオードD21のアノードを電源線DC+に接続し、カソードをコンデンサC2の正極(+)側に接続し、このダイオードD2を通して、電源線DC+からコンデンサC2に充電が行われるようにする。また、ダイオードD2のアノードをコンデンサC2の正極(+)側に接続し、カソードを電源線DC+に接続し、このダイオードD2を通して、コンデンサC2に蓄積された電荷が半導体回路13に向けて放電されるようにする。
この構成により、コンデンサC2への充電については、コンデンサC1の充電電圧がコンデンサC2の正極(+)側の電圧よりもダイオード1個分だけ高い電圧(順方向電圧約0.7V)になってから充電が開始されるようになる。
このコンデンサC1の容量については、圧電素子11に印加されると想定される最小の加速度(振動が最小)、すなわち、圧電素子11の起電力が最小の場合において、半導体回路13が動作できる電圧を発生できる容量とする。
また、コンデンサC2の容量は、圧電素子11に最大の加速度(振動)が印加される場合、すなわち圧電素子11の起電力が最大の場合に、コンデンサC1の充電電圧が半導体回路13の最大定格電圧を越えないように充分大きく設定する。すなわち、圧電素子11の起電力が大きい場合に、コンデンサC2に充電電流を引き受けさせるようにする。
上記構成において、圧電素子11に振動により加速度が印加されると、圧電素子11から発生する電力(起電力)により、最初にコンデンサC1が充電される。
そして、コンデンサC1の充電電圧(コンデンサC1の正極(+)側の電圧)が、コンデンサC2の正極(+)側の電圧より、ダイオードD21の順方向電圧(約0.7V)以上大きくなると、コンデンサC2にも充電が開始される。
すなわち、圧電素子11に振動が印加されると、コンデンサC1は、ダイオードD21の順方向電圧(約0.7V)に到達するまで急速に充電され、その後は、コンデンサC1とコンデンサC2が共に充電されるため、コンデンサC1の充電電圧は緩やかに立ち上がるようになる。この場合、コンデンサC1の充電電圧は、コンデンサC2の充電電圧より、ダイオードD21の順方向電圧(約0.7V)分だけ高い状態で推移する。
このため、コンデンサC1の充電電圧は早く立ち上がることになり、コンデンサC1から半導体回路13に対して負荷電流が供給される。また、コンデンサC2に流れる充電電流のため、コンデンサC1の充電電圧が過大になることが抑制される。
その後に圧電素子11に印加される加速度(振動)が弱まり、圧電素子11で生成される起電力が低下すると、圧電素子11からコンデンサC1およびコンデンサC2に対する充電が停止する。圧電素子11からコンデンサC1およびコンデンサC2に対する充電が停止した後、最初は、コンデンサC1の充電電荷により、半導体回路13に対して負荷電流が供給される。
そして、コンデンサC1の充電電圧が放電電流により低下し、コンデンサC1の充電電圧(正極(+)側の電圧)が、コンデンサC2の正極(+)側の電圧より、ダイオードD21の順方向電圧(約0.7V)以上小さくなると、ダイオードD2が導通し、コンデンサC2から半導体回路13に負荷電流が供給されるようになる。
以上説明したように、図1に示すレギュレータ回路1では、コンデンサC1の容量を小さく設定することにより、圧電素子11に印加されると想定される最小の加速度、すなわち起電力が最小)の時でも、容量の小さいコンデンサC1を急速に充電することにより半導体回路13が動作できる電圧を早く発生させることができる。
また、コンデンサC2に容量を大きく設定することにより、圧電素子11に印加されると想定される最大の加速度、すなわち、圧電素子11の起電力が最大の時でも、コンデンサC1およびコンデンサC2の充電電圧が半導体回路13の最大定格電圧を越えないようにすることができる。すなわち、圧電素子11に想定する最大の加速度がかかった時でも、このレギュレータ回路から出力される出力電圧が半導体回路13の最大定格電圧を越えないようにすることができる。
これにより、圧電素子11で発生されたエネルギーを有効に半導体回路13に供給できると共に、半導体回路13を過電圧から保護することができる。
なお、図1に示すレギュレータ回路1では、コンデンサC2をチャージするダイオードD21が1個の場合の例を示したが、これに限定されず、複数のダイオードを直列に接続したものであってもよい。この場合は、コンデンサC2に対し、半導体回路13の動作電圧以上の電圧で充電が行われるようにダイオードの直列数を設定する。なお、放電用のダイオードD2に、ショットキーダイオード(順電圧降下が小さいダイオード)を使用することにより、コンデンサC2に蓄積される電荷をより有効に利用することもできる。
また、放電用のダイオードD2をMOSFETによる同期整流に置き換えることにより、コンデンサC2の放電時の電圧降下をさらに小さくすることができる。
また、放電用のダイオードD2をMOSFETによる同期整流に置き換えることにより、コンデンサC2の放電時の電圧降下をさらに小さくすることができる。
また、ダイオードD21に代えてツェナーダイオードを使用することもできる。ツェナーダイオードを使用することにより、ダイオードD2を省略できるが、ダイオードD21を使用する利点として以下のものがある。
第1に、ツェナーダイオードの動作電圧(降伏電圧)は低くても3V以上あり、これだけの電圧降下した後ではコンデンサC2に電荷をチャージして再利用するには電力ロスが大きい。第2にツェナーダイオードはディスクリート素子では精度よく作れても、ICチップの中では精度が出ない。第3に、最近の低電力ICの動作電圧は1.5Vから2V程度なので、この範囲で電圧を決めるにはダイオードの順方向電圧(0.7V)を使う必要がある。
第1に、ツェナーダイオードの動作電圧(降伏電圧)は低くても3V以上あり、これだけの電圧降下した後ではコンデンサC2に電荷をチャージして再利用するには電力ロスが大きい。第2にツェナーダイオードはディスクリート素子では精度よく作れても、ICチップの中では精度が出ない。第3に、最近の低電力ICの動作電圧は1.5Vから2V程度なので、この範囲で電圧を決めるにはダイオードの順方向電圧(0.7V)を使う必要がある。
なお、図1に示す第1の実施の形態のレギュレータ回路1において、本発明に記載の圧電素子は、圧電素子11が相当し、整流回路は整流回路12が相当する。また、第1のコンデンサはコンデンサC1が相当し、第2のコンデンサはコンデンサC2が相当する。
そして、レギュレータ回路1は、圧電素子11により発生される交流電圧を整流して直流電圧を出力する整流回路12と、整流回路12から出力される直流電圧により充電される第1のコンデンサC1と、第1のコンデンサC1への充電開始後、第1のコンデンサC1の充電電位が所定の電位(ダイオードD21の順電圧降下分、約0.7V)に到達した後に、第1のコンデンサC1と前記所定の電位差を有して充電が開始される第2のコンデンサと、を有して構成される。
これにより、圧電素子で発生されたエネルギーを半導体回路等の負荷に有効に供給できると共に、半導体回路等の負荷を過電圧から保護することができる。
これにより、圧電素子で発生されたエネルギーを半導体回路等の負荷に有効に供給できると共に、半導体回路等の負荷を過電圧から保護することができる。
[第2の実施の形態]
図2は、本発明の第2の実施の形態に係るレギュレータ回路の構成を示す図である。
図2(A)に示すレギュレータ回路2は、図1に示すレギュレータ回路1と比較して、3つのダイオードD31、D32、D3と、コンデンサC3とで構成されるコンデンサ充電回路を追加した点が異なる。
図2は、本発明の第2の実施の形態に係るレギュレータ回路の構成を示す図である。
図2(A)に示すレギュレータ回路2は、図1に示すレギュレータ回路1と比較して、3つのダイオードD31、D32、D3と、コンデンサC3とで構成されるコンデンサ充電回路を追加した点が異なる。
このコンデンサC3の充電回路においては、正極(+)側の電源線DC+とコンデンサC3の正極(+)側との間にダイオードD31と32の直列回路が挿入される。このダイオードD31のアノード側が電源線DC+に接続され、ダイオードD32のカソード側がコンデンサC3の正極(+)側に接続され、このダイオードD31、32を通して電源線DC+からコンデンサC3に充電が行われる。また、コンデンサC3の正極(+)側と電源線DC+とが1個のダイオードD3により接続される。このダイオードD3のアノード側がコンデンサC3の正極(+)側に接続され、カソード側が電源線DC+に接続され、このダイオードD3を通して、コンデンサC3に蓄積された電荷が半導体回路13に向けて放電されるように構成されている。
この場合に、第1の実施の形態と同様に、コンデンサC1の容量は小さく、コンデンサC2、C3、と順番に容量を大きくしていくように構成される。前述のように、コンデンサC1の容量は、圧電素子11に印加されると想定される最小の加速度(最小の振動)で半導体回路13が動作できる電圧を発生できる容量とする。そして、圧電素子11の起電力が大きな場合に、コンデンサC1の充電電圧が過大になることを回避するために、容量の大きなコンデンサC2、C3により充電電流を引き受けさせる。
この場合、コンデンサC2はコンデンサC1への充電を妨げないようにコンデンサC1の充電開始電圧よりもよりもダイオード1個分だけ高い電圧(約0.7V)になってから充電が開始される。コンデンサC3についても同様に、コンデンサC2の充電開始電圧よりもよりもさらにダイオード1個分高い電圧になってから充電が開始される。
コンデンサC1の容量値については、前述のように圧電素子11に印加されると想定される最小の加速度で半導体回路が動作できる電圧を発生できる容量とするが、コンデンサC2、C3の容量の決め方の一つの方法として、各コンデンサの容量比「C1:C2:C3」を等比級数にする方法がある。
例えば、コンデンサC1の容量が1(例えば、1μF)ならば、コンデンサC2は2(2μF)、コンデンサC3は4(4μF)のように2倍ずつにすることができる。
もちろん、コンデンサC1、C2、C3の容量比を単純な等比とすることに限定されず、例えば、最終段のコンデンサC3の容量については半導体回路13を過電圧から保護する意味で大きめに設定することもある。すなわち、圧電素子11に想定される最大の加速度がかかった時でも、このレギュレータ回路2から電力を供給される半導体回路13の最大定格電圧を超えないように大きめに設定する。なお、現実的には、圧電素子11から出力される電力(起電力)が実使用の場でどのような分布を示すかに応じて決めることができる。
なお、図2(A)に示す例では、3つのコンデンサC1、C2、C3を用いて充電回路を構成する例を示しているが、これに限定されず、図2(B)に示すようにn個(n≧4)のコンデンサを用いた構成とすることもできる。この場合は、電源線DC+とコンデンサCnの正極(+)側には、n−1個のダイオードDn1、Dn2、・・・、Dnn−1の直列回路が挿入される。また、コンデンサCnに蓄積された電荷はダイオードDnを通して半導体回路13に向けて放電される。
(シミュレーション波形の説明)
次に、本発明のレギュレータ回路2におけるシミュレーション波形の例について説明する。
図3は、図2(A)に示す回路において、圧電素子1の内部抵抗が20kΩ、半導体回路13を10kΩの負荷抵抗とした場合の例である。また、コンデンサの静電容量が小さい場合、すなわち、コンデンサC1の静電容量が0.1μF、コンデンサC2の静電容量が0.5μF、コンデンサC3の静電容量が1pF場合の例である。さらに、図2(A)に示す回路において、ダイオードD21、D2、D31、D32、D3をショートさせた場合の例である。
次に、本発明のレギュレータ回路2におけるシミュレーション波形の例について説明する。
図3は、図2(A)に示す回路において、圧電素子1の内部抵抗が20kΩ、半導体回路13を10kΩの負荷抵抗とした場合の例である。また、コンデンサの静電容量が小さい場合、すなわち、コンデンサC1の静電容量が0.1μF、コンデンサC2の静電容量が0.5μF、コンデンサC3の静電容量が1pF場合の例である。さらに、図2(A)に示す回路において、ダイオードD21、D2、D31、D32、D3をショートさせた場合の例である。
また、図3(A)に示すように、圧電素子11の出力電圧Pvが、数ms後に65V程度のピーク値を示し、その後は急速に減少し、20ms後には20V程度まで出力電圧が低下し、30ms後には出力電圧がほぼ0Vとなる場合の例である。
図3(B)は、図3(A)に示す電圧が圧電素子11から出力される場合のコンデンサC1の電圧波形を示している。但し、図3(B)では波形の見易さから、縦軸(電圧)を図3(A)に比べて拡大して示している。図3(B)に示すように、コンデンサC1、C2、C3の容量が小さい場合は、コンデンサC1の充電電圧は、立ち上がりは早いが充電電圧が高くなり、半導体回路13に過電圧が印加される恐れが生じる。
一方、図4は、図2(A)に示す回路において、コンデンサの静電容量が大きい場合、すなわち、コンデンサC1の静電容量が0.1μF、コンデンサC2の静電容量が0.5μF、コンデンサC3の静電容量が2μF場合の例である。また、図4(A)に示すように、圧電素子11の出力電圧Pvが、数ms後に65V程度のピーク値を示し、その後は急速に減少し、20ms後には20V程度まで出力電圧が低下し、30ms後には出力電圧がほぼ0Vとなる場合の例である。
図4(B)は、図4(A)に示す電圧が圧電素子11から出力される場合において、コンデンサC1の充電電圧波形C1、コンデンサC2の充電電圧波形C2、およびコンデンサC3の充電電圧波形C3を示している。但し、図4(B)では波形の見易さから、縦軸(電圧)を図4(A)に比べて拡大して示している。
図4(B)に示すように、例えば、コンデンサC1の充電電圧波形を見ると、立ち上がりが早く、また、電圧上昇も抑えられ、電荷も無駄にしないことが分かる。また、時刻t1以降は、コンデンサC2およびコンデンサC3による放電電流が流れ、出力電圧が比較的長い時間に平坦に維持されていることが示されている。
以上、本発明の第2実施の形態について説明したが、図2に示す第2の実施の形態のレギュレータ回路2において、第1のコンデンサはコンデンサC1が相当し、第2のコンデンサはコンデンサC2が相当する。また、整流回路は整流回路12が相当し、整流回路の正極側の電源線は電源線DC+が、負極側の電源線は電源線DC−が相当する。
そして、図2に示すレギュレータ回路2においては、第2のコンデンサC2の正極(+)側は、正極側の電源線DC+から充電を受けるように1個のダイオードD21を通して電源線DC+と接続されると共に、電源線DC+に電荷を放電するように1個のダイオードD2を通して電源線DC+と接続され、さらに第2のコンデンサC2の負極(−)側は負極側の電源線DC−に接続される。第3のコンデンサの正極(+)側は、電源線DC+から充電を受けるように2個が直列接続されたダイオードD31、32を通して電源線DC+と接続されると共に、電源線DC+に電荷を放電するように1個のダイオードD3により電源線DC+と接続され、さらに当該第3のコンデンサC3の負極(−)側は電源線DC−に接続されて構成される。
これにより、圧電素子で発生されたエネルギーを半導体回路等の負荷に有効に供給できると共に、半導体回路等の負荷を過電圧から保護することができる。また、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用するコンデンサの個数を選択することができる。
これにより、圧電素子で発生されたエネルギーを半導体回路等の負荷に有効に供給できると共に、半導体回路等の負荷を過電圧から保護することができる。また、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用するコンデンサの個数を選択することができる。
次に、図5は、本発明の第2の実施の形態の変形例に係るレギュレータ回路の構成を示す図である。図5(A)に示すレギュレータ回路2aは、図2(A)に示すレギュレータ回路2と等価な回路であり、レギュレータ回路2の異なる構成である。レギュレータ回路2aは、レギュレータ回路2に比べコンデンサC3の正極(+)と電源線DC+との接続態様のみが異なる。
レギュレータ回路2aにおいて、ダイオードD31のアノード側がダイオードD21のカソード側と接続され、カソード側がコンデンサC3の正極(+)側に接続され、ダイオードD31とダイオードD21とを通して電源線DC+からコンデンサC3に充電が行われる。また、コンデンサC3の正極(+)側と電源線DC+とが1個のダイオードD3により接続される。このダイオードD3のアノード側がコンデンサC3の正極(+)側に接続され、カソード側が電源線DC+に接続され、このダイオードD3を通して、コンデンサC3に蓄積された電荷が半導体回路13に向けて放電されるように構成されている。
レギュレータ回路2aにおいて、ダイオードD31のアノード側がダイオードD21のカソード側と接続され、カソード側がコンデンサC3の正極(+)側に接続され、ダイオードD31とダイオードD21とを通して電源線DC+からコンデンサC3に充電が行われる。また、コンデンサC3の正極(+)側と電源線DC+とが1個のダイオードD3により接続される。このダイオードD3のアノード側がコンデンサC3の正極(+)側に接続され、カソード側が電源線DC+に接続され、このダイオードD3を通して、コンデンサC3に蓄積された電荷が半導体回路13に向けて放電されるように構成されている。
上述の構成により、レギュレータ回路2aは、コンデンサC3の正極(+)側と電源線DC+とを接続するために、コンデンサC2の正極(+)側と電源線DC+とを接続するダイオードD21を共通に用いる構成としている。これにより、レギュレータ回路2aは、図2(A)に示すレギュレータ回路2に比べ、回路を構成するダイオードの数を減らすことができる。
また、図5(A)に示すレギュレータ回路2aでは、3つのコンデンサC1、C2、C3を用いて充電回路を構成する例を示しているが、これに限定されず、図5(B)に示すようにn個(n≧4)のコンデンサを用いた構成とすることもできる。この場合は、電源線DC+とコンデンサCnの正極(+)側との間には、n−1個のダイオードD21、・・・、Dn1が直列接続され、n個のダイオードD21、・・・、Dn1を通して電源線DC+からコンデンサCnに充電が行われる。また、コンデンサCnに蓄積された電荷はダイオードDnを通して半導体回路13に向けて放電される。
また、図5(A)に示すレギュレータ回路2aでは、3つのコンデンサC1、C2、C3を用いて充電回路を構成する例を示しているが、これに限定されず、図5(B)に示すようにn個(n≧4)のコンデンサを用いた構成とすることもできる。この場合は、電源線DC+とコンデンサCnの正極(+)側との間には、n−1個のダイオードD21、・・・、Dn1が直列接続され、n個のダイオードD21、・・・、Dn1を通して電源線DC+からコンデンサCnに充電が行われる。また、コンデンサCnに蓄積された電荷はダイオードDnを通して半導体回路13に向けて放電される。
[第3の実施の形態]
図6は、本発明の第3の実施の形態に係るレギュレータ回路の構成を示す図である。図6に示すレギュレータ回路3においては、圧電素子11から出力される電気エネルギー(電荷)を蓄積するコンデンサC2の容量を固定値とせず、汎用性を持たせるためにMOSスイッチ(NMOSトランジスタQ1、Q2)を介してコンデンサC2の値を用途に応じて電気的に切り替えできるようにする構成としたものである。すなわち、組み合わせる圧電素子から出力される最大電圧(電荷)に応じて、予め容量を選択することができる構成としたものである。
図6は、本発明の第3の実施の形態に係るレギュレータ回路の構成を示す図である。図6に示すレギュレータ回路3においては、圧電素子11から出力される電気エネルギー(電荷)を蓄積するコンデンサC2の容量を固定値とせず、汎用性を持たせるためにMOSスイッチ(NMOSトランジスタQ1、Q2)を介してコンデンサC2の値を用途に応じて電気的に切り替えできるようにする構成としたものである。すなわち、組み合わせる圧電素子から出力される最大電圧(電荷)に応じて、予め容量を選択することができる構成としたものである。
図6に示すレギュレータ回路3においては、コンデンサC2に対して、コンデンサC3を並列接続するか、コンデンサC2に対してコンデンサC3とC4の両方を並列接続するかを、スイッチ素子であるNMOSトランジスタQ1およびQ2で選択するように構成されている。
すなわち、コンデンサC2の正極(+)側にスイッチ素子となるNMOSトランジスタQ1のドレインが接続され、このNMOSトランジスタQ1のソースにコンデンサC3の正極(+)側が接続される。また、コンデンサC3の正極(+)側は、ダイオードD3を通して電源線DC+に接続される。なお、ダイオードD3のカソード側が電源線DC+に接続される。
また、コンデンサC2の正極(+)側にNMOSトランジスタQ2のドレインが接続され、このNMOSトランジスタQ2のソースにコンデンサC4の正極(+)側が接続される。また、コンデンサC4の正極(+)側は、ダイオードD4を通して電源線DC+に接続される。なお、ダイオードD4のカソード側が電源線DC+に接続される。
上記構成において、NMOSトランジスタQ1をオンにすると、コンデンサC2とコンデンサC3とが並列接続される。さらに、NMOSトランジスタQ1とNMOSトランジスタQ2との両方をオンにすると、コンデンサC2とコンデンサC3とコンデンサC4とが並列に接続される。
例えば、電源線DC+の回路点Naと、NMOSトランジスタQ1のゲート接続端子S1とが接続されている場合は(NMOSトランジスタQ2のゲート接続端子S2は未接続)、圧電素子11に加速度が印加され、コンデンサC1が充電されると共に、NMOSトランジスタQ1がオン(NMOSトランジスタQ2はオフ)する。これにより、コンデンサC2にコンデンサC3が並列接続された形で充電回路が形成される。
また、例えば、電源線DC+の回路点NaとNMOSトランジスタQ1のゲート接続端子S1とが接続され、電源線DC+の回路点NaとNMOSトランジスタQ2のゲート接続端子S2とが接続されている場合は、圧電素子11に加速度が印加され、コンデンサC1が充電されると共に、NMOSトランジスタQ1およびQ2がオンする。これにより、コンデンサC2にコンデンサC3およびC4が並列接続された形で充電回路が形成される。
なお、図6に示す回路は、前述の図1に示す回路と比較して、NMOSトランジスタQ1およびQ2のオン・オフ状態に応じて、コンデンサC2の容量が変化するだけであり、その回路動作は同様であり、重複する説明は省略する。
なお、NMOSトランジスタQ1、Q2のオン時の電圧降下が無視できない場合は、コンデンサC2に対して、コンデンサC3およびコンデンサC4を完全な形で並列接続することはできない。例えば、NMOSトランジスタQ1およびNMOSトランジスタQ2をオンとし、コンデンサC2、C3およびC4に充電を行うと、「コンデンサC2の充電電圧>コンデンサC3の充電電圧=コンデンサC4の充電電圧」の関係となる。このため、放電の際には、最初にダイオードD2が導通してコンデンサC2による放電が開始された後に、続いてダイオードD3が導通してコンデンサC3からの放電が開始されると共に、ダイオードD4が導通してコンデンサC4からの放電が開始される。
以上説明したように、第3の実施の形態で示すレギュレータ回路3においては、充電回路に使用するコンデンサC2に並列接続するコンデンサC3、C4をスイッチ素子であるNMOSトランジスタQ1、Q2で選択することにより、第2のコンデンサの容量を等価的に増加させることができる。これにより、圧電素子に印加される振動、起電力特性、内部抵抗、および半導体回路等の負荷の負荷抵抗、動作電圧範囲に応じて、充電に使用する第2のコンデンサの等価的な容量を選択することができ、圧電素子11における最大の加速度(圧電素子11の起電力が最大)の時でも、コンデンサC1の充電電圧が半導体回路等の負荷の最大定格電圧を越えないようにすることができる。
また、コンデンサC1、C2、C3、C4の容量の設定については、第1および第2の実施の形態の場合と同様に、コンデンサC1の容量値については、圧電素子11に印加されると想定される最小の加速度(振動)で半導体回路13が動作できる電圧を発生できる容量とするが、コンデンサC2、C3、C4の容量の決め方の一つの方法としては、各コンデンサの容量比「C1:C2:C3:C4」を等比級数にする方法がある。
もちろん、コンデンサC1、C2、C3、C4の容量比を単純な等比をすることに限定されず、例えば、最終段のコンデンサC4の容量については半導体回路13を過電圧から保護する意味で大きめに設定することもある。すなわち、圧電素子に想定される最大の加速度がかかった時でも、このレギュレータ回路から電力を供給される半導体回路13の最大定格電圧を超えないように大きめに設定する。
なお、図6に示すレギュレータ回路3においては、2つのNMOSトランジスタQ1、Q2により、コンデンサC2に対して2つのコンデンサC3、C4を選択して付加する例を示したがこれに限定されない。例えば、図7に示すように、コンデンサC2に対して、任意のm個(m≧1)のコンデンサC1´〜Cm´と、コンデンサC1´〜Cm´に対応するスイッチ素子となるNMOSトランジスタQ1〜Qmと、放電用のダイオードD1´〜Dm´とを設け、任意の個数のコンデンサを選択して並列接続できるようにしてもよい。
また、図6および図7に示した例では、コンデンサC2に対して、複数のコンデンサを並列接続する例を示したが、これに限定されず、例えば、図2(A)に示すコンデンサC1や、コンデンサC3など任意のコンデンサに対して、複数のコンデンサを並列接続する構成とすることができる。
以上説明したように、本発明のレギュレータ回路によれば、圧電素子で発生されたエネルギーを有効に半導体回路等の負荷に供給すると共に、半導体回路等の負荷を過電圧から保護することができる。このため、リモコン等、ボタンを押して操作する機器に応用した場合に、電池レスのリモコン等を実現できる。また、二次電池の充電回路に応用することにより、効率の良い電源システムを実現できる。
以上、本発明の実施の形態について説明したが、本発明のレギュレータ回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
1、2、3…レギュレータ回路
11…圧電素子、12…整流回路、13…半導体回路(負荷)
C、C1、C2、C3、C4、Cn、C1´、Cm´…コンデンサ
D1、D2、D3、D4、D11、D12、D13、D21、D31、32、D1´、D2´、Dm´…ダイオード
DC+…正極側の電源線、DC−…負極側の電源線
Q1、Q2、Q3、Qm…NMOSトランジスタ(スイッチ素子)
11…圧電素子、12…整流回路、13…半導体回路(負荷)
C、C1、C2、C3、C4、Cn、C1´、Cm´…コンデンサ
D1、D2、D3、D4、D11、D12、D13、D21、D31、32、D1´、D2´、Dm´…ダイオード
DC+…正極側の電源線、DC−…負極側の電源線
Q1、Q2、Q3、Qm…NMOSトランジスタ(スイッチ素子)
Claims (4)
- 圧電素子により発生される交流電圧を整流して直流電圧を出力する整流回路と、
前記整流回路から出力される直流電圧により充電される第1のコンデンサと、
前記第1のコンデンサへの充電開始後、前記第1のコンデンサの充電電位が所定の電位に到達した後に、前記第1のコンデンサと前記所定の電位差を有して前記整流回路から出力される直流電圧により充電が開始される第2のコンデンサと、
を備え、
前記第1のコンデンサおよび前記第2のコンデンサに充電された電荷により負荷に電流を供給すること
を特徴とするレギュレータ回路。 - 前記レギュレータ回路は、前記第1および第2のコンデンサに加えて、少なくとも1個のコンデンサが追加された合計n個(n≧3)のコンデンサを有し、
前記第1のコンデンサは、前記整流回路の出力側の正極側の電源線と負極側の電源線との間に接続され、
前記第2のコンデンサの正極側は、前記正極側の電源線から充電を受けるように1個のダイオードを通して前記正極側の電源線と接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードを通して前記正極側の電源線と接続され、さらに当該第2のコンデンサの負極側は前記負極側の電源線に接続され、
第N(N=3,…,n)のコンデンサの正極側は、前記正極側の電源線から充電を受けるようにN−1個が直列接続されたダイオードを通して前記正極側の電源線と接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードにより前記正極側の電源線と接続され、さらに当該第Nのコンデンサの負極側は前記負極側の電源線に接続され、
前記第1および第2のコンデンサを含むn個のコンデンサに充電された電荷により負荷に電流を供給すること
を特徴とする請求項1に記載のレギュレータ回路。 - 前記第1のコンデンサの静電容量よりも前記第2のコンデンサの静電容量は大きく設定され、
さらに、n個(n≧3)のコンデンサが使用される場合は、前記第2のコンデンサから第nのコンデンサに向かい、順次に静電容量が大きくなるように設定されること
を特徴とする請求項1又は請求項2に記載のレギュレータ回路。 - 前記コンデンサの内の所定のコンデンサに対して、m個(m≧1)のコンデンサが並列接続可能に構成され、
前記m個のコンデンサの内の第1番目のコンデンサの正極側は、前記所定のコンデンサの正極側とスイッチ素子を介して接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードにより前記正極側の電源線と接続され、さらに当該第1番目のコンデンサの負極側は前記負極側の電源線に接続され、
前記m個のコンデンサの内の第M番目(M=2,…,m)のコンデンサの正極側は、前記第1番目のコンデンサの正極側とスイッチ素子を介して接続されると共に、前記正極側の電源線に電荷を放電するように1個のダイオードにより前記正極側の電源線と接続され、さらに当該第M番目のコンデンサの負極側は前記負極側の電源線に接続されて、
構成され、
前記スイッチ素子により前記所定のコンデンサに並列接続するコンデンサを選択設定すること、
を特徴とする請求項1から請求項3のいずれか1項に記載のレギュレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009012360A JP2010172111A (ja) | 2009-01-22 | 2009-01-22 | レギュレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009012360A JP2010172111A (ja) | 2009-01-22 | 2009-01-22 | レギュレータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010172111A true JP2010172111A (ja) | 2010-08-05 |
Family
ID=42703680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009012360A Pending JP2010172111A (ja) | 2009-01-22 | 2009-01-22 | レギュレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010172111A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080596A (ja) * | 2010-09-30 | 2012-04-19 | Dainippon Printing Co Ltd | 圧電素子発電回路 |
KR101380943B1 (ko) * | 2012-10-25 | 2014-04-01 | 주식회사 씨엔플러스 | 압전센서 모듈 |
WO2018079227A1 (ja) | 2016-10-31 | 2018-05-03 | 旭化成エレクトロニクス株式会社 | 整流方法及び整流装置 |
JP2022532208A (ja) * | 2019-05-15 | 2022-07-13 | テーデーカー エレクトロニクス アーゲー | エネルギ回収システム |
-
2009
- 2009-01-22 JP JP2009012360A patent/JP2010172111A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012080596A (ja) * | 2010-09-30 | 2012-04-19 | Dainippon Printing Co Ltd | 圧電素子発電回路 |
KR101380943B1 (ko) * | 2012-10-25 | 2014-04-01 | 주식회사 씨엔플러스 | 압전센서 모듈 |
WO2018079227A1 (ja) | 2016-10-31 | 2018-05-03 | 旭化成エレクトロニクス株式会社 | 整流方法及び整流装置 |
JP2022532208A (ja) * | 2019-05-15 | 2022-07-13 | テーデーカー エレクトロニクス アーゲー | エネルギ回収システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8649141B2 (en) | By-pass diode structure for strings of series connected cells of a photovoltaic panel | |
US9270127B2 (en) | Method and system for balancing electrical cells | |
KR100976021B1 (ko) | 승압 회로를 갖는 전자 기기 | |
JP6191020B2 (ja) | スイッチング電源装置 | |
WO2012140840A1 (ja) | コンバータ装置及び半導体装置 | |
CN108306495B (zh) | 用于开关式电源的双阶段Vcc充电 | |
JP5990352B1 (ja) | 電源回路およびその電源回路を備えた電子機器 | |
US9685862B2 (en) | Semiconductor device and semiconductor module | |
US20170207694A1 (en) | Controller | |
WO2018074144A1 (ja) | 電源回路 | |
JP2010172111A (ja) | レギュレータ回路 | |
JP4006476B2 (ja) | キャパシタ蓄電電源の制御装置 | |
KR100965872B1 (ko) | 전력용 반도체 스위칭 소자의 시험 회로 | |
JP5589729B2 (ja) | 圧電素子発電回路 | |
JP4101212B2 (ja) | 電源回路 | |
JP5034729B2 (ja) | 半導体スイッチング素子駆動用電源回路 | |
JP2013236506A (ja) | 電源回路 | |
TWI419450B (zh) | A system and method for reducing the standby power consumption of a switch mode power converter | |
TWI422114B (zh) | 針對保護電子儲能裝置之自供電前饋充電電路及設計方法 | |
TW202030967A (zh) | 用以從低電壓源收集能量之有效電力轉換技術 | |
JP5891045B2 (ja) | 電源回路 | |
JP2018121377A (ja) | スイッチング電源装置 | |
JP4609285B2 (ja) | 電源用半導体集積回路および電源装置 | |
JP2024053867A (ja) | 蓄電装置および蓄電システム | |
JP2022135571A (ja) | 電源装置、及び電源制御方法 |