JP2013236506A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2013236506A JP2013236506A JP2012108356A JP2012108356A JP2013236506A JP 2013236506 A JP2013236506 A JP 2013236506A JP 2012108356 A JP2012108356 A JP 2012108356A JP 2012108356 A JP2012108356 A JP 2012108356A JP 2013236506 A JP2013236506 A JP 2013236506A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- voltage
- output
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供する。
【解決手段】発電素子によって発電された電力を整流回路10によって整流し、整流回路から出力される直流電圧によって直列接続された5つの蓄電回路21a〜21eに充電し、蓄電回路21a〜21eの放電時には第1及び第2スイッチ回路22,23によって5つの蓄電回路21a〜21eを並列接続して蓄電電圧を低くした状態で放電し、この放電電圧を出力制御回路30のリニアレギュレータIC1を介して負荷に印加し、負荷に電力を供給する。これにより、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電圧を有する電力を負荷に供給する。
【選択図】図1
【解決手段】発電素子によって発電された電力を整流回路10によって整流し、整流回路から出力される直流電圧によって直列接続された5つの蓄電回路21a〜21eに充電し、蓄電回路21a〜21eの放電時には第1及び第2スイッチ回路22,23によって5つの蓄電回路21a〜21eを並列接続して蓄電電圧を低くした状態で放電し、この放電電圧を出力制御回路30のリニアレギュレータIC1を介して負荷に印加し、負荷に電力を供給する。これにより、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電圧を有する電力を負荷に供給する。
【選択図】図1
Description
本発明は、高出力インピーダンスを有し低電流の微小電力を出力する発電素子に用いる電源回路に関し、特に、負荷に必要な電圧の電力を出力する電源回路に関するものである。
従来圧電素子や振動エネルギーを電気エネルギーに変換する素子等を用いて微小電力を発電して使用する際に、整流回路や平滑回路を介して負荷に所定電圧の電気エネルギーを供給する方法が一般的である。
微小電力の発電素子の一例としては、例えば、特開2010−119280号公報や特開2009−77614号公報に開示されるエレクトレット微小発電装置のような微小電力を発電する発電素子が知られている。このような発電素子によって発電された電力は微小な交流電力であるので、たいていの場合は整流して直流に変換した後、直流電圧を負荷に供給している。例えば、ダイオードを用いた半波整流回路や全波整流回路によって整流している。
また、発電素子によって発電された高い電圧を使用対象の低い電圧に変換する際に抵抗器によって分圧するという簡易な回路を使用することが多かった。
しかし、上記のような高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された電力を使用するとき、整流回路によって直流に変換したのみでは微小な電力しか得られず実際の電気回路などを動作させるには電力が小さすぎるという問題点があった。
さらに、発電素子から出力される高い電圧を抵抗器による分圧によって使用対象の低い電圧に変換する際に電力損失が生じて電力使用効率が低下してしまうと言う問題点があった。
本発明は上記の問題点に鑑み、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られ、且つ電力損失が低い電源回路を提供することにある。
本発明は上記の問題点を解決するために、高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、前記発電素子の正負極出力端子が接続される入力端子を有し、前記入力端子に入力された電力を整流する整流回路と、1つ以上のコンデンサ素子からなり、前記整流回路から出力される電力を蓄電して放電する複数の蓄電回路と、前記整流回路の正負極出力間に蓄電可能に前記複数の蓄電回路を直列接続するように各蓄電回路間に設けられた1つ以上のダイオードと、負極が前記整流回路の負極出力に接続されている蓄電回路以外の前記蓄電回路の負極と前記整流回路の負極出力との間に接続され且つ第1制御信号により前記蓄電回路の充電時にオフとなり前記蓄電回路の放電時にオンとなる複数のスイッチング素子を有する第1スイッチ回路と、正極が前記整流回路の正極出力に接続されている蓄電回路以外の前記蓄電回路の正極と前記整流回路の正極出力との間に接続され且つ第2制御信号により前記蓄電回路の充電時にオフとなり前記蓄電回路の放電時にオンとなる複数のスイッチング素子を有する第2スイッチ回路と、前記充電時において直列接続された複数の前記蓄電回路の充電電圧が所定の第1閾値電圧に達したときに前記第1及び第2スイッチ回路の各スイッチング素子をオンとする前記第1及び第2制御信号を出力することにより前記複数の蓄電回路を並列接続して前記蓄電回路からの放電を開始し、前記放電時において前記第1及び第2スイッチ回路によって並列接続された複数の前記蓄電回路の充電電圧が前記第1閾値電圧よりも低い所定の第2閾値電圧に達したときに前記第1及び第2スイッチ回路の各スイッチング素子をオフとする前記第1及び第2制御信号を出力するとともに前記蓄電回路の放電を停止して充電を開始し、前記放電時に所定の電圧を前記負荷に印加して前記負荷に電力を供給する出力制御回路とを備えている電源回路を提案する。
本発明によれば、発電素子からの出力が電源回路に入力されると、発電素子から出力された電力は整流回路によって整流され、直流として出力される。また、この時点において充放電回路の第1スイッチ回路の各スイッチング素子と第2スイッチ回路の各スイッチング素子はオフ状態であり、各蓄電回路はダイオードを介して直列接続された状態にあり、この直列接続された複数の蓄電回路に整流回路から出力される電力が供給されて充電が行われる。
充放電回路における各蓄電回路の充電が進み、直列接続された蓄電回路全体の充電電圧が高くなり、該充電電圧が前記第1閾値電圧に達すると、第1スイッチ回路の各スイッチング素子がオンになるとともに第2スイッチ回路の各スイッチング素子がオンになる。これにより、充放電回路における複数の蓄電回路は並列接続された状態になり、蓄電回路からの放電が開始される。このとき各蓄電回路を接続するダイオードには逆バイアス電圧が印加されるためダイオードには電流が流れない。また、蓄電回路の放電電圧は充電終了時の電圧を蓄電回路の個数で除算した値となる。
さらに、蓄電回路の放電が行われているとき該放電電圧が所定電圧として負荷に印加されて負荷に電力が供給される。
蓄電回路の放電がさらに進み放電電圧値が前記第2閾値電圧に達すると、前記負荷への電力供給が停止されるとともに、第1スイッチ回路の各スイッチング素子と第2スイッチ回路の各スイッチング素子が全てオフ状態となり、各蓄電回路はダイオードを介して直列接続され、該直列接続された蓄電回路への充電が開始される。以下、上記動作が繰り返され、蓄電回路の充放電が繰り返される。
本発明の電源回路は、充放電回路における複数の蓄電回路を直列接続した状態で該蓄電回路に充電を行い、充電完了後に複数の蓄電回路を並列接続して放電を行うので、発電素子の出力電力が極微小であっても発電素子の出力電力を無駄にすることなく蓄電回路を充電することができ、蓄電回路に充電した後、並列接続された蓄電回路に蓄電された電力を負荷に供給するので、発電素子によって発電された極微小な電力により実際の電気回路などを動作させることができる。
以下、図面を参照して本発明の一実施形態を説明する。
本発明の電源回路に接続される微小電力発電素子としては高出力インピーダンスを有し低電流を出力する発電素子、具体的には15MΩの高出力インピーダンスを有し、最大出力が92.5Vp-p、3.1μAの発電素子を用いている。この微小電力発電素子は、負荷純抵抗15MΩを接続したときに34.8μWの電力を得ることができる。
図1は本発明の第1実施形態における電源回路を示す図である。図において、1は電源回路で、整流回路10、充放電回路20、出力制御回路30から構成されている。
整流回路10は、周知のダイオード全波整流回路からなり、4つの整流用ダイオードD1〜D4から構成されている。ダイオードD3のアノードとダイオードD4のカソードは第1端子に接続され、ダイオードD1のアノードとダイオードD2のカソードは第2端子に接続されている。さらに、ダイオードD1のカソードとダイオードD3のカソードが接続されて正極出力をなして第3端子に接続され、ダイオードD2のアノードとダイオードD4のアノードが接続されて負極出力をなして第5端子(接地端子)に接続されている。
充放電回路20は、5つの蓄電回路21a〜21e、2個の抵抗器R1,R2、4個のダイオードD5〜D8、第1スイッチ回路22、第2スイッチ回路23から構成されている。
蓄電回路21aは並列接続された2つのコンデンサC5とコンデンサC6によって構成され、該蓄電回路21aの正極は整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続され、負極はダイオードD5のアノードに接続されている。
蓄電回路21bは並列接続された2つのコンデンサC7とコンデンサC8によって構成され、該蓄電回路21bの正極はダイオードD5のカソードに接続され、負極はダイオードD6のアノードに接続されている。
蓄電回路21cは並列接続された2つのコンデンサC9とコンデンサC10によって構成され、該蓄電回路21cの正極はダイオードD6のカソードに接続され、負極はダイオードD7のアノードに接続されている。
蓄電回路21dは並列接続された2つのコンデンサC11とコンデンサC12によって構成され、該蓄電回路21dの正極はダイオードD7のカソードに接続され、負極はダイオードD8のアノードに接続されている。
蓄電回路21eは並列接続された2つのコンデンサC13とコンデンサC14によって構成され、該蓄電回路21eの正極はダイオードD8のカソードに接続され、負極は整流回路10の負極出力すなわちダイオードD2,D4のアノードに接続されている。
第1スイッチ回路22は、4つのNチャネル電界効果トランジスタ(以下、FETと称する)TR1〜TR4と2つの抵抗器R1,R2から構成されている。FET(TR1)のドレインはダイオードD5のアノードに接続され、ゲートは抵抗器R1の一端と抵抗器R2の一端に接続され、ソースは抵抗器R1の他端に接続されるとともに整流回路10の負極出力すなわちダイオードD2,D4のアノードと第5端子(接地端子)に接続されている。
FET(TR2)のドレインはダイオードD6のアノードに接続され、ゲートは抵抗器R1の一端と抵抗器R2の一端に接続され、ソースは抵抗器R1の他端に接続されるとともに整流回路10の負極出力すなわちダイオードD2,D4のアノードに接続されている。
FET(TR3)のドレインはダイオードD7のアノードに接続され、ゲートは抵抗器R1の一端と抵抗器R2の一端に接続され、ソースは抵抗器R1の他端に接続されるとともに整流回路10の負極出力すなわちダイオードD2,D4のアノードに接続されている。
FET(TR4)のドレインはダイオードD8のアノードに接続され、ゲートは抵抗器R1の一端と抵抗器R2の一端に接続され、ソースは抵抗器R1の他端に接続されるとともに整流回路10の負極出力すなわちダイオードD2,D4のアノードに接続されている。
第2スイッチ回路23は、8個のPチャネルFET(TR5〜TR12)、4個の抵抗器R3〜R6、4個のダイオードD9〜D12によって構成されている。
FET(TR5)のソースはダイオードD5のカソードと抵抗器R3の一端に接続され、ゲートは抵抗器R3の他端とダイオードD9のアノードに接続され、ドレインはFET(TR6)のドレインに接続されている。FET(TR6)のゲートはダイオードD9のカソードに接続され、ソースは整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続されている。
FET(TR7)のソースはダイオードD6のカソードと抵抗器R4の一端に接続され、ゲートは抵抗器R4の他端とダイオードD10のアノードに接続され、ドレインはFET(TR8)のドレインに接続されている。FET(TR8)のゲートはダイオードD10のカソードに接続され、ソースは整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続されている。
FET(TR9)のソースはダイオードD7のカソードと抵抗器R5の一端に接続され、ゲートは抵抗器R5の他端とダイオードD11のアノードに接続され、ドレインはFET(TR10)のドレインに接続されている。FET(TR10)のゲートはダイオードD11のカソードに接続され、ソースは整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続されている。
FET(TR11)のソースはダイオードD8のカソードと抵抗器R6の一端に接続され、ゲートは抵抗器R6の他端とダイオードD12のアノードに接続され、ドレインはFET(TR12)のドレインに接続されている。FET(TR12)のゲートはダイオードD12のカソードに接続され、ソースは整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続されている。
出力制御回路30は、16個の抵抗器R7〜R22、5個のコンデンサC15〜C19、4個のツェナーダイオードZD1〜ZD4、2個のPNP型トランジスタTR13,TR14、1個のNPN型トランジスタTR15、2個のNチャネルFET(TR16,TR18)、1個のPチャネルFET(TR17)、1個のリニアレギュレータ(IC1)によって構成されている。
抵抗器R7の一端はFET(TR6,TR8,TR10,TR12)のソースに接続されると共に整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続され、抵抗器R7の他端はFET(TR6,TR8,TR10,TR12)のゲートに接続されていると共にダイオードD9,D10,D11,D12のカソードと抵抗器R8の一端に接続されている。
抵抗器R9の一端は整流回路10の正極出力すなわちダイオードD1,D3のカソードに接続されるとともに抵抗器R19の一端とFET(TR17の)ソースに接続され、抵抗器R9の他端はコンデンサC15の一端と抵抗器R10の一端とトランジスタTR13のエミッタに接続されている。また、コンデンサC15の他端は第5端子(接地端子)に接続されている。
抵抗器R10の他端はトランジスタTR13のベースに接続されるとともに抵抗器R11の一端と抵抗器R14の一端に接続されている。
抵抗器R11の他端はツェナーダイオードZD1のカソードに接続され、ツェナーダイオードZD1のアノードはツェナーダイオードZD2のカソードに接続され、ツェナーダイオードZD2のアノードはツェナーダイオードZD3のカソードに接続され、ツェナーダイオードZD3のアノードは第5端子(接地端子)に接続されている。
抵抗器R14の他端はトランジスタTR15のコレクタに接続され、トランジスタTR15のエミッタは第5端子(接地端子)に接続され、トランジスタTR15のベースは抵抗器R15の他端と抵抗器R16の一端に接続されているとともにFET(TR18)のドレインに接続されている。また、抵抗器R16の他端は第5端子(接地端子)に接続されている。
トランジスタTR13のコレクタはトランジスタTR14のエミッタと抵抗器R12の一端に接続されている。また、トランジスタTR14のコレクタは抵抗器R15の一端と抵抗器R17の一端と抵抗器R2の他端に接続されている。
トランジスタTR14のベースは抵抗器R12の他端と抵抗器R13の一端とコンデンサC19の一端に接続され、抵抗器R13の他端はツェナーダイオードZD4のカソードに接続され、ツェナーダイオードZD4のアノードは第5端子(接地端子)に接続されている。
抵抗器R17の他端は抵抗器R18の一端とコンデンサC16の一端とFET(TR16)のゲートに接続されている。また、抵抗器R18の他端とコンデンサC16の他端は第5端子(接地端子)に接続されている。
FET(TR16)のドレインは抵抗器R8の他端と抵抗器R20の他端に接続されている。また、抵抗器R20の一端は抵抗器R19の他端とコンデンサC19の他端とFET(TR17)のゲートに接続されている。また、FET(TR16)のソースは第5端子(接地端子)に接続されている。
FET(TR17)のドレインはリニアレギュレータ(IC1)の入力端子(IN)とイネーブル端子(EN)に接続されるとともにコンデンサC17の一端に接続されている。また、リニアレギュレータ(IC1)の接地端子(GND)はコンデンサC17の他端と第5端子(接地端子)に接続されている。
リニアレギュレータ(IC1)の出力端子(OUT)は第6端子(出力端子)に接続されるとともにコンデンサC18の一端に接続され、コンデンサC18の他端は第5端子(接地端子)に接続されている。
FET(TR18)のソースは抵抗器R22の一端と第5端子(接地端子)に接続され、FET(TR18)のゲートは抵抗器R22の他端と抵抗器R21の一端に接続されている。また、抵抗器R21の他端は第4端子に接続されている。
次に、図1乃至図7を参照して、上記構成からなる本実施形態における電源回路1の動作概要を説明する。なお、動作説明においては図5に示すように第1及び第2端子に発電素子の出力を接続し、第6端子(出力端子)と第5端子(接地端子)との間に負荷として1kΩの抵抗器を接続し、第3端子の電圧Vcを測定した。
電源回路1の入力端子すなわち第1端子及び第2端子に発電素子の出力を接続して発電素子により発電された電力を電源回路1に入力すると、発電素子から出力された電力は整流回路10によって整流され、直流として出力される。
また、電源回路1に発電素子を接続した時点では出力制御回路30によって充放電回路20の第1スイッチ回路22の全てのFET(TR1〜TR4)及び第2スイッチ回路23のFET(TR5〜TR12)はオフ状態とされ、充放電回路20の各蓄電回路21a〜21eはダイオードD5〜D8を介して直列接続された状態にある。
すなわち、図6に示すように、コンデンサC5とコンデンサC6が並列接続してなる蓄電回路21aと、コンデンサC7とコンデンサC8が並列接続してなる蓄電回路21bと、コンデンサC9とコンデンサC10が並列接続してなる蓄電回路21cと、コンデンサC11とコンデンサC12が並列接続してなる蓄電回路21dと、コンデンサC13とコンデンサC14が並列接続してなる蓄電回路21eが直列接続された状態となり、合成静電容量Csを有する。
第3端子の電圧Vcは図2に示すように変化し、上記のように全ての蓄電回路21a〜21eが直列接続された状態で充電され、第3端子の電圧Vcは右肩上がりに上昇する。第3端子の電圧Vcが上昇して第1閾値電圧に達したときに蓄電回路21a〜21eへの充電が停止されて蓄電回路21a〜21eの放電に移行する。なお、本実施形態では第1閾値電圧が20Vに設定されている。
すなわち、第3端子の電圧Vcが第1閾値電圧に達すると、この電圧が出力制御回路30によって検出され、出力制御回路30によって充放電回路20の第1スイッチ回路22の全てのFET(TR1〜TR4)及び第2スイッチ回路23のFET(TR5〜TR12)はオン状態とされ、このとき各蓄電回路21a〜21eを接続するダイオードD5〜D8には逆バイアス電圧が印加されるためダイオードD5〜D8はオフ状態となり、充放電回路20の各蓄電回路21a〜21eは並列接続された状態となる。
つまり、図7に示すように、コンデンサC5とコンデンサC6が並列接続してなる蓄電回路21aと、コンデンサC7とコンデンサC8が並列接続してなる蓄電回路21bと、コンデンサC9とコンデンサC10が並列接続してなる蓄電回路21cと、コンデンサC11とコンデンサC12が並列接続してなる蓄電回路21dと、コンデンサC13とコンデンサC14が並列接続してなる蓄電回路21eが並列接続された状態となり、合成静電容量Cpを有する。
これにより、充放電回路20における複数の蓄電回路21a〜21eは並列接続された状態になり、蓄電回路21a〜21eからの放電が開始される。また、蓄電回路21a〜21eの放電電圧は充電終了時の電圧を蓄電回路21a〜21eの個数で除算した値となる。
さらに、充放電回路20の蓄電回路21a〜21eが充電状態から放電状態に移行すると出力制御回路30のFET(TR17)がオフ状態からオン状態に切り替わり、このFET(TR17)を介して蓄電回路21a〜21eからリニアレギュレータ(IC1)の入力端子INに電流が流れ、リニアレギュレータ(IC1)によって所定の定電圧が第6端子(出力端子)に出力される。これにより、第6端子と第5端子に接続された負荷(図示せず)に電力が供給される。
放電開始時には第3端子の電圧Vcは図3及び図4に示すように3.7V〜3.9Vになり第6端子(出力端子)からの出力電圧Voutは3Vの定電圧となる。さらに放電が進み、第3端子の電圧Vcが2.7Vになると放電が停止される。放電開始から放電終了までの時間は約110m秒である。
放電が停止されると、第1スイッチ回路22のFET(TR1〜TR4)及び第2スイッチ回路23のFET(TR5〜TR12)が全てオフ状態となり、各蓄電回路21a〜21eはダイオードD5〜D8を介して直列接続され、該直列接続された蓄電回路21a〜21eへの充電が開始される。以下、上記動作が繰り返され、蓄電回路21a〜21eの充放電が繰り返される。
次に、出力制御回路30の動作を詳細に説明する。
リニアレギュレータ(IC1)は周知のレギュレータであり、イネーブル端子ENに印可される電圧がハイレベルのときに入力端子INに入力された電流により一定の出力電圧Voutを第6端子(出力端子)に出力し、イネーブル端子ENへ印可される電圧がローレベルのときに入力端子INから出力端子OUTへの出力を遮断する。
抵抗器9とコンデンサC15は充放電回路20から出力制御回路30へのノイズの進入を阻止するために設けられている。
抵抗器R10,R11とツェナーダイオードZD1,ZD2,ZD3はトランジスタTR13,TR14をオン状態にするために設けられたものであり、抵抗器R12,R13とツェナーダイオードZD4はトランジスタTR13,TR14をオフ状態にするために設けられたものであり、これらによる出力制御回路30の動作は次のとおりである。
すなわち、直列接続された蓄電回路21a〜21eに所定値以上(第3端子電圧Vc=20V以上)の電圧が充電されていると充電電圧に応じて抵抗器R9,R10,R11を介してツェナーダイオードZD1〜ZD3に電流が流れ、ツェナーダイオードZD1〜ZD3の端子間電圧は所定電圧に維持される。電圧Vc−ツェナーダイオードZD1〜ZD3の端子間電圧が抵抗器R9,R10,R11に印加され、この3つの抵抗器R9,R10,R11によって分圧された電圧(抵抗器R10の端子間電圧であるトランジスタTR13のエミッタベース間電圧)に応じてトランジスタTR13のコレクタ電流が流れ、電圧Vcが第1閾値電圧に達して抵抗器R10の端子間電圧が所定値以上になるとトランジスタTR13はオン状態となる。これにより抵抗器R12,R13とツェナーダイオードZD4に電流が流れ、ツェナーダイオードZD4の端子間電圧は所定値に維持されるので、抵抗器R12の端子間電圧に応じてトランジスタTR14のコレクタ電流が流れ、抵抗器R12の端子間電圧が所定値以上になるとトランジスタTR14はオン状態になる。トランジスタTR14がオン状態になると、トランジスタTR13とトランジスタTR14と2つの抵抗器R15,R16を電流が流れ、抵抗器R16の端子間電圧に応じてトランジスタTR15がオン状態になり抵抗器R16の電圧が低下するまでトランジスタTR15とトランジスタTR13とトランジスタTR14はオン状態となる。
直列接続された2つのトランジスタTR13,TR14が共にオン状態になると抵抗器R15,R16に電流が流れて、トランジスタTR14のコレクタ電圧は0Vからハイレベル電圧に変化する。これにより抵抗器R2を介して第1スイッチ回路22のFET(TR1〜TR4)のゲートにハイレベル電圧が印加され、これらのFET(TR1〜TR4)は全てオフ状態からオン状態になる。
さらに、トランジスタTR14のコレクタ電圧が0Vからハイレベル電圧に変化すると、FET(TR16)のゲート電圧が0Vからハイレベル電圧に変化してFET(TR16)はオフ状態からオン状態に変化する。これによりFET(TR16)のドレイン電圧はハイレベル電圧から0Vに変化する。このFET(TR16)のドレイン電圧が抵抗器R8を介して第2スイッチ回路23のFET(TR5〜TR12)のゲートに印加され、FET(TR5〜TR12)はオフ状態からオン状態になる。
FET(TR16)がオフ状態からオン状態になるとFET(TR17)のゲート電圧はハイレベルからローレベルに変化し、FET(TR17)のゲートに逆バイアス電圧が印加され、FET(TR17)はオフ状態からオン状態になる。
このとき、リニアレギュレータ(IC1)のイネーブル端子ENへ印可される電圧はハイレベルであり、リニアレギュレータ(IC1)は通電状態となり充放電回路20からリニアレギュレータ(IC1)通電され、リニアレギュレータ(IC1)から外部負荷に電力が供給される。
充放電回路20から負荷への通電により、並列接続された蓄電回路21a〜21eの端子間電圧Vc(第3端子電圧)が低下して第1閾値電圧よりも低い第2閾値電圧に達すると、抵抗器R12の端子間電圧が低下してトランジスタTR14のコレクタ電流が減少し、トランジスタTR14がオフ状態になる。これにより、抵抗器R16の端子間電圧が低下してトランジスタTR15がオフ状態になるとともにリニアレギュレータ(IC1)のイネーブル端子ENに印可される電圧がローレベルになり、リニアレギュレータ(IC1)は遮断状態になる。
また、充放電回路20の並列接続された複数の蓄電回路21a〜21eの端子間電圧Vc(第3端子電圧)の低下に応じてトランジスタTR14がオフ状態になった後にトランジスタTR13もオフ状態になる。
直列接続された2つのトランジスタTR13,TR14が共にオフ状態になると抵抗器R15,R16への通電がなくなり、トランジスタTR14のコレクタ電圧はハイレベル電圧から0Vに変化する。これにより抵抗器R2を介して第1スイッチ回路22のFET(TR1〜TR4)のゲートに0Vが印加され、これらのFET(TR1〜TR4)は全てオン状態からオフ状態になる。
さらに、トランジスタTR14のコレクタ電圧がハイレベル電圧から0Vに変化すると、FET(TR16)のゲート電圧がハイレベル電圧から0Vに変化してFET(TR16)はオン状態からオフ状態に変化する。これによりFET(TR16)のドレイン電圧は0Vからハイレベル電圧に変化する。このFET(TR16)のドレイン電圧が抵抗器R8を介して第2スイッチ回路23のFET(TR5〜TR12)のゲートに印加され、FET(TR5〜TR12)はオン状態からオフ状態になり、充放電回路20の各蓄電回路21a〜21eはダイオードD5〜D8を介して直列接続状態となる。
FET(TR16)がオン状態からオフ状態になるとFET(TR17)のゲート電圧はローレベルからハイレベルに変化し、FET(TR17)はオン状態からオフ状態になる。
このとき、リニアレギュレータ(IC1)のイネーブル端子ENへ印可される電圧はローレベルであり、リニアレギュレータ(IC1)は遮断状態となり、リニアレギュレータ(IC1)から外部負荷への電力供給が停止される。
一方、第4端子(制御信号入力端子)にハイレベルの電圧が印可されているときはFET(TR18)のゲート電圧がハイレベルであるので、FET(TR18)はオン状態となりFET(TR18)のドレイン・ソース間はほぼ導通状態であるためトランジスタTR15のベース電圧がローレベルとなりトランジスタTR15がオフ状態になり、リニアレギュレータ(IC1)は強制的に遮断状態になる。
また、第4端子(制御信号入力端子)が開放されているとき又は第4端子(制御信号入力端子)にローレベルの電圧が印可されているときは、FET(TR18)のゲート電圧がローレベルであるのでFET(TR18)はオフ状態となりFET(TR18)のドレイン・ソース間はほぼ開放状態であるためトランジスタTR15のベース電圧に変化を与えることはない。
なお、本実施形態では第1閾値電圧を20Vに設定し、第2閾値電圧を3.0Vに設定している。
次に、本実施形態における充放電回路20への最適充電電圧について図8乃至図12を参照して説明する。
本実施形態において最適充電電圧を決定するために実際の回路を用いて計測を行ったが外部ノイズの影響が大きかったため実測値を求めると共にシミュレーション値を求めてこれらを比較した。図8において、V1は実測値の電圧曲線を表し、V2はシミュレーション値の電圧曲線を表す。シミュレーションにおいては図9に示す回路を用い、実際の計測においては図10に示す回路を用いた。すなわち、シミュレーション回路においては47μFのコンデンサを2個直列接続し、これらのコンデンサに対して15MΩの抵抗器を介して20Vの直流電圧を印加したときのコンデンサの両端間の電圧の変化を測定した。この結果、実測値とシミュレーション値はほぼ同じであることを確認した。
また、実際の測定回路においては発電素子の出力を4個のダイオードからなる全波整流回路を介してコンデンサCに印加したときのコンデンサCの両端間の電圧の変化を測定した。すなわち、数種類の静電容量のコンデンサに本実施形態で使用した発電素子から充電を行い、コンデンサの充電電圧と時間との関係を測定すると共に、実測値と一致するシミュレーション条件(入力電圧の値と直列抵抗の値)を求めた。このときの実測値とシミュレーション値を図11に示す。なお、実際の測定回路では図9の回路において、2つのコンデンサの代わりに1個のコンデンサを用い、発電素子よりの出力をブリッジ整流器を介してコンデンサに充電を行っている。
図11において、A1〜A7は実測値を表す電圧曲線であり、B1〜B7はシミュレーション値を表す電圧曲線である。曲線A1はコンデンサ容量1μF、曲線A2はコンデンサ容量4.7μF、曲線A3はコンデンサ容量10μF、曲線A4はコンデンサ容量22μF、曲線A5はコンデンサ容量47μF、曲線A6はコンデンサ容量100μF、曲線A7はコンデンサ容量330μFのときの電圧曲線を表している。
また、曲線B1は入力電圧が48V、直列抵抗値が28MΩ、コンデンサ容量が1μFのときの電圧曲線を表している。曲線B2は入力電圧が44V、直列抵抗値が26MΩ、コンデンサ容量が4.7μFのときの電圧曲線を表している。曲線B3は入力電圧が44V、直列抵抗値が24.5MΩ、コンデンサ容量が10μFのときの電圧曲線を表している。曲線B4は入力電圧が44.5V、直列抵抗値が24MΩ、コンデンサ容量が22μFのときの電圧曲線を表している。曲線B5は入力電圧が43V、直列抵抗値が24MΩ、コンデンサ容量が47μFのときの電圧曲線を表している。曲線B6は入力電圧が35V、直列抵抗値が19MΩ、コンデンサ容量が100μFのときの電圧曲線を表している。曲線B7は入力電圧が22V、直列抵抗値が10MΩ、コンデンサ容量が330μFのときの電圧曲線を表している。
このようにシミュレーション条件を変化させてシミュレーション値と実測値とを一致させると、100μF以上の静電容量のコンデンサを用いた場合は入力電圧を低くすると共に直列抵抗値を低くしないとシミュレーション値と実測値とを一致させることができないことが分かると共に、充電電圧が高くなるとシミュレーション条件が変化してシミュレーション値と実測値が一致しないことが分かる。
次に、上記シミュレーション値を使用して充電電力量と充電電圧との関係を求めた。このシミュレーション値を使用して求めた充電電力量と充電電圧との関係を図12に示す。図12において、曲線D1は入力電圧が48V、直列抵抗値が28MΩ、コンデンサ容量が1μFのときの関係を表している。曲線D2は入力電圧が44V、直列抵抗値が26MΩ、コンデンサ容量が4.7μFのときの関係を表している。曲線D3は入力電圧が44V、直列抵抗値が24.5MΩ、コンデンサ容量が10μFのときの関係を表している。曲線D4は入力電圧が44.5V、直列抵抗値が24MΩ、コンデンサ容量が22μFのときの関係を表している。曲線D5は入力電圧が43V、直列抵抗値が24MΩ、コンデンサ容量が47μFのときの関係を表している。曲線D6は入力電圧が35V、直列抵抗値が19MΩ、コンデンサ容量が100μFのときの関係を表している。曲線D7は入力電圧が22V、直列抵抗値が10MΩ、コンデンサ容量が330μFのときの関係を表している。
以上のことから、上記発電素子を用いて本実施形態の電源回路1を使用する場合は15〜30Vの範囲内の充電電圧、好ましくは22V程度の充電電圧が最も充電電力量が得られ、充電時におけるコンデンサの静電容量は10〜47μFの範囲内、好適には22μF前後の値が好ましいことが分かる。
このため、本実施形態においては、一例として、充放電回路20のコンデンサC5〜C14の全ての静電容量を47μFとして回路を構成した。
次に、本実施形態における充放電回路20の効率について図13及び図14を参照して説明する。なお、ここでは充放電回路20のコンデンサC5〜C14の静電容量を47μFに設定して、上記と同様に1kΩの負荷を接続したときの効率を説明する。
第3端子の電圧Vcの波形における最大値をVHとし、充放電回路20が放電状態から充電状態に復帰したときの電圧Vcの値をVLとし、放電間隔時間を(T2−T1)とし、発電素子の発電電力をPHとすると、充放電回路20の蓄電回路21a〜21eに充電された総電力量JCは次の(1)式によって表され、放電間隔時間(T2−T1)内に発電素子が発電した総電力量JHは次の(2)式によって表される。
なお、47μFのコンデンサを2個並列接続して構成した5個の蓄電回路21a〜21eを直列にしたときの合成静電容量Csは18.8μFである。
また、負荷消費電力量は出力電圧Voutの電圧値が3Vであるから次の(3)式で表される。
なお、第6端子の出力電圧Voutが0Vから上昇して定電圧出力3Vの90%である2.7VになったときをT3とし、電圧Voutが3Vから下降して2.7VになったときをT4とする。
したがって、全体効率はJO/JHで表され、蓄電回路21a〜21eを構成するコンデンサC5〜C14への充電効率はJC/JHで表され、放電効率はLO/JCで表される。
上記実施形態の電源回路1によれば、入力端子(第1端子、第2端子)に発電素子を接続することにより、出力端子(第5端子、第6端子)に接続された負荷(1kΩ)に対して約60秒毎に3Vの定電圧で3mAの電流を約110m秒間出力することができる。実際の実験測定値では、発電素子の発電電力は3.48E-05W、充放電回路20の充電終了電圧は20.55V、充放電回路20の放電終了時に蓄電回路が直列接続された状態における第3端子の電圧は15.55V、充電時間は59.4805秒、負荷消費電力は0.009W、負荷消費時間は0.108545秒、発電素子の発電電力量は2.07E-03J、蓄電回路20への充電(放電)電力量は0.001697J、負荷消費電力量は0.000977Jである。また、全体効率(=負荷消費電力量/発電素子の発電電力量)は47.20%、充電効率(=充電(放電)電力量/発電素子の発電電力量)は81.97%、放電効率(=負荷消費電力量/充電(放電)電力量)は57.58%であった。
上記のように本実施形態の電源回路1は、充電時に複数の蓄電回路21a〜21eを直列接続した状態で発電素子の出力電圧を印加して充電を行い、放電時には複数の蓄電回路21a〜21eを並列接続して出力対象電圧を得ることができので、発電素子の出力電力が極微小であっても発電素子の出力電力を無駄にすることなく常に充放電回路20のコンデンサC5〜C14を充電することができ、これらのコンデンサC5〜C14を充電した後、蓄電された電力を負荷に供給するので、発電素子によって発電された極微小な電力により実際の電気回路などを動作させることができる。
また、本実施形態の電源回路1は、出力インピーダンスの高い発電素子から出力される電圧を、電力損失を抑えて必要な電圧に容易に変換して出力することができる。
なお、前述した本実施形態の電源回路1の構成は一例であって本発明が上記実施形態の構成に限定されるものではない。
例えば、電源回路1から発電素子への直流電流の逆流は整流回路10のダイオードD1〜D4によって阻止されるようになっているが、図15に示すように、整流回路10の入力側に整流回路10と発電素子の出力との間に直列接続されるコンデンサC31,C32を設けることにより電源回路1から発電素子への直流電流の逆流をさらに防止することができ、これにより発電素子の損傷や破損を防止することができる。
また、図16に示すように、充放電回路20の入力側に接続される複数の整流回路10を設けて、各整流回路10毎に発電素子を接続しても良い。
また、電源回路1を構成する各部品の定数等は適宜変更しても良いことは言うまでもない。
1…電源回路、10…整流回路、20…充放電回路、21a〜21e…蓄電回路、22…第1スイッチ回路、23…第2スイッチ回路、30…出力制御回路、D1〜D12…ダイオード、C5〜C19…コンデンサ、R1〜R22…抵抗器、TR1〜TR4…Nチャネル型FET、TR5〜TR12…Pチャネル型FET、TR13,TR14…PNP型トランジスタ、TR15…NPN型トランジスタ、TR16,TR18…Nチャネル型FET、TR17…Pチャネル型FET、ZD1〜ZD4…ツェナーダイオード、IC1…リニアレギュレータ。
Claims (10)
- 高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、
前記発電素子の正負極出力端子が接続される入力端子を有し、前記入力端子に入力された電力を整流する整流回路と、
1つ以上のコンデンサ素子からなり、前記整流回路から出力される電力を蓄電して放電する複数の蓄電回路と、
前記整流回路の正負極出力間に通電可能に前記複数の蓄電回路を直列接続するように各蓄電回路間に設けられた1つ以上のダイオードと、
負極が前記整流回路の負極出力に接続されている蓄電回路以外の前記蓄電回路の負極と前記整流回路の負極出力との間に接続され且つ第1制御信号により前記蓄電回路の充電時にオフ状態となり前記蓄電回路の放電時にオン状態となる複数のスイッチング素子を有する第1スイッチ回路と、
正極が前記整流回路の正極出力に接続されている蓄電回路以外の前記蓄電回路の正極と前記整流回路の正極出力との間に接続され且つ第2制御信号により前記蓄電回路の充電時にオフ状態となり前記蓄電回路の放電時にオン状態となる複数のスイッチング素子を有する第2スイッチ回路と、
前記充電時において直列接続された複数の前記蓄電回路の充電電圧が所定の第1閾値電圧に達したときに前記第1及び第2スイッチ回路の各スイッチング素子をオンとする前記第1及び第2制御信号を出力することにより前記複数の蓄電回路を並列接続して前記蓄電回路からの放電を開始し、前記放電時において前記第1及び第2スイッチ回路によって並列接続された複数の前記蓄電回路の充電電圧が前記第1閾値電圧よりも低い所定の第2閾値電圧に達したときに前記第1及び第2スイッチ回路の各スイッチング素子をオフとする前記第1及び第2制御信号を出力するとともに前記蓄電回路の放電を停止して充電を開始し、前記放電時に所定の電圧を前記負荷に印加して前記負荷に電力を供給する出力制御回路とを備えている
ことを特徴とする電源回路。 - 正負極出力が並列接続された2つ以上の整流回路を備え、各整流回路ごとに発電素子の発電電力を入力可能とする
ことを特徴とする請求項1に記載の電源回路。 - 前記整流回路の少なくとも一方の入力側に整流回路と前記発電素子の出力との間に直列接続されるコンデンサが設けられている
ことを特徴とする請求項1又は請求項2に記載の電源回路。 - 前記出力制御手段は、制御信号入力端子を介して外部から入力された制御信号に基づいて前記蓄電回路から前記負荷への電力供給を遮断する手段を備えている
ことを特徴とする請求項1乃至請求項3の何れかに記載の電源回路。 - 前記充放電回路の全ての蓄電回路は同じ静電容量を有している
ことを特徴とする請求項1乃至請求項4の何れかに記載の電源回路。 - 前記充放電回路は5つの蓄電回路を備え、各蓄電回路の静電容量は94μFに設定されている
ことを特徴とする請求項5の何れかに記載の電源回路。 - 前記充放電回路の充電電圧が15Vから30Vの範囲内の電圧に設定されている
ことを特徴とする請求項1乃至請求項6の何れかに記載の電源回路。 - 前記充電回路の充電時における蓄電回路の合成静電容量は10μFから47μFの範囲内の静電容量に設定されている
ことを特徴とする請求項1乃至請求項7の何れかに記載の電源回路。 - 前記第1閾値電圧が20Vに設定されているとともに前記第2閾値電圧が3Vに設定されている
ことを特徴とする請求項1乃至請求項8の何れかに記載の電源回路。 - 前記出力制御回路は3Vの定電圧を前記負荷に対して出力するリニアレギュレータを備えている
ことを特徴とする請求項1乃至請求項9の何れかに記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012108356A JP2013236506A (ja) | 2012-05-10 | 2012-05-10 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012108356A JP2013236506A (ja) | 2012-05-10 | 2012-05-10 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013236506A true JP2013236506A (ja) | 2013-11-21 |
Family
ID=49762171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012108356A Pending JP2013236506A (ja) | 2012-05-10 | 2012-05-10 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013236506A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161975A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社リコー | 蓄電装置および蓄電システム |
WO2021029427A1 (en) | 2019-08-13 | 2021-02-18 | Ricoh Company, Ltd. | Power storage apparatus, control apparatus, and power storage system |
JP7443701B2 (ja) | 2019-09-10 | 2024-03-06 | 株式会社リコー | 蓄電装置、制御装置及び蓄電システム |
JP7456100B2 (ja) | 2019-08-13 | 2024-03-27 | 株式会社リコー | 蓄電装置、制御装置及び蓄電システム |
-
2012
- 2012-05-10 JP JP2012108356A patent/JP2013236506A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161975A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社リコー | 蓄電装置および蓄電システム |
JP7095331B2 (ja) | 2018-03-16 | 2022-07-05 | 株式会社リコー | 蓄電装置および蓄電システム |
WO2021029427A1 (en) | 2019-08-13 | 2021-02-18 | Ricoh Company, Ltd. | Power storage apparatus, control apparatus, and power storage system |
CN114223106A (zh) * | 2019-08-13 | 2022-03-22 | 株式会社理光 | 电能存储装置、控制装置及电能存储系统 |
JP7456100B2 (ja) | 2019-08-13 | 2024-03-27 | 株式会社リコー | 蓄電装置、制御装置及び蓄電システム |
JP7443701B2 (ja) | 2019-09-10 | 2024-03-06 | 株式会社リコー | 蓄電装置、制御装置及び蓄電システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5990158B2 (ja) | 収集された振動エネルギーをバッテリに効率的に転送するシステム及びそれを用いる電子装置 | |
CN105009436A (zh) | 开关电源装置 | |
TW200419887A (en) | Inverter device | |
CN102882359B (zh) | 一种偏置电压产生电路以及应用其的开关电源 | |
JP2013236506A (ja) | 電源回路 | |
JP5990352B1 (ja) | 電源回路およびその電源回路を備えた電子機器 | |
JP2009538109A (ja) | 電子式壁取り付けスイッチ用の電源回路 | |
CN103683949B (zh) | 开关电源装置 | |
JP6274289B1 (ja) | 電源回路 | |
JP6002497B2 (ja) | 電源回路 | |
JPWO2009041326A1 (ja) | 電圧変換回路 | |
JP2019161975A (ja) | 蓄電装置および蓄電システム | |
JP2010172111A (ja) | レギュレータ回路 | |
JP2012152059A (ja) | 電源回路 | |
US11424673B2 (en) | Power supply circuit, start-up circuit, power generating device, and electronic apparatus | |
JP2008035573A (ja) | 電気二重層コンデンサを用いた蓄電装置 | |
US20090262558A1 (en) | Switching power supply circuit and driving method thereof | |
JP5882500B2 (ja) | キャパシタインプット形平滑回路 | |
CN101478151B (zh) | 电压检测与控制电路 | |
TW202110071A (zh) | 主動式開關匯流排電容器 | |
CN109639118A (zh) | 开关电源的自供电电路、控制芯片及开关电源和电气装置 | |
JP7456100B2 (ja) | 蓄電装置、制御装置及び蓄電システム | |
US20090251928A1 (en) | Switching power supply circuit | |
CN217824267U (zh) | 一种交流发电机增效节能输出电路 | |
CN214626795U (zh) | 一种开关电源自供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140709 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140829 |