JP2010171970A

JP2010171970A - 差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器

Info

Publication number: JP2010171970A
Application number: JP2010001239A
Authority: JP
Inventors: Seichoru Ko; 聖 ▲チョル▼ 洪; Sang Hoon Sim; 相勳沈
Original assignee: Korea Advanced Institute of Science and Technology KAIST
Current assignee: Korea Advanced Institute of Science and Technology KAIST
Priority date: 2009-01-21
Filing date: 2010-01-06
Publication date: 2010-08-05
Also published as: US20100182065A1; US8008981B2; EP2211475A1

Abstract

【課題】オシレータの過渡応答速度を極大化し、多位相超広帯域信号発生器を提供する。
【解決手段】差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器３００であって、電源供給によるパルス信号を発生させるＮ個のパルスオシレータ４００ａ，４００ｂ、反転増幅部５００ａ，５００ｂを含み、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結されるように配列される。
【選択図】図３

Description

本発明は超広帯域信号発生器に係り、より詳しくは差動構造（ｄｉｆｆｅｒｅｎｔｉａｌ）のパルスオシレータとその配列（ａｒｒａｙ）を用いて超広帯域信号を発生させるにあたり、多位相パルスの発生及びＰＳＫモジュレーションのために、差動構造のパルスオシレータの等価半分回路をそれぞれ非同時的に断続し配列に構成する方式に関する。

超広帯域無線技術は、短いパルス動作によって低電力動作が可能であり、広帯域幅を用いて高速の通信または高正確度を持つ位置追跡システムの具現が可能であるため、現在研究が活発に進んでいる。パルスを用いて送受信を行う場合、パルスをモジュレーションしなければ信号間の干渉やパルスの周期的な繰り返し特性によってさまざまな問題が発生する。レーダーシステムまたは通信システムにおいて効果的なデータ伝送及びターゲット情報の抽出のためには、ＱＰＳＫまたはそれ以上のＭ−ＰＳＫモジュレーションが必要である。

既存の超広帯域パルス発生及びＢＰＳＫモジュレーション方法は、図１に示すように、スイッチ１０２、１０３とスイッチ制御信号１０２ａ、１０３ａを用いて持続的に動作する差動構造正弦波発生器１０１の信号１０１ａ、１０１ｂが所定の時間（τ）の間だけ通過するようにして超広帯域信号１０４ａ、１０４ｂを発生させる。

ここで、正弦波発生器１０１が差動構造の場合、発振信号１０１ａ、１０１ｂは（＋）と（−）の位相を持つことになるので、（＋）信号のスイッチ１０２を用いて出力する場合、出力端１０４の信号は（＋）のパルス１０４ａになり、（−）信号のスイッチ１０３を用いて出力する場合、出力端１０４の信号は（−）のパルス１０４ｂになり、これを用いてＢＰＳＫモジュレーションを行うことができることになる。

既存の超広帯域パルス発生及びＱＰＳＫモジュレーション方法は、図２に示すように、スイッチ２０２、２０３、２０４、２０５とスイッチ制御信号２０７を用いて持続的に動作する直角位相（ｑｕａｄｒａｔｕｒｅ）正弦波発生器２０１の信号２０１ａ、２０１ｂ、２０１ｃ、２０１ｄが所定の時間（τ）の間だけ通過するようにして超広帯域信号２０８、２０９、２１０、２１１を発生させる。ここで、直角位相正弦波発生器２０１は、図２に示すように、二つの差動発振器と四つの反転増幅器とからなる配列形態に具現することができる。

直角位相正弦波発生器２０１の発振信号２０１ａ、２０１ｂ、２０１ｃ、２０１ｄは０°、９０°、１８０°、２７０°の位相を持つことになるので、０°信号のスイッチ２０２を用いて出力する場合、出力端２０６の信号は０°のパルス２０８になり、９０°信号のスイッチ２０３を用いて出力する場合、出力端２０６の信号は９０°のパルス２０９になり、１８０°信号のスイッチ２０４を用いて出力する場合、出力端２０６の信号は１８０°のパルス２１０になり、２７０°信号のスイッチ２０５を用いて出力する場合、出力端２０６の信号は２７０°のパルス２１１になり、これを利用すればＱＰＳＫモジュレーションを行うことができる。

このような既存の超広帯域パルス発生器は、スイッチ部１０２、１０３、２０２、２０３、２０４、２０５の挿入損失によって電力効率が落ち、スイッチ挿入損失を補償するためにスイッチ部を能動アンプ形態に具現する場合、追加の電力損失が発生する問題点がある。

したがって、本発明は前記のような問題点に鑑みてなされたもので、差動構造のパルスオシレータとその配列を用いて超広帯域信号を発生させるにあたり、非同時的制御信号を用いて等価半分回路のそれぞれを非同時的に断続することで、オシレータの過渡応答速度を極大化することができ、非同時的制御信号の断続手順を交換することで、別途のモジュレータなしにＰＳＫモジュレーションの実行が可能な多位相超広帯域信号発生器を提供することにその目的がある。

このような技術的課題を達成するために、本発明は、差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器において、電源供給によるパルス信号を発生させるＮ個のパルスオシレータ；及び前記パルスオシレータが少なくとも二つ以上の場合、前記Ｎ個のパルスオシレータ出力信号によってそれぞれの反転増幅信号を出力するＮ個の反転増幅部；を含み、前記パルスオシレータが偶数の場合、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経て次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（−）とＯＵＴ（＋）にそれぞれ連結されるように配列され、前記パルスオシレータの数が一つを超過する奇数の場合、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結されるように配列される、差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器を提供する。

本発明による超広帯域信号発生器を使用する場合、別途のモジュレータなしにＰＳＫモジュレーションを実行することができ、早い過渡応答特性を得ることができる。よって、回路複雑度と具現費用を減らすことができ、低電力、高速、高精度の動作特性を持つ無線システムの具現が可能である。

既存の超広帯域パルス発生及びＢＰＳＫモジュレーションを説明する一例示図である。既存の超広帯域パルス発生及びＱＰＳＫモジュレーションを説明する一例示図である。本発明による差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器の構成図である。本発明による差動構造のパルスオシレータの構成図である。本発明による差動構造のパルスオシレータの制御信号を示す一例示図である。本発明による差動構造のパルスオシレータの制御信号を示す一例示図である。本発明による制御信号による出力位相の関係を示す一例示図である。本発明による任意数のパルスオシレータの配列を用いる多位相超広帯域信号発生器の構成図である。本発明の一実施例によるＣＭＯＳとＬＣ共振器（ＬＣｒｅｓｏｎａｔｏｒ）を用いて具現された差動構造パルスオシレータの構成図である。本発明によるＣＭＯＳ工程用いて実際に具現された超広帯域信号発生器ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）の図である。本発明による図５の制御信号による、実際に具現された超広帯域信号発生器ＩＣのコンピューターシミュレーション結果を示すグラフである。本発明による図６の制御信号による、実際に具現された超広帯域信号発生器ＩＣのコンピューターシミュレーション結果を示すグラフである。本発明による図１１及び図１２に示すシミュレーション出力信号の位相を比較するグラフである。本発明の一実施例によるＣＭＯＳとＬＣ共振器を用いて具現した超広帯域信号発生器の構成図である。図７の制御信号によるＯＵＴ（＋）出力信号のシミュレーション結果を示すグラフである。

本発明の具体的特徴及び利点は添付図面に基づく以下の詳細な説明からより明らかになるであろう。この詳細な説明に先立ち、本発明に係わる公知機能及びその構成についての具体的な説明が本発明の要旨を不必要にあいまいにすることができると判断される場合には、その具体的な説明を省略する。

以下、添付図面に基づいて本発明を詳細に説明する。

本発明による差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器３００（以下、‘超広帯域信号発生器’）について、図３〜図１５を参照して説明すれば次のようである。

図３は本発明による超広帯域信号発生器３００の全体構成図、図４は図３の基本構成単位である差動構造のパルスオシレータ４００を示す。

まず、本発明による超広帯域信号発生器３００の基本構成単位である差動構造パルスオシレータ４００について説明すれば次のようである。

差動構造のパルスオシレータ４００は、図４に示すように、共振器（Ｒｅｓｏｎａｔｏｒ）４１１：４１１ａ、４１１ｂ及びネガティブコンダクタンス発生器（ｎｅｇａｔｉｖｅｃｏｎｄｕｃｔａｎｃｅ）（−Ｇ）４１２：４１２ａ、４１２ｂで構成され、電源供給によるパルス信号を発生させるオシレータ部４１０及び前記オシレータ部４１０に供給される電源を断続する第１スイッチ部４２０：４２１、４２２を含んでなる。

この際、第１スイッチ部４２０：４２１、４２２は能動素子スイッチまたは受動素子スイッチであり、オシレータ部４１０はａｃｔｕａｌまたはｖｉｒｔｕａｌＡＣｇｒｏｕｎｄ４３０、４４０を中心に等価的半分回路（Ｌｅｆｔｃｏｒｅ、Ｒｉｇｈｔｃｏｒｅ）で構成され、二つの等価半分回路に供給される電源を第１スイッチ部の二つのスイッチ４２１、４２２がそれぞれ断続する構造を持つ。

ここで、オシレータ部４１０は、共振器４１１ａ、４１１ｂを迂回（ｂｙｐａｓｓ）するように、共振器４１１ａ、４１１ｂとネガティブコンダクタンス発生器４１２ａ、４１２ｂとの間に連結され、スイッチング動作による響き（ｒｉｎｇｉｎｇ）を減らすかスイッチング時の応答速度を向上させるための第２スイッチ部４１３：４１３ａ、４１３ｂを含むことができる。

前述したように構成された差動構造パルスオシレータ４００の信号発生の流れを調べると次のようである。

まず、オシレータ部４１０に供給される電源が所定の時間の間だけ供給されるように第１スイッチ部４２１、４２２を断続すれば、パルス形態の信号が発生することになる。

ここで、第１スイッチ部４２１、４２２の制御端子Ｅｎａｂｌｅ（＋）とＥｎａｂｌｅ（−）に入力される制御信号によって、出力端子ＯＵＴ（＋）とＯＵＴ（−）に出力されるパルス信号の極性（ｐｏｌａｒｉｔｙ）を変えることができる。すなわち、Ｅｎａｂｌｅ（＋）とＥｎａｂｌｅ（−）の制御信号によって、ＯＵＴ（＋）信号の位相が０°になり、ＯＵＴ（−）信号の位相が１８０°になるようにすることもでき、ＯＵＴ（＋）の位相が１８０°になり、ＯＵＴ（−）信号の位相が０°になるようにすることもできる。

本発明では、互いに１８０°の位相差を有するパルスオシレータの信号を便宜上‘＋’と‘−’に区分することにする。

図５及び図６はＥｎａｂｌｅ（＋）とＥｎａｂｌｅ（−）に入力される信号を示す。

制御信号によって、‘ｏｆｆ’、‘ｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’、‘ｏｓｃｉｌｌａｔｉｏｎ’の３種の状態が存在する。‘ｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’状態はさらに‘ｌｅｆｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’状態と‘ｒｉｇｈｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’状態に分けられ、図５及び図６にそれぞれ示されている。

まず、図５及び図６において、‘ｏｆｆ’状態では、第１スイッチ部４２１、４２２はターンオフ（ｔｕｒｎｏｆｆ）になり、第２スイッチ部４１３ａ、４１３ｂはターンオン（ｔｕｒｎｏｎ）になっている。

この場合、ＯＵＴ（＋）側のｌｅｆｔｃｏｒｅとＯＵＴ（−）側のｒｉｇｈｔｃｏｒｅのいずれも電流が流れなく、発振のために必要なネガティブコンダクタンスが発生しないので、発振することができない状態になる。

図５の‘Ｌｅｆｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’状態（τ_１）で、第１スイッチ部のスイッチ４２１はターンオン１０になり、第１スイッチ部のスイッチ４２２はターンオフ２０状態を維持する。

差動構造オシレータの等価的半分回路は、駆動源（ａｃｔｕａｌまたはｖｉｒｔｕａｌ）ＡＣｇｒｏｕｎｄを中心に分けられたものなので、差動構造オシレータが発振するためには、両方の等価半分回路がいずれもネガティブコンダクタンス（−Ｇ）を持たなければならない。

したがって、図５の制御信号によって、‘Ｌｅｆｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’状態（τ_１）でｌｅｆｔｃｏｒｅは電流が流れる状態になるが、ｒｉｇｈｔｃｏｒｅは依然としてスイッチ４２２によってターンオフになっているので、結局発振条件を満足させることができなくて発振することができない状態になる。

ここで、第２スイッチ部４１３ａ、４１３ｂはターンオン３０状態であり、共振器４１１ａ、４１１ｂをＡＣｇｒｏｕｎｄに迂回させているので、スイッチングの際に発生し得る響き成分を除去することになる。

一方、図６の‘Ｒｉｇｈｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’状態（τ_１）で、第１スイッチ部のスイッチ４２１はターンオフ４０状態を維持し、スイッチ４２２はターンオン５０になる。

差動構造のオシレータが発振するためには、両方の等価半分回路がいずれもネガティブコンダクタンス（−Ｇ）を持たなければならないことを考慮すれば、ｒｉｇｈｔｃｏｒｅは電流が流れる状態になるが、ｌｅｆｔｃｏｒｅは依然としてスイッチ４２１によってターンオフになっているので、結局発振条件を満足させることができなくて発振することができない状態になる。ここで、第２スイッチ部４１３ａ、４１３ｂは‘Ｌｅｆｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’と同様にターンオン６０状態であり、共振器４１１ａ、４１１ｂをＡＣｇｒｏｕｎｄに迂回させているので、スイッチングの際に発生し得る響き成分を除去することになる。

‘ｏｓｃｉｌｌａｔｉｏｎ’状態は、図５のように‘Ｌｅｆｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’の状態から‘ｏｓｃｉｌｌａｔｉｏｎ’状態になる場合と、図６のように‘Ｒｉｇｈｔｃｏｒｅｏｓｃｉｌｌａｔｉｏｎｒｅａｄｙ’の状態から‘ｏｓｃｉｌｌａｔｉｏｎ’状態になる場合に分けられる。

両者の場合は、発振初期条件がｌｅｆｔｃｏｒｅとｒｉｇｈｔｃｏｒｅの間に互いに交換されてなされるので、発振信号の位相も互いに交換される。この際、差動発振器の特性上、互いに１８０°の位相差を有するので、発振信号の極性（ｐｏｌａｒｉｔｙ）が反対方向になる。

したがって、図５の場合、発振が始まる瞬間にｒｉｇｈｔｃｏｒｅに電源が供給されながら発振が起こり、図６の場合、発振が始まる瞬間にｌｅｆｔｃｏｒｅに電源が供給されながら発振が起こり、オシレータが差動動作をするので、図５及び図６の制御信号によって互いに極性が異なる発振信号が発生することになる。

すなわち、図４に示すような差動構造に図５の制御信号を印加した場合、ＯＵＴ（＋）（またはＯＵＴ（−））に出力される信号の位相と、図６の制御信号を印加した場合、ＯＵＴ（＋）（またはＯＵＴ（−））に出力される信号の位相は互いに１８０°の差を有することになる。よって、図４のような差動構造に図５及び図６のような非同時的制御信号を利用すれば、別途のモジュレータなしにＢＰＳＫモジュレーションを実行することができる。

また、本発明による非同時的制御信号（図５及び図６）は発振初期に差動構造パルスオシレータの過渡応答速度を極大化させる利点がある。これは、差動構造オシレータの場合、等価半分回路の両端に同時に外乱が起こる場合、これを抑制しようとする動作特性があるからである。このような問題は前記のような非同時的制御信号を用いることで解決することができる。

本発明による超広帯域信号発生器３００は、電源供給によるパルス信号を発生させるＮ個のパルスオシレータ４００と、Ｎ個のパルスオシレータ出力信号によってそれぞれの反転増幅信号を出力するＮ個の反転増幅部５００とを含む。

また、ＱＰＳＫモジュレーションのための差動構造パルスオシレータは、図３のような配列状に構成することができる。

ここで、パルスオシレータ４００が一つである場合、反転増幅部５００は必要ではないが、パルスオシレータ４００が少なくとも二つ以上の場合、配列に構成されるために、Ｎ個のパルスオシレータ出力信号によってそれぞれの反転増幅信号を出力するＮ個の反転増幅部５００が必要である。

すなわち、図３に示すように、第１パルスオシレータ４００ａの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ第１反転増幅部５００ａを経って第２パルスオシレータ４００ｂの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、第２パルスオシレータ４００ｂの出力ＯＵＴ（＋）とＯＵＴ（−）は第２反転増幅部５００ｂを経って第１パルスオシレータ４００ａの出力ＯＵＴ（−）とＯＵＴ（＋）にそれぞれ連結される。

この際、第１パルスオシレータ４００ａ及び第２パルスオシレータ４００ｂのそれぞれに対して制御信号が必要である。

一方、図５に示すように、ｌｅｆｔｃｏｒｅが先にターンオンされた後、発振が始まるように制御する入力信号をロジッグ０といい、図６のようにｒｉｇｈｔｃｏｒｅが先にターンオンされた後、発振が始まるように制御する入力信号をロジッグ１という。

すなわち、第１パルスオシレータ４００ａは、ｌｅｆｔｃｏｒｅが先にターンオンされた後に発振が始まるように信号（図５の信号）を入力させ、第２パルスオシレータ４００ｂは、ｒｉｇｈｔｃｏｒｅが先にターンオンされた後に発振が始まるように信号（図６の信号）を入力させるとすると、第１パルスオシレータ４００ａと第２パルスオシレータ４００ｂのそれぞれに対する制御信号（ＯＳＣ_４００ａ、ＯＳＣ_４００ｂ）は（０、１）と表現することができる。

この際、（０、０）または（０、１）または（１、０）または（１、１）によって発生した信号は発振初期条件が互いに交換されて発振信号の位相変化も可能であり、各配列間に直角位相（Ｑｕａｄｒａｔｕｒｅ）の関係があるので、ＱＰＳＫモジュレーションを実行することができる。それぞれの入力信号による出力信号の位相関係は図７のようである。

ＱＰＳＫ以上のＭ−ＰＳＫが要求される場合には、図８のようにより多数のパルスオシレータの配列状に構成して具現することができる。図８の（ａ）は差動構造のパルスオシレータ４００が偶数で配列された場合を示す一例示図であり、（ｂ）は差動構造のパルスオシレータ４００が奇数で配列された場合を示す一例示図である。

すなわち、パルスオシレータが偶数の場合、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経て次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（−）とＯＵＴ（＋）にそれぞれ連結されるように配列される。

また、パルスオシレータの数が一つを超過する奇数の場合、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経て次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結されるように配列される。一方、図３の場合、差動構造のパルスオシレータ４００が偶数で配列された場合であることが分かる。

以下では、本発明の好適な実施例を添付図面に基づいて詳細に説明する。

図９は本発明の一実施例によるＣＭＯＳとＬＣ共振器を用いて具現された差動構造パルスオシレータ６００の構成図で、差動構造のオシレータ部６１０ａ、６１０ｂ、Ｍ_３、Ｍ_４とスイッチ部Ｍ_１、Ｍ_２、Ｍ_５、Ｍ_６から構成される。

Ｍ_３とＭ_４はそれぞれのドレインとゲートが互いにクロスカップル（ｃｒｏｓｓｃｏｕｐｌｅ）されてネガティブコンダクタンス（−Ｇ）を提供し、ＬＣ共振器６１０ａ、６１０ｂの損失を補償してＬＣ差動発振器を構成する。

ここで、Ｍ_３とＭ_４に供給される電源をＭ_１とＭ_２を用いて断続する構造を持ち、Ｍ_５とＭ_６はスイッチング動作による響きを減らすかスイッチング時の応答速度を向上させるための目的で使用される。

図１０は図９のものをＣＭＯＳ工程で製作したチップの図で、本発明による超広帯域信号発生方法はＩＣ形態への製作が容易である。

図１１は、図５の制御信号を印加した時、ＯＵＴ（＋）出力信号のシミュレーションの結果を示し、図１２は図６の制御信号を印加したとき、ＯＵＴ（＋）出力信号のシミュレーションの結果を示す。

図１３は図１１及び図１２に示すシミュレーション出力信号の位相を比較するために、二つの結果を合わせたもので、これから、図５及び図６の制御信号を用いて出力信号の位相を１８０°変化させることができることが分かり、１００ｐｓ程度の早い過渡応答を表すことが分かる。

図１４は本発明の一実施例によるＣＭＯＳとＬＣ共振器を用いて具現した超広帯域信号発生器７００の構成図で、差動構造パルスオシレータと、配列構成のための反転増幅部（Ｍ_３’、Ｍ_４’）とから構成される。

図１５は図７の制御信号による−ＯＵＴ（＋）出力信号のシミュレーション結果を示すもので、入力信号による出力信号の位相関係を示す。

以上、本発明の技術的思想を例示するための好適な実施例に基づいて説明し図示したが、本発明はこれに説明し図示した構成及び作用にだけ限定されるものではなく、本発明の技術的思想の範疇を逸脱することなしに、本発明の多様な変更及び修正が可能であることが当業者によって明らかに理解可能であろう。よって、このようなすべての適切な変更及び修正と均等物も本発明の範囲に属するものとして見なされなければならない。

本発明は、広帯域幅を用いて高速の通信または高正確度を持つ位置追跡システムに適用可能である。

３００多位相超広帯域信号発生器
４００パルスオシレータ
４００ａ第１パルスオシレータ
４００ｂ第２パルスオシレータ
４１０差動オシレータ部
４２０第１スイッチ部
５００ａ第１反転増幅部
５００ｂ第２反転増幅部
６００差動構造パルスオシレータ

Claims

差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器において、
電源供給によるパルス信号を発生させるＮ個のパルスオシレータ；及び、
前記パルスオシレータが少なくとも二つ以上の場合、前記Ｎ個のパルスオシレータ出力信号によってそれぞれの反転増幅信号を出力するＮ個の反転増幅部；を含み、
前記パルスオシレータが偶数の場合、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（−）とＯＵＴ（＋）にそれぞれ連結されるように配列され、
前記パルスオシレータの数が一つを超過する奇数の場合、パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って次のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結され、このような連結方式が第１パルスオシレータから最後のパルスオシレータまで連鎖的に適用され、最後のパルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）はそれぞれ反転増幅部を経って第１パルスオシレータの出力ＯＵＴ（＋）とＯＵＴ（−）にそれぞれ連結されるように配列されることを特徴とする、差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器。
前記Ｎ個のパルスオシレータのそれぞれは、
共振器及びネガティブコンダクタンス発生器で構成され、電源供給によるパルス信号を発生させるオシレータ部；及び
前記オシレータ部に供給される電源を断続する第１スイッチ部；を含み、
前記オシレータ部は、ａｃｔｕａｌまたはｖｉｒｔｕａｌＡＣｇｒｏｕｎｄを中心に等価的半分回路で構成され、二つの等価半分回路に供給される電源を第１スイッチ部の二つのスイッチがそれぞれ断続する構造を持つことを特徴とする、請求項１に記載の差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器。
前記第１スイッチ部の二つのスイッチは、前記等価半分回路のそれぞれに供給される電源を非同時的に断続することを特徴とする、請求項２に記載の差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器。
前記第１スイッチ部の二つのスイッチは、ＢＰＳＫモジュレーション実行ができるように、非同時的制御信号の断続手順を交換することを特徴とする、請求項２に記載の差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器。
前記オシレータ部は、前記共振器を迂回するように共振器とネガティブコンダクタンス発生器との間に連結され、スイッチング動作による響きを減らすかスイッチング時の応答速度を向上させるための第２スイッチ部を含むことを特徴とする、請求項２に記載の差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器。
前記第１スイッチ部の二つのスイッチは、能動素子スイッチまたは受動素子スイッチであることを特徴とする、請求項２に記載の差動構造のパルスオシレータとその配列を用いる多位相超広帯域信号発生器。