以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図2は、図1の100−100線に沿った断面図である。まず、図1および図2を参照して、第1実施形態による集積型半導体レーザ素子の構造について説明する。
第1実施形態による集積型半導体レーザ素子は、図2に示すように、位置合わせ用の凸部を有する青紫色レーザ素子110と、位置合わせ用の凹部を有する赤色レーザ素子120とがZ方向に積層(集積化)された構造を有する。なお、青紫色レーザ素子110および赤色レーザ素子120は、それぞれ、本発明の「第1半導体レーザ素子」および「第2半導体レーザ素子」の一例である。
まず、第1実施形態の青紫色レーザ素子110の構造について説明する。第1実施形態の青紫色レーザ素子110では、図2に示すように、n型GaN基板1上に、約2.5μmの厚みを有するn型AlGaNからなるn型クラッド層2が形成されている。n型クラッド層2上には、約70nmの厚みを有する活性層3が形成されている。この活性層3は、アンドープのInGaNからなる複数の井戸層(図示せず)と、アンドープのInGaNからなる複数の障壁層(図示せず)とが交互に積層されたMQW(Multiple Quantum Well)構造を有する。活性層3上には、約80nmの厚みを有するアンドープのInGaNからなる光ガイド層4が形成されている。光ガイド層4上には、約20nmの厚みを有するアンドープのAlGaNからなるキャップ層5が形成されている。
キャップ層5上には、凸部と、凸部以外の平坦部とを有するp型AlGaNからなるp型クラッド層6が形成されている。このp型クラッド層6の平坦部の厚みは、約50nmであり、凸部の平坦部の上面からの高さは、約350nmである。p型クラッド層6の凸部上には、約3nmの厚みを有するp型InGaNからなるp型コンタクト層7が形成されている。このp型コンタクト層7とp型クラッド層6の凸部とによって、リッジ部8が構成されている。
ここで、第1実施形態では、リッジ部8は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部8の側面と活性層3の上面とがなす角度θ1は、約70°である。また、リッジ部8の先端部分の幅は、約1.5μmである。また、リッジ部8は、図1に示すように、光出射面(劈開面)12と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。そして、リッジ部8が、位置合わせ用の凸部となる。また、図2に示すように、リッジ部8の下方の活性層3の周辺部分が、青紫色レーザ素子110の発光領域13となる。なお、リッジ部8は、本発明の「凸部」および「第1リッジ部」の一例である。また、発光領域13は、本発明の「第1発光領域」の一例である。
また、リッジ部8の側面およびp型クラッド層6の平坦部の上面を覆うように、約200nmの厚みを有するSiO2膜からなる電流ブロック層9が形成されている。電流ブロック層9上には、リッジ部8(p型コンタクト層7)の上面に接触するように、p側電極10が形成されている。このp側電極10は、n型GaN基板1側から順に、約100nmの厚みを有するPd層(図示せず)と、約1μmの厚みを有するAu層(図示せず)とからなる。これにより、リッジ部8により構成される位置合わせ用の凸部の突出高さ(p型クラッド層6の平坦部の上面上に位置するp側電極10の上面からリッジ部8の上面上に位置するp側電極10の上面までの高さ)H1は、約153nmとなる。
また、図2に示すように、n型GaN基板1の裏面上には、n側電極11が形成されている。このn側電極11は、n型GaN基板1側から順に、約6nmの厚みを有するAl層(図示せず)と、約10nmの厚みを有するPd層(図示せず)と、約300nmの厚みを有するAu層(図示せず)とからなる。
次に、第1実施形態の赤色レーザ素子120の構造について説明する。なお、図2の赤色レーザ素子120は、リッジ部29側が下方に向いている。第1実施形態の赤色レーザ素子120では、図2に示すように、n型GaAs基板21の青紫色レーザ素子110側の表面上に、約300nmの厚みを有するn型GaInPからなるn型バッファ層22が形成されている。n型バッファ層22の青紫色レーザ素子110側の表面上には、約2μmの厚みを有するn型AlGaInPからなるn型クラッド層23が形成されている。n型クラッド層23の青紫色レーザ素子110側の表面上には、約60nmの厚みを有する活性層24が形成されている。この活性層24は、アンドープのGaInPからなる複数の井戸層(図示せず)と、アンドープのAlGaInPからなる複数の障壁層(図示せず)とが交互に積層されたMQW構造を有する。
活性層24の青紫色レーザ素子110側の表面上には、約300nmの厚みを有するp型AlGaInPからなるp型第1クラッド層25が形成されている。p型第1クラッド層25の青紫色レーザ素子110側の表面上の所定領域には、約1.2μmの厚みを有するp型AlGaInPからなる凸状のp型第2クラッド層26が形成されている。p型第2クラッド層26の青紫色レーザ素子110側の表面上には、約100nmの厚みを有するp型GaInPからなるp型中間層27が形成されている。p型中間層27の青紫色レーザ素子110側の表面上には、約300nmの厚みを有するp型GaAsからなるp型コンタクト層28が形成されている。このp型コンタクト層28と、p型中間層27と、p型第2クラッド層26とによって、根元部から先端部分側に向かって幅が小さくなるテーパ形状の側面を有するリッジ部29が構成されている。このリッジ部29の側面と活性層24の表面とがなす角度θ2は、約60°である。また、リッジ部29の先端部分の幅は、約2.7μmである。また、リッジ部29は、図1に示すように、光出射面(劈開面)12と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。そして、図2に示すように、リッジ部29の形成位置に対応する活性層24の周辺部分が、赤色レーザ素子120の発光領域34となる。なお、リッジ部29は、本発明の「第2リッジ部」の一例である。また、発光領域34は、本発明の「第2発光領域」の一例である。
ここで、第1実施形態では、p型第1クラッド層25の青紫色レーザ素子110側の表面上に、リッジ部29の側面を覆うように、リッジ部29の高さ(約1.6μm)よりも大きい厚み(約2μm)を有するn型電流ブロック層30が形成されている。このn型電流ブロック層30は、リッジ部29の青紫色レーザ素子110側の表面が露出する開口部30aを有する。また、n型電流ブロック層30の開口部30aは、開放端側の幅(約3μm)よりも底部側の幅(リッジ部29の先端部分の幅(約2.7μm))が小さくなるようなテーパ形状の内側面を有する。なお、n型電流ブロック層30の開口部30aの内側面と活性層24の表面とがなす角度θ3は、約70°である。また、n型電流ブロック層30の開口部30aは、図1に示すように、リッジ部29に沿ってY方向に延びるストライプ状(細長状)に形成されている。また、n型電流ブロック層30は、n型GaAs基板21側から順に、n型AlInP層(図示せず)と、n型GaAs層(図示せず)とからなる。そして、n型電流ブロック層30の開口部30aが、位置合わせ用の凹部となる。なお、n型電流ブロック層30は、本発明の「電流ブロック層」の一例であり、開口部30aは、本発明の「凹部」の一例である。
また、図2に示すように、n型電流ブロック層30の青紫色レーザ素子110側の表面を覆うとともに、リッジ部29(p型コンタクト層28)の青紫色レーザ素子110側の表面に接触するように、約0.3μmの厚みを有するp側電極31が形成されている。このp側電極31は、n型GaAs基板21側から順に、AuZn層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。これにより、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部の深さ(リッジ部29に対応する領域以外の領域に位置するp側電極31の青紫色レーザ素子110側の表面からリッジ部29に対応する領域に位置するp側電極31の青紫色レーザ素子110側の表面までの深さ)D1は、約400nmとなる。すなわち、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部の深さD1(約400nm)は、リッジ部8により構成される位置合わせ用の凸部の突出高さH1(153nm)よりも大きい。また、n型GaAs基板21の青紫色レーザ素子110とは反対側の表面上には、約1μmの厚みを有するn側電極32が形成されている。このn側電極32は、n型GaAs基板21側から順に、AuGe層(図示せず)と、Ni層(図示せず)と、Au層(図示せず)とからなる。
また、n側電極32の青紫色レーザ素子110とは反対側の表面から、n側電極32、n型GaAs基板21、半導体各層(22〜25および30)およびp側電極31を貫通する円形状の貫通穴120aが形成されている。この貫通穴120aは、n側電極32側の直径が数十μmであり、n側電極32側の穴径よりもp側電極31側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴120aの内側面上と、貫通穴120a近傍の領域に位置するn側電極32の青紫色レーザ素子110とは反対側の表面上には、約200nmの厚みを有するSiO2膜からなる絶縁膜38が形成されている。絶縁膜38上の所定領域には、貫通穴120aを介して後述する半田層115に電気的に接続するように、約0.3μmの厚みを有する外部接続用電極39が形成されている。この外部接続用電極39は、n型GaAs基板21側から順に、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。また、n側電極32および外部接続用電極39の青紫色レーザ素子110とは反対側の表面上には、ワイヤ(金線)122がボンディングされている。
ここで、第1実施形態では、図2示すように、青紫色レーザ素子110と赤色レーザ素子120とは、リッジ部8により構成される位置合わせ用の凸部が、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子110の発光領域13と、赤色レーザ素子120の発光領域34とは、半導体層の積層方向(図2のZ方向)に同一線上に配置されている。また、上記したように、赤色レーザ素子120の位置合わせ用の凹部の深さD1(約400nm)は、青紫色レーザ素子110の位置合わせ用の凸部の突出高さH1(153nm)よりも大きいため、青紫色レーザ素子110の位置合わせ用の凸部の上面と、赤色レーザ素子120の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子110の位置合わせ用の凸部以外の領域と、赤色レーザ素子120の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子110の位置合わせ用の凸部と赤色レーザ素子120の位置合わせ用の凹部とは、Au−Snからなる半田層115を介して接合されている。なお、半田層115は、本発明の「接合層」の一例である。また、青紫色レーザ素子110のp側電極10および赤色レーザ素子120のp側電極31は、半田層115を介して、外部接続用電極39に電気的に接続されている。
第1実施形態では、上記のように、青紫色レーザ素子110のリッジ部8により構成される位置合わせ用の凸部を、赤色レーザ素子120のn型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子110と赤色レーザ素子120とを貼り合わせる際の青紫色レーザ素子110および赤色レーザ素子120の水平方向(図2のX方向)の位置ずれを抑制することができる。これにより、青紫色レーザ素子110からの出射光の光軸と赤色レーザ素子120からの出射光の光軸とが水平方向(図2のX方向)にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子110と赤色レーザ素子120とを貼り合わせる際の青紫色レーザ素子110および赤色レーザ素子120の水平方向(図2のX方向)の位置ずれを抑制することができるので、青紫色レーザ素子110および赤色レーザ素子120の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子110と赤色レーザ素子120とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)12から出射されるレーザ光の特性を向上させることができる。
また、第1実施形態では、青紫色レーザ素子110の発光領域13と赤色レーザ素子120の発光領域34とを、半導体層の積層方向(図2のZ方向)の同一線上に配置することによって、青紫色レーザ素子110の発光領域13と赤色レーザ素子120の発光領域34との位置が2方向(半導体層の積層方向(図2のZ方向)および水平方向(図2のX方向))にずれる場合に比べて、青紫色レーザ素子110の発光領域13と赤色レーザ素子120の発光領域34との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際に、青紫色レーザ素子110の発光領域13および赤色レーザ素子120の発光領域34の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子110の発光領域13および赤色レーザ素子120の発光領域34の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
また、第1実施形態では、青紫色レーザ素子110の位置合わせ用の凸部(リッジ部8)を、光出射面12と直交する方向(図1のY方向)に延びるようにストライプ状(細長状)に形成するとともに、赤色レーザ素子120の位置合わせ用の凹部(n型電流ブロック層30の開口部30a)を、光出射面12と直交する方向(図1のY方向)に延びるようにストライプ状(細長状)に形成することによって、位置合わせ用の凸部と凹部とが嵌め合わされている領域が光出射面12と直交する方向(図1のY方向)に長くなる。これにより、青紫色レーザ素子110と赤色レーザ素子120とを貼り合わせる際の青紫色レーザ素子110および赤色レーザ素子120の水平方向(図1のX方向)の位置ずれをより抑制することができる。
また、第1実施形態では、青紫色レーザ素子110の位置合わせ用の凸部(リッジ部8)を、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有するように形成するとともに、赤色レーザ素子120の凹部(n型電流ブロック層30の開口部30a)を、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に、位置合わせ用の凸部を凹部に嵌め込むことができる。
また、第1実施形態では、青紫色レーザ素子110の位置合わせ用の凸部と赤色レーザ素子120の位置合わせ用の凹部とを、半田層115を介して接合することによって、容易に、青紫色レーザ素子110の位置合わせ用の凸部と、赤色レーザ素子120の位置合わせ用の凹部とを半田層115により接合することができる。
また、第1実施形態では、青紫色レーザ素子110の位置合わせ用の凸部の上面(リッジ部8に対応する部分)と、赤色レーザ素子120の位置合わせ用の凹部の底面(リッジ部29に対応する部分)との間隔を、青紫色レーザ素子110の位置合わせ用の凸部以外の領域と、赤色レーザ素子120の位置合わせ用の凹部以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子110の位置合わせ用の凸部以外の領域と、赤色レーザ素子120の位置合わせ用の凹部以外の領域とが接触したとしても、凸部の上面(リッジ部8に対応する部分)と、凹部の底面(リッジ部29に対応する部分)とが接触するのを抑制することができる。これにより、青紫色レーザ素子110の位置合わせ用の凸部と赤色レーザ素子120の位置合わせ用の凹部とを接合する際に、リッジ部8および29にダメージが加わるのを抑制することができる。
また、第1実施形態では、n型GaAs層を含むn型電流ブロック層30を赤色レーザ素子120の電流ブロック層として用いることによって、n型GaAs層は良好な放熱特性を有するので、集積型半導体レーザ素子の放熱特性を向上させることができる。
図3〜図28は、図1および図2に示した第1実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図1〜図28を参照して、第1実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
この第1実施形態では、図3〜図13に示すプロセスにより、青紫色レーザ素子110を形成するとともに、図14〜図26に示すプロセスにより、赤色レーザ素子120を形成する。青紫色レーザ素子110を形成する際には、まず、図3に示すように、n型GaN基板1上に、青紫色レーザ素子110を構成する半導体各層を成長させる。具体的には、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、約400μmの厚みを有するn型GaN基板1上に、約2.5μmの厚みを有するn型AlGaNからなるn型クラッド層2を成長させた後、n型クラッド層2上に、約70nmの厚みを有する活性層3を成長させる。なお、活性層3を成長させる際には、アンドープのInGaNからなる複数の井戸層(図示せず)と、アンドープのInGaNからなる複数の障壁層(図示せず)とを交互に成長させる。これにより、n型クラッド層2上に、複数の井戸層と複数の障壁層とが交互に積層されたMQW構造を有する活性層3が形成される。
次に、活性層3上に、約80nmの厚みを有するアンドープのInGaNからなる光ガイド層4および約20nmの厚みを有するアンドープのAlGaNからなるキャップ層5を順次成長させる。この後、キャップ層5上に、約400nmの厚みを有するp型AlGaNからなるp型クラッド層6および約3nmの厚みを有するp型InGaNからなるp型コンタクト層7を順次成長させる。
次に、図4に示すように、プラズマCVD法を用いて、p型コンタクト層7上に、約240nmの厚みを有するSiO2膜14を形成する。この後、SiO2膜14上のリッジ部8(図2参照)に対応する領域に、約1.5μmの幅を有するストライプ状(細長状)のレジスト15を形成する。
次に、図5に示すように、CF4系ガスによるRIE(Reactive Ion Etching)法を用いて、レジスト15をマスクとして、SiO2膜14をエッチングする。この後、レジスト15を除去する。
次に、図6に示すように、塩素系ガスによるRIE法を用いて、SiO2膜14をマスクとして、p型コンタクト層7の上面からp型クラッド層6の途中の深さ(p型クラッド層6の上面から約350nmの深さ)までをエッチングする。これにより、p型クラッド層6の凸部とp型コンタクト層7とによって構成されるリッジ部8が形成される。この際、リッジ部8は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部8の側面と活性層3(p型クラッド層6)の上面とがなす角度θ1は、約70°となり、リッジ部8の先端部分の幅は、約1.5μmとなる。また、リッジ部8は、図1に示したように、光出射面12と直交する方向に延びるストライプ状(細長状)に形成される。そして、このリッジ部8が、位置合わせ用の凸部となる。この後、SiO2膜14を除去する。
次に、図7に示すように、プラズマCVD法を用いて、全面を覆うように、約200nmの厚みを有するSiO2膜からなる電流ブロック層9を形成する。この後、全面を覆うように、レジスト16を形成する。
次に、図8に示すように、酸素ガスによるプラズマエッチング技術を用いて、レジスト16を全域に渡ってエッチング(エッチバック)することにより薄膜化することによって、リッジ部8の上面上に位置する電流ブロック層9の表面を露出させる。この後、CF4系ガスによるRIE法を用いて、レジスト16をマスクとして、リッジ部8の上面上に位置する電流ブロック層9をエッチングする。これにより、図9に示すように、リッジ部8の上面が露出される。この後、レジスト16を除去する。
次に、図11に示すように、電子ビーム蒸着法を用いて、電流ブロック層9上に、リッジ部8(p型コンタクト層7)の上面に接触するように、p側電極10を形成する。この際、約100nmの厚みを有するPd層(図示せず)と、約1μmの厚みを有するAu層(図示せず)とを順次形成する。これにより、リッジ部8により構成される位置合わせ用の凸部の突出高さ(p型クラッド層6の平坦部の上面上に位置するp側電極10の上面からリッジ部8の上面上に位置するp側電極10の上面までの高さ)H1が、約153nmとなる。また、図10に示すように、n型GaN基板1の光出射面12(図1参照)と平行な端面1a側に位置するp側電極10の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。
次に、図13に示すように、リッジ部8の上面からn型GaN基板1の裏面までの厚みが約150μmになるまでn型GaN基板1の裏面を研磨する。この後、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上に、n側電極11を形成する。この際、約6nmの厚みを有するAl層(図示せず)と、約10nmの厚みを有するPd層(図示せず)と、約300nmの厚みを有するAu層(図示せず)とを順次形成する。また、図12に示すように、n型GaN基板1の光出射面12(図1参照)と平行な端面1a側に位置するn側電極11の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。これにより、図10および図12に示したように、p側電極10およびn側電極11が形成されていない領域が、青紫色レーザ素子110と赤色レーザ素子120との貼り合わせ時に、青紫色レーザ素子110のリッジ部8を素子の上方または下方から目視により認識することが可能な透明領域111となる。このようにして、第1実施形態の青紫色レーザ素子110が形成される。
次に、赤色レーザ素子120を形成する際には、まず、図14に示すように、n型GaAs基板21上に、赤色レーザ素子120を構成する半導体各層を成長させる。具体的には、MOCVD法を用いて、n型GaAs基板21上に、約300nmの厚みを有するn型GaInPからなるn型バッファ層22を成長させた後、n型バッファ層22上に、約2μmの厚みを有するn型AlGaInPからなるn型クラッド層23を成長させる。この後、n型クラッド層23上に、約60nmの厚みを有する活性層24を成長させる。なお、活性層24を成長させる際には、アンドープのGaInPからなる複数の井戸層(図示せず)と、アンドープのAlGaInPからなる複数の障壁層(図示せず)とを交互に成長させる。これにより、n型クラッド層23上に、複数の井戸層と複数の障壁層とが交互に積層されたMQW構造を有する活性層24が形成される。
次に、活性層24上に、約300nmの厚みを有するp型AlGaInPからなるp型第1クラッド層25および約1.2μmの厚みを有するp型AlGaInPからなるp型第2クラッド層26を順次成長させる。続いて、p型第2クラッド層26上に、約100nmの厚みを有するp型GaInPからなるp型中間層27を成長させた後、p型中間層27上に、約300nmの厚みを有するp型GaAsからなるp型コンタクト層28を成長させる。
次に、図15に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、p型コンタクト層28上に、約240nmの厚みを有するSiO2膜35を形成する。この後、SiO2膜35上のリッジ部29(図2参照)に対応する領域に、約2.7μmの幅を有するストライプ状(細長状)のレジスト36を形成する。
次に、図16に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト36をマスクとして、SiO2膜35をエッチングする。この後、レジスト36を除去する。
次に、図17に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、SiO2膜35をマスクとして、p型コンタクト層28の上面からp型第1クラッド層25の上面までをエッチングする。これにより、p型コンタクト層28と、p型中間層27と、p型第2クラッド層26とによって構成されるとともに、テーパ形状の側面を有するリッジ部29が形成される。なお、リッジ部29の側面と活性層24(p型第1クラッド層25)の上面とがなす角度θ2は、約60°となり、リッジ部29の先端部分の幅は、約2.7μmとなる。また、リッジ部29は、図1に示したように、光出射面12と直交する方向に延びるストライプ状(細長状)に形成される。
次に、図18に示すように、MOCVD法を用いて、SiO2膜35を選択成長マスクとして、全面上に、約2μmの厚みを有するn型電流ブロック層30を形成する。この際、n型AlInP層(図示せず)と、n型GaAs層(図示せず)とを順次形成する。また、n型電流ブロック層30は、p型第1クラッド層25の上面上に選択的に成長した後、SiO2膜35を覆うように横方向に成長する。
次に、図19に示すように、プラズマCVD法を用いて、n型電流ブロック層30上の開口部30a(図2参照)に対応する領域以外の領域に、約240nmの厚みを有するストライプ状(細長状)のSiO2膜37を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、SiO2膜37をマスクとして、リッジ部29の上面よりも上方に位置するn型電流ブロック層30をエッチングする。これにより、図20に示すように、リッジ部29(SiO2膜35)の上面が露出する開口部30aを有するn型電流ブロック層30が形成される。この際、n型電流ブロック層30の開口部30aは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、n型電流ブロック層30の開口部30aの内側面と活性層24(p型コンタクト層28)の上面とがなす角度θ3は、約70°となる。また、n型電流ブロック層30の開口部30aの開放端側の幅は、約3μmとなり、底部側の幅は、約2.7μmとなる。また、n型電流ブロック層30の開口部30aは、図1に示したように、リッジ部29に沿ってストライプ状(細長状)に形成される。そして、このn型電流ブロック層30の開口部30aが、位置合わせ用の凹部となる。この後、SiO2膜35および37を除去する。
次に、図21に示すように、電子ビーム蒸着法を用いて、n型電流ブロック層30上に、リッジ部29(p型コンタクト層28)の上面に接触するように、約0.3μmの厚みを有するp側電極31を形成する。この際、AuZn層(図示せず)と、Pt層(図示せず)とを順次形成する。これにより、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部の深さ(電流ブロック層30の上面上に位置するp側電極31の上面からリッジ部29の上面上に位置するp側電極31の上面までの深さ)D1は、約400nmとなる。すなわち、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部の深さD1(約400nm)は、リッジ部8により構成される位置合わせ用の凸部の突出高さH1(153nm)(図2参照)よりも大きくなる。
次に、図22に示すように、リッジ部29の上面からn型GaAs基板21の裏面までの厚みが約100μmになるまでn型GaAs基板21の裏面を研磨する。この後、電子ビーム蒸着法を用いて、n型GaAs基板21の裏面の貫通穴120a(図2参照)の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、約1μmの厚みを有するn側電極32を形成する。この際、AuGe層(図示せず)と、Ni層(図示せず)と、Au層(図示せず)とを順次形成する。
次に、図23に示すように、塩素系ガスによるRIE法を用いて、n側電極32をマスクとして、n型GaAs基板21の裏面から、n型GaAs基板21、半導体各層(22〜25および30)およびp側電極31を貫通する円形状の貫通穴120aを形成する。この貫通穴120aは、n側電極32側の穴径(数十μm)よりもp側電極31側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
次に、図24に示すように、プラズマCVD法を用いて、貫通穴120aの内側面上と、貫通穴120a近傍の領域に位置するn側電極32のn型GaAs基板21とは反対側の表面上とに、約200nmの厚みを有するSiO2膜からなる絶縁膜38を形成する。
次に、図25に示すように、貫通穴120aに対応する領域以外の所定領域上に、レジスト40を形成する。この後、電子ビーム蒸着法を用いて、レジスト40のn型GaAs基板21とは反対側の表面上と、絶縁膜38のn型GaAs基板21とは反対側の表面および内側面上とに、約0.3μmの厚みを有する外部接続用電極39を形成する。この際、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とを順次形成する。この後、リフトオフ法によりレジスト40を除去する。これにより、図26に示すように、外部接続用電極39として必要のない部分が除去される。これにより、第1実施形態の赤色レーザ素子120が形成される。
次に、図27および図28を参照して、青紫色レーザ素子110と赤色レーザ素子120との接合方法について説明する。まず、図27に示すように、赤色レーザ素子120のp側電極31上に、Au−Snからなる半田層115を形成する。
次に、図28に示すように、青紫色レーザ素子110のリッジ部8により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子120のn型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図10および図12に示した青紫色レーザ素子110の透明領域111から、リッジ部8により構成される位置合わせ用の凸部と、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部とを目視により認識しながら図28のZ方向に嵌め込む。そして、リッジ部8により構成される位置合わせ用の凸部が、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約280℃の温度条件下で熱処理することによりAu−Snからなる半田層115を溶融する。この後、室温までの冷却過程で半田層115が固化することによって、青紫色レーザ素子110と赤色レーザ素子120とが半田層115により接合される。
この際、第1実施形態では、青紫色レーザ素子110および赤色レーザ素子120の水平方向(図1および図2のX方向)の位置ずれを、リッジ部8により構成される位置合わせ用の凸部と、n型電流ブロック層30の開口部30aにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子110および赤色レーザ素子120の劈開方向が互いにずれるのを抑制することができる。
この後、互いに接合された青紫色レーザ素子110と赤色レーザ素子120とを同時に劈開することにより光出射面12(図1参照)を形成した後、各素子に分離する。最後に、図1および図2に示したように、赤色レーザ素子120のn側電極32および外部接続用電極39の表面上にワイヤ122をボンディングすることによって、第1実施形態による集積型半導体レーザ素子が形成される。
(第2実施形態)
図29は、本発明の第2実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図30は、図29の400−400線に沿った断面図である。図29および図30を参照して、この第2実施形態では、上記第1実施形態と異なり、青紫色レーザ素子に位置合わせ用の凹部を設けるとともに、赤色レーザ素子に位置合わせ用の凸部を設ける場合について説明する。
この第2実施形態では、図30に示すように、位置合わせ用の凹部を有する青紫色レーザ素子130と、位置合わせ用の凸部を有する赤色レーザ素子140とがZ方向に積層(集積化)された構造を有する。なお、青紫色レーザ素子130および赤色レーザ素子140は、それぞれ、本発明の「第1半導体レーザ素子」および「第2半導体レーザ素子」の一例である。
まず、第2実施形態の青紫色レーザ素子130の構造について説明する。第2実施形態の青紫色レーザ素子130では、図30に示すように、n型GaN基板1上に、n型クラッド層2、活性層3、光ガイド層4、キャップ層5、p型クラッド層6およびp型コンタクト層7が順次形成されている。p型クラッド層6は、凸部と、凸部以外の平坦部とを有するとともに、p型コンタクト層7は、p型クラッド層6の凸部上に形成されている。また、p型コンタクト層7とp型クラッド層の凸部とによって、リッジ部8が構成されている。なお、半導体各層(2〜7)は、上記第1実施形態の半導体各層(2〜7)と同様の組成および厚みを有する。また、リッジ部8は、上記第1実施形態のリッジ部8と同様の形状を有する。そして、リッジ部8の下方の活性層3の周辺部分が、青紫色レーザ素子130の発光領域13となる。なお、リッジ部8は、本発明の「第2リッジ部」の一例である。
そして、この第2実施形態では、リッジ部8(p型コンタクト層7)上にのみ、約10nmの厚みを有するp側電極41が形成されている。このp側電極41は、n型GaN基板1側から順に、Pt層(図示せず)と、Pd層(図示せず)とからなる。
ここで、第2実施形態では、p型クラッド層6の平坦部上に、リッジ部8およびp側電極41の側面を覆うように、p型クラッド層6の平坦部の上面からp側電極41の上面までの高さ(約363nm)よりも大きい厚み(約1.5μm)を有し、凹部形成のためのエッチングが容易なSiO2膜からなる電流ブロック層42が形成されている。この電流ブロック層42は、p側電極41の上面が露出する開口部42aを有する。また、電流ブロック層42の開口部42aは、開放端側の幅よりも底部側の幅(リッジ部8の先端部分の幅(約1.5μm))が小さくなるような凹状のテーパ形状の内側面を有する。また、電流ブロック層42の開口部42aは、図29に示すように、リッジ部8に沿ってY方向に延びるストライプ状(細長状)に形成されている。そして、電流ブロック層42の開口部42aが、位置合わせ用のU字状の凹部となる。また、図30に示すように、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部の深さ(電流ブロック層42の上面からp側電極41の上面までの深さ)D2は、約1.14μmとなる。なお、開口部42aは、本発明の「凹部」の一例である。
また、n型GaN基板1の裏面上には、上記第1実施形態のn側電極11と同様の組成および厚みを有するn側電極11が形成されている。
次に、第2実施形態の赤色レーザ素子140の構造について説明する。なお、図30の赤色レーザ素子140は、リッジ部54側が下方に向いている。第2実施形態の赤色レーザ素子140では、図30に示すように、n型GaAs基板21の青紫色レーザ素子130側の表面上に、n型バッファ層22、n型クラッド層23、活性層24およびp型第1クラッド層25が順次形成されている。なお、半導体各層(22〜25)は、上記第1実施形態の半導体各層(22〜25)と同様の組成および厚みを有する。
そして、この第2実施形態では、p型第1クラッド層25の青紫色レーザ素子130側の表面上の所定領域に、上記第1実施形態のp型第2クラッド層26と同様の組成および厚みを有するとともに、上記第1実施形態のp型第2クラッド層26の先端部分の幅(約2.7μm)よりも小さい先端部分の幅を有する凸状のp型第2クラッド層51が形成されている。p型第2クラッド層51の青紫色レーザ素子130側の表面上には、p型中間層52およびp型コンタクト層53が順次形成されている。このp型中間層52およびp型コンタクト層53は、それぞれ、上記第1実施形態のp型中間層27およびp型コンタクト層28と同様の組成および厚みを有する。そして、p型第2クラッド層51と、p型中間層52と、p型コンタクト層53とによって、リッジ部54が構成されている。
ここで、第2実施形態では、リッジ部54は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部54の側面と活性層24の表面とがなす角度θ4は、約60°である。また、リッジ部54は、図29に示すように、光出射面(劈開面)43と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。そして、リッジ部54が、位置合わせ用の凸部となる。また、図30に示すように、リッジ部54の形成位置に対応する活性層24の周辺部分が、赤色レーザ素子140の発光領域57となる。なお、リッジ部54は、本発明の「凸部」および「第1リッジ部」の一例である。また、発光領域57は、本発明の「第2発光領域」の一例である。
また、p型第1クラッド層25の青紫色レーザ素子130側の表面上には、リッジ部54の側面を覆うように、リッジ部54の側面以外の領域上に位置する部分が約800nmの厚みを有するn型電流ブロック層55が形成されている。このn型電流ブロック層55は、n型GaAs基板21側から順に、n型AlInP層(図示せず)と、n型GaAs層(図示せず)とからなる。また、リッジ部54およびn型電流ブロック層55の青紫色レーザ素子130側の表面を覆うとともに、リッジ部54の側面の一部を覆うように、約0.3μmの厚みを有するp側電極56が形成されている。このp側電極56は、n型GaAs基板21側から順に、AuZn層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。これにより、リッジ部54により構成される位置合わせ用の凸部の突出高さ(リッジ部54に対応する領域以外の領域に位置するp側電極56の青紫色レーザ素子130側の表面からリッジ部54に対応する領域に位置するp側電極56の青紫色レーザ素子130側の表面までの高さ)H2は、約800nmとなる。すなわち、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部の深さD2(約1.14μm)は、リッジ部54により構成される位置合わせ用の凸部の突出高さH2(約800nm)よりも大きい。また、n型GaAs基板21の青紫色レーザ素子130とは反対側の表面上には、上記第1実施形態のn側電極32と同様の組成および厚みを有するn側電極32が形成されている。
また、n側電極32の青紫色レーザ素子130とは反対側の表面から、n側電極32、n型GaAs基板21、半導体各層(22〜25および55)およびp側電極56を貫通する円形状の貫通穴140aが形成されている。この貫通穴140aは、n側電極32側の直径が数十μmであり、n側電極32側の穴径よりもp側電極56側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴140aの内側面上と、貫通穴140a近傍の領域に位置するn側電極32の青紫色レーザ素子130とは反対側の表面上には、約200nmの厚みを有するSiO2膜からなる絶縁膜58が形成されている。絶縁膜58上の所定領域には、貫通穴140aを介して後述する半田層135に電気的に接続するように、約0.3μmの厚みを有する外部接続用電極59が形成されている。この外部接続用電極59は、n型GaAs基板21側から順に、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。また、n側電極32および外部接続用電極59の青紫色レーザ素子130とは反対側の表面上には、ワイヤ(金線)122がボンディングされている。
ここで、第2実施形態では、図30に示すように、赤色レーザ素子140と青紫色レーザ素子130とは、リッジ部54により構成される位置合わせ用の凸部が、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子130の発光領域13と、赤色レーザ素子140の発光領域57とは、半導体層の積層方向(図30のZ方向)に同一線上に配置されている。また、上記したように、青紫色レーザ素子120の位置合わせ用の凹部の深さD2(約1.14μm)は、赤色レーザ素子140の位置合わせ用の凸部の突出高さH2(約800nm)よりも大きいため、青紫色レーザ素子130の位置合わせ用の凹部の底面と、赤色レーザ素子140の位置合わせ用の凸部の上面との間隔は、青紫色レーザ素子130の位置合わせ用の凹部以外の領域と、赤色レーザ素子140の位置合わせ用の凸部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子130の位置合わせ用の凹部と赤色レーザ素子140の位置合わせ用の凸部とは、Au−Snからなる半田層135を介して接合されている。なお、半田層135は、本発明の「接合層」の一例である。また、青紫色レーザ素子140のp側電極41および赤色レーザ素子140のp側電極56は、半田層135を介して、外部接続用電極59に電気的に接続されている。
第2実施形態では、上記のように、青紫色レーザ素子130の電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部を、赤色レーザ素子140のリッジ部54により構成される位置合わせ用の凸部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子130と赤色レーザ素子140とを貼り合わせる際の青紫色レーザ素子130および赤色レーザ素子140の水平方向(図30のX方向)の位置ずれを抑制することができる。これにより、青紫色レーザ素子130からの出射光の光軸と赤色レーザ素子140からの出射光の光軸とが水平方向(図30のX方向)にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子130と赤色レーザ素子140とを貼り合わせる際の青紫色レーザ素子130および赤色レーザ素子140の水平方向(図30のX方向)の位置ずれを抑制することができるので、青紫色レーザ素子130および赤色レーザ素子140の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子130と赤色レーザ素子140とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)43から出射されるレーザ光の特性を向上させることができる。
また、第2実施形態では、青紫色レーザ素子130の発光領域13と赤色レーザ素子140の発光領域57とを、半導体層の積層方向(図30のZ方向)の同一線上に配置することによって、青紫色レーザ素子130の発光領域13と赤色レーザ素子140の発光領域57との位置が2方向(半導体層の積層方向(図30のZ方向)および水平方向(図30のX方向))にずれる場合に比べて、青紫色レーザ素子130の発光領域13と赤色レーザ素子140の発光領域57との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際に、青紫色レーザ素子130の発光領域13および赤色レーザ素子140の発光領域57の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子130の発光領域13および赤色レーザ素子140の発光領域57の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
図31〜図50は、図29および図30に示した第2実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図29〜図50を参照して、第2実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
この第2実施形態では、図31〜図39に示すプロセスにより、青紫色レーザ素子130を形成するとともに、図40〜図48に示すプロセスにより、赤色レーザ素子140を形成する。青紫色レーザ素子130を形成する際には、まず、図32に示すように、図3に示した第1実施形態と同様のプロセスを用いて、p型コンタクト層7までを形成する。この後、電子ビーム蒸着法を用いて、p型コンタクト層7上に、約10nmの厚みを有するp側電極41を形成する。この際、Pt層(図示せず)と、Pd層(図示せず)とを順次形成する。また、図31に示すように、n型GaN基板1の光出射面43(図29参照)と平行な端面1a側に位置するp側電極41の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。
次に、図33に示すように、プラズマCVD法を用いて、p側電極41上に、約320nmの厚みを有するAl2O3膜44と、約480nmの厚みを有するSiO2膜45とを順次形成する。この後、SiO2膜45上のリッジ部8(図30参照)に対応する領域に、約1.5μmの幅を有するストライプ状(細長状)のレジスト46を形成する。
次に、図34に示すように、CF4系ガスによるRIE法を用いて、レジスト46をマスクとして、SiO2膜45、Al2O3膜44およびp側電極41をエッチングする。この後、レジスト46を除去する。
次に、図35に示すように、塩素系ガスによるRIE法を用いて、SiO2膜45をマスクとして、p型コンタクト層7の上面からp型クラッド層6の途中の深さまでをエッチングする。これにより、p型クラッド層6の凸部とp型コンタクト層7とによって構成されるとともに、上記第1実施形態のリッジ部8と同様の形状を有するリッジ部8が形成される。
次に、図36に示すように、リン酸系ウェットエッチング技術を用いて、Al2O3膜44の側面から横方向に所定の深さまでエッチングする。
次に、図37に示すように、プラズマCVD法や電子ビーム蒸着法などを用いて、p型クラッド層6の平坦部上に、リッジ部8およびp側電極41の側面を覆うように、約1.5μmの厚みを有するSiO2膜からなる電流ブロック層42を形成する。この後、リン酸系エッチング液によるウェットエッチング技術を用いて、Al2O3膜44を除去する。この際、Al2O3膜44上のSiO2膜45と、SiO2膜45の近傍に位置するSiO2膜からなる電流ブロック層42の一部も同時に除去される。これにより、図38に示すように、p側電極41の上面が露出する開口部42aを有する電流ブロック層42が形成される。この際、電流ブロック層42の開口部42aは、開放端側の幅よりも底部側の幅が小さくなるような凹状のテーパ形状の内側面を有するように形成される。なお、電流ブロック層42の開口部42aの底部側の幅は、約1.5μmとなる。また、電流ブロック層42の開口部42aは、図29に示したように、リッジ部8に沿ってストライプ状(細長状)に形成される。そして、この電流ブロック層42の開口部42aが、位置合わせ用のU字状の凹部となる。また、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部の深さ(電流ブロック層42の上面からp側電極41の上面までの深さ)D2は、約1.14μmとなる。
次に、図39に示すように、リッジ部8の上面からn型GaN基板1の裏面までの厚みが約150μmになるまでn型GaN基板1の裏面を研磨する。この後、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上に、上記第1実施形態のn側電極11と同様の組成および厚みを有するn側電極11を形成する。この際、図12に示した第1実施形態のプロセスと同様、n型GaN基板1の光出射面43と平行な端面1a(図31参照)側に位置するn側電極11の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。これにより、図31に示したように、p側電極41が形成されていない領域が、青紫色レーザ素子130と赤色レーザ素子140との貼り合わせ時に、青紫色レーザ素子130のリッジ部8を素子の上方または下方から目視により認識することが可能な透明領域111となる。このようにして、第2実施形態の青紫色レーザ素子130が形成される。
次に、赤色レーザ素子140を形成する際には、まず、図40に示すように、図14に示した第1実施形態と同様のプロセスを用いて、p型第1クラッド層25までを形成する。続いて、MOCVD法を用いて、p型第1クラッド層25上に、p型第2クラッド層51、p型中間層52およびp型コンタクト層53を順次成長させる。この際、p型第2クラッド層51、p型中間層52およびp型コンタクト層53を、上記第1実施形態のp型第2クラッド層26、p型中間層27およびp型コンタクト層28と同様の成長条件で成長させる。この後、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、p型コンタクト層53上のリッジ部54(図30参照)に対応する領域に、約240nmの厚みを有するストライプ状(細長状)のSiO2膜47を形成する。
次に、図41に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、p型コンタクト層53の上面からp型第1クラッド層25の上面までをエッチングする。これにより、p型コンタクト層53と、p型中間層52と、p型第2クラッド層51とによって構成されるリッジ部54が形成される。この際、リッジ部54は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部54の側面と活性層24(p型第1クラッド層25)の上面とがなす角度θ4は、約60°となる。また、リッジ部54は、図29に示したように、光出射面43と直交する方向に延びるストライプ状(細長状)に形成される。そして、このリッジ部54が、位置合わせ用の凸部となる。
次に、図42に示すように、MOCVD法を用いて、SiO2膜59を選択成長マスクとして、p型第1クラッド層25の上面上に、リッジ部54の側面を覆うように、リッジ部54の側面以外の領域上に位置する部分が約800nmの厚みを有するn型電流ブロック層55を形成する。この際、n型AlInP層(図示せず)と、n型GaAs層(図示せず)とを順次形成する。この後、SiO2膜47を除去する。
次に、図43に示すように、電子ビーム蒸着法を用いて、リッジ部54およびn型電流ブロック層55の上面と、リッジ部54の側面の一部とを覆うように、約0.3μmの厚みを有するp側電極56を形成する。この際、AuZn層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とを順次形成する。これにより、リッジ部54により構成される位置合わせ用の凸部の突出高さ(電流ブロック層55の上面上に位置するp側電極56の上面からリッジ部54の上面上に位置するp側電極56の上面までの高さ)H2は、約800nmとなる。すなわち、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部の深さD2(約1.14μm)は、リッジ部54により構成される位置合わせ用の凸部の突出高さH2(約800nm)(図30参照)よりも大きくなる。
次に、図44に示すように、リッジ部54の上面からn型GaAs基板21の裏面までの厚みが約100μmになるまでn型GaAs基板21の裏面を研磨する。この後、電子ビーム蒸着法を用いて、n型GaAs基板21の裏面の貫通穴140a(図30参照)の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第1実施形態のn側電極32と同様の組成および厚みを有するn側電極32を形成する。
次に、図45に示すように、塩素系ガスによるRIE法を用いて、n側電極32をマスクとして、n型GaAs基板21の裏面から、n型GaAs基板21、半導体各層(22〜25および55)およびp側電極56を貫通する円形状の貫通穴140aを形成する。この貫通穴140aは、n側電極32側の穴径(数十μm)よりもp側電極56側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
次に、図46に示すように、プラズマCVD法を用いて、貫通穴140aの内側面上と、貫通穴140a近傍の領域に位置するn側電極32のn型GaAs基板21とは反対側の表面上とに、約200nmの厚みを有するSiO2膜からなる絶縁膜58を形成する。
次に、図47に示すように、貫通穴140aに対応する領域以外の所定領域上に、レジスト60を形成する。この後、電子ビーム蒸着法を用いて、レジスト60のn型GaAs基板21とは反対側の表面上と、絶縁膜58のn型GaAs基板21とは反対側の表面および内側面上とに、約0.3μmの厚みを有する外部接続用電極59を形成する。この際、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とを順次形成する。この後、リフトオフ法によりレジスト60を除去する。これにより、図48に示すように、外部接続用電極59として必要のない部分が除去される。これにより、第2実施形態の赤色レーザ素子140が形成される。
次に、図49および図50を参照して、青紫色レーザ素子130と赤色レーザ素子140との接合方法について説明する。まず、図49に示すように、赤色レーザ素子140のp側電極56上に、Au−Snからなる半田層135を形成する。
次に、図50に示すように、青紫色レーザ素子130の電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部を下側に向けた状態にするとともに、赤色レーザ素子140のリッジ部54により構成される位置合わせ用の凸部に嵌め込むことにより位置合わせを行う。この際、図31に示した青紫色レーザ素子130の透明領域111から、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部と、リッジ部54により構成される位置合わせ用の凸部とを目視により認識しながらZ方向に嵌め込む。そして、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部に、リッジ部54により構成される位置合わせ用の凸部が嵌め込まれた状態で、約280℃の温度条件下で熱処理することによりAu−Snからなる半田層135を溶融する。この後、室温までの冷却過程で半田層135が固化することによって、青紫色レーザ素子130と赤色レーザ素子140とが半田層135により接合される。
この際、第2実施形態では、青紫色レーザ素子130および赤色レーザ素子140の水平方向(図29および図30のX方向)の位置ずれを、電流ブロック層42の開口部42aにより構成される位置合わせ用の凹部と、リッジ部54により構成される位置合わせ用の凸部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子130および赤色レーザ素子140の劈開方向が互いにずれるのを抑制することができる。
この後、互いに接合された青紫色レーザ素子130と赤色レーザ素子140とを同時に劈開することにより光出射面43(図29参照)を形成した後、各素子に分離する。最後に、図29および図30に示したように、赤色レーザ素子140のn側電極32および外部接続用電極59の表面上にワイヤ122をボンディングすることによって、第2実施形態による集積型半導体レーザ素子が形成される。
(第3実施形態)
図51は、本発明の第3実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図52は、図51の600−600線に沿った断面図である。図51および図52を参照して、この第3実施形態では、上記第1および第2実施形態と異なり、青紫色レーザ素子に位置合わせ用の凸部を設けるとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
この第3実施形態では、図52に示すように、位置合わせ用の凸部を有する青紫色レーザ素子110と、位置合わせ用の凹部を有する赤色レーザ素子150とがZ方向に積層(集積化)された構造を有する。なお、青紫色レーザ素子110は、上記第1実施形態の青紫色レーザ素子110と同様の構造を有する。なお、赤色レーザ素子150は、本発明の「第2半導体レーザ素子」の一例である。
まず、第3実施形態の赤色レーザ素子150の構造について説明する。第3実施形態の赤色レーザ素子150では、図52に示すように、n型GaAs基板61上に、n型バッファ層22、n型クラッド層23、活性層24、p型第1クラッド層25、p型第2クラッド層51、p型中間層52およびp型コンタクト層53が順次形成されている。p型第2クラッド層51は、凸部と、凸部以外の平坦部とを有するとともに、p型中間層52およびp型コンタクト層53は、p型第2クラッド層51の凸部上に順次形成されている。また、p型コンタクト層53と、p型中間層52と、p型第2クラッド層51とによって、リッジ部54が形成されている。なお、半導体各層(22〜25、51〜53)は、上記第2実施形態の半導体各層(22〜25、51〜53)と同様の組成および厚みを有する。また、リッジ部54は、上記第2実施形態のリッジ部54と同様の形状を有する。そして、リッジ部54の下方の活性層24の周辺部分が、赤色レーザ素子150の発光領域57となる。
そして、この第3実施形態では、p型第1クラッド層25上に、リッジ部54の側面を覆うように、約1.6μmの厚みを有するn型電流ブロック層62が形成されている。このn型電流ブロック層62は、n型GaAs基板61側から順に、n型AlInP層(図示せず)と、n型GaAs層(図示せず)とからなる。n型電流ブロック層62およびリッジ部54(p型コンタクト層53)の上面上には、上記第2実施形態のp側電極56と同様の組成および厚みを有するp側電極63が形成されている。
また、p側電極63の上面から、p側電極63、半導体各層(62、25〜22)およびn型GaAs基板61を貫通する円形状の貫通穴150aが形成されている。この貫通穴150aは、p側電極63側の直径が数十μmであり、p側電極63側の穴径よりもn型GaAs基板61側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴150aの内側面上と、貫通穴150a近傍の領域に位置するp側電極63の表面上には、約200nmの厚みを有するSiO2膜からなる絶縁膜68が形成されている。絶縁膜68上の所定領域には、貫通穴150aを介して後述するn側電極64に電気的に接続するように、約0.3μmの厚みを有する外部接続用電極69が形成されている。この外部接続用電極69は、n型GaAs基板61側から順に、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。また、p側電極63および外部接続用電極69の表面上には、ワイヤ(金線)122がボンディングされている。
ここで、第3実施形態では、n型GaAs基板61の裏面側のリッジ部54に対応する領域に、約1μmの深さを有する凹部61aが形成されている。このn型GaAs基板61の凹部61aは、開放端側の幅(約3μm)よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、n型GaAs基板61の凹部61aの内側面と活性層24の表面とがなす角度θ5は、約60°である。また、n型GaAs基板61の凹部61aは、図51に示すように、リッジ部54に沿ってY方向に延びるストライプ状(細長状)に形成されている。そして、n型GaAs基板61の凹部61aが、位置合わせ用の凹部となる。なお、n型GaAs基板61は、本発明の「基板」の一例である。
n型GaAs基板61の凹部61aを含む裏面上には、外部接続用電極69に電気的に接続するように、約0.3μmの厚みを有するn側電極64が形成されている。このn側電極64は、n型GaAs基板61側から順に、AuGe層(図示せず)と、Ni層(図示せず)と、Au層(図示せず)とからなる。これにより、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部の深さ(凹部61a以外の領域に位置するn側電極64の青紫色レーザ素子110側の表面から凹部61aに対応する領域に位置するn側電極64の青紫色レーザ素子110側の表面までの深さ)D3は、約1μmとなる。すなわち、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部の深さD3(約1μm)は、リッジ部8により構成される位置合わせ用の凸部の突出高さH1(約153nm)よりも大きい。
ここで、第3実施形態では、図52に示すように、青紫色レーザ素子110と赤色レーザ素子150とは、リッジ部8により構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子110の発光領域13と、赤色レーザ素子150の発光領域57とは、半導体層の積層方向(図52のZ方向)に同一線上に配置されている。また、上記したように、赤色レーザ素子150の位置合わせ用の凹部の深さD3(約1μm)は、青紫色レーザ素子110の位置合わせ用の凸部の突出高さH1(153nm)よりも大きいため、青紫色レーザ素子110の位置合わせ用の凸部の上面と、赤色レーザ素子150の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子110の位置合わせ用の凸部以外の領域と、赤色レーザ素子150の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子110の位置合わせ用の凸部と赤色レーザ素子150の位置合わせ用の凹部とは、Au−Snからなる半田層155を介して接合されている。なお、半田層155は、本発明の「接合層」の一例である。また、青紫色レーザ素子110のp側電極10は、赤色レーザ素子150のn側電極64および半田層155を介して、外部接続用電極69に電気的に接続されている。
第3実施形態では、上記のように、青紫色レーザ素子110のリッジ部8により構成される位置合わせ用の凸部を、赤色レーザ素子150のn型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子110と赤色レーザ素子150とを貼り合せる際の青紫色レーザ素子110および赤色レーザ素子150の水平方向(図52のX方向)の位置ずれを抑制することができる。これにより、青紫色レーザ素子110からの出射光の光軸と赤色レーザ素子150からの出射光の光軸とが水平方向(図52のX方向)にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子110と赤色レーザ素子150とを貼り合わせる際の青紫色レーザ素子110および赤色レーザ素子150の水平方向(図52のX方向)の位置ずれを抑制することができるので、青紫色レーザ素子110および赤色レーザ素子150の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子110と赤色レーザ素子150とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)58から出射されるレーザ光の特性を向上させることができる。
また、第3実施形態では、青紫色レーザ素子110の発光領域13と赤色レーザ素子150の発光領域57とを、半導体層の積層方向(図52のZ方向)の同一線上に配置することによって、青紫色レーザ素子110の発光領域13と赤色レーザ素子150の発光領域57との位置が2方向(半導体層の積層方向(図52のZ方向)および水平方向(図52のX方向))にずれる場合に比べて、青紫色レーザ素子110の発光領域13と赤色レーザ素子150の発光領域57との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際に、青紫色レーザ素子110の発光領域13および赤色レーザ素子150の発光領域57の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子110の発光領域13および赤色レーザ素子150の発光領域57の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
また、第3実施形態では、赤色レーザ素子150のn型GaAs基板61に凹部61aを形成することによって、容易に、赤色レーザ素子150に位置合わせ用の凹部を形成することができる。
なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。
図53〜図63は、図51および図52に示した第3実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図51〜図63を参照して、第3実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第3実施形態の青紫色レーザ素子110の製造プロセスは、図3〜図13に示した第1実施形態のプロセスと同様である。
赤色レーザ素子150を形成する際には、まず、図53に示すように、図40および図41に示した第2実施形態と同様のプロセスを用いて、リッジ部54までを形成する。この後、MOCVD法を用いて、SiO2膜47を選択成長マスクとして、p型第1クラッド層25上に、リッジ部54の側面を覆うように、約1.6μmの厚みを有するn型電流ブロック層62を形成する。この際、n型AlInP層(図示せず)と、n型GaAs層(図示せず)とを順次形成する。この後、SiO2膜47を除去する。
次に、図54に示すように、電子ビーム蒸着法を用いて、リッジ部54(p型コンタクト層53)上と、n型電流ブロック層62の貫通穴150a(図52参照)の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第2実施形態のp側電極56と同様の組成および厚みを有するp側電極63を形成する。
次に、図55に示すように、塩素系ガスによるRIE法を用いて、p側電極63をマスクとして、n型電流ブロック層62の上面から、半導体各層(62および25〜22)およびn型GaAs基板61を貫通する円形状の貫通穴150aを形成する。この貫通穴150aは、p側電極63側の穴径(数十μm)よりもn型GaAs基板61側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
次に、図56に示すように、プラズマCVD法を用いて、貫通穴150aの内側面上と、貫通穴150a近傍の領域に位置するp側電極63の上面上とに、SiO2膜からなる絶縁膜68を形成する。
次に、図57に示すように、貫通穴150aに対応する領域以外の所定領域上に、レジスト70を形成する。この後、電子ビーム蒸着法を用いて、レジスト70の上面上と、絶縁膜68の上面および内側面上とに、約0.3μmの厚みを有する外部接続用電極69を形成する。この際、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とを順次形成する。この後、リフトオフ法によりレジスト70を除去する。これにより、図58に示すように、外部接続用電極69として必要のない部分が除去される。
次に、図59に示すように、リッジ部54の上面からn型GaAs基板61の裏面までの厚みが約100μmになるまでn型GaAs基板61の裏面を研磨した後、プラズマCVD法を用いて、n型GaAs基板61の裏面上の凹部61a(図52参照)に対応する領域以外の領域に、約240nmの厚みを有するSiO2膜65を形成する。
次に、図60に示すように、塩素系ガスによるRIE法を用いて、SiO2膜65をマスクとして、n型GaAs基板61の裏面から約1μmの深さまでをエッチングする。これにより、n型GaAs基板61の裏面側に、約1μmの深さを有する凹部61aが形成される。この際、n型GaAs基板61の凹部61aは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、n型GaAs基板61の凹部61aの開放端側の幅は、約3μmとなる。また、n型GaAs基板61の凹部61aの内側面と活性層24(n型GaAs基板61)の表面とがなす角度θ5は、約60°となる。また、n型GaAs基板61の凹部61aは、図51に示したように、リッジ部54に沿ってストライプ状(細長状)に形成される。そして、n型GaAs基板61の凹部61aが、位置合わせ用の凹部となる。この後、SiO2膜65を除去する。
次に、図61に示すように、電子ビーム蒸着法を用いて、n型GaAs基板61の凹部61aを含む裏面上に、外部接続用電極69に電気的に接続するように、約0.3μmの厚みを有するn側電極64を形成する。この際、AuGe層(図示せず)と、Ni層(図示せず)と、Au層(図示せず)とを順次形成する。これにより、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部の深さ(開口部61以外の領域に位置するn側電極64の上面から凹部61aの底部の上面上に位置するn側電極64の上面までの深さ)D3は、約1μmとなる。すなわち、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部の深さD3(約1μm)は、リッジ部8により構成される位置合わせ用の凸部の突出高さH1(153nm)(図52参照)よりも大きくなる。このようにして、第3実施形態の赤色レーザ素子150が形成される。
次に、図62および図63を参照して、青紫色レーザ素子110と赤色レーザ素子150との接合方法について説明する。まず、図62に示すように、赤色レーザ素子150のn側電極64上に、Au−Snからなる半田層155を形成する。
次に、図63に示すように、青紫色レーザ素子110のリッジ部8により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子150のn型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図10および図12に示した青紫色レーザ素子110の透明領域111から、リッジ部8により構成される位置合わせ用の凸部と、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部とを目視により認識しながらZ方向に嵌め込む。そして、リッジ部8により構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約280℃の温度条件下で熱処理することによりAu−Snからなる半田層155を溶融する。この後、室温までの冷却過程で半田層155が固化することによって、青紫色レーザ素子110と赤色レーザ素子150とが半田層155により接合される。
この際、第3実施形態では、青紫色レーザ素子110および赤色レーザ素子150の水平方向(図51および図52のX方向)の位置ずれを、リッジ部8により構成される位置合わせ用の凸部と、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子110および赤色レーザ素子150の劈開方向が互いにずれるのを抑制することができる。
この後、互いに接合された青紫色レーザ素子110と赤色レーザ素子150とを同時に劈開することにより光出射面58(図51参照)を形成した後、各素子に分離する。最後に、図51および図52に示したように、赤色レーザ素子150のp側電極63および外部接続用電極69の表面上にワイヤ122をボンディングすることによって、第3実施形態による集積型半導体レーザ素子が形成される。
(第4実施形態)
図64は、本発明の第4実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図65は、図64の700−700線に沿った断面図である。図64および図65を参照して、この第4実施形態では、上記第1〜第3実施形態と異なり、青紫色レーザ素子の基板に位置合わせ用の凸部を形成するとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
この第4実施形態では、図65に示すように、位置合わせ用の凸部を有する青紫色レーザ素子160と、位置合わせ用の凹部を有する赤色レーザ素子150とがZ方向に積層(集積化)された構造を有する。なお、赤色レーザ素子150は、上記第3実施形態の赤色レーザ素子150と同様の構造を有する。なお、青紫色レーザ素子160は、本発明の「第1半導体レーザ素子」の一例である。
まず、第4実施形態の青紫色レーザ素子160の構造について説明する。第4実施形態の青紫色レーザ素子160では、図65に示すように、n型GaN基板71上に、n型クラッド層2、活性層3、光ガイド層4、キャップ層5、p型クラッド層6およびp型コンタクト層7が順次形成されている。また、p型クラッド層6は、凸部と、凸部以外の平坦部とを有するとともに、p型コンタクト層7は、p型クラッド層6の凸部上に形成されている。また、p型コンタクト層7とp型クラッド層6の凸部とによって、リッジ部8が構成されている。なお、半導体各層(2〜7)は、上記第1実施形態の半導体各層(2〜7)と同様の組成および厚みを有する。また、リッジ部8は、上記第1実施形態のリッジ部8と同様の形状を有する。そして、リッジ部8の下方の活性層3の周辺部分が、青紫色レーザ素子160の発光領域13となる。
また、リッジ部8の側面およびp型クラッド層6の平坦部の上面を覆うように、上記第1実施形態の電流ブロック層9と同様の組成および厚みを有する電流ブロック層9が形成されている。電流ブロック層9上には、リッジ部8(p型コンタクト層7)の上面に接触するように、上記第1実施形態のp側電極10と同様の組成および厚みを有するp側電極10が形成されている。
ここで、第4実施形態では、n型GaN基板71の裏面側のリッジ部8に対応する領域に、約400nmの突出高さを有する凸部71aが形成されている。このn型GaN基板71の凸部71aは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、n型GaN基板71の凸部71aの側面と活性層3の上面とがなす角度θ6は、約80°である。また、n型GaN基板71の凸部71aの先端部分の幅は、約2μmである。また、n型GaN基板71の凸部71aは、図64に示すように、リッジ部8に沿ってY方向にストライプ状(細長状)に形成されている。そして、n型GaAs基板71の凸部71aが、位置合わせ用の凸部となる。なお、n型GaAs基板71は、本発明の「基板」の一例である。
また、n型GaN基板71の凸部71aを含む裏面上には、n側電極72が形成されている。このn側電極72は、n型GaN基板71側から順に、約6nmの厚みを有するAl層(図示せず)と、約10nmの厚みを有するPd層(図示せず)と、約300nmの厚みを有するAu層(図示せず)とからなる。これにより、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部の突出高さ(凸部71a以外の領域に位置するn側電極72の上面から凸部71aの上面上に位置するn側電極72の上面までの突出高さ)H4は、約400nmとなる。すなわち、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部の深さD3(約1μm)は、n型GaN基板71により構成される位置合わせ用の凸部の突出高さH4(約400nm)よりも大きい。
ここで、第4実施形態では、図65に示すように、青紫色レーザ素子160と赤色レーザ素子150とは、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子160の発光領域13と、赤色レーザ素子150の発光領域57とは、半導体層の積層方向(図65のZ方向)に同一線上に配置されている。また、上記したように、赤色レーザ素子150の位置合わせ用の凹部の深さD3(約1μmm)は、青紫色レーザ素子160の位置合わせ用の凸部の突出高さH4(約400nm)よりも大きいため、青紫色レーザ素子160の位置合わせ用の凸部の上面と、赤色レーザ素子150の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子160の位置合わせ用の凸部以外の領域と、赤色レーザ素子150の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子160の位置合わせ用の凸部と赤色レーザ素子150の位置合わせ用の凹部とは、Au−Snからなる半田層165を介して接合されている。なお、半田層165は、本発明の「接合層」の一例である。また、青紫色レーザ素子160のn側電極72は、赤色レーザ素子150のn側電極64および半田層165を介して、外部接続用電極69に電気的に接続されている。
第4実施形態では、上記のように、青紫色レーザ素子160のn型GaN基板71の凸部71aにより構成される位置合わせ用の凸部を、赤色レーザ素子150のn型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子160と赤色レーザ素子150とを貼り合わせる際の青紫色レーザ素子160および赤色レーザ素子150の水平方向(図65のX方向)の位置ずれを抑制することができる。これにより、青紫色レーザ素子160からの出射光の光軸と赤色レーザ素子150からの出射光の光軸とが水平方向(図65のX方向)にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子160と赤色レーザ素子150とを貼り合わせる際の青紫色レーザ素子160および赤色レーザ素子150の水平方向(図65のX方向)の位置ずれを抑制することができるので、青紫色レーザ素子160および赤色レーザ素子150の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子160と赤色レーザ素子150とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)73から出射されるレーザ光の特性を向上させることができる。
また、第4実施形態では、青紫色レーザ素子160の発光領域13と赤色レーザ素子150の発光領域57とを、半導体層の積層方向(図65のZ方向)の同一線上に配置することによって、青紫色レーザ素子160の発光領域13と赤色レーザ素子150の発光領域57との位置が2方向(半導体層の積層方向(図65のZ方向)および水平方向(図65のX方向))にずれる場合に比べて、青紫色レーザ素子160の発光領域13と赤色レーザ素子150の発光領域57との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際に、青紫色レーザ素子160の発光領域13および赤色レーザ素子150の発光領域57の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子160の発光領域13および赤色レーザ素子150の発光領域57の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
また、第4実施形態では、青紫色レーザ素子160のn型GaN基板71に凸部71aを形成することによって、容易に、青紫色レーザ素子160に位置合わせ用の凸部を形成することができる。
なお、第4実施形態のその他の効果は、上記第1実施形態と同様である。
図66〜図71は、図64および図65に示した第4実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図64〜図71を参照して、第4実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第4実施形態の赤色レーザ素子150の製造プロセスは、図53〜図61に示した第3実施形態のプロセスと同様である。
青紫色レーザ素子160を形成する際には、まず、図66に示すように、図3〜図11に示した第1実施形態と同様のプロセスを用いて、p側電極10までを形成する。この後、リッジ部8の上面からn型GaN基板71の裏面までの厚みが約150μmになるまでn型GaN基板71の裏面を研磨する。この後、プラズマCVD法を用いて、n型GaN基板71の裏面上の凸部71a(図65参照)に対応する領域に、約240nmの厚みを有するSiO2膜74を形成する。
次に、図67に示すように、塩素系ガスによるRIE法を用いて、SiO2膜74をマスクとして、n型GaN基板71の裏面から約400nmの深さまでをエッチングする。これにより、n型GaN基板71の裏面側に、約400nmの突出高さ有する凸部71aが形成される。この際、n型GaN基板71の凸部71aは、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、n型GaN基板71の凸部71aの側面と活性層3(n型GaN基板71)の表面とがなす角度θ6は、約80°となり、n型GaN基板71の凸部71aの先端部分の幅は、約2μmとなる。また、n型GaN基板71の凸部71aは、図64に示したように、リッジ部8に沿ってストライプ状(細長状)に形成される。そして、このn型GaN基板71の凸部71aが、位置合わせ用の凸部となる。この後、SiO2膜74を除去する。
次に、図69に示すように、電子ビーム蒸着法を用いて、n型GaN基板71の凸部71aを含む裏面上に、n側電極72を形成する。この際、約6nmの厚みを有するAl層(図示せず)と、約10nmの厚みを有するPd層(図示せず)と、約300nmの厚みを有するAu層(図示せず)とを順次形成する。これにより、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部の突出高さ(凸部71a以外の領域に位置するn側電極72の上面から凸部71aの上面上に位置するn側電極72の上面までの突出高さ)H4は、約400nmとなる。すなわち、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部の深さD3(約1μm)(図65参照)は、n型GaN基板71により構成される位置合わせ用の凸部の突出高さH4(約400nm)よりも大きくなる。また、図68に示すように、n型GaN基板71の光出射面73(図64参照)と平行な端面71b側に位置するn側電極72の端部を、n型GaN基板71の端面71bから所定の間隔を隔てた領域に配置する。これにより、n側電極72が形成されていない領域が、青紫色レーザ素子160と赤色レーザ素子150との貼り合わせ時に、青紫色レーザ素子160のn型GaN基板71の凸部71aを素子の上方または下方から目視により認識することが可能な透明領域111となる。このようにして、第4実施形態の青紫色レーザ素子160が形成される。
次に、図70および図71を参照して、青紫色レーザ素子160と赤色レーザ素子150との接合方法について説明する。まず、図70に示すように、赤色レーザ素子150のn側電極64上に、Au−Snからなる半田層165を形成する。
次に、図71に示すように、青紫色レーザ素子160のn型GaN基板71の凸部71aにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子150のn型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図68に示した青紫色レーザ素子160の透明領域111から、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部と、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部とを目視により認識しながらZ方向に嵌め込む。そして、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約280℃の温度条件下で熱処理することによりAu−Snからなる半田層165を溶融する。この後、室温までの冷却過程で半田層165が固化することによって、青紫色レーザ素子160と赤色レーザ素子150とが半田層165により接合される。
この際、第4実施形態では、青紫色レーザ素子160および赤色レーザ素子150の水平方向(図64および図65のX方向)の位置ずれを、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部と、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子160および赤色レーザ素子150の劈開方向が互いにずれるのを抑制することができる。
この後、互いに接合された青紫色レーザ素子160と赤色レーザ素子150とを同時に劈開することにより光出射面73(図64参照)を形成した後、各素子に分離する。最後に、図65に示したように、赤色レーザ素子150のp側電極63および外部接続用電極69の表面上にワイヤ122をボンディングすることによって、第4実施形態による集積型半導体レーザ素子が形成される。
(第5実施形態)
図72は、本発明の第5実施形態による集積型半導体レーザ素子の構造を示した断面図であり、図73は、図72に示した第5実施形態による集積型半導体レーザ素子の赤外レーザ素子をp側から見た平面図である。図72および図73を参照して、この第5実施形態では、上記第1〜第4実施形態と異なり、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子について説明する。
この第5実施形態では、図72に示すように、位置合わせ用の2つの凸部を有する青紫色レーザ素子170と、位置合わせ用の凹部を有する赤色レーザ素子180と、位置合わせ用の凹部を有する赤外レーザ素子190とがZ方向に積層(集積化)された構造を有する。なお、青紫色レーザ素子170は、本発明の「第1半導体レーザ素子」の一例である。また、赤色レーザ素子180および赤外レーザ素子190は、本発明の「第2半導体レーザ素子」の一例である。
まず、第5実施形態の青紫色レーザ素子170の構造としては、図72に示すように、上記第4実施形態の青紫色レーザ素子160と同様である。また、第5実施形態の赤色レーザ素子180の構造としては、図72に示すように、上記第3実施形態の赤色レーザ素子150と同様である。
次に、第5実施形態の赤外レーザ素子190の構造について説明する。なお、図72の赤外レーザ素子190は、リッジ部88側が下方に向いている。第5実施形態の赤外レーザ素子190では、図72に示すように、n型GaAs基板81の青紫色レーザ素子170と反対側の表面上に、約500nmの厚みを有するn型GaAsからなるn型バッファ層82が形成されている。n型バッファ層82の青紫色レーザ素子170と反対側の表面上には、約1.5μmの厚みを有するn型AlGaAsからなるn型クラッド層83が形成されている。n型クラッド層83の青紫色レーザ素子170と反対側の表面上には、約80nmの厚みを有する活性層84が形成されている。この活性層84は、アンドープのAlGaAsからなる複数の井戸層(図示せず)と、アンドープのAlGaAsからなる複数の障壁層(図示せず)とが交互に積層されたMQW構造を有する。
活性層84の青紫色レーザ素子170と反対側の表面上には、約150nmの厚みを有するp型AlGaAsからなるp型第1クラッド層85が形成されている。p型第1クラッド層85の青紫色レーザ素子170と反対側の表面上の所定領域には、約800nmの厚みを有するp型AlGaAsからなる凸状のp型第2クラッド層86が形成されている。p型第2クラッド層86の青紫色レーザ素子170と反対側の表面上には、約600nmの厚みを有するp型GaAsからなるp型キャップ層87が形成されている。このp型キャップ層87とp型第2クラッド層86とによって、根元部から先端部分側に向って幅が小さくなるテーパ状の側面を有するリッジ部88が構成されている。このリッジ部88の側面と活性層84の表面とがなす角度θ7は、約60°である。また、リッジ部88の先端部分の幅は、約2μm〜約3μmである。また、リッジ部88は、図73に示すように、光出射面(劈開面)93と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。そして、図72に示すように、リッジ部88の形成位置に対応する活性層84の周辺部分が、赤外レーザ素子190の発光領域94となる。なお、発光領域94は、本発明の「第2発光領域」の一例である。
また、p型第1クラッド層85の青紫色レーザ素子170と反対側の表面上には、リッジ部88の側面を覆うように、約1.4μmの厚みを有するn型GaAsからなるn型電流ブロック層89が形成されている。n型電流ブロック層89およびリッジ部88(p型キャップ層87)の青紫色レーザ素子170と反対側の表面上には、約1μmの厚みを有するp型GaAsからなるp型コンタクト層90が形成されている。p型コンタクト層90の青紫色レーザ素子170と反対側の表面上には、約1μmの厚みを有するp側電極91が形成されている。このp側電極91は、n型GaAs基板81側から順に、AuZn層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。
また、p側電極91の青紫色レーザ素子170と反対側の表面から、p側電極91、半導体各層(90、89、85〜82)およびn型GaAs基板81を貫通する円形状の貫通穴190aが形成されている。この貫通穴190aは、p側電極91側の直径が数十μmであり、p側電極91側の穴径よりもn型GaAs基板81側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴190aの内側面上と、貫通穴190a近傍の領域に位置するp側電極91の青紫色レーザ素子170と反対側の表面上には、約200nmの厚みを有するSiO2膜からなる絶縁膜98が形成されている。絶縁膜98上の所定領域には、貫通穴190aを介して後述するn側電極92に電気的に接続するように、約0.3μmの厚みを有する外部接続用電極99が形成されている。この外部接続用電極99は、n型GaAs基板81側から順に、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とからなる。また、p側電極91および外部接続用電極99の青紫色レーザ素子170と反対側の表面上には、ワイヤ(金線)122がボンディングされている。
ここで、第5実施形態では、n型GaAs基板81の青紫色レーザ素子170側の表面のリッジ部88に対応する領域に、約1μmの深さを有する凹部81aが形成されている。このn型GaAs基板81の凹部81aは、開放端側の幅(約3μm)よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、n型GaAs基板81の凹部81aの内側面と活性層84の表面とがなす角度θ8は、約60°である。また、n型GaAs基板81の凹部81aは、図73に示すように、リッジ部88に沿ってY方向に延びるストライプ状(細長状)に形成されている。そして、n型GaAs基板81の凹部81aが、位置合わせ用の凹部となる。なお、n型GaAs基板81は、本発明の「基板」の一例である。
また、図72に示すように、n型GaAs基板81の凹部81aを含む青紫色レーザ素子170側の表面上には、外部接続用電極99に電気的に接続するように、約0.3μmの厚みを有するn側電極92が形成されている。このn側電極92は、n型GaAs基板81側から順に、AuGe層(図示せず)と、Ni層(図示せず)と、Au層(図示せず)とからなる。これにより、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部の深さ(凹部81aに対応する領域以外の領域に位置するn側電極92の青紫色レーザ素子170側の表面から凹部81aに対応する領域に位置するn側電極92の青紫色レーザ素子170側の表面までの深さ)D5は、約1μmとなる。すなわち、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部の深さD5(約1μm)は、n型GaN基板71により構成される位置合わせ用の凸部の突出高さH4(約400nm)よりも大きい。
ここで、第5実施形態では、図72に示すように、青紫色レーザ素子170と赤色レーザ素子180とは、リッジ部8により構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子170と赤外レーザ素子190とは、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部が、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子170の発光領域13と、赤色レーザ素子180の発光領域57と、赤外レーザ素子190の発光領域94とは、半導体層の積層方向(図72のZ方向)に同一線上に配置されている。
また、上記したように、赤色レーザ素子180の位置合わせ用の凹部の深さD3(約1μm)は、青紫色レーザ素子170の位置合わせ用の凸部の突出高さH1(153nm)よりも大きいため、青紫色レーザ素子170の位置合わせ用の凸部の上面と、赤色レーザ素子180の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子170の位置合わせ用の凸部以外の領域と、赤色レーザ素子180の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、赤外レーザ素子190の位置合わせ用の凹部の深さD5(約1μmm)は、青紫色レーザ素子170の位置合わせ用の凸部の突出高さH4(約400nm)よりも大きいため、青紫色レーザ素子170の位置合わせ用の凸部の上面と、赤外レーザ素子190の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子170の位置合わせ用の凸部以外の領域と、赤色レーザ素子190の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。
また、青紫色レーザ素子170の位置合わせ用の凸部と赤色レーザ素子180の位置合わせ用の凹部とは、Au−Snからなる半田層175を介して接合されている。また、青紫色レーザ素子170の位置合わせ用の凸部と赤外レーザ素子190の位置合わせ用の凹部とは、Au−Snからなる半田層195を介して接合されている。なお、半田層175および195は、本発明の「接合層」の一例である。また、青紫色レーザ素子170のp側電極10は、赤色レーザ素子180のn側電極64および半田層175を介して、外部接続用電極69に電気的に接続されている。また、青紫色レーザ素子170のn側電極72は、赤外レーザ素子190のn側電極92および半田層195を介して、外部接続用電極99に電気的に接続されている。
第5実施形態では、上記のように、青紫色レーザ素子170のリッジ部8により構成される位置合わせ用の凸部を、赤色レーザ素子180のn型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込み、かつ、青紫色レーザ素子170のn型GaN基板71の凸部71aにより構成される位置合わせ用の凸部を、赤外レーザ素子190のn型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子170と、赤色レーザ素子180と、赤外レーザ素子190とを貼り合わせる際の青紫色レーザ素子170、赤色レーザ素子180および赤外レーザ素子190の水平方向(図72のX方向)の位置ずれを抑制することができる。これにより、青紫色レーザ素子170、赤色レーザ素子180および赤外レーザ素子190のそれぞれの出射光の光軸が水平方向(図72のX方向)にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子170、赤色レーザ素子180および赤外レーザ素子190を貼り合わせる際の青紫色レーザ素子170、赤色レーザ素子180および赤外レーザ素子190の水平方向(図72のX方向)の位置ずれを抑制することができるので、青紫色レーザ素子170と、赤色レーザ素子180と、赤外レーザ素子190とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)93から出射されるレーザ光の特性を向上させることができる。
また、第5実施形態では、青紫色レーザ素子170の発光領域13と、赤色レーザ素子180の発光領域57と、赤外レーザ素子190の発光領域94とを、半導体層の積層方向(図59のZ方向)の同一線上に配置することによって、青紫色レーザ素子170の発光領域13と、赤色レーザ素子180の発光領域57と、赤外レーザ素子190の発光領域94との位置が2方向(半導体層の積層方向(図72のZ方向)および水平方向(図72のX方向))にずれる場合に比べて、発光領域13、57および94のそれぞれの位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際に、発光領域13、57および94のうちの1つから出射される光が光学系の所定領域に入射するように光軸を調節する場合に、発光領域13、57および94の他の2つから出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
なお、第5実施形態のその他の効果は、上記第1実施形態と同様である。
図74〜図89は、図72に示した第5実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図72〜図89を参照して、第5実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
まず、青紫色レーザ素子170の製造プロセスとしては、図66〜図69に示した第4実施形態のプロセスと同様である。
また、赤色レーザ素子180の製造プロセスとしては、図53〜図61に示した第3実施形態の製造プロセスと同様である。ただし、第5実施形態では、素子分離前の赤色レーザ素子基板の共振器方向の長さが、素子分離前の青紫色レーザ素子基板の共振器方向の長さよりも小さくなるように形成する。
次に、第5実施形態の赤外レーザ素子190を形成する際には、まず、図74に示すように、MOCVD法を用いて、n型GaAs基板81上に、約500nmの厚みを有するn型GaAsからなるn型バッファ層82を成長させた後、n型バッファ層82上に、約1.5μmの厚みを有するn型AlGaAsからなるn型クラッド層83を成長させる。この後、n型クラッド層83上に、約80nmの厚みを有する活性層84を成長させる。なお、活性層84を成長させる際には、アンドープのAlGaAsからなる複数の井戸層(図示せず)と、アンドープのAlGaAsからなる複数の障壁層(図示せず)とを交互に成長させる。これにより、n型クラッド層83上に、複数の井戸層と複数の障壁層とが交互に積層されたMQW構造を有する活性層84が形成される。
次に、活性層84上に、約150nmの厚みを有するp型AlGaAsからなるp型第1クラッド層85および約800nmの厚みを有するp型AlGaAsからなるp型第2クラッド層86を順次成長させる。続いて、p型第2クラッド層86上に、約600nmの厚みを有するp型GaAsからなるp型キャップ層87を成長させる。
次に、図75に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、p型キャップ層87上に、約240nmの厚みを有するSiO2膜95を形成する。この後、SiO2膜95上のリッジ部88(図72参照)に対応する領域に、約2μm〜約3μmの幅を有するストライプ状(細長状)のレジスト96を形成する。
次に、図76に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト96をマスクとして、SiO2膜95をエッチングする。この後、レジスト96を除去する。
次に、図77に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、SiO2膜95をマスクとして、p型キャップ層87の上面からp型第1クラッド層85の上面までをエッチングする。これにより、p型キャップ層87とp型第2クラッド層86とによって構成されるとともに、テーパ形状の側面を有するリッジ部88が形成される。なお、リッジ部88の側面と活性層84(p型第1クラッド層85)の上面とがなす角度θ7は、約60°となり、リッジ部88の先端部分の幅は、約2μm〜約3μmとなる。また、リッジ部88は、図73に示したように、光出射面93と直交する方向に延びるストライプ状(細長状)に形成される。
次に、図78に示すように、MOCVD法を用いて、SiO2膜95を選択成長マスクとして、p型第1クラッド層85上に、リッジ部88の側面を覆うように、約1.4μmの厚みを有するn型GaAsからなるn型電流ブロック層89を形成する。この後、SiO2膜95を除去する。
次に、図79に示すように、MOCVD法を用いて、n型電流ブロック層89およびリッジ部88(p型キャップ層87)の上面上に、約1μmの厚みを有するp型GaAsからなるp型コンタクト層90を成長させる。この後、電子ビーム蒸着法を用いて、p型コンタクト層90上の貫通穴190a(図72参照)の形成領域以外の領域に、エッチングマスクとしての機能も有するとともに、約1μmの厚みを有するp側電極91を形成する。この際、AuZn層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とを順次形成する。
次に、図80に示すように、塩素系ガスによるRIE法を用いて、p側電極91をマスクとして、p型コンタクト層90の上面から、半導体各層(90、89および85〜82)およびn型GaAs基板81を貫通する円形状の貫通穴190aを形成する。この貫通穴190aは、p側電極91側の穴径(数十μm)よりもn型GaAs基板81側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
次に、図81に示すように、プラズマCVD法を用いて、貫通穴190aの内側面および貫通穴190a近傍の領域に位置するp側電極91の上面上に、約200nmの厚みを有するSiO2膜からなる絶縁膜98を形成する。
次に、図82に示すように、貫通穴190aに対応する領域以外の所定領域上に、レジスト100を形成する。この後、電子ビーム蒸着法を用いて、レジスト100の上面上と、絶縁膜98の上面および内側面上とに、約0.3μmの厚みを有する外部接続用電極99を形成する。この際、Ti層(図示せず)と、Pt層(図示せず)と、Au層(図示せず)とを順次形成する。この後、リフトオフ法によりレジスト100を除去する。これにより、図83に示すように、外部接続用電極99として必要のない部分が除去される。
次に、図84に示すように、リッジ部88の上面からn型GaAs基板81の裏面までの厚みが約100μmになるまでn型GaAs基板81の裏面を研磨する。この後、プラズマCVD法を用いて、n型GaAs基板81の裏面上の凹部81a(図72参照)に対応する領域以外の領域に、約240nmの厚みを有するSiO2膜97を形成する。
次に、図85に示すように、塩素系ガスによるRIE法を用いて、SiO2膜97をマスクとして、n型GaAs基板81の裏面から約1μmの深さまでをエッチングする。これにより、n型GaAs基板81の裏面側に、約1μmの深さを有する凹部81aが形成される。この際、n型GaAs基板81の凹部81aは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、n型GaAs基板81の凹部81aの開放端側の幅は、約3μmとなる。また、n型GaAs基板81の凹部81aの内側面と活性層84(n型GaAs基板81)の表面とがなす角度θ8は、約60°となる。また、n型GaAs基板81の凹部81aは、図73に示したように、リッジ部88に沿ってストライプ状(細長状)に形成される。そして、n型GaAs基板81の凹部81aが、位置合わせ用の凹部となる。この後、SiO2膜97を除去する。
次に、図71に示すように、電子ビーム蒸着法を用いて、n型GaAs基板81の凹部81aを含む裏面上に、外部接続用電極99に電気的に接続するように、約0.3μmの厚みを有するn側電極92を形成する。この際、AuGe層(図示せず)と、Ni層(図示せず)と、Au層(図示せず)とを順次形成する。これにより、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部の深さ(開口部81以外の領域に位置するn側電極92の上面から凹部81aの底部の上面上に位置するn側電極92の上面までの深さ)D5は、約1μmとなる。すなわち、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部の深さD5(約1μm)は、n型GaN基板71により構成される位置合わせ用の凸部の突出高さH4(約400nm)(図72参照)よりも大きくなる。
次に、図87〜図89を参照して、青紫色レーザ素子170と、赤色レーザ素子180と、赤外レーザ素子190との接合方法について説明する。まず、図87に示すように、赤色レーザ素子180のn側電極64上に、Au−Snからなる半田層175を形成する。この後、青紫色レーザ素子170のリッジ部8により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子180のn型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図10および12示した青紫色レーザ素子170の透明領域111から、リッジ部8により構成される位置合わせ用の凸部と、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部とを目視により認識しながらZ方向に嵌め込む。そして、リッジ部8により構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約280℃の温度条件下で熱処理することによりAu−Snからなる半田層175を溶融する。この後、室温までの冷却過程で半田層175が固化することによって、図88に示すように、青紫色レーザ素子170と赤色レーザ素子180とが半田層175により接合される。
この際、第5実施形態では、青紫色レーザ素子170および赤色レーザ素子180の水平方向(図72のX方向)の位置ずれを、リッジ部8により構成される位置合わせ用の凸部と、n型GaAs基板61の凹部61aにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子170および赤色レーザ素子180の劈開方向が互いにずれるのを抑制することができる。
次に、図89に示すように、赤外レーザ素子190のn側電極92上に、Au−Snからなる半田層195を形成する。この後、青紫色レーザ素子170のn型GaN基板71の凸部71aにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤外レーザ素子190のn型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図10および図12に示した青紫色レーザ素子170の透明領域111から、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部と、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部とを目視により認識しながらZ方向に嵌め込む。そして、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部が、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約280℃の温度条件下で熱処理することによりAu−Snからなる半田層195を溶融する。この後、室温までの冷却過程で半田層195が固化することによって、青紫色レーザ素子170と赤外レーザ素子190とが半田層195により接合される。
この際、第5実施形態では、青紫色レーザ素子170および赤外レーザ素子190の水平方向(図72のX方向)の位置ずれを、n型GaN基板71の凸部71aにより構成される位置合わせ用の凸部と、n型GaAs基板81の凹部81aにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子170および赤外レーザ素子190の劈開方向が互いにずれるのを抑制することができる。
この後、互いに接合された青紫色レーザ素子170と、赤色レーザ素子180と、赤外レーザ素子190とを同時に劈開することにより、光出射面93(図73参照)を形成した後、各素子に分離する。最後に、図72に示したように、赤色レーザ素子180のp側電極63および外部接続用電極69の表面上と、赤外レーザ素子190のp側電極91および外部接続用電極99の表面上とにワイヤ122をボンディングすることによって、第5実施形態による集積型半導体レーザ素子が形成される。
(第6実施形態)
図90は、本発明の第6実施形態による集積型半導体レーザ素子の構造を示した断面図である。図90を参照して、この第6実施形態では、上記第1〜第5実施形態と異なり、位置合わせ用の凸部および凹部と、発光領域とが半導体層の積層方向(Z方向)の同一線上に配置されておらず、水平方向(X方向)に所定の間隔を隔てて配置されている場合について説明する。
この第6実施形態では、図90に示すように、位置合わせ用の凸部を有する青紫色レーザ素子200と、位置合わせ用の凹部を有する赤色レーザ素子210とがZ方向に積層(集積化)された構造を有する。なお、青紫色レーザ素子200および赤色レーザ素子210は、それぞれ、本発明の「第1半導体レーザ素子」および「第2半導体レーザ素子」の一例である。
まず、第6実施形態の青紫色レーザ素子200の構造について説明する。第6実施形態の青紫色レーザ素子200では、図90に示すように、n型GaN基板71の裏面側のリッジ部8に対応する領域以外の領域に、約400nmの突出高さを有する凸部71cが形成されている。このn型GaN基板71の凸部71cは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、n型GaN基板71の凸部71cの側面と活性層3の上面とがなす角度θ9は、約80°である。また、n型GaN基板71の凸部71cの先端部分の幅は、約2μmである。また、n型GaN基板71の凸部71cは、リッジ部8に沿ってストライプ状(細長状)に形成されている。そして、n型GaAs基板71の凸部71cが、位置合わせ用の凸部となる。
次に、第6実施形態の赤色レーザ素子210の構造について説明する。第6実施形態の赤色レーザ素子210では、図90に示すように、n型GaAs基板61の青紫色レーザ素子200側の表面のリッジ部54に対応する領域以外の領域に、約1μmの深さを有する凹部61bが形成されている。このn型GaAs基板61の凹部61bは、開放端側の幅(約3μm)よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、n型GaAs基板61の凹部61bの内側面と活性層24の表面とがなす角度θ10は、約60°である。また、n型GaAs基板61の凹部61bは、リッジ部54に沿ってストライプ状(細長状)に形成されている。そして、n型GaAs基板61の凹部61bが、位置合わせ用の凹部となる。
ここで、第6実施形態では、図90に示すように、青紫色レーザ素子200と赤色レーザ素子210とは、n型GaN基板71の凸部71cにより構成される位置合わせ用の凸部が、n型GaAs基板61の凹部61bにより構成される位置合わせ用の凹部に嵌め込まれた状態でZ方向に集積化(積層)されている。また、青紫色レーザ素子200の発光領域13と、赤色レーザ素子210の発光領域57とは、半導体層の積層方向(図90のZ方向)に同一線上に配置されている。また、青紫色レーザ素子200の位置合わせ用の凸部と赤色レーザ素子210の位置合わせ用の凹部とは、Au−Snからなる半田層205を介して接合されている。なお、半田層205は、本発明の「接合層」の一例である。
なお、第6実施形態のその他の構造は、上記第4実施形態と同様である。
第6実施形態では、上記のように、青紫色レーザ素子200のn型GaN基板71の凸部71cにより構成される位置合わせ用の凸部を、赤色レーザ素子210のn型GaAs基板61の凹部61bにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子200と赤色レーザ素子210とを貼り合わせる際の青紫色レーザ素子200および赤色レーザ素子210の水平方向(図90のX方向)の位置ずれを抑制することができる。これにより、青紫色レーザ素子200からの出射光の光軸と赤色レーザ素子210からの出射光の光軸とが水平方向(図90のX方向)にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラーなど)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子200と赤色レーザ素子210とを貼り合わせる際の青紫色レーザ素子200および赤色レーザ素子210の水平方向(図90のX方向)の位置ずれを抑制することができるので、青紫色レーザ素子200および赤色レーザ素子210の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子200と赤色レーザ素子210とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)から出射されるレーザ光の特性を向上させることができる。
なお、第6実施形態のその他の効果は、上記第1実施形態と同様である。
次に、第6実施形態の製造プロセスとしては、上記第4実施形態の製造プロセスと同様である。ただし、第6実施形態では、n型GaN基板71の裏面側に凸部71bを形成する際に、n型GaN基板71の凸部71bと、発光領域13とが半導体層の積層方向の同一線上に配置されないように形成する。また、n型GaAs基板61の裏面側に凹部61bを形成する際には、n型GaAs基板61の凹部61bと、発光領域57とが半導体層の積層方向の同一線上に配置されないように形成する。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第6実施形態では、青紫色レーザ素子と赤色レーザ素子とを含む集積型半導体レーザ素子、または、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らず、青紫色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子、および、赤色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子にも適用可能である。また、青紫色レーザ素子、赤色レーザ素子および赤外レーザ素子以外の半導体レーザ素子を2つ以上含む集積型半導体レーザ素子にも適用可能である。
また、上記第1〜第6実施形態では、凸部の側面および凹部の内側面を、それぞれ、テーパ形状にしたが、本発明はこれに限らず、凸部の側面および凹部の内側面をテーパ形状にしなくてもよい。
また、上記第1〜第6実施形態では、接合層として半田層を用いた例を示したが、本発明はこれに限らず、半田層以外の材料からなる接合層を用いてもよい。
また、上記第1〜第6実施形態では、赤色レーザ素子において、n型GaAs層を含む電流ブロック層を用いたが、本発明はこれに限らず、SiNXやSiO2などからなる絶縁膜を電流ブロック層として用いてもよい。
また、上記第1〜第6実施形態では、位置合わせ用の凸部の側面上に位置する電極の厚みと、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凸部の側面上に位置する電極の厚みを、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。
また、上記第1〜第6実施形態では、位置合わせ用の凹部の内側面上に位置する電極の厚みと、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凹部の内側面上に位置する電極の厚みを、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。