JP2010165959A - 基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法 - Google Patents

基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法 Download PDF

Info

Publication number
JP2010165959A
JP2010165959A JP2009008416A JP2009008416A JP2010165959A JP 2010165959 A JP2010165959 A JP 2010165959A JP 2009008416 A JP2009008416 A JP 2009008416A JP 2009008416 A JP2009008416 A JP 2009008416A JP 2010165959 A JP2010165959 A JP 2010165959A
Authority
JP
Japan
Prior art keywords
substrate
forming
coating film
resist film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009008416A
Other languages
English (en)
Inventor
Hirokazu Kobayashi
啓和 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009008416A priority Critical patent/JP2010165959A/ja
Publication of JP2010165959A publication Critical patent/JP2010165959A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】基板周縁部付近におけるレジスト膜厚の不均一を抑制して、良好なパターニングを行うことができる基板構造及びその基板構造を用いた塗布膜の成膜方法並びにパネル基板の製造方法を提供する。
【解決手段】均一な板厚を有する矩形状の基板10の周縁部領域10aに、基板10の上面が基板10の端面10cに向けて基板の下面方向に傾斜した傾斜面11を有している。基板10の上面にスピンコート法等を用いてレジスト膜を形成すると、基板10の周縁部領域10aにおいては傾斜面11が設けられているので、レジスト膜が基板10の端面10c方向に落ち込み、レジスト膜20表面の盛り上がり20aが抑制される。
【選択図】図1

Description

本発明は、液状材料を塗布、乾燥してレジスト膜を形成する基板構造、及び、その基板構造を用いた塗布膜の成膜方法、並びに、その基板構造を用いたパネル基板の製造方法に関する。
近年、パーソナルコンピュータやテレビジョン受像器、携帯電話機等の電子機器には、液晶表示装置や有機EL表示装置等の薄型のディスプレイが搭載されている。このようなディスプレイにおいては、絶縁性の基板上に表示素子や駆動素子等を薄膜状に形成するために、露光現像技術が適用されている。
露光現像技術においては、表示素子や駆動素子の電極や配線、コンタクトホール等を所望のパターンで形成するために、感光性材料からなるレジスト膜を基板上に均一な厚さで形成する必要がある。このようなレジスト膜の膜厚の均一化に関する技術については、特許文献1等に記載されている。
特許文献1には、スピンコート法を用いてレジスト膜や層間絶縁膜を成膜する場合に、基板上に滴下した液状材料を速やかに乾燥させて膜厚のムラや凹凸を抑制する膜厚の均一化方法が開示されている。ここで、スピンコート法は、基板にレジスト膜の液状材料を滴下した後、当該基板を高速回転させることにより均一なレジスト膜を成膜する技術である。なお、基板上にレジスト膜を成膜する手法としては、スピンコート法の他に、一定方向に相対的に移動する基板に対して、複数のノズルから液状材料を連続的に吐出して基板上に成膜するダイコート法等も知られている。
特開2007−275697号公報
上述したようなレジスト膜の成膜方法においては、基板の周縁部付近を除く略全域で均一な膜厚のレジスト膜を形成することができる。しかしながら、基板の周縁部付近や角部付近では、レジスト膜表面が盛り上がり、膜厚が厚くなってしまう問題があった。そのため、露光現像工程において、所望のパターニングができなくなるという不具合を生じていた。
そして、発明者らの検討の結果、このような膜厚の不均一は、液晶表示装置や有機EL表示装置の表示パネルを製造する際に用いられるマザー基板のように、矩形状の基板にレジスト膜を形成する際に特に顕著であることが判明した。なお、レジスト膜の膜厚の不均一により生じる不具合については、後述する発明の実施の形態において詳しく説明する。
本発明は、上記課題に鑑みて、基板周縁部付近におけるレジスト膜厚の不均一を抑制して、良好なパターニングを行うことができる基板構造、及び、その基板構造を用いた塗布膜の成膜方法、並びに、その基板構造を用いたパネル基板の製造方法を提供することを目的とする。
請求項1記載の発明に係る基板構造は、上面に液状材料を滴下して塗布することにより所望の塗布膜が形成される矩形状の基板構造において、前記基板上面に設けられた素子形成領域の外側にある前記基板上面に設けられた周縁部領域に、前記基板の上面が前記基板の端面に向けて前記基板の下面方向に傾斜した傾斜面からなる平坦化手段を設けたことを特徴とする。
請求項2記載の発明は、請求項1記載の基板構造において、前記平坦化手段は、少なくとも前記基板に施される露光現像処理で用いられるマスクの位置合わせのためのアライメントマークの形成位置以外に設けられていることを特徴とする。
請求項3記載の発明は、基板の上面に液状材料を滴下して塗布することにより所望の塗布膜を形成する塗布膜の成膜方法において、前記基板は、前記基板上面に設けられた素子形成領域の外側にある前記基板上面に設けられた周縁部領域に、前記基板の上面が前記基板の端面に向けて前記基板の下面方向に傾斜した傾斜面を有し、前記基板の前記素子形成領域及び前記周縁部領域に前記塗布膜を成膜する工程を有することを特徴とする。
請求項4記載の発明は、請求項3記載の塗布膜の成膜方法において、前記塗布膜は、スピンコート法により形成される絶縁膜であることを特徴とする。
請求項5記載の発明は、請求項3又は4記載の塗布膜の成膜方法において、前記塗布膜は、前記基板に施される露光現像処理で用いられる感光性のレジスト膜であることを特徴とする。
請求項6記載の発明は、主基板の上面に複数の個別の装置を形成し、該主基板を分割することにより前記個別の装置を搭載した複数のパネル基板を製造するパネル基板の製造方法において、前記主基板に液状材料を滴下して塗布することにより所望の塗布膜を形成する工程に先立って、前記パネル基板が形成される有効領域の外側である前記主基板上面の周縁部領域に、前記主基板の上面が前記主基板の端面に向けて前記主基板の下面方向に傾斜した傾斜面からなり、前記塗布膜の膜厚の変動を吸収する平坦化手段を形成する工程を有することを特徴とする。
請求項7記載の発明は、請求項6記載のパネル基板の製造方法において、前記主基板を分割することより、前記複数のパネル基板を製造する際に、前記平坦化手段が形成された前記主基板の周縁部を前記パネル基板から切り離すことを特徴とする。
本発明によれば、基板周縁部付近におけるレジスト膜厚の不均一を抑制して、良好なパターニングを行うことができる。
本発明に係る基板構造の一実施形態を示す概略構成図である。 本実施形態に係る基板構造において、基板上面にレジスト膜を形成した際の概略構成図である。 本実施形態に係る基板構造を用いたパネル基板の製造方法を示す概略工程図である。 従来技術における成膜方法により基板上にレジスト膜を成膜した場合の膜厚の変化を示す概念図である。 従来技術における成膜方法により基板の周縁部付近(四隅)にアライメントマークを形成した場合の配置位置とその形成状態を示す図である。
以下、本発明に係る基板構造、及び、その基板構造を用いた塗布膜の成膜方法、並びに、その基板構造を用いたパネル基板の製造方法について、実施の形態を示して詳しく説明する。
(基板構造)
まず、本発明に係る基板構造について、図面を参照して説明する。
図1は、本発明に係る基板構造の一実施形態を示す概略構成図である。図1(a)は、本実施形態に係る基板構造の平面図である。また、図1(b)は、図1(a)に示した基板構造のI−I(本明細書においては図1中に示したローマ数字の「1」に対応する記号として便宜的に「I」を用いる)線における断面構造を示す図である。
図2は、本実施形態に係る基板構造において、基板上面にレジスト膜を形成した際の概略構成図である。図2(a)は、本実施形態に係る基板構造をレジスト膜側から見た平面図である。また、図2(b)は、図2(a)に示した基板構造のII−II(本明細書においては図2中に示したローマ数字の「2」に対応する記号として便宜的に「II」を用いる)線における断面構造を示す図である。なお、図2(a)に示した平面図において、基板周縁部におけるレジスト膜の盛り上がりの状態を明瞭にするため、便宜的にハッチングを施して示した。
本実施形態に係る基板構造は、図1(a)、(b)に示すように、均一な板厚を有する矩形状(長方形状)の平板ガラスからなる基板10において、該基板10の周縁部領域10aに、基板10の上面(図1(b)の上面)が基板10の端面10cに向けて基板の下面方向に傾斜した傾斜面(平坦化手段)11を有している。また、基板10の傾斜面11が形成されていない領域には、薄膜トランジスタや有機EL素子等の機能素子が形成される素子形成領域(有効領域)10bが設定されている。
このような基板構造を有する基板10の上面に、スピンコート法等を用いてレジスト膜(塗布膜)を形成すると、図2(a)、(b)に示すように、基板10の周縁部領域10aに傾斜面11が設けられているので、基板10の周縁部領域10aにおいては、レジスト膜が基板10の端面10c方向に落ち込み、かつ、基板10の端部からやや張り出すように形成される。
これにより、基板10の周縁部領域10aでは、レジスト膜20表面の盛り上がり20aが抑制される。したがって、基板10の周縁部領域10aに近接する位置まで、基板10の中央部と略均一な膜厚を有するレジスト膜20を形成して、良好なパターニングを行うことができるので、基板10の上面に設定される素子形成領域10bを拡げることができる。
また、均一な膜厚を有するレジスト膜20が形成される領域が基板10の周縁部に近接する位置まで拡がることにより、図2(a)に示すように、露光現像工程で用いられるマスクの位置合わせのためのアライメントマーク12を、基板10の角部等の極力端部側に配置することができるので、パターンずれの発生を抑制して製品歩留まりを向上させることができる。
さらに、基板10の周縁部領域10aにおけるレジスト膜20表面の盛り上がり20aが抑制されるので、露光現像工程で用いられるコンタクト露光機と基板上面との接触を防止してプロセス不良に伴う製品歩留まりの低下を抑制することができる。
(基板構造を用いた成膜方法及びパネル基板の製造方法)
次に、上述した基板構造を用いた塗布膜の成膜方法、並びに、基板構造を用いたパネル基板の製造方法について説明する。ここでは、本実施形態に係る基板構造を用いたパネル基板の一例として、有機EL表示装置の表示パネルに適用されるパネル基板を製造する場合について説明する。
図3は、本実施形態に係る基板構造を用いたパネル基板の製造方法を示す概略工程図である。ここでは、図1、図2に示した基板構造を適宜参照しながら説明する。
本実施形態に係る基板構造を用いたパネル基板の製造方法は、概略、マザー基板(主基板)への傾斜面(平坦化手段)の形成工程と、アライメントマークの形成工程と、表示素子や駆動素子、配線等の回路装置の形成工程と、パネル基板の切り出し工程と、を有している。
まず、図1、図3(a)に示すように、ガラス基板やアクリル基板等からなる透明な矩形状のマザー基板10X(図1に示した基板10に相当する)において、周縁部領域10aに、レジスト膜の平坦化手段として、マザー基板10Xの上面に対して所定の傾斜角を有し、かつ、マザー基板10Xの端面10c方向に傾斜した傾斜面11を形成する。
この傾斜面11は、図1に示したように、例えばマザー基板10Xの全周にあたる周縁部領域10aを、均一に機械的に研磨加工することにより形成する方法を適用することができる。傾斜面11の角度やその面積は、マザー基板10X上に成膜されるレジスト膜を形成する液状材料の粘度や乾燥度合い等に応じて適宜設定される。
次いで、図3(b)に示すように、マザー基板10Xの上面にスパッタリング法等を用いて金属膜12Xを成膜する。次いで、スピンコート法によりマザー基板10X上にレジスト膜の液状材料を滴下した後、所定の回転数でマザー基板10Xを回転させて上記金属膜12X上に塗布し、加熱乾燥させてレジスト膜20を形成する。このとき、図3(b)に示すように、マザー基板10Xの周縁部領域10aを除く領域(素子形成領域10bを含む領域)では、略均一な膜厚のレジスト膜20が形成される。一方、マザー基板10Xの周縁部においては、マザー基板10Xの中央部に比較して、塗布された液状材料が表面張力により集中することによりレジスト膜20が厚く成膜される。
ここで、本実施形態においては、マザー基板10Xの周縁部領域10aに傾斜面11が設けられているので、当該周縁部領域10aにおけるレジスト膜20がマザー基板10Xの端面10c方向に落ち込むように形成される。すなわち、レジスト膜20がマザー基板10Xの中央部(例えば素子形成領域10b)に形成されるレジスト膜20よりも厚く成膜されることによる膜厚の増加分が、周縁部領域10aに形成された傾斜面11に沿って落ち込むことにより吸収される。
これにより、マザー基板10Xの周縁部におけるレジスト膜20表面の盛り上がり20aが緩和されて、マザー基板10Xの上面に略均一な膜厚を有するレジスト膜20が成膜されることになる。これは換言すると、マザー基板10Xの周縁部領域10aに隣接する領域(周縁部領域10aと素子形成領域10bとの間の領域)においても、レジスト膜20表面の盛り上がり20aの影響が抑制されるので、素子形成領域10bに形成されるレジスト膜20と略均一の膜厚を有するレジスト膜20が形成される領域が拡がることを意味している。
次いで、露光現像処理を行って、上記レジスト膜20をマスクとして用いて金属膜12Xをパターニングして、マザー基板10Xの周縁部領域10aに隣接する領域にアライメントマーク12を形成する。ここで、周縁部領域10aに隣接する領域に形成されるレジスト膜20の膜厚は、素子形成領域10bの膜厚と略均一に形成されているので、レジスト膜20の盛り上がり20aに影響されることなく、アライメントマーク12を形成することができる。ここで、アライメントマーク12は、図2(a)に示すように、例えばマザー基板10Xの四隅に形成される。
次いで、上記アライメントマーク12を用いて、図3(c)に示すように、マザー基板10Xの素子形成領域10bに、複数の有機EL素子41や、薄膜トランジスタ42、配線層43、コンタクトホール、接続端子等からなる回路装置を形成する。ここで、図示を省略したが、マザー基板10Xの素子形成領域10bには、各々、個別の回路装置を搭載した複数の表示パネルが形成される。なお、図3(c)において、44はゲート絶縁膜、45は層間絶縁膜、46はパッシベーション膜である。
次いで、図3(d)に示すように、マザー基板10Xに形成された各表示パネルごとの境界線(又は境界領域)を切断線として、マザー基板10Xを切断して、個別のパネル基板として切り離す。このとき、マザー基板10Xの周縁部の傾斜面11が形成された周縁部領域10a、及び、その周縁部領域10aに隣接するアライメントマーク12が形成された領域は、各表示パネルから切り離されて破棄される。これにより、1枚のマザー基板10Xから個別の表示パネルが複数枚切り出される。
(作用効果の検証)
次に、従来技術における成膜方法によりガラス基板上にレジスト膜を成膜する場合について説明し、本実施形態に係る成膜方法の作用効果の優位性について説明する。
図4は、従来技術における成膜方法により基板上にレジスト膜を成膜した場合(以下、「比較例」と記す)の膜厚の変化を示す概念図である。図4(a)は、比較例における基板の概略平面図であり、図4(b)は、図4(a)に示した平面図のIV−IV(本明細書においては図4中に示したローマ数字の「4」に対応する記号として便宜的に「IV」を用いる)線における概略断面図である。なお、図4(a)に示した平面図において、基板周縁部におけるレジスト膜の盛り上がりの状態を明瞭にするため、便宜的にハッチングを施して示した。
図5は、従来技術における成膜方法により基板の周縁部付近(四隅)にアライメントマークを形成した場合の配置位置とその形成状態を示す図である。図5(a)は、アライメントマークの配置位置を示す概略平面図であり、図5(b)は、図5(a)に示した位置にアライメントマークを形成した場合の、パターニング不良を示す写真画像である。
図4(a)、(b)に示すように、比較例に係る基板110は、均一な板厚を有する矩形状(長方形状)の平板ガラスである。すなわち、上述した実施形態(図1参照)に示したように、基板10の周縁部領域10aに傾斜面11は設けられていない。また、基板110の周縁部付近110dを除く領域には素子形成領域110bが設定されている。
このような基板上面へのスピンコート法によるレジスト膜120の成膜方法は、周知の通り、基板110に対してレジスト膜120の液状材料を滴下した後、所定の回転数で基板110を回転させて生じる遠心力により、当該液状材料を基板上面の全域に均一に拡げて塗布し、加熱乾燥させることによりレジスト膜120を成膜する。ここで、図4(b)に示すように、レジスト膜120の膜厚は、基板110の周縁部付近110dを除く領域(素子形成領域110bを含む領域)では、略均一に形成されるが、周縁部付近110dや角部においては、部分的に膜厚が厚く形成される。
このようなレジスト膜120の膜厚の不均一は、基板110上に塗布された液状材料に表面張力が働くことに起因するが、これにより次のような不具合が発生する。例えば成膜されたレジスト膜がポジタイプの場合について説明すると、通常、露光した部分のレジスト膜は現像時には溶けてなくなるが、膜厚が所定の厚さよりも厚く成膜されていると、露光量が足りないことになり、現像時にレジスト膜が完全に除去されずにその一部が残ってしまう。そのため、レジスト膜の下層にあるパターニング対象の膜(金属膜等)が所望の形状にパターニング加工できなくなるという問題を有していた。
特に、図5(a)に示すように、基板110の周縁部付近110dに、金属材料等を用いてアライメントマーク112を設ける場合、図4に示したように、基板110の周縁部においてレジスト膜120の膜厚が不均一になると、図5(b)に示すように、レジスト膜の下層にあるパターニング対象の金属膜が現像時に良好に除去されずに残留する(図中左上側のパターニング不良領域参照)。この残留した金属膜が、本来アライメントマーク112が配置される位置に重複したり近傍に位置したりすると、図5(b)に示すように、アライメントマーク112が正常に形成されなくなる(図中の残留した金属膜とアライメントマークの重なり参照)。これにより、アライメントマーク112の配置位置が不明瞭となり、以後の露光現像工程におけるパターンずれが発生して製品の歩留まりが低下するという問題を有している。
なお、図5(b)に示したパターニング不良の写真画像は、以下のような条件で実験した場合の基板角部(アライメントマーク周辺;図5(a)中のA部)の拡大写真である。
・レジスト材料:NPR3510S1(ナガセケムテックス社製)
・下地の金属膜:クロム(Cr)合金、アルミニウム−ネオジウム−チタン(AlNdTi)合金等
・スピンコート条件:初期回転数500rpmから最高回転数900rpm程度の間
・通常レジスト膜厚:1.5μm
・基板周縁部や角部でのレジスト膜の盛り上がり(膜厚):数μmから10数μm
ところで、上述したようなアライメントマークのパターニング不良を回避する方法として、レジスト膜の膜厚が不均一になる基板の周縁部付近を避けてアライメントマークを形成することが考えられる。例えば基板の周縁部付近ではなく、基板の比較的中央寄りの位置にアライメントマークを配置することが考えられるが、この場合、素子形成領域はアライメントマークの内側に設定されるので、素子形成領域が狭くなる。そのため、基板から切り出されるパネル基板の枚数が少なくなるという問題を有していた。また、アライメントマークが基板の中央寄りに配置された場合、基板の四隅に配置する場合に比較して、露光現像工程で用いられるマスクの面回転(θ角ずれ)が生じやすくなり、パターンずれが発生しやすくなるという問題も有していた。さらに、基板の周縁部においてレジスト膜表面に盛り上がりが生じることにより、コンタクト露光機と基板とが接触する可能性が高くなり、プロセス不良が生じやすくなるという問題も有していた。
これに対して、本実施形態に係る基板構造及びこれを用いた塗布膜の成膜方法並びにパネル基板の製造方法においては、基板10の周縁部領域10aに、レジスト膜20の平坦化手段として傾斜面11を設けているので、基板10の周縁部に成膜されるレジスト膜20の膜厚の増加分を吸収することができる。
これにより、基板10の周縁部領域10aでは、レジスト膜20表面の盛り上がり20aが緩和され、また、周縁部領域10aに隣接する領域においても、レジスト膜20表面の盛り上がり20aの影響が抑制されるので、均一な膜厚を有するレジスト膜20が形成された領域を拡げることができる。
したがって、基板に設定される素子形成領域(有効領域)を拡げることができるので、切り出し可能なパネル基板の枚数を増加させたり、基板を有効に利用したりすることができる。また、アライメントマークを基板の極力端部に近い領域に配置した場合であっても良好にパターニング形成することができるので、以後の露光現像工程におけるパターンずれの発生を抑制することができ、製品の歩留まりを向上させることができる。さらに、基板の周縁部付近におけるレジスト膜表面の盛り上がりを抑制することができるので、露光現像工程において適用されるコンタクト露光機と基板上面との接触を防止して、プロセス不良に伴う製品歩留まりの低下を抑制することができる。
なお、上述した実施形態においては、傾斜面を基板やマザー基板の周縁部の全周に形成した基板構造を示したが、本発明はこれに限定されるものではなく、基板の周縁部領域であって、例えばアライメントマークの配置位置に対応する領域(例えば基板の角部領域)のみを部分的に研磨加工して傾斜面を設けるものであってもよい。このような基板構造は、上述した有機EL表示パネルに限定されるものではなく、液晶表示パネルや他のパネル基板に適用することができる。
また、上述した実施形態においては、レジスト膜の成膜方法としてスピンコート法を適用した場合について説明したが、本発明はこれに限定されるものではなく、ダイコート法等の他の成膜方法を適用するものであってもよい。すなわち、基板上に液状材料を塗布することにより、所定の膜厚のレジスト膜や層間絶縁膜等の塗布膜を形成するものであれば良好に適用することができる。
さらに、上述した実施形態においては、基板の周縁部領域に設けられるレジスト膜の平坦化手段として、素子形成領域における基板上面に対して鋭角をなし、かつ、基板端面方向に傾斜した傾斜面を設けた基板構造を示したが、本発明はこれに限定されるものではなく、他の断面形状を有するものであってもよい。すなわち、基板の周縁部付近において、塗布されたレジスト膜の液状材料が基板の板厚方向に落ち込んで、または、溜まってレジスト膜上面の盛り上がりが緩和される基板構造を有するものであれば、例えば基板の周縁部領域に階段状の段差を設けたものであってもよい。
10 基板
10X マザー基板
10a 周縁部領域
10b 素子形成領域
10c 端面
11 傾斜面
12 アライメントマーク
20 レジスト膜
20a 盛り上がり

Claims (7)

  1. 上面に液状材料を滴下して塗布することにより所望の塗布膜が形成される矩形状の基板構造において、
    前記基板上面に設けられた素子形成領域の外側にある前記基板上面に設けられた周縁部領域に、前記基板の上面が前記基板の端面に向けて前記基板の下面方向に傾斜した傾斜面からなる平坦化手段を設けたことを特徴とする基板構造。
  2. 前記平坦化手段は、少なくとも前記基板に施される露光現像処理で用いられるマスクの位置合わせのためのアライメントマークの形成位置以外に設けられていることを特徴とする請求項1記載の基板構造。
  3. 基板の上面に液状材料を滴下して塗布することにより所望の塗布膜を形成する塗布膜の成膜方法において、
    前記基板は、前記基板上面に設けられた素子形成領域の外側にある前記基板上面に設けられた周縁部領域に、前記基板の上面が前記基板の端面に向けて前記基板の下面方向に傾斜した傾斜面を有し、
    前記基板の前記素子形成領域及び前記周縁部領域に前記塗布膜を成膜する工程を有することを特徴とする塗布膜の成膜方法。
  4. 前記塗布膜は、スピンコート法により形成される絶縁膜であることを特徴とする請求項3記載の塗布膜の成膜方法。
  5. 前記塗布膜は、前記基板に施される露光現像処理で用いられる感光性のレジスト膜であることを特徴とする請求項3又は4記載の塗布膜の成膜方法。
  6. 主基板の上面に複数の個別の装置を形成し、該主基板を分割することにより前記個別の装置を搭載した複数のパネル基板を製造するパネル基板の製造方法において、
    前記主基板に液状材料を滴下して塗布することにより所望の塗布膜を形成する工程に先立って、前記パネル基板が形成される有効領域の外側である前記主基板上面の周縁部領域に、前記主基板の上面が前記主基板の端面に向けて前記主基板の下面方向に傾斜した傾斜面からなり、前記塗布膜の膜厚の変動を吸収する平坦化手段を形成する工程を有することを特徴とするパネル基板の製造方法。
  7. 前記主基板を分割することより、前記複数のパネル基板を製造する際に、前記平坦化手段が形成された前記主基板の周縁部を前記パネル基板から切り離すことを特徴とする請求項6記載のパネル基板の製造方法。
JP2009008416A 2009-01-19 2009-01-19 基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法 Pending JP2010165959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009008416A JP2010165959A (ja) 2009-01-19 2009-01-19 基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008416A JP2010165959A (ja) 2009-01-19 2009-01-19 基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010165959A true JP2010165959A (ja) 2010-07-29

Family

ID=42581887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009008416A Pending JP2010165959A (ja) 2009-01-19 2009-01-19 基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法

Country Status (1)

Country Link
JP (1) JP2010165959A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023093A (ja) * 2013-07-17 2015-02-02 株式会社ディスコ 積層ウェーハの加工方法
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023093A (ja) * 2013-07-17 2015-02-02 株式会社ディスコ 積層ウェーハの加工方法
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
KR20180052633A (ko) * 2015-09-15 2018-05-18 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
JPWO2017047355A1 (ja) * 2015-09-15 2018-07-12 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
KR102628875B1 (ko) * 2015-09-15 2024-01-25 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체

Similar Documents

Publication Publication Date Title
JP4757628B2 (ja) 液晶パネル及びその製造方法
JP4084290B2 (ja) 液晶表示素子の製造方法
US8581252B2 (en) Active device array substrate, color filter substrate and manufacturing methods thereof
WO2021068805A1 (zh) 显示面板及其制造方法、显示装置
WO2016045395A1 (zh) 阵列基板及其制作方法、显示装置
US20170090232A1 (en) Display substrate, manufacturing method thereof and display device
US8661973B2 (en) Screen plate including dummy printing region and full surface solid printing region
US9436050B2 (en) Method of planarizing protrusions on an array substrate of a liquid crystal panel
JP2007193300A (ja) 液晶表示素子
US10488710B2 (en) Array substrate and method for manufacturing the same, and display apparatus
US20180337202A1 (en) Tft substrate manufacturing method
WO2016058323A1 (zh) 显示基板及显示装置
JP5318486B2 (ja) 液晶表示パネル及びその製造方法
JP2007148333A (ja) 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版
JP2010165959A (ja) 基板構造及びその基板構造を用いた塗布膜の成膜方法並びにその基板構造を用いたパネル基板の製造方法
US11710747B2 (en) Array substrate, manufacturing method thereof, and display device
JP2015087650A (ja) 液晶表示装置及びその製造方法
KR101026085B1 (ko) 액정표시장치용 액정패널 및 그 제조 방법
WO2016188259A1 (zh) 有机发光二极管基板及其制备方法
JP2010164871A (ja) 成膜装置及び成膜方法
JP2009115992A (ja) 平坦化構造の製造方法、及び表示装置の製造方法
JP4325802B2 (ja) Tftアレイパターン形成方法
JP6810718B2 (ja) 表示装置、及び表示装置の製造方法
KR102010959B1 (ko) 배향막 형성 방법 및 이를 이용한 액정표시장치 제조 방법
JP4632741B2 (ja) 液晶表示装置用の基板の製造方法