JP2010158361A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2010158361A
JP2010158361A JP2009001958A JP2009001958A JP2010158361A JP 2010158361 A JP2010158361 A JP 2010158361A JP 2009001958 A JP2009001958 A JP 2009001958A JP 2009001958 A JP2009001958 A JP 2009001958A JP 2010158361 A JP2010158361 A JP 2010158361A
Authority
JP
Japan
Prior art keywords
control unit
memory clear
power
clear signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009001958A
Other languages
Japanese (ja)
Other versions
JP5263526B2 (en
Inventor
Yoshikazu Tanigawa
義和 谷川
Tomohiro Kubota
智裕 久保田
Junya Sugimura
純也 杉村
Nobu Nishizawa
暢 西澤
Toshiaki Sonoda
豪章 薗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympia KK
Original Assignee
Olympia KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympia KK filed Critical Olympia KK
Priority to JP2009001958A priority Critical patent/JP5263526B2/en
Publication of JP2010158361A publication Critical patent/JP2010158361A/en
Application granted granted Critical
Publication of JP5263526B2 publication Critical patent/JP5263526B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a fraudulent act for winning a prize through fraudulently initializing a game machine and to prevent a memory clear process from being fraudulently performed when a power source is turned on. <P>SOLUTION: In this game machine, a memory clear signal transmitted by a memory clear switch provided on a power source is transmitted to a main substrate via a release control section. When receiving a memory clear signal, the release control section determines whether the timing of receiving the memory clear signal coincides with the timing of starting the power source or not. If it determines that the timing of receiving the memory clear signal does not coincide with the timing of starting the power source, the memory clear signal is nullified. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、弾球遊技機(パチンコ機)などの遊技機に関し、特に遊技機を不正に初期設定する行為を防止する技術に関する。   The present invention relates to a gaming machine such as a ball game machine (pachinko machine), and more particularly to a technique for preventing an act of illegally initializing a gaming machine.

遊技機設置営業店(ホール)などに設置されている弾球遊技機(いわゆるパチンコ機)は、遊技球(遊技媒体とも呼ぶ)を用いて遊技を行うものである。借り受けた遊技球を弾球遊技機の遊技盤に設けられている盤面へ打ち出し、当該遊技球が予め定められた入賞口に入るごとに所定数の遊技球を払い出すようになっている。払い出される遊技球は賞球と呼ばれる。   A ball ball game machine (a so-called pachinko machine) installed in a game machine installation store (hall) or the like uses a game ball (also called a game medium) to play a game. The borrowed game balls are launched to the board surface provided on the game board of the ball game machine, and a predetermined number of game balls are paid out each time the game balls enter a predetermined winning opening. The game balls to be paid out are called prize balls.

弾球遊技機の盤面に設けられている入賞口には次のようなものがある。
(1)普通入賞装置
(2)スタートチャッカー(始動入賞装置)
(3)アタッカー(大入賞装置)
(4)スルーチャッカー(入賞チャッカー)
There are the following winning holes provided on the board of the ball game machine.
(1) Ordinary winning device (2) Start chucker (starting winning device)
(3) Attacker (Large winning device)
(4) Through chucker (winning chucker)

スタートチャッカー(始動入賞装置)は特定入賞装置とも呼ばれる。遊球球がスタートチャッカー(始動入賞装置)に受け入れられて入賞状態になったとき、賞球を払い出すとともに電子的な抽選を行い、当選の場合に通常状態から遊技者にとって有利な遊技状態となるよう、アタッカー(大入賞装置)を開放状態にするものである。
アタッカー(大入賞装置)は特別入賞装置とも呼ばれる。
The start chucker (starting winning device) is also called a specific winning device. When a game ball is accepted by the start chucker (start prize-winning device) and enters the winning state, the prize ball is paid out and an electronic lottery is performed. In the case of winning, the game state is advantageous to the player from the normal state. Thus, the attacker (large winning device) is opened.
The attacker (large winning device) is also called a special winning device.

スルーチャッカー(入賞チャッカー)は直接賞球を払い出すものではないが、本明細書において入賞口に含める。遊技球がスルーチャッカー(入賞チャッカー)を通過したことが検知されたとき、電子的な抽選を行い、当選したときは遊技者にとって有利な遊技状態となるよう、スタートチャッカー(始動入賞装置)を所定時間開放し、遊技球がスタートチャッカー(始動入賞装置)に入りやすくする。スルーチャッカー(入賞チャッカー)に受け入れられた遊技球はそのまま盤面を移動し、他の入賞口又は排出口(アウト口)に受け入れられる。   The through chucker (winning chucker) does not pay out the winning ball directly, but is included in the winning slot in this specification. When it is detected that the game ball has passed through the through chucker (winning chucker), an electronic lottery is performed. When winning, a predetermined start chucker (starting winning device) is set so that a game state is advantageous to the player. The time is released to make it easier for the game ball to enter the start chucker (start prize winning device). The game ball received by the through chucker (winning chucker) moves on the board as it is and is received by another winning port or discharge port (out port).

近年、パチンコ機においては、遊技盤の中央に設けられる可変表示装置(センター役物)の表示画面によって遊技者に特別な利益を発生させるものが知られている。例えば、可変表示装置(センター役物)に表示される図柄が変動し停止した時の図柄の組合せによって「当り」と称される動作が開始し、遊技盤面の下方に設けられる大入賞装置が連続して開放され、その間に多数の入賞が得られることから遊技者に大量の賞球が払出されるものがある。このようなパチンコ機は、当り判定用の乱数発生手段を具備し、始動入賞装置に遊技球が入賞したときに、乱数発生手段の乱数を抽出するとともに可変表示装置(センター役物)の図柄変動を開始させ、当該抽出した乱数の値が予め定めた条件に合致するときに可変表示装置(センター役物)の表示変動を当り図柄で停止させ、当り動作を開始する。乱数発生手段として、カウンタやレジスタ等のハードウエアで構成されるもの又はソフトウエアで実行されるカウンタで実現されるものがある。   In recent years, pachinko machines are known that generate special benefits for players by the display screen of a variable display device (center accessory) provided in the center of the game board. For example, an action called “winning” is started by a combination of symbols when the symbols displayed on the variable display device (center role) fluctuate and stop, and a large winning device provided below the game board surface continues. In some cases, a large number of winning balls are paid out to the player because a large number of winnings are obtained during that time. Such a pachinko machine is provided with a random number generating means for determining hits, and when a game ball is won in the start winning device, it extracts the random number of the random number generating means and changes the design of the variable display device (center accessory) When the extracted random number value matches a predetermined condition, the display variation of the variable display device (center accessory) is stopped at the winning symbol, and the hitting operation is started. As the random number generating means, there are one constituted by hardware such as a counter and a register, or one realized by a counter executed by software.

図8(a)を参照して、従来の遊技機の内部構造について説明を加える。
40は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部(「メイン基板」とも呼ばれる)である。
40bは、前記制御部40にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部(「サブ基板」とも呼ばれる)である。
42は、賞球の払い出し制御を行う払出制御部である。
With reference to Fig.8 (a), description is added about the internal structure of the conventional game machine.
Reference numeral 40 denotes a control unit (also referred to as a “main board”) that performs electrical game control processing and generates main processing information.
Reference numeral 40b denotes a sub-control unit (also referred to as “sub-board”) that performs control to perform predetermined output mode processing by obtaining the processing information generated by the control unit 40.
A payout control unit 42 performs payout control of prize balls.

PSは、制御部40、副制御部40b、払出制御部42及びその他のユニットに+5Vなどの直流電圧を供給する電源部である。電源部PSは、前記直流電源を発生する図示しない電源装置とともに、メモリクリアスイッチMCLR、リセット信号を発生するリセット回路C1及び電源電圧の低下を検出する電断監視回路C2を含んでいる。   PS is a power supply unit that supplies a DC voltage such as +5 V to the control unit 40, the sub-control unit 40b, the payout control unit 42, and other units. The power supply unit PS includes a memory clear switch MCLR, a reset circuit C1 that generates a reset signal, and a power interruption monitoring circuit C2 that detects a decrease in power supply voltage, together with a power supply device (not shown) that generates the DC power supply.

電源部PSからは複数のワイヤハーネス(配線)が出ており、それらは制御部40、副制御部40b、払出制御部42及びその他のユニットに接続されている。当該ワイヤハーネスを通じて、電源・メモリクリア信号(RAMクリア信号)・リセット信号・電断信号などが送られている。   A plurality of wire harnesses (wirings) come out from the power supply unit PS, and they are connected to the control unit 40, the sub-control unit 40b, the payout control unit 42, and other units. A power supply, a memory clear signal (RAM clear signal), a reset signal, a power interruption signal, and the like are sent through the wire harness.

図8において、制御部40と副制御部40bが遊技盤(交換部材)として点線内に描かれているが、これは、物理的な配置の点で制御部40と副制御部40bがひとつのユニットとしてまとめられ、電源部PSと払出制御部42と切り離すことができることを意味する。他方、電源部PSと払出制御部42はいずれも遊技機の背面下部に位置し、両者は比較的近接して配置されている。   In FIG. 8, the control unit 40 and the sub-control unit 40b are drawn as dotted lines in the game board (exchange member). This is because the control unit 40 and the sub-control unit 40b are one in terms of physical arrangement. It means that the power supply unit PS and the payout control unit 42 can be separated from each other as a unit. On the other hand, the power supply unit PS and the payout control unit 42 are both located at the lower back of the gaming machine, and both are arranged relatively close to each other.

特開2007−244799号公報JP 2007-244799 A 特開2004−89701号公報JP 2004-89701 A 特開2003−230727号公報JP 2003-230727 A

前述の乱数発生手段は、具体的には、一定周期で動作するカウンタである。すなわち、生成される乱数は、初期値(0000)から最大値(例えばFFFF)までの値を一定の周期で繰り返すものである。ところで、遊技機は、電源断時にメモリに電力を供給するバックアップ電源を内蔵しており、電源断によってメモリの内容が消えることがなく、乱数も電源断直前の値を保持している。電源投入時にメモリを初期状態にするためには(言い換えれば、メモリクリアするためには)、メモリクリアスイッチMCLRをオンにしつつ、遊技機の電源をオンにしなければならない。メモリクリアスイッチMCLRがオンであると、電源部PSからメモリクリア信号が出力される。メモリクリアは、電源投入ごとに毎回行われるわけでない。   Specifically, the random number generation means described above is a counter that operates at a constant period. That is, the generated random number repeats a value from an initial value (0000) to a maximum value (for example, FFFF) at a constant cycle. By the way, the gaming machine has a built-in backup power source that supplies power to the memory when the power is turned off, and the contents of the memory are not erased by the power being turned off, and the random number holds the value immediately before the power is turned off. In order to bring the memory to the initial state when the power is turned on (in other words, to clear the memory), the gaming machine must be turned on while the memory clear switch MCLR is turned on. When the memory clear switch MCLR is on, a memory clear signal is output from the power supply unit PS. The memory clear is not performed every time the power is turned on.

電源がオンになると、制御部40aのCPUはそのときのメモリクリアスイッチMCLRの状態を調べる。それがオンつまりメモリクリア信号が有効であると、CPUは起動処理を行った後に、メモリの全領域をクリア(初期状態)する。しかる後に、通常処理を行うための所定の処理を実行して通常処理に移行させて遊技の受け付けが可能になる。通常処理において、乱数が発生される。具体的には、メモリの所定の領域(番地)のデータを乱数値(例えば、0〜65535の範囲の数値)と定義しておき、当該データを所定の間隔で+1するというカウント動作(例えば、0から65535とするまでカウントアップする動作)を繰り返す。   When the power is turned on, the CPU of the control unit 40a checks the state of the memory clear switch MCLR at that time. If it is on, that is, if the memory clear signal is valid, the CPU clears all areas of the memory (initial state) after performing the startup process. After that, a predetermined process for performing the normal process is executed to shift to the normal process, and the game can be accepted. In normal processing, random numbers are generated. Specifically, data in a predetermined area (address) of the memory is defined as a random value (for example, a numerical value in the range of 0 to 65535), and the data is incremented by 1 at a predetermined interval (for example, Counting up from 0 to 65535) is repeated.

以上の説明からわかるように、遊技機の乱数は、初期化などの特定の処理が行われない限り、一定周期で規則的にカウント動作が繰り返される更新値である。そして、メモリクリアスイッチMCLRをオンにして電源をオンにした場合は、その初期値は毎回同じである。従って、電源オンから通常処理を開始するまでの時間と乱数の更新に係る繰り返し周期を知れば、任意の時点で更新される乱数値を予測することができ、所望の乱数値を取得して意図的に大当りを獲得することも可能である。   As can be seen from the above description, the random number of the gaming machine is an updated value in which the counting operation is regularly repeated at a constant period unless a specific process such as initialization is performed. When the memory clear switch MCLR is turned on and the power is turned on, the initial value is the same every time. Therefore, knowing the time from power-on to starting normal processing and the repetitive cycle for updating random numbers, it is possible to predict the random number value to be updated at any point in time, and obtain the desired random number value It is also possible to win big hits.

そのため、図8(b)に示すようにワイヤハーネスの途中に不正な基板Xを設け、当該基板Xからメモリクリア信号やリセット信号を不正に出力させメモリをクリアさせることで、乱数値を予測するという不正行為が存在する。   Therefore, as shown in FIG. 8B, an illegal board X is provided in the middle of the wire harness, and a memory clear signal or a reset signal is illegally output from the board X to clear the memory, thereby predicting a random value. There is a dishonest act.

実際の乱数発生周期は非常に短いので、人間技で所望の更新された乱数値を取得するように打球タイミングを調整することは難しい。しかし、打球タイミングを知らせるために一定のテンポを直接的に体に感知させる体感器という装置を使い、所望の更新された乱数値を取得するという不正行為が行われている。予め起動処理時間と乱数発生周期を記憶させた体感器を身体に装着して遊技を行い、電源オンの時点で体感器の動作を開始させることで、当りを発生させる確率が高くなる打球タイミングを知らせているようである。このような体感器の使用は許されるものではないが、その摘発は困難である。そのため、体感器の対策として、遊技機の発生する乱数を予測困難にすることが求められている。   Since the actual random number generation cycle is very short, it is difficult to adjust the hitting timing so as to obtain a desired updated random number value by human skill. However, a fraudulent act of acquiring a desired updated random number value is performed using a device called a sensory device that directly senses a certain tempo in order to notify the timing of hitting the ball. A ball hitting timing that increases the probability of generating a hit by wearing a sensory device that stores the activation processing time and random number generation cycle in advance, playing the game, and starting the sensory sensor operation when the power is turned on. It seems to let you know. Although the use of such sensation devices is not permitted, it is difficult to detect them. Therefore, it is required to make it difficult to predict random numbers generated by gaming machines as a countermeasure for the sensory device.

本発明は、上記課題を解決するためになされたもので、不正なメモリクリアの実行を防止することができる遊技機を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a gaming machine that can prevent unauthorized execution of memory clear.

この発明に係る遊技機は、メモリを含み遊技に係る制御処理を実行する制御部と、前記制御部からの命令に基づき遊技媒体を払い出す払出制御部と、少なくとも前記制御部及び前記払出制御部に電源を供給する電源部と、前記電源部と前記払出制御部を接続する第1ワイヤハーネスと、前記払出制御部と前記制御部を接続する第2ワイヤハーネスと、前記メモリの内容を初期化するためのメモリクリアスイッチとを備え、
前記電源部は、前記メモリクリアスイッチが操作されたときにメモリクリア信号を生成するとともに、前記メモリクリア信号を前記第1ワイヤハーネスを通して前記払出制御部へ送るものであり、
前記払出制御部は、処理部と、前記第1ワイヤハーネスを通して前記電源部からの電源を受ける受電部と、前記第2ワイヤハーネスを通して前記受電部で受けた電源を前記制御部へ送るための送電部と、前記受電部の電圧を監視して当該電圧の立ち上がりで予め定められたリセット信号を発生するリセット回路とを含み、
前記払出制御部の前記処理部は、
前記第1ワイヤハーネスの前記メモリクリア信号を監視し、
前記メモリクリア信号を受信した場合に、前記リセット信号に基づき前記メモリクリア信号の受信タイミングが電源立ち上げ時であるかどうか判断し、
前記メモリクリア信号の受信タイミングが電源立ち上げ時であると判断したとき、前記メモリクリア信号を前記第2ワイヤハーネスを通して前記制御部へ送り、
前記メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、前記メモリクリア信号を無効とし、
前記制御部は、処理部と、前記第2ワイヤハーネスを通して前記払出制御部の前記送電部から電源を受ける受電部と、を含み、
前記制御部の前記処理部は、
前記第2ワイヤハーネスの前記メモリクリア信号を監視し、
前記メモリクリア信号を受信した場合に、予め定められたメモリクリア処理を実行するものである。
A gaming machine according to the present invention includes a control unit that includes a memory and executes a control process related to a game, a payout control unit that pays out game media based on a command from the control unit, and at least the control unit and the payout control unit A power supply for supplying power to the power supply, a first wire harness connecting the power supply and the payout controller, a second wire harness connecting the payout controller and the controller, and initializing the contents of the memory And a memory clear switch for
The power supply unit generates a memory clear signal when the memory clear switch is operated, and sends the memory clear signal to the payout control unit through the first wire harness.
The payout control unit includes a processing unit, a power receiving unit that receives power from the power source unit through the first wire harness, and power transmission for sending power received by the power receiving unit through the second wire harness to the control unit. And a reset circuit that monitors a voltage of the power receiving unit and generates a predetermined reset signal at the rising edge of the voltage,
The processing unit of the payout control unit is
Monitoring the memory clear signal of the first wire harness;
If the memory clear signal is received, determine whether the reception timing of the memory clear signal is based on the reset signal when the power is turned on,
When it is determined that the reception timing of the memory clear signal is when the power is turned on, the memory clear signal is sent to the control unit through the second wire harness,
When it is determined that the reception timing of the memory clear signal is not when the power is turned on, the memory clear signal is invalidated,
The control unit includes a processing unit, and a power receiving unit that receives power from the power transmission unit of the payout control unit through the second wire harness,
The processing unit of the control unit is
Monitoring the memory clear signal of the second wire harness;
When the memory clear signal is received, a predetermined memory clear process is executed.

前記制御部は、さらに、前記受電部の電圧を監視して当該電圧の立ち上がりで予め定められたリセット信号を発生するリセット回路を含み、
前記制御部の前記処理部は、前記リセット回路の前記リセット信号に基づき前記メモリクリア信号の受信タイミングが電源立ち上げ時であるかどうか判断し、
前記メモリクリア信号の受信タイミングが電源立ち上げ時であると判断したとき、前記メモリクリア処理を実行し、
前記メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、前記メモリクリア処理を実行しない、ようにしてもよい。
The control unit further includes a reset circuit that monitors the voltage of the power receiving unit and generates a predetermined reset signal at the rising edge of the voltage,
The processing unit of the control unit determines whether the reception timing of the memory clear signal is a power-up time based on the reset signal of the reset circuit,
When it is determined that the reception timing of the memory clear signal is when the power is turned on, the memory clear process is executed,
The memory clear process may not be executed when it is determined that the reception timing of the memory clear signal is not when the power is turned on.

前記払出制御部の前記処理部は、前記メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、予め定められたメモリクリアエラー信号を生成して前記制御部へ送信し、
前記制御部の前記処理部は、前記メモリクリアエラー信号を受信したとき、予め定められたエラー処理を実行するようにしてもよい。
When the processing unit of the payout control unit determines that the reception timing of the memory clear signal is not when the power is turned on, a predetermined memory clear error signal is generated and transmitted to the control unit,
The processing unit of the control unit may execute a predetermined error process when receiving the memory clear error signal.

前記メモリクリアエラー信号は、前記メモリクリア信号のビットを反転したものであってもよい。   The memory clear error signal may be obtained by inverting the bit of the memory clear signal.

この発明によれば、電源部に設けられたメモリクリアスイッチによるメモリクリア信号を、払出制御部を経由して制御部(メイン基板)に与えるとともに、前記払出制御部において電源立ち上げ時以外のメモリクリア信号を無効化することで、不正なメモリクリアの実行を防止することができる。   According to the present invention, the memory clear signal from the memory clear switch provided in the power supply unit is given to the control unit (main board) via the payout control unit, and the memory other than when the power supply is turned on in the payout control unit. By invalidating the clear signal, it is possible to prevent unauthorized execution of memory clear.

遊技機の表面構造を示す斜視図である。It is a perspective view which shows the surface structure of a game machine. 遊技機の裏面構造を示す斜視図である。It is a perspective view which shows the back surface structure of a game machine. 遊技者から見た盤面の様子を示す図(正面図)である。It is a figure (front view) which shows the mode of the board surface seen from the player. 遊技機の機能ブロック図である。It is a functional block diagram of a gaming machine. 発明の実施の形態に係る電源系統を示すブロック図である。It is a block diagram which shows the power supply system which concerns on embodiment of invention. 発明の実施の形態に係る払出制御部のメモリクリア信号処理のフローチャートである。It is a flowchart of the memory clear signal process of the payout control part which concerns on embodiment of invention. 発明の実施の形態に係る制御部の受信処理のフローチャートである。It is a flowchart of the reception process of the control part which concerns on embodiment of invention. 従来の遊技機の電源系統を示すブロック図である。It is a block diagram which shows the power supply system of the conventional game machine.

弾球遊技機の構造概略について図1及び図2を参照して説明を加える。
まず、図1を参照して本発明の実施の形態に係る遊技機の外部的構造につき説明する。
外枠50は、遊技機設置営業店に設けられた設置場所(島設備など)へと固定させるための縦長方形状からなる木製の枠部材である。
本体部材51は、外枠50の内部に備えられ、ヒンジ部51aを介して外枠に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。この本体部材51は、枠状に形成されその内側に空間部を有している。
開口枠扉52は、遊技機の前面側となる前記本体部材51の前面に、ロック機能付きで且つ開閉自在となるように装着され、枠状に構成されることでその内側を開口部とした扉部材である。
なお、開口枠扉52の開口部にガラス製又は樹脂製からなる透明板部材が設けられ、開口部近傍に電飾52a、スピーカ52b、などが取り付けられている。
後述する遊技盤(図1では示していない)は、本体部材51の空間部に臨むように、本体部材51に所定の固定部材を用いて着脱自在に装着されている。遊技盤の本体部材51への装着後は、その遊技領域を前記開口部より観察することができる。
An outline of the structure of the ball game machine will be described with reference to FIGS. 1 and 2.
First, the external structure of the gaming machine according to the embodiment of the present invention will be described with reference to FIG.
The outer frame 50 is a wooden frame member having a vertical rectangular shape for fixing to an installation location (island facilities or the like) provided in a gaming machine installation sales shop.
The main body member 51 is a member that is provided inside the outer frame 50 and serves as a longitudinal rectangular gaming machine base body that is rotatably attached to the outer frame via a hinge portion 51a. The main body member 51 is formed in a frame shape and has a space portion inside thereof.
The opening frame door 52 is mounted on the front surface of the main body member 51 on the front side of the gaming machine so as to be openable and closable, and is configured in a frame shape so that the inside is an opening. It is a door member.
A transparent plate member made of glass or resin is provided at the opening of the opening frame door 52, and an electrical decoration 52a, a speaker 52b, and the like are attached in the vicinity of the opening.
A game board (not shown in FIG. 1), which will be described later, is detachably attached to the main body member 51 using a predetermined fixing member so as to face the space of the main body member 51. After the game board is mounted on the main body member 51, the game area can be observed from the opening.

球受皿付き扉53は、遊技機前面において本体部材51の下部に、ロック機能付きで且つ開閉自在となるように装着され、遊技球を貯留する球受皿を少なくとも備えた扉部材である。なお、本実施形態における球受皿付き扉には、以下の部材が取り付けられている。
(1)複数の遊技球が貯留可能で且つ発射駆動装置48へと遊技球を案内させる通路が設けられた球受皿。
(2)該貯留され発射駆動装置48へと案内された遊技球を前記遊技盤10の盤面11に設けられた遊技領域へと打出す操作を行う回動式操作ハンドル48b。
(3)ブリペイドカード読込み処理関係及び借り受ける遊技球の貸出し処理関係の指示をするボタンを備えた球貸し関係の操作部。
(4)球受皿に貯留させた遊技球を遊技球収集容器(俗称、ドル箱)へと排出解除するための球受皿用の貯留球排出操作ボタン。
The door 53 with a ball tray is a door member provided at least with a ball tray for storing a game ball attached to the lower part of the main body member 51 on the front surface of the gaming machine so as to have a lock function and be openable and closable. In addition, the following members are attached to the door with a ball tray in the present embodiment.
(1) A ball tray in which a plurality of game balls can be stored and a passage for guiding the game balls to the firing drive device 48 is provided.
(2) A rotary operation handle 48b for performing an operation of launching the stored game ball guided to the launch drive device 48 to a game area provided on the board surface 11 of the game board 10.
(3) A ball lending-related operation unit provided with buttons for instructing a read-in related to reading a paid card and a lending process related to a borrowed game ball.
(4) A storage ball discharge operation button for a ball tray for releasing the game ball stored in the ball tray into a game ball collecting container (common name, dollar box).

次に、図2を参照して本発明の実施の形態に係る遊技機の内部的構成を説明する。
40は、前述したように、本体部材51若しくは遊技盤11又はこれらに備え付けられる支持部材などを介して設けられ、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。
40bは、前記本体部材51若しくは遊技盤11又はこれらに備え付けられる支持部材などを介して設けられ、前記制御部40にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部である。
42は、賞球の払い出し制御を行う払出制御部である。
43は、遊技球を払い出す遊技球払出装置である。
44は、図示しないランプや電飾52aを制御する電飾制御部である。
46は、スピーカ52bを制御駆動して音響を発生させる音響制御部である。
49は発射駆動装置48を制御する制御装置であって、回動式操作ハンドル48bを介して遊技球を盤面に設けられた遊技領域へと打出し制御を行うための発射制御装置である。
Next, an internal configuration of the gaming machine according to the embodiment of the present invention will be described with reference to FIG.
As described above, reference numeral 40 denotes a control unit that is provided via the main body member 51 or the game board 11 or a support member attached thereto, and performs electrical game control processing to generate main processing information.
40b is provided through the main body member 51 or the game board 11 or a support member provided to the main body member 51, or a sub member that performs control to perform predetermined output mode processing by obtaining processing information generated by the control unit 40. It is a control unit.
A payout control unit 42 performs payout control of prize balls.
43 is a game ball payout device for paying out game balls.
Reference numeral 44 denotes an electric decoration control unit that controls a lamp and electric decoration 52a (not shown).
An acoustic control unit 46 generates sound by controlling and driving the speaker 52b.
49 is a control device for controlling the firing drive device 48, and is a launch control device for controlling the launch of a game ball to a game area provided on the board surface via a rotary operation handle 48b.

図3は遊技機の遊技盤の正面図である。
図3において、11は遊技盤10の盤面である。盤面11は、誘導レール12と、誘導レール12で区画された略円形の遊技領域を落下した遊技球を外部へ導く排出口(アウト口)13と、遊技領域を移動する遊技球の方向を変化せしめる釘14や風車14aなどの障害物を複数個備える矩形の盤面である。
FIG. 3 is a front view of the game board of the gaming machine.
In FIG. 3, reference numeral 11 denotes a board surface of the game board 10. The board surface 11 changes the direction of the guide rail 12, the discharge port (out port) 13 that guides the game ball that has fallen through the substantially circular game area defined by the guide rail 12, and the direction of the game ball that moves in the game area. It is a rectangular board surface provided with a plurality of obstacles such as the nailing 14 and the windmill 14a.

前述した盤面11の遊技領域は、誘導レール12(遊技球を滑走させる滑走部と遊技球を規制する規制部を含む)により略円形状となるように区画形成され、打出された遊技球の移動範囲を規制する領域である。前記滑走部に規制部が続くように設けられている。前記滑走部は全体として螺旋をなして盤面11に配設されている。   The game area of the board surface 11 described above is partitioned and formed into a substantially circular shape by the guide rail 12 (including a sliding part for sliding the game ball and a regulation part for regulating the game ball), and the movement of the game ball that has been launched It is an area that regulates the range. A restricting portion is provided to follow the sliding portion. The sliding portion is arranged on the board surface 11 in a spiral as a whole.

前記排出口(アウト口)13は、遊技領域に投入された遊技球が集束する位置に設けられた回収開口部である。   The discharge port (out port) 13 is a collection opening provided at a position where the game balls thrown into the game area converge.

障害物14としての遊技釘は、遊技球と接触させることにより移動方向を不規則にし、又は移動方向を規制するために、盤面11の適宜な位置に打込まれる複数の棒状部材である。   The game nails as the obstacles 14 are a plurality of rod-shaped members that are driven into appropriate positions on the board surface 11 in order to make the movement direction irregular by contacting with the game ball or to restrict the movement direction.

30aは、遊技領域の中央やや上側に設けられ、演出用表示ランプやLCD(液晶表示装置)などの可変表示部をひとつ又は複数有する可変表示装置(センター役物)である。
30bは、スルーチャッカー(入賞チャッカー)である。
30cは、普通入賞口を有する普通入賞装置である。
30dは、始動入賞口を有するスタートチャッカー(始動入賞装置)である。
30eは、大入賞口を有するアタッカーである。
以下の説明で、30b乃至30dをまとめて入賞口30などと記すことがある。
なお、図示されていないが、上記30b、30c、30dの内部には球通過検出器20b、20c、20dが設けられている(同図の括弧内の符号はそのことを意味する)。
Reference numeral 30a denotes a variable display device (center accessory) that is provided at the center or slightly above the game area and has one or more variable display sections such as an effect display lamp and an LCD (liquid crystal display device).
30b is a through chucker (winning chucker).
30c is a normal winning device having a normal winning opening.
30d is a start chucker (start winning device) having a start winning opening.
30e is an attacker having a big prize opening.
In the following description, 30b to 30d may be collectively referred to as a winning opening 30 or the like.
Although not shown, the ball passage detectors 20b, 20c, and 20d are provided inside the 30b, 30c, and 30d (the reference numerals in parentheses in the figure mean that).

スタートチャッカー30dの始動入賞装置は特定入賞装置と、アタッカー30eの大入賞装置は特別入賞装置とも呼ばれる。
スタートチャッカー(始動入賞装置)30dは、入賞口の開口範囲の拡縮を行わせる可動片をその両側に備え、遊技球を入賞させることにより可変表示を行わせると共に賞球を遊技者に獲得させる入賞装置である。
アタッカー(大入賞装置)30eは、入賞口を露出させる開口状態と入賞口を閉鎖する閉口状態となる可動扉が駆動制御されるものであり、遊技球を入賞させることにより他の入賞装置と比較してより多くの賞球を獲得させる入賞装置である。
The start winning device of the start chucker 30d is also called a specific winning device, and the big winning device of the attacker 30e is also called a special winning device.
The start chucker (start winning device) 30d is provided with movable pieces on both sides for expanding and contracting the opening range of the winning opening, making a variable display by winning a game ball and winning a prize for a player. Device.
The attacker (large winning device) 30e is driven and controlled by a movable door that exposes the winning port and closes the winning port, and is compared with other winning devices by winning game balls. This is a winning device that allows more prize balls to be obtained.

図4は本発明の実施の形態に係る遊技機の機能ブロック図である。
40は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。制御部40は遊技領域を移動(流下)して入賞口30b〜30dを通過した遊技球をそれぞれ検出する球通過検出器20b〜20dの信号を入力とし、入賞口30b〜30dの遊技球通過に応じた抽選・判定を行う入賞判定部40aを含む。
FIG. 4 is a functional block diagram of the gaming machine according to the embodiment of the present invention.
Reference numeral 40 denotes a control unit that performs electrical game control processing and generates main processing information. The control unit 40 moves (flows down) the game area and receives signals from the ball passage detectors 20b to 20d that detect the game balls that have passed through the winning holes 30b to 30d, respectively, and passes the gaming balls through the winning holes 30b to 30d. A winning determination unit 40a for performing a lottery / determination in accordance with the selection.

入賞判定部40aは、抽選用の乱数を発生する乱数発生部40a−1を含む。乱数発生部40a−1は、各種抽選用に複数の乱数を発生している。それらの発生方法は、具体的には、メモリの所定の領域(番地)のデータを乱数値と定義しておき、当該データを所定の時間間隔で+1するというカウント動作である。乱数値が増加して最大値MAXに達すると最小値MIN(例えば0000)に戻る。そして、再び同じことが繰り返される。この処理を乱数の更新処理とも呼ぶ。なお、メモリクリアスイッチMCLRをオンにした状態で電源をオンにしたときはメモリクリアされるので、その際は、乱数発生部40a−1の乱数値は初期値(例えば0000)に戻る。   The winning determination unit 40a includes a random number generation unit 40a-1 that generates random numbers for lottery. The random number generator 40a-1 generates a plurality of random numbers for various lotteries. Specifically, the generation method is a counting operation in which data in a predetermined area (address) of the memory is defined as a random number value and the data is incremented by 1 at a predetermined time interval. When the random number increases and reaches the maximum value MAX, it returns to the minimum value MIN (for example, 0000). The same is repeated again. This process is also called a random number update process. Since the memory is cleared when the power is turned on with the memory clear switch MCLR turned on, the random number value of the random number generator 40a-1 returns to the initial value (for example, 0000).

41は可変表示装置(センター役物)30aの演出用表示ランプを点灯させたり、LCD(液晶表示装置)に演出に係る画像を表示させる表示制御部である。表示制御部41は、制御部40に設けられた入賞判定部40aにおける所定条件の成立(例えば、始動入賞装置30dヘの遊技球の入賞等)に基づく電子的な当否抽選の結果に応じて、その識別表示情報(可変表示装置(センター役物)30aのLCDに演出表示される)を可変表示させた後に停止表示を行う表示制御装置でもある。さらに、表示制御部41は、入賞判定部40aにおける所定条件の成立(例えば、予め定められた通過口ヘの遊技球の通過)に基づく電子的な当否抽選の結果に応じて、識別点灯情報(可変表示装置(センター役物)30aの演出用表示ランプに点灯表示される)を可変表示させた後に停止表示を行う表示制御装置である。   Reference numeral 41 denotes a display control unit that turns on an effect display lamp of the variable display device (center accessory) 30a and displays an image related to the effect on an LCD (liquid crystal display device). The display control unit 41, in accordance with the result of the electronic winning / losing lottery based on establishment of a predetermined condition in the winning determination unit 40a provided in the control unit 40 (for example, winning of a game ball to the start winning device 30d, etc.) It is also a display control device that performs stop display after variably displaying the identification display information (effect display on the LCD of the variable display device (center accessory) 30a). Furthermore, the display control unit 41 determines the identification lighting information (in accordance with the result of electronic determination of lottery based on the establishment of a predetermined condition in the winning determination unit 40a (for example, the passing of a game ball to a predetermined passing port). This is a display control device that performs stop display after variable display of the variable display device (center accessory) 30a is lit and displayed on the effect display lamp.

可変表示装置(センター役物)30aのLCDは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。スタートチャッカー(始動入賞装置)30dを遊技球が通過したことが検出されると、表示される図柄が所定時間だけ変動し、遊技球のスタートチャッカー(始動入賞装置)30dの通過時点において抽選された抽選用乱数値により決定される停止図柄をLCDに表示して停止するようになっている。アタッカー30eは、前方に開放可能な開閉板を備える。LCDの変動停止後の図柄が「777」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、アタッカー30eの開閉板が予め定めた回数だけ開放されるようになっている。アタッカー30eの開閉板が開放された後、所定時間が経過し、又は所定数の遊技球が入賞すると開閉板が閉じる。   The LCD of the variable display device (center accessory) 30a is a device that variably displays a specific symbol related to the big hit state and also displays a background image, various characters, and the like in an animated manner. When it is detected that the game ball has passed through the start chucker (start winning device) 30d, the displayed symbol fluctuates for a predetermined time, and the lottery is drawn when the game ball start chucker (start winning device) 30d passes. The stop symbol determined by the random number for lottery is displayed on the LCD and stopped. The attacker 30e includes an opening / closing plate that can be opened forward. When the symbol after the LCD fluctuation stops is a winning symbol such as “777”, a special game called “big hit” is started, and the opening / closing plate of the attacker 30e is opened a predetermined number of times. After the opening / closing plate of the attacker 30e is opened, the opening / closing plate is closed when a predetermined time elapses or when a predetermined number of game balls are won.

42は、入賞判定部40aの信号を受けて入賞口30b〜30dの遊技球通過に応じた及び/又はこれによる抽選・判定の結果に応じた遊技球払出装置43を制御する払出制御部である。
43は、遊技利益として入賞口30b〜30dの遊技球通過に応じた及び/又はこれによる抽選・判定の結果に応じた所定数の遊技球を払出す駆動源を備えた遊技球払出装置である。
42 is a payout control unit that receives the signal of the winning determination unit 40a and controls the game ball payout device 43 according to the game balls passing through the winning holes 30b to 30d and / or according to the lottery / determination result. .
43 is a game ball payout device provided with a driving source for paying out a predetermined number of game balls according to the result of the lottery / determination according to the game balls passing through the winning openings 30b to 30d and / or as the game profits. .

40bは、制御部40にて生成した処理情報を得ることにより、光の点滅・音響の発生などの演出を含む所定の出力態様処理をさせる制御を行う副制御部である。   Reference numeral 40b denotes a sub-control unit that performs control to perform predetermined output mode processing including effects such as blinking of light and generation of sound by obtaining the processing information generated by the control unit 40.

44は、遊技盤10あるいは遊技機筐体に設けられたランプ・電飾52aなどを点灯制御するためのランプ制御部である。
46は、遊技盤10あるいは遊技機筐体に設けられたスピーカ52bを通じて効果音・音声を発生させる音響制御部である。
Reference numeral 44 denotes a lamp control unit for controlling lighting of the lamp / electric decoration 52a and the like provided on the gaming board 10 or the gaming machine casing.
An acoustic control unit 46 generates sound effects / sounds through a speaker 52b provided in the gaming board 10 or the gaming machine casing.

PSは、制御部40、副制御部40bその他のユニットに+12Vなどの直流電圧を供給する電源部である。電源部PSは、電源をオンオフする電源スイッチPWとともに、メモリクリアスイッチMCLRを備えている。電源スイッチPWをオンする際に、メモリクリアスイッチMCLRを操作することで、メモリをクリアして遊技機を初期状態から起動することができる。   PS is a power supply unit that supplies a DC voltage such as +12 V to the control unit 40, the sub-control unit 40b, and other units. The power supply unit PS includes a memory clear switch MCLR as well as a power switch PW for turning on and off the power. When the power switch PW is turned on, the memory clear switch MCLR is operated to clear the memory and start the gaming machine from the initial state.

30は、制御部40からの信号を中継して図示しないホールコンピュータへ送る集中端子板である。   Reference numeral 30 denotes a concentrated terminal board that relays a signal from the control unit 40 and sends it to a hall computer (not shown).

遊技領域に設けられた入賞装置30b〜30dには、それぞれ内部に球通過検出器(例えばスイッチ)20b〜20dが設けられ、遊技球の通過を検出できるようになっている。いずれかの入賞装置30b〜30dの位置を通過すると、これを球通過検出器20b〜20dが検出し、これを受けて入賞判定部40aが所定の抽選・判定処理を行う。例えば、球通過検出器20bがスルーチャッカー(入賞チャッカー)30bを通過した遊技球を検知したとき、所定の抽選を行い、当選したときはスタートチャッカー(始動入賞装置)30dを所定時間開放する。すなわち、スタートチャッカー(始動入賞装置)30dの左右両側に互いに対向して設けられた一対の可動片を、それぞれ外側へ開放させる。併せて当選の旨を可変表示装置(センター役物)30aに表示する。そして、遊技球がスタートチャッカー(始動入賞装置)30dを通過したことを検知したとき、所定の抽選を行い、当選したときはアタッカー30eの大入賞装置を開放する。   The winning devices 30b to 30d provided in the game area are respectively provided with ball passage detectors (for example, switches) 20b to 20d so that the passage of the game ball can be detected. When the position of any of the winning devices 30b to 30d passes, the ball passage detectors 20b to 20d detect this, and the winning determination unit 40a performs a predetermined lottery / determination process. For example, when the ball passage detector 20b detects a game ball that has passed through the through chucker (winning chucker) 30b, a predetermined lottery is performed, and when winning, the start chucker (starting winning device) 30d is released for a predetermined time. That is, a pair of movable pieces provided opposite to each other on both the left and right sides of the start chucker (start winning device) 30d are opened outward. At the same time, the effect of winning is displayed on the variable display device (center accessory) 30a. Then, when it is detected that the game ball has passed the start chucker (starting winning device) 30d, a predetermined lottery is performed, and when winning, the big winning device of the attacker 30e is released.

図5は、制御部40、副制御部40b及び払出制御部42の電源供給系統に係るブロック図である。   FIG. 5 is a block diagram relating to the power supply system of the control unit 40, the sub-control unit 40 b and the payout control unit 42.

電源部PSと払出制御部42はワイヤハーネスH1で接続され、払出制御部42と制御部40はワイヤハーネスH2で接続され、制御部40と副制御部40bはワイヤハーネスH3で接続されている。電源部PSと制御部40及び副制御部40bの間を接続するワイヤハーネスは存在しない。したがって、制御部40は、払出制御部42を経由して電源部PSから電源を受けている。   The power supply unit PS and the payout control unit 42 are connected by a wire harness H1, the payout control unit 42 and the control unit 40 are connected by a wire harness H2, and the control unit 40 and the sub control unit 40b are connected by a wire harness H3. There is no wire harness connecting between the power supply unit PS and the control unit 40 and the sub-control unit 40b. Therefore, the control unit 40 receives power from the power supply unit PS via the payout control unit 42.

制御部40と払出制御部42は、それぞれ、電圧変換回路401,421、リセット回路40C1、42C1及び電断監視回路40C2、42C2を備えている。   The control unit 40 and the payout control unit 42 include voltage conversion circuits 401 and 421, reset circuits 40C1 and 42C1, and power interruption monitoring circuits 40C2 and 42C2, respectively.

電圧変換回路401,421は、電源部PSが出力する所定電圧(12V)を自身で必要とする電圧(5V)に変換する回路である。この回路には公知の回路、例えば三端子レギュレータICが使用される。   The voltage conversion circuits 401 and 421 are circuits that convert a predetermined voltage (12V) output from the power supply unit PS into a voltage (5V) required by itself. As this circuit, a known circuit, for example, a three-terminal regulator IC is used.

リセット回路40C1、42C1は、電圧変換回路401,421が出力する電源電圧(二次側電圧)を監視して電源が投入されたとき、言い換えれば電圧が0Vから所定値(5V以下の閾値)に立ち上がったとき、所定のリセット信号を出力する回路である。この回路には公知の回路、例えばリセットICが使用される。   The reset circuits 40C1 and 42C1 monitor the power supply voltage (secondary voltage) output from the voltage conversion circuits 401 and 421, and when the power is turned on, in other words, the voltage is changed from 0V to a predetermined value (threshold value of 5V or less). It is a circuit that outputs a predetermined reset signal when it starts up. A known circuit such as a reset IC is used for this circuit.

電断監視回路40C2、42C2は、電源部PSが出力する電源電圧(一次側電圧)を監視して電源が断になったとき、言い換えれば電圧が所定値(5V以下の閾値)よりも下がったとき、所定の電断信号を出力する回路である。この回路には公知の回路、例えば電圧検知ICが使用される。電断信号を受けて、CPU(処理部)は所定の電断処理を実行する。電圧変換回路401,421はコンデンサを含むので、一次側電圧が低下しても二次側電圧は所定時間維持される。その間にCPUは電断処理を実行できる。   The power interruption monitoring circuits 40C2 and 42C2 monitor the power supply voltage (primary side voltage) output from the power supply unit PS, and when the power supply is cut off, in other words, the voltage falls below a predetermined value (threshold value of 5V or less). And a circuit for outputting a predetermined power interruption signal. A known circuit such as a voltage detection IC is used for this circuit. Upon receiving the power interruption signal, the CPU (processing unit) executes a predetermined power interruption process. Since the voltage conversion circuits 401 and 421 include a capacitor, the secondary voltage is maintained for a predetermined time even if the primary voltage decreases. In the meantime, the CPU can execute the power interruption process.

制御部40、払出制御部42は、CPUとRAM(メモリ)を含む。副制御部40bも同様であるが、図5ではその表示を省略している。RAMについては、一次電池・二次電池・大容量キャパシタなどにより電源バックアップ(図示せず)がなされており、遊技機の電源をオフにしてもその内容が失われることはない。バックアップ電源は電源部PSに設けられるが、制御部40、払出制御部42それぞれに設けるようにしてもよい。   The control unit 40 and the payout control unit 42 include a CPU and a RAM (memory). The sub-control unit 40b is the same, but its display is omitted in FIG. The RAM is backed up (not shown) by a primary battery, a secondary battery, a large-capacity capacitor, etc., and the contents are not lost even when the gaming machine is turned off. The backup power supply is provided in the power supply unit PS, but may be provided in each of the control unit 40 and the payout control unit 42.

制御部40のCPUと払出制御部42のCPUは、ワイヤハーネスH2を通じて相互にシリアル信号の送受信を行うことができる。例えば、制御部40から払出制御部42へは払出し命令が送信され、払出制御部42から制御部40へはメモリクリア信号が送信される(この点は後述)。   The CPU of the control unit 40 and the CPU of the payout control unit 42 can mutually transmit and receive serial signals through the wire harness H2. For example, a payout command is transmitted from the control unit 40 to the payout control unit 42, and a memory clear signal is transmitted from the payout control unit 42 to the control unit 40 (this will be described later).

電圧変換回路401,421は、ハーネスを受ける図示しないコネクタの端子及び内部の配線を含めて、電源を受ける受電部ということができる。払出制御部42は、さらに、当該受電部で受けた電源を、制御部40にも送るための送電部を備える。図5の例では、電源部PSからの一次電源(12V)を転送しているだけなので、ワイヤハーネスH1を受けるコネクタの端子をワイヤハーネスH2を受ける端子に接続する配線が、送電部に相当する。図5では、当該送電部を符号422で示している。なお、払出制御部42に電圧変換回路401を設けて、ワイヤハーネスH2を通して二次電源(5V)を制御部40に供給するようにしてもよい。この場合は、電圧変換回路401とコネクタの端子及び内部の配線が、送電部に相当する。   The voltage conversion circuits 401 and 421 may be referred to as a power receiving unit that receives power including a terminal of a connector (not shown) that receives a harness and internal wiring. The payout control unit 42 further includes a power transmission unit for sending the power received by the power reception unit to the control unit 40. In the example of FIG. 5, only the primary power supply (12 V) is transferred from the power supply unit PS, and therefore the wiring that connects the terminal of the connector that receives the wire harness H1 to the terminal that receives the wire harness H2 corresponds to the power transmission unit. . In FIG. 5, the power transmission unit is denoted by reference numeral 422. Note that a voltage conversion circuit 401 may be provided in the dispensing control unit 42 so that the secondary power supply (5 V) is supplied to the control unit 40 through the wire harness H2. In this case, the voltage conversion circuit 401, the terminal of the connector, and the internal wiring correspond to the power transmission unit.

電源部PSは、前述のように、メモリクリアスイッチMCLRを備える。その出力は払出制御部42のCPUに入り、所定の処理を受けて、制御基板40へメモリクリア信号として送信される(この点は後述)。   The power supply unit PS includes the memory clear switch MCLR as described above. The output enters the CPU of the payout control unit 42, undergoes predetermined processing, and is transmitted to the control board 40 as a memory clear signal (this point will be described later).

次に、電断信号による電断処理について説明する。
電断処理は、遊技機の電源がオフになり動作を停止する前に、言い換えれば電源オフ操作から実際に電源電圧が低下するまでの間に、その直前の遊技の情報など遊技を再開するために必要なデータをメモリ(RAM)に記憶する処理である。例えば、RAMのチェックサム検出対象領域を全て加算して、その所定アドレスに保存する。この処理は、公知であるので詳しい説明は省略する。
Next, a power interruption process using a power interruption signal will be described.
The power interruption process is to restart a game such as information on the immediately preceding game before the game machine is turned off and stopped, in other words, between the power-off operation and the actual drop in power supply voltage. This is a process of storing data necessary for storage in a memory (RAM). For example, all the checksum detection target areas of the RAM are added and stored at the predetermined address. Since this process is publicly known, detailed description thereof is omitted.

次に、リセット信号によるリセット処理(初期化処理)について説明する。
リセット処理には、電源投入時に実行する内部チェックなどの共通の処理と、メモリクリアスイッチMCLRが押された状態で行う初期起動又はそうでない復電起動とを含む。
Next, reset processing (initialization processing) using a reset signal will be described.
The reset process includes a common process such as an internal check that is executed when the power is turned on, and an initial activation or a power recovery activation that is performed when the memory clear switch MCLR is pressed.

初期起動では、RAMの内容を全てクリアし、初期起動時のデータを設定するといった処理が行われる。乱数のデータもクリアされるので、乱数を予測しやすくなり当選を得やすくなる。不正行為者が狙うのはこの初期起動である。   In the initial activation, processing such as clearing all the contents of the RAM and setting data at the initial activation is performed. Random number data is also cleared, making it easier to predict random numbers and win. It is this initial activation that fraudsters aim for.

復電起動では、RAMに記憶されたデータに基づき処理を再開する。乱数のデータはクリアされず、その初期値は電源投入ごとにばらばらであるので乱数の予測は難しい。   In the power recovery activation, the process is resumed based on the data stored in the RAM. Since the random number data is not cleared and its initial value varies every time the power is turned on, it is difficult to predict the random number.

図6及び図7のフローチャートを参照して、払出制御部42と制御部40の動作について説明する。払出制御部42と制御部40は、図6及び図7に示す処理以外にもさまざまな処理を実行しているが、それらはいずれも公知の処理であり、しかも本発明の実施の形態に係る処理とは直接関係しないので、それらの説明は省略する。   Operations of the payout control unit 42 and the control unit 40 will be described with reference to the flowcharts of FIGS. The payout control unit 42 and the control unit 40 execute various processes in addition to the processes shown in FIGS. 6 and 7, all of which are known processes, and according to the embodiment of the present invention. Since they are not directly related to the processing, their explanation is omitted.

図6は、払出制御部42のメモリクリア信号の処理フローチャートである。この処理は、電源部PSから受けたメモリクリア信号を制御部40へ中継するためのものである。メモリクリア信号とは、前述のように、電源部PSのメモリクリアスイッチMCLRが押下されたときに発生する信号であり、上記初期起動を実行するための信号である。   FIG. 6 is a processing flowchart of the memory clear signal of the payout control unit 42. This process is for relaying the memory clear signal received from the power supply unit PS to the control unit 40. As described above, the memory clear signal is a signal generated when the memory clear switch MCLR of the power supply unit PS is pressed, and is a signal for executing the initial activation.

S10:払出制御部42のCPUは、メモリクリア信号を監視している。 S10: The CPU of the payout control unit 42 monitors the memory clear signal.

S11:メモリクリア信号を受信したら(YES)、S12以降の処理を実行する。 S11: If a memory clear signal is received (YES), the processing after S12 is executed.

S12:メモリクリア信号の受信タイミングが、電源立ち上げ時であるかどうか判断する。具体的には、CPUは、メモリクリア信号の受信と同時に、リセット回路40C1のリセット信号を受けているとき、S12でYESと判定する。メモリクリア信号は電源立ち上げ時のみ発生する、言い換えれば二次電圧が0Vから上昇し予め定められた閾値(5V以下の閾値)を超えた時点で所定のパルス信号が発生するようになっている。メモリクリア信号が電源立ち上げ以外のタイミングで発生することは通常はありえず、不正行為の可能性がある。したがって、S12でNOの場合は、制御部40に前記初期起動を行わせないようにする。 S12: It is determined whether the reception timing of the memory clear signal is when the power is turned on. Specifically, the CPU determines YES in S12 when receiving the reset signal of the reset circuit 40C1 simultaneously with the reception of the memory clear signal. The memory clear signal is generated only when the power is turned on. In other words, a predetermined pulse signal is generated when the secondary voltage rises from 0 V and exceeds a predetermined threshold (threshold of 5 V or less). . The memory clear signal usually does not occur at timings other than power-up, and there is a possibility of fraud. Therefore, in the case of NO in S12, the control unit 40 is not allowed to perform the initial activation.

S13:S12でYESであれば、払出制御部42のメモリクリア処理を実行するとともに、S14:メモリクリア信号を生成して制御基板40へ送信する。送信はシリアル伝送である。メモリクリア処理とは、上述した初期起動を実行する処理である。 S13: If YES in S12, the memory clear process of the payout controller 42 is executed, and S14: A memory clear signal is generated and transmitted to the control board 40. Transmission is serial transmission. The memory clear process is a process for executing the above-described initial activation.

S15:S12でNOであれば、メモリクリア信号を無効化する。言い換えれば、メモリクリア信号の制御部40への伝播を阻止する。これにより、制御部40が初期起動を行うことがなくなる。無効化とは、特定の信号を消去することだけでなく、当該信号についての処理(例えば当該信号を出力すること)を行わないということも含む。 S15: If NO in S12, the memory clear signal is invalidated. In other words, the propagation of the memory clear signal to the control unit 40 is prevented. As a result, the control unit 40 does not perform initial activation. Invalidation includes not only erasing a specific signal but also not performing a process on the signal (for example, outputting the signal).

S16:S15とともに、電源立ち上げ時以外にメモリクリア信号を受信した旨の信号(メモリクリアエラー信号)を作成して制御部40へ送信するようにしてもよい。 S16: Together with S15, a signal indicating that the memory clear signal has been received (memory clear error signal) may be generated and transmitted to the control unit 40 at times other than when the power is turned on.

図7は、制御部40の受信処理フローチャートである。これは、払出制御部42から信号を受けたときに、制御部40が実行する処理である。払出制御部42からの信号にはさまざまなものがあるが、ここではメモリクリア信号に関する処理について説明する。   FIG. 7 is a reception process flowchart of the control unit 40. This is a process executed by the control unit 40 when receiving a signal from the payout control unit 42. There are various signals from the payout control unit 42. Here, processing related to the memory clear signal will be described.

S20:払出制御部42からの信号を監視する。 S20: The signal from the payout control unit 42 is monitored.

S21:信号を受信したら(YES)、S22以下の処理を実行する。 S21: If a signal is received (YES), the processing from S22 is executed.

S22:受信した信号がメモリクリア信号であるかどうか判定する。メモリクリア信号であれば(YES)、メモリクリア処理、すなわち初期起動を行う(S24)。なお、このとき、リセット回路40C1のリセット信号を調べ、リセット信号が発生しているときにのみメモリクリア処理を実行するようにしてもよい。 S22: It is determined whether the received signal is a memory clear signal. If it is a memory clear signal (YES), memory clear processing, that is, initial activation is performed (S24). At this time, the reset signal of the reset circuit 40C1 may be checked, and the memory clear process may be executed only when the reset signal is generated.

S23:受信した信号がメモリクリアエラー信号であるかどうか判定する。メモリクリアエラー信号であれば(YES)、エラー処理を行う(S26)。例えば、遊技を中止するとともに、エラー報知を行う。メモリエラー信号でなければ(NO)、受信した信号に対応するその他の処理を実行する(S25)。他の処理の説明は省略する。 S23: It is determined whether the received signal is a memory clear error signal. If it is a memory clear error signal (YES), error processing is performed (S26). For example, the game is stopped and error notification is performed. If it is not a memory error signal (NO), other processing corresponding to the received signal is executed (S25). Description of other processing is omitted.

メモリクリアエラー信号は、メモリクリア信号のビットを反転させたものとしてもよい。例えば、メモリクリア信号が4ビットで1010であれば、メモリクリア信号を0101とする。あるいはその一部のみを反転させたものでもよい(例えば先頭ビットを反転した0010)。   The memory clear error signal may be obtained by inverting the bit of the memory clear signal. For example, if the memory clear signal is 410 and 1010, the memory clear signal is set to 0101. Alternatively, only a part thereof may be inverted (for example, 0010 in which the first bit is inverted).

この発明の実施の形態によれば、電源部に設けられたメモリクリアスイッチによるメモリクリア信号を、払出制御部を経由して制御部に与えるとともに、払出制御部において電源立ち上げ時以外のメモリクリア信号を無効化することで、不正基板を用いた不正なメモリクリアの実行を防止することができる。   According to the embodiment of the present invention, the memory clear signal from the memory clear switch provided in the power supply unit is given to the control unit via the payout control unit, and the memory clearing at a time other than when the power is turned on in the payout control unit. By invalidating the signal, it is possible to prevent unauthorized execution of memory clear using an unauthorized substrate.

また、電源部からの電源を、払出制御基板を経由して制御基板と副制御基板に供給するので、電源部から出るワイヤハーネスは、払出制御基板に接続する1本のみで済む。従来のように、各基板用に複数のワイヤハーネスを用意する必要がない。したがって、コストダウンを計ることができる。   Further, since the power from the power supply unit is supplied to the control board and the sub control board via the payout control board, only one wire harness connected from the power supply part is connected to the payout control board. Unlike the prior art, it is not necessary to prepare a plurality of wire harnesses for each substrate. Therefore, the cost can be reduced.

また、払出制御部と制御部の間の通信をシリアル通信にすることで、それらの間を結ぶワイヤハーネスの電線の数及びそのコネクタのピン数を減らすことができる。   Moreover, by making communication between the payout control unit and the control unit serial communication, it is possible to reduce the number of wires of the wire harness connecting between them and the number of pins of the connector.

払出制御部と制御部のそれぞれにリセット回路と電断監視回路を設けたので、基板ごとに確実に初期化処理及び電断処理を実行することができる。例えば、払出制御部と制御部の間のワイヤハーネスにノイズが重畳していずれかのCPUの動作が不安定になったときでも、それが電源電圧の変動を伴っている場合は、初期化処理及び電断処理により正常に復帰することができる。   Since the reset circuit and the power interruption monitoring circuit are provided in each of the payout control unit and the control unit, the initialization process and the power interruption process can be surely executed for each substrate. For example, even when noise is superimposed on the wire harness between the payout control unit and the control unit and the operation of any CPU becomes unstable, if it is accompanied by fluctuations in the power supply voltage, the initialization process And normal operation can be restored by the power interruption process.

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。   The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.

40 制御部
401 電圧変換回路(受電部)
40C1 リセット回路
40C2 電源断監視回路
40b 副制御部
42 払出制御部
421 電圧変換回路(受電部)
422 制御部への電源線(送電部)
42C1 リセット回路
42C2 電源断監視回路
H1 第1ワイヤハーネス
H2 第2ワイヤハーネス
H3 第3ワイヤハーネス
MCLR メモリクリアスイッチ
RAM メモリ
CPU 処理部
40 control unit 401 voltage conversion circuit (power receiving unit)
40C1 reset circuit 40C2 power-off monitoring circuit 40b sub-control unit 42 payout control unit 421 voltage conversion circuit (power receiving unit)
422 Power line to control unit (power transmission unit)
42C1 reset circuit 42C2 power-off monitoring circuit H1 first wire harness H2 second wire harness H3 third wire harness MCLR memory clear switch RAM memory CPU processing unit

Claims (4)

メモリを含み遊技に係る制御処理を実行する制御部と、前記制御部からの命令に基づき遊技媒体を払い出す払出制御部と、少なくとも前記制御部及び前記払出制御部に電源を供給する電源部と、前記電源部と前記払出制御部を接続する第1ワイヤハーネスと、前記払出制御部と前記制御部を接続する第2ワイヤハーネスと、前記メモリの内容を初期化するためのメモリクリアスイッチとを備え、
前記電源部は、前記メモリクリアスイッチが操作されたときにメモリクリア信号を生成するとともに、前記メモリクリア信号を前記第1ワイヤハーネスを通して前記払出制御部へ送るものであり、
前記払出制御部は、処理部と、前記第1ワイヤハーネスを通して前記電源部からの電源を受ける受電部と、前記第2ワイヤハーネスを通して前記受電部で受けた電源を前記制御部へ送るための送電部と、前記受電部の電圧を監視して当該電圧の立ち上がりで予め定められたリセット信号を発生するリセット回路とを含み、
前記払出制御部の前記処理部は、
前記第1ワイヤハーネスの前記メモリクリア信号を監視し、
前記メモリクリア信号を受信した場合に、前記リセット信号に基づき前記メモリクリア信号の受信タイミングが電源立ち上げ時であるかどうか判断し、
前記メモリクリア信号の受信タイミングが電源立ち上げ時であると判断したとき、前記メモリクリア信号を前記第2ワイヤハーネスを通して前記制御部へ送り、
前記メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、前記メモリクリア信号を無効とし、
前記制御部は、処理部と、前記第2ワイヤハーネスを通して前記払出制御部の前記送電部から電源を受ける受電部と、を含み、
前記制御部の前記処理部は、
前記第2ワイヤハーネスの前記メモリクリア信号を監視し、
前記メモリクリア信号を受信した場合に、予め定められたメモリクリア処理を実行することを特徴とする遊技機。
A control unit that includes a memory and executes a control process related to a game; a payout control unit that pays out game media based on a command from the control unit; and a power supply unit that supplies power to at least the control unit and the payout control unit A first wire harness connecting the power supply unit and the payout control unit, a second wire harness connecting the payout control unit and the control unit, and a memory clear switch for initializing the contents of the memory Prepared,
The power supply unit generates a memory clear signal when the memory clear switch is operated, and sends the memory clear signal to the payout control unit through the first wire harness.
The payout control unit includes a processing unit, a power receiving unit that receives power from the power source unit through the first wire harness, and power transmission for sending power received by the power receiving unit through the second wire harness to the control unit. A reset circuit that monitors the voltage of the power receiving unit and generates a predetermined reset signal at the rising edge of the voltage,
The processing unit of the payout control unit is
Monitoring the memory clear signal of the first wire harness;
If the memory clear signal is received, determine whether the reception timing of the memory clear signal is based on the reset signal when the power is turned on,
When it is determined that the reception timing of the memory clear signal is when the power is turned on, the memory clear signal is sent to the control unit through the second wire harness,
When it is determined that the reception timing of the memory clear signal is not when the power is turned on, the memory clear signal is invalidated,
The control unit includes a processing unit, and a power receiving unit that receives power from the power transmission unit of the payout control unit through the second wire harness,
The processing unit of the control unit is
Monitoring the memory clear signal of the second wire harness;
A gaming machine, wherein a predetermined memory clear process is executed when the memory clear signal is received.
前記制御部は、さらに、前記受電部の電圧を監視して当該電圧の立ち上がりで予め定められたリセット信号を発生するリセット回路を含み、
前記制御部の前記処理部は、前記リセット回路の前記リセット信号に基づき前記メモリクリア信号の受信タイミングが電源立ち上げ時であるかどうか判断し、
前記メモリクリア信号の受信タイミングが電源立ち上げ時であると判断したとき、前記メモリクリア処理を実行し、
前記メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、前記メモリクリア処理を実行しないことを特徴とする請求項1記載の遊技機。
The control unit further includes a reset circuit that monitors the voltage of the power receiving unit and generates a predetermined reset signal at the rising edge of the voltage,
The processing unit of the control unit determines whether the reception timing of the memory clear signal is a power-up time based on the reset signal of the reset circuit,
When it is determined that the reception timing of the memory clear signal is when the power is turned on, the memory clear process is executed,
The gaming machine according to claim 1, wherein the memory clear process is not executed when it is determined that the reception timing of the memory clear signal is not when the power is turned on.
前記払出制御部の前記処理部は、前記メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、予め定められたメモリクリアエラー信号を生成して前記制御部へ送信し、
前記制御部の前記処理部は、前記メモリクリアエラー信号を受信したとき、予め定められたエラー処理を実行することを特徴とする請求項1又は請求項2記載の遊技機。
When the processing unit of the payout control unit determines that the reception timing of the memory clear signal is not when the power is turned on, a predetermined memory clear error signal is generated and transmitted to the control unit,
The gaming machine according to claim 1 or 2, wherein the processing unit of the control unit executes a predetermined error process when receiving the memory clear error signal.
前記メモリクリアエラー信号は、前記メモリクリア信号のビットを反転したものであることを特徴とする請求項3記載の遊技機。   4. The gaming machine according to claim 3, wherein the memory clear error signal is obtained by inverting a bit of the memory clear signal.
JP2009001958A 2009-01-07 2009-01-07 Game machine Expired - Fee Related JP5263526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009001958A JP5263526B2 (en) 2009-01-07 2009-01-07 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001958A JP5263526B2 (en) 2009-01-07 2009-01-07 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013085348A Division JP5544525B2 (en) 2013-04-16 2013-04-16 Game machine

Publications (2)

Publication Number Publication Date
JP2010158361A true JP2010158361A (en) 2010-07-22
JP5263526B2 JP5263526B2 (en) 2013-08-14

Family

ID=42575986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001958A Expired - Fee Related JP5263526B2 (en) 2009-01-07 2009-01-07 Game machine

Country Status (1)

Country Link
JP (1) JP5263526B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023918A (en) * 2013-07-24 2015-02-05 株式会社大一商会 Game machine
JP2016025977A (en) * 2015-10-15 2016-02-12 株式会社大都技研 Game machine
JP2016104326A (en) * 2016-03-02 2016-06-09 株式会社ユニバーサルエンターテインメント Game machine

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001070589A (en) * 1999-09-03 2001-03-21 Sanyo Product Co Ltd Control device for game machine
JP2001149536A (en) * 1999-11-25 2001-06-05 Sankyo Kk Game machine
JP2002191826A (en) * 2000-12-27 2002-07-10 Sankyo Kk Game machine
JP2003190420A (en) * 2001-12-27 2003-07-08 Olympia:Kk Game machine
JP2003265822A (en) * 2002-03-13 2003-09-24 Maruhon Ind Co Ltd Game machine, computer program and recording medium
JP3112223U (en) * 2004-04-27 2005-08-04 株式会社高尾 Bullet ball machine
JP2006218091A (en) * 2005-02-10 2006-08-24 Daiman:Kk Game machine
JP2007307420A (en) * 2007-08-31 2007-11-29 Sanyo Product Co Ltd Game machine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001070589A (en) * 1999-09-03 2001-03-21 Sanyo Product Co Ltd Control device for game machine
JP2001149536A (en) * 1999-11-25 2001-06-05 Sankyo Kk Game machine
JP2002191826A (en) * 2000-12-27 2002-07-10 Sankyo Kk Game machine
JP2003190420A (en) * 2001-12-27 2003-07-08 Olympia:Kk Game machine
JP2003265822A (en) * 2002-03-13 2003-09-24 Maruhon Ind Co Ltd Game machine, computer program and recording medium
JP3112223U (en) * 2004-04-27 2005-08-04 株式会社高尾 Bullet ball machine
JP2006218091A (en) * 2005-02-10 2006-08-24 Daiman:Kk Game machine
JP2007307420A (en) * 2007-08-31 2007-11-29 Sanyo Product Co Ltd Game machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023918A (en) * 2013-07-24 2015-02-05 株式会社大一商会 Game machine
JP2016025977A (en) * 2015-10-15 2016-02-12 株式会社大都技研 Game machine
JP2016104326A (en) * 2016-03-02 2016-06-09 株式会社ユニバーサルエンターテインメント Game machine

Also Published As

Publication number Publication date
JP5263526B2 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP6129105B2 (en) Game machine
JP5859944B2 (en) Game machine
JP6349379B2 (en) Game machine
JP5629199B2 (en) Game machine
JP5263526B2 (en) Game machine
JP6071936B2 (en) Game machine
JP2010022722A (en) Monitoring system for game machine and game machine
JP5882875B2 (en) Game machine
JP5544525B2 (en) Game machine
JP2008142204A (en) Game machine, and method and program for generating random number in game machine
JP2016083544A (en) Game machine
JP2016083545A (en) Game machine
JP6435024B2 (en) Game machine
JP2016083543A (en) Game machine
JP2015181837A (en) Game machine
JP2015181838A (en) Game machine
JP6058112B2 (en) Game machine
JP6276931B2 (en) Game machine
JP5882877B2 (en) Game machine
JP4643529B2 (en) Game machine
JP5564904B2 (en) Game machine
JP2008043684A (en) Game machine, method for generating random number in game machine, and program
JP2016202377A (en) Game apparatus
JP5643891B2 (en) Game machine
JP5891283B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees