JP2010157572A - 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 - Google Patents
半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 Download PDFInfo
- Publication number
- JP2010157572A JP2010157572A JP2008334196A JP2008334196A JP2010157572A JP 2010157572 A JP2010157572 A JP 2010157572A JP 2008334196 A JP2008334196 A JP 2008334196A JP 2008334196 A JP2008334196 A JP 2008334196A JP 2010157572 A JP2010157572 A JP 2010157572A
- Authority
- JP
- Japan
- Prior art keywords
- light quantity
- quantity control
- automatic light
- semiconductor laser
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【解決手段】各半導体レーザLD31及びLD32から出力される光量を受光するフォトダイオードPDと、入力された自動光量制御信号APC1及びAPC2に応じて、対応する半導体レーザLD31及びLD32から出力される発光量を、フォトダイオードPDの出力に応じた所定の発光量に設定する制御を行う自動光量制御回路10及び20とを備え、一方の自動光量制御回路が、入力された自動光量制御信号に応じて自動光量制御を行っている間は、他方の自動光量制御回路は、動作を停止して対応する半導体レーザへの電流供給を遮断するようにした。
【選択図】図1
Description
しかしながら、その電流−光量特性は温度依存性を持つため、一定の光量を得るためには特別な光量制御が必要であった。この光量制御はAPC(Automatic Power Control)と呼ばれている。
APCは、半導体レーザの実際の駆動に先立って、半導体レーザを駆動してその発光量をフォトダイオードで受光し、フォトダイオードの出力が所定のレベルになる電流値を記憶手段に記憶しておくことで、安定した発光量を得るように制御するものである。
半導体レーザには発光を開始するしきい値電流があり、半導体レーザは、供給されている電流が該しきい値電流になるまではほとんど発光しない。半導体レーザを駆動する場合、駆動電流を0Aから発光電流まで急激に増加させても該発光電流がしきい値電流に到達するまでは発光を開始しないため、発光開始が遅れて描画速度が遅くなる。このため、通常、半導体レーザにはしきい値電流に近いバイアス電流を与えておき、実際に発光させる場合は該バイアス電流にスイッチング電流を追加する方法が行われていた。また、前記第1の方法では、APCを行う際に、APCの対象となっている半導体レーザ以外は、前記スイッチング電流を0Aにして半導体レーザの光量を白レベルに設定していた。
前記各半導体レーザから出力された光量を受光する受光素子と、
入力された自動光量制御信号に応じて、対応する前記半導体レーザから出力される発光量を、前記受光素子の出力に応じた所定の発光量に設定する制御を行う各自動光量制御回路と、
を備え、
1つの前記自動光量制御回路が入力された前記自動光量制御信号に応じて自動光量制御を行っている間は、他の前記自動光量制御回路は、動作を停止して対応する前記半導体レーザへの電流供給を遮断するものである。
対応する前記半導体レーザに前記自動光量制御を行うための前記自動光量制御信号が入力される第1光量制御入力端子と、
他の前記自動光量制御回路への前記自動光量制御信号が入力される1つ以上の第2光量制御入力端子と、
を備え、
前記第2光量制御入力端子のいずれかに前記自動光量制御信号が入力されている場合は、動作を停止すると共に、対応する前記半導体レーザへの電流供給を遮断するようにした。
前記各半導体装置は、
内蔵する前記各自動光量制御回路をそれぞれ作動させる前記各自動光量制御信号が対応して入力される各第1光量制御入力端子と、
他の前記半導体装置内の前記各自動光量制御回路をそれぞれ作動させる前記各自動光量制御信号が対応して入力される各第2光量制御入力端子と、
を備え、
1つの前記半導体装置に前記自動光量制御信号が入力されて自動光量制御を行っている間、内蔵する他の自動光量制御回路及び他の半導体装置に内蔵されている各自動光量制御回路の動作をそれぞれ禁止して、該動作を禁止した自動光量制御回路に接続されたすべての前記半導体レーザへの電流供給を遮断させるようにした。
更に、APCを行う前に遅延時間を設けるようにしたため、連続してAPCを行う場合でも、先のAPCが終了した後、所定の時間が経過してからでないと次のAPCが開始されないため、APCの相互干渉を完全になくすことができる。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体レーザアレイ光量制御回路の回路例を示した図である。
図1の半導体レーザアレイ光量制御回路は、2つの自動光量制御回路10,20、半導体レーザアレイ30、PMOSトランジスタM1,M2、NMOSトランジスタM3〜M5、及び調整可能な抵抗R1,R2で構成されている。なお、自動光量制御回路10と20はまったく同じ回路であることから、図1では自動光量制御回路20の内部回路を省略して示している。
また、半導体レーザアレイ30は、2つの半導体レーザLD31,LD32及びフォトダイオードPD31を備えている。
自動光量制御回路10のDATA端子には、半導体レーザの書き込み信号が入力され、自動光量制御回路10のRPD端子には、フォトダイオードPD31の光電流を電圧に変換する抵抗R1の一端が接続されている。抵抗R1の他端は、電源端子Vddに接続されている。
自動光量制御回路10のLD端子には半導体レーザLD31のアノードが、自動光量制御回路20のLD端子には半導体レーザLD32のアノードがそれぞれ接続されている。半導体レーザLD31及びLD32の各カソードとフォトダイオードPD31のアノードは共通接続されて接地電圧GNDに接続されている。
自動光量制御回路10において、インバータ回路14の入力端はLDOFF端子に接続され、インバータ回路14の出力端からはLDOFFB信号が出力されている。アンド回路15において、第1入力端にはLDOFFB信号が入力され、第2入力端はAPC端子に接続されており、出力端はAPC制御回路11に接続されている。
APC制御回路11は、自動光量制御信号APC1に応じて半導体レーザLD31の発光量が所定の光量になるように制御を行い、該光量を得るためのバイアス電流とスイッチング電流の値を記憶する働きを行う。
APC制御回路11において、入力端はRPD端子とPD端子にそれぞれ接続され、出力端はスイッチング電流生成回路12とバイアス電流生成回路に13にそれぞれ接続されている。
スイッチング電流生成回路12は、半導体レーザLD31が所定の光量を出力するためのスイッチング電流を生成する回路であり、半導体レーザLD31は、該スイッチング電流と前記バイアス電流との和電流で所定の光量を出力する。スイッチング電流生成回路12の出力端はスイッチSW11の一端に接続され、スイッチSW11の他端はLD端子に接続されている。
自動光量制御信号APC2がローレベルのときに、自動光量制御信号APC1がハイレベルになると、自動光量制御回路10はAPC動作を開始する。自動光量制御信号APC2がローレベルであるため、LDOFF端子はローレベルである。該ローレベルの信号がインバータ回路14で信号レベルが反転されてハイレベルになり、LDOFFB信号として出力される。LDOFFB信号がハイレベルになると、スイッチSW12がオンし、オア回路16の出力端もハイレベルになることから、アンド回路17の出力信号もハイレベルになり、スイッチSW11がオンする。更に、アンド回路15の出力信号もハイレベルになり、APC制御回路11を作動させる。
第1の方法として、スイッチング電流を固定しておいて、バイアス電流だけ調整する方法、第2の方法として、バイアス電流を固定しておいて、スイッチング電流だけを調整する方法、及び第3の方法として、バイアス電流とスイッチング電流の両方を調整する方法である。本発明は、このような3通りの各方法すべてに適用することができる。
なお、前記のように、本第1の実施の形態では、APC制御回路11の出力信号がスイッチング電流生成回路12とバイアス電流生成回路13にそれぞれ出力されているが、スイッチング電流だけを調整する場合は、APC制御回路11からバイアス電流生成回路13への出力信号は不要である。また、バイアス電流だけを調整する場合は、同様にAPC制御回路11からスイッチング電流生成回路12への出力信号は不要である。
なお、抵抗R1は調整可能となっており、フォトダイオードPD31の光電流のバラツキや、前記基準電圧のバラツキを補正することができるようにしている。
スイッチング電流が固定されている場合は、記憶された電流値によってバイアス電流値が決定される。逆に、バイアス電流が固定されている場合は、記憶された電流値によってスイッチング電流値が決定される。更に、精度を上げる場合は、記憶手段を2つ備え、バイアス電流とスイッチング電流の両方を別々に記憶するようにしてもよい。
図2は、本発明の第2の実施の形態における半導体レーザアレイ光量制御回路の回路例を示した図である。なお、図2では、図1と同じもの又は同様のものは同じ符号で示している。
図2における図1と異なる部分は、MOSトランジスタM1〜M5で形成したカレントミラー回路がなくなった点と、自動光量制御回路10及び20内にPD制御回路18とスイッチSW13が追加された点である。なお、調整抵抗R1とR2の他端の接続が接地電圧GNDになっているが、該接続はPD制御回路18の回路構成で決定されるため、PD制御回路18の回路構成によっては、電源電圧Vddに接続されることもある。
図3は、本発明の第3の実施の形態における半導体レーザアレイ光量制御回路の回路例を示した図である。
図3の半導体レーザアレイ光量制御回路は、2つの半導体装置100,200、半導体レーザアレイ30、及び調整抵抗R1〜R4で構成されている。なお、半導体装置100と200はまったく同じ回路である。また、図3では、図1又は図2と同じもの又は同様のものは同じ符号で示している。
半導体レーザLD31〜LD34の各カソードとフォトダイオードPD31のアノードは共通接続されて接地電圧GNDに接続されている。自動光量制御信号APC1は、半導体装置100のAPC1端子と、半導体装置200のLDOFF1端子にそれぞれ入力され、自動光量制御信号APC2は、半導体装置100のAPC2端子と、半導体装置200のLDOFF2端子にそれぞれ入力されている。また、自動光量制御信号APC3は、半導体装置100のLDOFF1端子と、半導体装置200のAPC1端子にそれぞれ入力され、自動光量制御信号APC4は、半導体装置100のLDOFF2端子と、半導体装置200のAPC2端子にそれぞれ入力されている。
APC信号生成回路50からは、自動光量制御回路10と20で実際に使用する内部APC信号であるIAPC1信号とIAPC2信号、及びAPC動作中に他の自動光量制御回路の動作を禁止するための信号である、LDOFF10信号とLDOFF20信号が出力されている。
オア回路16の第2入力端はDATA1端子に接続され、オア回路16の出力端はアンド回路17の第2入力端に接続されている。アンド回路17の出力端はスイッチSW11の制御端子に接続されている。なお、自動光量制御回路20の接続も自動光量制御回路10と同様であることから、その説明は省略する。
図4において、APC信号生成回路50は、4つのアンド回路53〜56、ノア回路57,58、インバータ回路59,60、及び2つの遅延回路51,52で構成されている。
アンド回路53において、第1入力端はAPC1端子に接続され、第2入力端にはノア回路19の出力信号であるLDOFFALL信号が入力され、出力端は遅延回路51の入力端、アンド回路54の第2入力端、及びノア回路57の第1入力端にそれぞれ接続されている。遅延回路51の出力端はアンド回路54の第1入力端に接続され、アンド回路54の出力端からは内部APC信号であるIAPC1信号が出力されている。ノア回路57の第2入力端には、LDOFFALL信号をインバータ回路60で反転した信号が入力されており、ノア回路57の出力端からLDOFF20信号が出力されている。
図5において、まず、時刻t0で自動光量制御信号APC1〜APC4がすべてローレベルである場合の各信号の状態について説明する。APC3信号とAPC4信号が共にローレベルであるため、ノア回路19の出力信号であるLDOFFALL信号はハイレベルである。また、APC1信号がローレベルであることから、アンド回路53の出力信号はローレベルであり、アンド回路54の出力信号もローレベルであることから、内部自動制御信号IAPC1はローレベルである。ノア回路57の第2入力端には、ハイレベルであるLDOFFALL信号をインバータ回路60で反転したローレベルが入力されていることから、ノア回路57の出力信号であるLDOFF20信号はハイレベルである。
このような信号条件では、半導体装置100内のAPC制御回路11及び21はそれぞれ作動しておらず、スイッチSW12及びSW22はそれぞれオンしている。また、スイッチSW11とSW21は、DATA1端子とDATA2端子のデータ信号によってオン/オフ制御される状態になっており、スイッチSW13はオンしている。
また、IAPC1信号がハイレベルになるとオア回路16の出力信号はDATA1端子の信号に無関係にハイレベルになるため、アンド回路17の出力信号がハイレベルとなってスイッチSW11がオンし、バイアス電流とスイッチング電流がLD1端子を介して半導体レーザLD31に供給される。なお、LDOFFALL信号はハイレベルであることから、スイッチSW13はオンしており、フォトダイオードPD31の光電流はPD制御回路18に入力されている。
次に、時刻t4でAPC2信号だけがハイレベルになると、アンド回路55の出力信号がハイレベルになり、ノア回路58の出力信号であるLDOFF10信号がローレベルになり、更に、遅延回路52で所定の時間td遅延され、時刻t5で内部APC信号であるIAPC2信号がハイレベルになる。IAPC2信号がハイレベルなると、自動光量制御回路20のAPCが開始する。各部の動作は、自動光量制御回路10で説明した動作と同様であるためその説明は省略する。
時刻t7でAPC1信号とAPC2信号が同時にハイレベルになると、アンド回路53の出力信号はハイレベルになり、LDOFF20信号がローレベルになるが、アンド回路55の第1入力端はインバータ回路59の出力信号によってローレベルになるため、アンド回路55の出力信号はローレベルのままである。このため、内部APC信号はIAPC1信号の方が優先され、所定の遅延時間tdが経過した時刻t8でIAPC1信号だけがハイレベルになる。IAPC1信号がハイレベルであるときの動作は前記と同様であることからその説明を省略する。
時刻t11でAPC2信号がローレベルに戻ると、IAPC2信号もローレベルに戻り、LDOFF10信号はハイレベルに戻る。
APC3信号又はAPC4信号がハイレベルになると、半導体装置200内の自動光量制御回路が動作を行う。
時刻t12でAPC3信号又はAPC4信号がハイレベルになると、LDOFFALL信号はローレベルになる。すると、アンド回路53の第1入力端とアンド回路55の第2入力端はローレベルになるため、時刻t13でAPC1信号が、時刻t14でAPC2信号がそれぞれハイレベルになっても、内部APC信号であるIPAC1信号とIAPC2信号がハイレベルにならないため、半導体装置100の自動光量制御回路10及び20はAPCを行うことはない。
時刻t16で半導体装置200のAPCが終了して、LDOFFALL信号がハイレベルになると、遅延時間td後の時刻t17でIAPC1信号がハイレベルになり、自動光量制御回路10はAPCを開始する。
このように、半導体装置100及び200への自動光量制御信号APC1〜APC4が同時に出力されても、他の半導体装置のAPC信号がすべてローレベルになった時点で、APCを開始することができるため、すべての半導体レーザのAPCを効率よく実行することができる。
更に、どちらかの半導体装置がAPCを行っている最中に、他の半導体装置のAPC信号がハイレベルになると、APCを行っていた半導体装置のAPCが停止し、両方の半導体装置のAPCが禁止されるようになるため、APCを同時に実行してしまうことによる不具合を回避することができる。
なお、前記第3の実施の形態では、半導体装置が2つである場合を例にして説明したが、本発明は、半導体装置が2つである場合に限定するものではなく、3つ以上の半導体装置を使用する場合にも適用することができる。
30 半導体レーザアレイ
11,21 APC制御回路
12,22 スイッチング電流生成回路
13,23 バイアス電流生成回路
18 PD制御回路
50 APC信号生成回路(内部自動光量制御信号生成回路)
100,200 半導体装置
LD31〜LD34 半導体レーザ
PD31 フォトダイオード
APC1〜APC4 自動光量制御信号
IAPC1,IAPC2 内部自動光量制御信号
Claims (14)
- 複数の半導体レーザを備えた半導体レーザアレイの光量を制御する半導体レーザアレイ光量制御回路において、
前記各半導体レーザから出力された光量を受光する受光素子と、
入力された自動光量制御信号に応じて、対応する前記半導体レーザから出力される発光量を、前記受光素子の出力に応じた所定の発光量に設定する制御を行う各自動光量制御回路と、
を備え、
1つの前記自動光量制御回路が入力された前記自動光量制御信号に応じて自動光量制御を行っている間は、他の前記自動光量制御回路は、動作を停止して対応する前記半導体レーザへの電流供給を遮断することを特徴とする半導体レーザアレイ光量制御回路。 - 前記各自動光量制御回路は、
対応する前記半導体レーザに前記自動光量制御を行うための前記自動光量制御信号が入力される第1光量制御入力端子と、
他の前記自動光量制御回路への前記自動光量制御信号が入力される1つ以上の第2光量制御入力端子と、
を備え、
前記第2光量制御入力端子のいずれかに前記自動光量制御信号が入力されている場合は、動作を停止すると共に、対応する前記半導体レーザへの電流供給を遮断することを特徴とする請求項1記載の半導体レーザアレイ光量制御回路。 - 前記各自動光量制御回路は、前記第1光量制御入力端子に入力された前記自動光量制御信号を、他の前記自動光量制御回路の前記第2光量制御入力端子に入力することにより、前記他の自動光量制御回路の動作を禁止して対応する前記半導体レーザへの電流供給を遮断させることを特徴とする請求項2記載の半導体レーザアレイ光量制御回路。
- 前記各自動光量制御回路は、前記受光素子から出力される光電流が入力される光電流入力端子をそれぞれ備え、他の前記自動光量制御回路が動作を行っている間は、前記光電流入力端子への前記光電流を遮断して該光電流入力端子をハイインピーダンス状態にすることを特徴とする請求項1、2又は3記載の半導体レーザアレイ光量制御回路。
- 複数の前記自動光量制御回路を有する複数の半導体装置を備え、
前記各半導体装置は、
内蔵する前記各自動光量制御回路をそれぞれ作動させる前記各自動光量制御信号が対応して入力される各第1光量制御入力端子と、
他の前記半導体装置内の前記各自動光量制御回路をそれぞれ作動させる前記各自動光量制御信号が対応して入力される各第2光量制御入力端子と、
を備え、
1つの前記半導体装置に前記自動光量制御信号が入力されて自動光量制御を行っている間、内蔵する他の自動光量制御回路及び他の半導体装置に内蔵されている各自動光量制御回路の動作をそれぞれ禁止して、該動作を禁止した自動光量制御回路に接続されたすべての前記半導体レーザへの電流供給を遮断させることを特徴とする請求項1、2、3又は4記載の半導体レーザアレイ光量制御回路。 - 前記各半導体装置は、前記各第2光量制御入力端子のいずれかに前記自動光量制御信号が入力されている場合、内蔵するすべての前記自動光量制御回路の動作を禁止して、該各自動光量制御回路に対応して接続された各半導体レーザへの電流供給をすべて遮断させることを特徴とする請求項5記載の半導体レーザアレイ光量制御回路。
- 前記各自動光量制御回路は、前記第1光量制御入力端子に入力された前記自動光量制御信号を、他の前記自動光量制御回路の前記第2光量制御入力端子に入力することにより、他の前記自動光量制御回路の動作を禁止して対応する前記半導体レーザへの電流供給をすべて遮断させることを特徴とする請求項6記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、前記受光素子から出力される光電流が入力される光電流入力端子をそれぞれ備え、他の前記半導体装置内の前記自動光量制御回路が動作を行っている間は、前記光電流入力端子への前記光電流を遮断して該光電流入力端子をハイインピーダンス状態にすることを特徴とする請求項5、6又は7記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、複数の前記第1光量制御入力端子に入力された前記自動光量制御信号を入力して内部自動光量制御信号を生成する内部自動光量制御信号生成回路をそれぞれ備え、該内部自動光量制御信号生成回路は、複数の前記自動光量制御信号が同時に入力されると、所定の優先順位に従って1つの前記内部自動光量制御信号を生成することを特徴とする請求項5、6、7又は8記載の半導体レーザアレイ光量制御回路。
- 前記内部自動光量制御信号生成回路は、前記自動光量制御信号に対して所定の時間が経過してから前記内部自動光量制御信号を出力することを特徴とする請求項9記載の半導体レーザアレイ光量制御回路。
- 前記内部自動光量制御信号生成回路は、複数の前記自動光量制御信号が同時に入力されている場合、優先順位の高い前記自動光量制御信号の入力が終了した後、前記所定の時間が経過してから次の前記内部自動光量制御信号を出力することを特徴とする請求項10記載の半導体レーザアレイ光量制御回路。
- 前記内部自動光量制御信号生成回路は、前記半導体装置と他の前記半導体装置に同時に前記自動光量制御信号が入力された状態から、該他の半導体装置の前記自動光量制御信号がすべてオフした場合は、所定の時間が経過してから前記内部自動光量制御信号を出力することを特徴とする請求項9、10又は11記載の半導体レーザアレイ光量制御回路。
- 前記半導体装置は、他の半導体装置と同時に前記自動光量制御信号が入力されると、内蔵するすべての前記自動光量制御回路の動作を禁止して対応する前記半導体レーザへの電流供給をすべて遮断させることを特徴とする請求項5、6、7、8、9、10、11又は12記載の半導体レーザアレイ光量制御回路。
- 請求項1から請求項13のいずれかに記載の半導体レーザアレイ光量制御回路を使用した画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334196A JP5304235B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334196A JP5304235B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157572A true JP2010157572A (ja) | 2010-07-15 |
JP5304235B2 JP5304235B2 (ja) | 2013-10-02 |
Family
ID=42575275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334196A Expired - Fee Related JP5304235B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5304235B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157573A (ja) * | 2008-12-26 | 2010-07-15 | Ricoh Co Ltd | 半導体レーザアレイ光量制御回路及び画像形成装置 |
US20110211606A1 (en) * | 2010-03-01 | 2011-09-01 | Ricoh Company, Ltd. | Laser diode drive circuit and image forming apparatus incorporating same |
US8526474B2 (en) | 2009-08-21 | 2013-09-03 | Ricoh Company, Ltd. | Multi-beam laser power control circuit and image forming apparatus using the same |
US8755419B2 (en) | 2009-09-02 | 2014-06-17 | Ricoh Company, Ltd. | Laser diode drive circuit |
JP2020044671A (ja) * | 2018-09-14 | 2020-03-26 | キヤノン株式会社 | 記録装置および発光素子駆動用基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11245439A (ja) * | 1998-03-02 | 1999-09-14 | Canon Inc | レーザ駆動方法および装置、画像形成装置 |
JP2002009390A (ja) * | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | レーザダイオード制御装置 |
-
2008
- 2008-12-26 JP JP2008334196A patent/JP5304235B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11245439A (ja) * | 1998-03-02 | 1999-09-14 | Canon Inc | レーザ駆動方法および装置、画像形成装置 |
JP2002009390A (ja) * | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | レーザダイオード制御装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157573A (ja) * | 2008-12-26 | 2010-07-15 | Ricoh Co Ltd | 半導体レーザアレイ光量制御回路及び画像形成装置 |
US8526474B2 (en) | 2009-08-21 | 2013-09-03 | Ricoh Company, Ltd. | Multi-beam laser power control circuit and image forming apparatus using the same |
US8755419B2 (en) | 2009-09-02 | 2014-06-17 | Ricoh Company, Ltd. | Laser diode drive circuit |
US20110211606A1 (en) * | 2010-03-01 | 2011-09-01 | Ricoh Company, Ltd. | Laser diode drive circuit and image forming apparatus incorporating same |
US8576886B2 (en) | 2010-03-01 | 2013-11-05 | Ricoh Company, Ltd. | Laser diode drive circuit and image forming apparatus incorporating same |
JP2020044671A (ja) * | 2018-09-14 | 2020-03-26 | キヤノン株式会社 | 記録装置および発光素子駆動用基板 |
JP7154079B2 (ja) | 2018-09-14 | 2022-10-17 | キヤノン株式会社 | 記録装置および発光素子駆動用基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5304235B2 (ja) | 2013-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9031108B2 (en) | Circuitry and method for driving laser with temperature compensation | |
US8036254B2 (en) | Semiconductor laser driving circuit, and optical disc device and integrated circuit provided with semiconductor laser driving circuit | |
EP0939468A2 (en) | Drive circuit for light emitting element | |
JP5304235B2 (ja) | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 | |
US20080181273A1 (en) | Laser diode driving circuit | |
JP4912283B2 (ja) | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 | |
JP4477381B2 (ja) | レーザダイオード駆動回路 | |
JP2009016747A (ja) | レーザダイオード駆動装置及び光走査装置 | |
JP4170963B2 (ja) | Led駆動回路 | |
JP4108321B2 (ja) | 半導体レーザ装置 | |
JP5233663B2 (ja) | 半導体レーザアレイ光量制御回路及び画像形成装置 | |
KR101982904B1 (ko) | 출력 드라이버 회로 | |
JP6741034B2 (ja) | 半導体レーザ装置 | |
JP2006040975A (ja) | Led駆動回路 | |
US7164700B2 (en) | Laser driving circuit | |
US7141936B2 (en) | Driving circuit for light emitting diode | |
JP2003249715A (ja) | 半導体レーザの駆動回路 | |
US7227119B2 (en) | Current voltage converter circuit | |
JP2006100555A (ja) | 発光素子駆動回路および前置増幅回路 | |
WO2024184951A1 (ja) | 半導体レーザ駆動装置 | |
JP4108704B2 (ja) | レーザダイオード駆動回路 | |
JP5209459B2 (ja) | 受光回路 | |
US8139422B2 (en) | Buffer circuit of semiconductor memory apparatus | |
US8541733B2 (en) | Laser light detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5304235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |