JP2010153877A - 半導体チップ - Google Patents

半導体チップ Download PDF

Info

Publication number
JP2010153877A
JP2010153877A JP2010003235A JP2010003235A JP2010153877A JP 2010153877 A JP2010153877 A JP 2010153877A JP 2010003235 A JP2010003235 A JP 2010003235A JP 2010003235 A JP2010003235 A JP 2010003235A JP 2010153877 A JP2010153877 A JP 2010153877A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pads
electrode
electrode pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010003235A
Other languages
English (en)
Other versions
JP5187322B2 (ja
Inventor
Takao Nishimura
隆雄 西村
Masanori Kashu
昌典 夏秋
Kazuyuki Aiba
和之 合葉
Akira Takashima
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010003235A priority Critical patent/JP5187322B2/ja
Publication of JP2010153877A publication Critical patent/JP2010153877A/ja
Application granted granted Critical
Publication of JP5187322B2 publication Critical patent/JP5187322B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】外部回路との入出力用電極パッドを周辺部に高密度に配設した半導体チップに対する電源供給時のＩＲドロップを抑え、かつ、特性試験にも対応できる半導体チップを提供する。
【解決手段】半導体チップ１には半導体基板主面の周辺部に複数の第１の電極パッド２、第１の電極パッド２より内側の領域に少なくとも１個の第２の電極パッド３が配設されている。第１の電極パッド２の配列間には第２の電極パッド３の数以上の間隙部が設けられている。これにより、特性試験時には間隙部を通じてプローブカードとのワイヤ接続を容易に行なうことができ、実装時には、主面に第１の電極パッド２と接続するための第１のボンディングパッド５を、反対面には第２の電極パッド３と接続するための第２のボンディングパッド８が配設された配線基板４を用いることにより、第２の電極パッド３とのワイヤ接続を通じて、回路ブロックに短い配線で電源を供給することができる。
【選択図】図１

Description

本発明は、半導体チップ関し、特に配線基板に実装された半導体装置に用いる半導体チップに関するものである。
図８は従来のフェイスダウン実装型の半導体装置の構造を説明する図であり、図８（ａ）は上記半導体装置の模式断面図、図８（ｂ）は半導体チップ上の電極パッドの配置を示す平面図、図８（ｃ）は図８（ａ）において矢印方向から見た配線基板を示す平面図である。
図８（ｂ）に見られるように、半導体チップ３０の周辺部には、多数の電極パッド３１が所定ピッチで列状に配設されている。これらの電極パッド３１は半導体チップ３０の中央部近傍に形成されている回路ブロックとチップ内配線で接続されており、外部回路との信号入出力用及び電源供給用として用いられる。また、図８（ａ）に見られるように、半導体チップ３０と対向する配線基板３２の主面には、半導体チップ３０の電極パッド３１と対応する位置にボンディングパッド３３が設けられており、電極パッド３１はバンプ３４を介してボンディングパッド３３にフリップチップ方式でフェイスダウン接続される。また、配線基板３２の主面と反対側の面には、図８（ｃ）に見られるようにマトリクス状にボールランド３５が形成されている。ボールランド３５は配線基板３２を外部回路に接続する機能を有するものであり、主面に形成されているボンディングパッド３３とは図示しない内部配線を介して接続されている。また、ボールランド３５上には半田ボール３６が形成されており、この半田ボール３６を介して外部回路と接続される。
上述の半導体装置の動作時には外部回路から半導体チップ３０の電極パッド３１を通して中央部に形成されている回路ブロックへ信号の入出力が行われる。また、回路ブロック内の各部は電極パッド３１を通して半導体チップ３０の周辺部から中央部へ向けてメッシュ状に形成されている電源配線から順次電源電流を受け取る。そのため、半導体チップ３０上において周辺部から中央部へ向かうにつれて電源配線上の電圧は次第に低下する。この電圧低下はＩＲドロップと称されるものであり、これにより半導体チップ３０の中央部付近の回路ブロックに規定の電圧が印加されなくなってその動作性能が低下し、あるいは回路ブロックが所定の動作を実行することができなくなる場合が生じる。
半導体装置の高集積化の進展により配線幅はより狭く配線長はより長くなって配線抵抗が増加し、さらに高速化・多信号化は回路の抵抗やインダクタンスなどの受動素子で消費される電源電流の増加をもたらすことになり、ＩＲドロップはますます顕著になる。したがって、半導体装置の集積度や高速性能を犠牲にすることなく、即ち配線幅を広げあるいは電源電流を過度に増大させることなくＩＲドロップを抑えることが要求される。
そこで、半導体チップの周辺部に設けた電極パッドに加えて中央部にはんだバンプ電極を設けてフリップチップ方式で配線基板に実装し、はんだバンプ電極の一部を電源供給用として用いる方法が提案されている(例えば、特許文献１参照)。この方式では、中央部に形成されている回路ブロックに対して直接にあるいは比較的短い電源配線により電源電流を供給することができるのでＩＲドロップが低減され、さらにはんだバンプ電極をＰｂ−ＳｎやＳｎ−Ａｇ等の材料で構成することによりはんだバンプ電極を回路ブロックの上に形成したときに回路ブロックに損傷を与えることなく配線基板との接続を行うことができる。しかし、この方法では、はんだバンプ電極が比較的大きな面積をとるため外部回路との接続のための電極パッドの配置密度を高くすることができず半導体装置の機能が制限される。これを避けるため、周辺部でははんだバンプ電極に代えて後に述べるスタッドバンプ等の配置密度を高くすることのできる電極を用いる必要があり、その場合には材質の異なるバンプ電極が混在することになるためフリップチップ接続条件を最適に設定することが難しく、結果として製造歩留りが低下するという問題が生じる。
また、半導体チップの内部電源を一定に供給するボールグリッドアレイパッケージ(ＢＧＡパッケージ)が提案されている。このＢＧＡパッケージは中央部に多数のボンディングパッドを配置した半導体チップを開口部を有する配線基板に接続したものであり、半導体チップのボンディングパッドが開口部から露出するように半導体チップと配線基板を貼り合わせる。そして、半導体チップのボンディングパッドを開口部を介して配線基板上に設けた電極パッドとボンディングワイヤやビームリードにより電気的に接続するものであり、半導体チップの中央部に設けた多数のボンディングパッドの一部を電源供給用として用いるようにしている(例えば、特許文献２参照)。特許文献１と同様に半導体チップ中央部に形成されている回路ブロックに対して直接あるいは比較的短い電源配線により電流を供給することができるのでＩＲドロップは抑えられる。しかし、このＢＧＡパッケージではボンディングパッドは半導体チップの中央部にのみ配置され周辺部には配置されていないため、外部回路との接続のための電極数を多く取ることができず半導体装置の機能が制限されるという問題がある。
特開２００２−２７０６４３号公報 特開２００２−７６１７６号公報
本発明は、外部回路との入出力用電極パッドを周辺部に高密度に配設した半導体チップに対する電源供給時のＩＲドロップを抑えることを目的とする。
本発明の半導体チップは、半導体基板主面の周辺部に第１の電極パッドが複数配設され、該第１の電極パッドより内側の領域に少なくとも１個の第２の電極パッドが配設された半導体チップにおいて、該第１の電極パッドは該半導体基板主面の周辺部に所定ピッチでパッド列をなして配設され、該パッド列には上記所定ピッチ以上の距離を離間させた間隙部が設けられ、該間隙部は該第２の電極パッドの数以上設けられている。
本発明の半導体チップは、半導体チップの周辺部に形成された第１の電極パッドをバンプを介してフェイスダウンで配線基板に接続しているため半導体装置の小型化、薄型化が可能であり、それに加えて、第１の電極パッドより内側の領域に配設した第２の電極パッドを配線基板の開口部を介して第２のボンディングパッドとボンディングワイヤにより接続しているので、第２の電極パッドから半導体チップの中央部に形成されている回路ブロックに直接あるいは短い電源配線で電源を供給することができ、ＩＲドロップを従来に比べて小さくすることができる。さらに、第２の電極パッドを複数個設けることにより半導体チップの中央部近傍に形成されている複数個の回路ブロックのそれぞれに異なる電源電圧を独立して供給することが可能となる。
また、第１の電極パッドより内側の領域に第３の電極パッドを配設しボンディングワイヤあるいはチップ内配線により第２の電極パッドと接続しているため、半導体チップの中央部の各回路ブロックに第３の電極パッドを通して最短の電源配線で電源を供給することができる上、第３の電極パッドをボンディングワイヤにより配線基板と接続する必要がなくなるので半導体装置の実装工程における歩留りの低下を防ぐことができる。
また、半導体チップを配線基板にフェイスダウン実装する前には、通常、半導体チップの切り離し前の半導体ウェーハの状態でカンチレバー型のプローブカードを用いて個々の半導体チップの特性試験が行われる。このプローブカードは、プローブの先端が半導体チップの周辺部に配置されている電極パッドと同一の配置となるよう列状に配置されており、特性試験に際しては全ての電極パッドに適切な荷重を印加して同時にプローブに当接させるようにしており、極めて効率的に特性試験を行うことができる。
しかし、上述した第２及び第３の電極パッドが配設された半導体チップでは第２及び第３の電極パッドが第１の電極パッドより内側の領域に設けられているため、第１の電極パッドの配置ピッチが微細になったとき、上述したカンチレバー型プローブカードにおいて第２及び第３の電極パッド用プローブを第１の電極パッド用プローブと並べて列状に配置させることが難しくなり、結果としてカンチレバー型のプローブカードを用いることができなくなる。プローブの先端を面状に配設したいわゆる垂直型のプローブカードを用い、これにより第２及び第３の電極パッドと第１の電極パッドに同時にプローブを当接させる方法が考えられるが、垂直型のプローブカードは、一般にカンチレバー型のプローブカードに比べて適切な荷重印加が難しいため電極パッドとプローブの接触不良が生じ易く、また、カンチレバー型のプローブカードに比べて高価であり特性試験のコストにも問題が生じる。
そこで、本発明では、半導体基板主面の周辺部に所定ピッチでパッド列をなして配設されている第１の電極パッドからなるパッド列に、上記所定ピッチ以上の距離を離間させた間隙部を設ける。そして、間隙部は第２の電極パッド及び第３の電極パッドが配設されているときには第３の電極パッドを合わせた数以上設けるようにする。これにより第１の電極パッドの配置ピッチが微細になったときにも、カンチレバー型プローブカードにおける第２及び第３の電極パッド用プローブを第１の電極パッド用プローブと並べて列状に配置させることが容易となり、半導体チップの特性試験に従来どおりカンチレバー型プローブカードを用いることが可能となる。
（ａ）、（ｂ）、（ｃ）本発明の実施例に係る半導体装置の構成（その１）を説明する図である。 （ａ）、（ｂ）本発明の実施例に係る半導体装置の構成（その２）を説明する図である。 （ａ）、（ｂ）本発明の実施例に係る半導体装置の構成（その３）を説明する図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）本発明の実施例に係る半導体装置の製造方法を説明する工程断面図である。 （ａ）、（ｂ）、（ｃ） 本発明の実施例に係る半導体装置の構成（その４）を説明する図である。 カンチレバー型プローブカードを示す断面図である。 カンチレバー型プローブカードを用いた半導体チップの端子試験を説明する平面図である。 従来例に係る半導体装置の構成を説明する図である。
半導体チップの周辺部に配設した入出力用電極パッドの配置ピッチを大きくすることなく半導体装置に対する電源供給時のＩＲドロップを抑えるとともに、この半導体装置に用いられる半導体チップの特性試験を低コストで効率的に行うことを可能にする構造を実現した。
（実施例１）
図１は本発明に係る半導体装置の構造を説明する図であり、図１（ａ）は上記半導体装置の模式断面図、図１（ｂ）は半導体チップ上の電極パッドの配置を示す平面図、図１（ｃ）は図１（ａ）において矢印方向から見た配線基板を示す平面図である。
図１（ｂ）に見られるように、半導体チップ１の周辺部には外部回路に対する信号入出力用の第１の電極パッド２が所定ピッチで多数列状に配設され、また、第１の電極パッド２が配設された位置より内側の領域に第２の電極パッド３が配設されている。第１の電極パッド２は半導体チップ１の中央部近傍に形成されている回路ブロックとはチップ内配線で接続されており、第２の電極パッド３は半導体チップ１内にメッシュ状に形成された電源配線層に接続されている。
なお、第１の電極パッド２の多くは外部回路との信号入出力用として用いられるが、その一部は半導体チップ１の周辺部に比較的近い位置に形成されている回路ブロックへの電源供給用として用いてもよい。また、第２の電極パッド３は半導体チップ１上で回路ブロックが形成されていない位置に設けることが望ましい。
半導体チップ１と対向する配線基板４の主面には、図１（ａ）に見られるように、半導体チップ１の第１の電極パッド２と対応する位置に第１のボンディングパッド５が設けられており、第１の電極パッド２はバンプ６を介して第１のボンディングパッド５にフリップチップ方式でフェイスダウン接続される。
第１の電極パッド２上のバンプ６としてはスタッドバンプを用いることが望ましい。スタッドバンプはボンディングワイヤの一端を第１の電極パッド２にボンディングし、この状態でボンディングワイヤの他端を引き上げながら切断することにより形成されるものであり、バンプ面積をボンディングワイヤ径の２倍程度以下に抑えることができるので第１の電極パッド２の配置密度を高くすることができる。
図１（ｂ）、（ｃ）に見られるように、配線基板４はその中央部に開口部７が設けられており、開口部７の位置と大きさは半導体チップ１を配線基板４にフェイスダウン接続したとき開口部７から半導体チップ１上の第２の電極パッド３が露出するように決められる。また、図１（ｃ）に見られるように、配線基板４の主面と反対側の面には第２のボンディングパッド８とボールランド９が形成されている。第２のボンディングパッド８は開口部７の近傍に配設されており、また、ボールランド９は開口部７と第２のボンディングパッド８が形成されている領域を除き配線基板４にマトリクス状に配置される。ボールランド９は外部回路と配線基板４を接続する機能を有し、配線基板４の主面に形成されている第１のボンディングパッド５及びその反対面に形成されている第２のボンディングパッド８とは図示しない内部配線を介して接続されている。ボールランド９上には半田ボール１１が形成されており、この半田ボール１１を介して外部回路と接続される。そして、図１（ａ）に見られるように半導体チップ１の第２の電極パッド３は開口部７を介してボンディングワイヤ１０により第２のボンディングパッド８に接続される。
以上のように、第２の電極パッド３は半導体チップ１の中央部近傍に形成されているので、半導体チップ１の周辺部に配設された第１の電極パッド２から電源を供給する従来の方法に比べて、直接あるいは短い電源配線で回路ブロックへ電源を供給することができ、効果的にＩＲドロップを抑えることができる。半導体チップ１上の第２の電極パッド３の数とその配置位置は半導体チップ１上の回路ブロックの数や配置位置に応じて決められ、また、配線基板４上での第２のボンディングパッド８と開口部７の配置もそれに応じて以下の例に示すように決められる。
図２（ａ）、（ｂ）及び図３（ａ）、（ｂ）は上記実施例の変形例を説明する図であり、図２（ａ）、図３（ａ）は半導体チップ上の電極パッドの配置を示す平面図、図２（ｂ）、図３（ｂ）は半導体チップと対向する配線基板の平面図であり、それぞれ図１（ｂ）、（ｃ）に対応する。
図２（ａ）、図３（ａ）に見られるように、半導体チップ１の周辺部からその内側領域にかけて第２の電極パッド３を分散して複数個設ける。そして、これら第２の電極パッド３をグループ化し、配線基板４上には各グループに対応して複数の開口部７及び第２の電極パッド３と接続するための第２のボンディングパッド８を設ける。上記構成によれば、半導体チップ１上に分散配置されている回路ブロックのそれぞれに最短の電源配線で異なる電源電圧を供給することが可能となり、異種電源を混載したシステムＬＳＩ等に対する電源供給の際のＩＲドロップを最小限に抑える上で効果的である。
なお、図２（ａ）、図３（ａ）に示した第１の電極パッド２の配置は図１（ｂ）に示した配置図と比較すると、所定ピッチhで配置されている第１の電極パッド２の一部が欠け間隙部３７が形成された構成となっているが、その理由については後述する。
次に、図４（ａ）、（ｂ）、（ｃ）、（ｄ）は図１に示した半導体装置の製造方法を説明する工程断面図である。まず、図４（ａ）に示したように、半導体チップ１と配線基板４の主面を対向させて配置する。半導体チップ１の主面上の周辺部には信号入出力用の第１の電極パッド２が配設され中央部には電源用の第２の電極パッド３が配設されている。第２の電極パッド３は回路ブロックが形成されていない領域に配設することが望ましい。
半導体チップ１と対向する配線基板４の中央付近には開口部７が設けられ、また、第１の電極パッド２と対向する位置に第１のボンディングパッド５、その反対面には第２のボンディングパッド８及び外部回路と接続するためのボールランド９が形成されている。そして、配線基板４の開口部７近傍を除く主面上に熱硬化性樹脂１２を滴下し半導体チップ１と配線基板４をフリップチップ方式で接続する。これは、第１の電極パッド２と第１のボンディングパッド５をバンプ６を介して当接させ、この状態で半導体チップ１に上から荷重を加え必要に応じて加熱しあるいは加熱に加えて超音波を印加することにより行われる。さらに、接続後に再加熱することにより熱硬化性樹脂１２を硬化させる。バンプ６としてボンディングワイヤを利用したスタッドバンプを用いる。
熱硬化性樹脂１２としては耐熱性、絶縁性に優れるエポキシ樹脂、フェノール樹脂、シアネート樹脂等が無機フィラーと混合して用いられる。さらに、必要に応じてカップリング剤や分散剤を添加する。
図４（ｂ）は以上の工程により半導体チップ１を配線基板４にフェイスダウン接続した状態を示したものである。同図に見られるように、半導体チップ１の主面上の第２の電極パッド３は配線基板４の開口部７を通して外部へ露出されていることがわかる。
次いで、図４（ｃ）に示したように、半導体チップ１の第２の電極パッド３を配線基板４の開口部７を介して第２のボンディングパッド８にボンディングワイヤ１０により接続する。前述のように第１の電極パッド２の配置密度を高くするためにはバンプ６を形成するのに用いられるボンディングワイヤの径を小さくする必要があるが、ボンディングワイヤ１０に対してはこのような制限がなく、逆にボンディングワイヤ１０の径を大きくすることにより配線抵抗を低減することができる。これによりボンディングワイヤ１０を通して第２の電極パッド３から半導体チップ１の回路ブロックへ供給される電源電流のＩＲドロップをより効果的に抑えることが可能となる。
次いで、図４（ｄ）に示したように、開口部７から熱硬化性樹脂１３を注入し、これにより半導体チップ１の表面、第２の電極パッド３及びボンディングワイヤ１０を保護する。ここで用いる熱硬化性樹脂１３は必要に応じて最初に用いた熱硬化性樹脂１２とは異なるものを用いてもよい。さらに、ボールランド９上に外部回路との接続のための半田ボール１１を形成する。
上記工程では半導体チップと配線基板をフリップチップ方式で接続する段階で熱硬化性樹脂を用いたが、この段階では熱硬化性樹脂を用いずに半導体チップと配線基板を接続し、半導体チップの第２の電極パッドと第２のボンディングパッドをボンディングワイヤにより接続した後で開口部から半導体チップと回路基板の間の間隙に熱硬化性樹脂を注入するようにしてもよい。あるいは、トランスファーモールドによる樹脂封止を用いることもできる。
（実施例２）
次に、図５（ａ）、（ｂ）（ｃ）は本発明の他の実施例を説明する図である。図５（ａ）は上記半導体装置の模式断面図、図５（ｂ）は半導体チップ上の電極パッドの配置を示す平面図、図５（ｃ）は図５（ａ）において矢印方向から見た配線基板４を示す平面図であり、それぞれ図１（ａ）、（ｂ）（ｃ）と対応し同一のものには同一番号を付してある。
実施例１と同様に、半導体チップ１の周辺部には外部回路との信号入出力に用いられる第１の電極パッド２が多数列状に配設されており、これらの第１の電極パッド２は半導体チップ１の中央部に形成されている回路ブロックとチップ内配線で接続されている。また、第１の電極パッド２が配設された位置より内側の領域に電源供給のための第２の電極パッド３が設けられている。配線基板４の中央部には開口部７が設けられ、開口部７の近傍に第２のボンディングパッド８が配設されている。そして、図５（ａ）に見られるように、第２の電極パッド３はボンディングワイヤ１０により第２のボンディングパッド８に接続される。
半導体チップ１上に形成された複数の回路ブロックの各々に対応して第２の電極パッド３を設けるようにすれば各回路ブロックに最短の電源配線で電源を供給することが可能となるが、この方法では複数の第２の電極パッド３をそれぞれ第２のボンディングパッド８に接続するためのボンディングワイヤ数がそれに応じて増えることになる。このワイヤボンディング工程は段差のある面の間で行うため、同一面間で行う通常のワイヤボンディング工程に比べて製造歩留まりの点で問題がある。
そこで、本実施例では、第１の電極パッド２が配設された位置より内側の領域に第２の電極パッドに加えて第３の電極パッド１４を配設する。第２の電極パッド３がボンディングワイヤ１０により配線基板４上の第２のボンディングパッド８に接続されているのに対し、第３の電極パッド１４は、図５（ａ）に見られるように、同じ半導体チップ１上の第２の電極パッド３にボンディングワイヤ１５により接続する。あるいはボンディングワイヤ１５に代えてチップ内配線により第２の電極パッド３に接続する構成としてもよい。
上記構成によれば、複数個設けた第３の電極パッド１４から各回路ブロックに最短の電源配線で電源を供給することが可能となる上、段差のある面の間で行うワイヤボンディング工程数が最小限に抑えられ製造歩留まりの低下を防ぐことができる。
（実施例３）
上述した第２の電極パッドあるいは第３の電極パッドが配設された半導体チップに対しては配線基板に実装する前に電気的導通の確認及び機能確認等のため特性試験を行わねばならない。この特性試験に際しては、半導体チップに配設されている電極パッドへのプローブの接触が良好で且つ安価なカンチレバー型プローブカードが用いられる。図６はカンチレバー型プローブカードを示す断面図である。同図に見られるように，プローブカード２０は半導体ウェーハ上に形成されている切り離し前の半導体チップ２１の各電極パッド２２に接触させるプローブ２３とそのプローブ２３を半導体テスターに接続するためのインターフェイス回路が形成されているカード基板２４から成っており、図８に示した従来型の半導体チップ３０の周辺の電極パッド３１と同一の配置となるように略放射状に半導体チップ３０を取り囲むよう列状にプローブが配設された構造を有している。したがって、このプローブカード２０を従来型の半導体チップ３０に対向して配置したとき、半導体チップ３０上の全ての電極パッド３１に同時にプローブを当接させることが可能となる。
しかし、本発明に係る半導体装置に用いられる半導体チップでは、第２及び第３の電極パッドが第１の電極パッドより内側に配置されているため、第１の電極パッドの配置ピッチが微細になったとき、上述したカンチレバー型プローブカードにおいて第２及び第３の電極パッド用プローブを第１の電極パッド用プローブと並べて列状に配置させることが難しくなり、結果としてカンチレバー型のプローブカードを用いることができなくなるという問題がある。
そこで、本発明では、図２（ａ）、図３（ａ）及び図５（ｂ）にその例を示したように、半導体基板１主面の周辺部に所定ピッチｈで配設されている第１の電極パッド２からなるパッド列に、上記所定ピッチｈ以上の距離を離間させた間隙部３７を設ける。そして、間隙部３７は第２の電極パッド３及び第３の電極パッド１４が配設されているときには第３の電極パッド１４を合わせた数以上設けるようにする。これにより第１の電極パッド２の配置ピッチが微細になったときにも、図７に見られるように、カンチレバー型プローブカードにおける第２及び第３の電極パッド用プローブ２３ａを第１の電極パッド用プローブ２３と並べて列状に配置させることが容易となり、半導体チップの特性試験に従来どおりカンチレバー型プローブカードを用いることが可能となる。
半導体チップに供給する電源のＩＲドロップを抑えることができ、さらにこの半導体チップに対する端子試験のコストを低減することができるので半導体装置の高集積・高速化及び低コスト化に有効である。
１、２１、３０ 半導体チップ
２ 第１の電極パッド
３ 第２の電極パッド
４、３２ 配線基板
５ 第１のボンディングパッド
６、３４ バンプ
７ 開口部
８ 第２のボンディングパッド
９、３５ ボールランド
１０、１５ ボンディングワイヤ
１１、３６ 半田ボール
１２、１３、１６、３８ 熱硬化性樹脂
１４ 第３の電極パッド
２０ プローブカード
２２、３１ 電極パッド
２３ プローブ
２４ カード基板
２５ カード基板開口部
２６ プローブ固定台座
３３ ボンディングパッド
３７ 間隙部

Claims (1)

  1. 半導体基板主面の周辺部に第１の電極パッドが複数配設され、該第１の電極パッドより内側の領域に少なくとも１個の第２の電極パッドが配設された半導体チップにおいて、
    該第１の電極パッドは該半導体基板主面の周辺部に所定ピッチでパッド列をなして配設され、該パッド列には上記所定ピッチ以上の距離を離間させた間隙部が設けられ、
    該間隙部は該第２の電極パッドの数以上設けられていることを特徴とする半導体チップ。
JP2010003235A 2010-01-08 2010-01-08 半導体チップ及びその試験方法 Expired - Fee Related JP5187322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010003235A JP5187322B2 (ja) 2010-01-08 2010-01-08 半導体チップ及びその試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010003235A JP5187322B2 (ja) 2010-01-08 2010-01-08 半導体チップ及びその試験方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005059387A Division JP4767556B2 (ja) 2005-03-03 2005-03-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2010153877A true JP2010153877A (ja) 2010-07-08
JP5187322B2 JP5187322B2 (ja) 2013-04-24

Family

ID=42572527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003235A Expired - Fee Related JP5187322B2 (ja) 2010-01-08 2010-01-08 半導体チップ及びその試験方法

Country Status (1)

Country Link
JP (1) JP5187322B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146441U (ja) * 1989-05-17 1990-12-12

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146441U (ja) * 1989-05-17 1990-12-12

Also Published As

Publication number Publication date
JP5187322B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
EP1897138B1 (en) Semiconductor device and mounting structure thereof
KR101652386B1 (ko) 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
JP2005150719A (ja) ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
US7667473B1 (en) Flip-chip package having thermal expansion posts
JP4562579B2 (ja) 半導体装置
JP2008047741A (ja) 回路基板及び半導体装置
US9271403B2 (en) Semiconductor assemblies with multi-level substrates and associated methods of manufacturing
US6953709B2 (en) Semiconductor device and its manufacturing method
KR101740878B1 (ko) 반도체 장치
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2012064991A (ja) フリップチップボンデッドパッケージ
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JP4767556B2 (ja) 半導体装置
JP5187322B2 (ja) 半導体チップ及びその試験方法
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
JP2004235351A (ja) 半導体装置
KR20090041987A (ko) 미세 피치형 본드패드를 갖는 반도체 소자
US20120223425A1 (en) Semiconductor device and fabrication method thereof
KR100269539B1 (ko) Csp소자 제조방법과 제조된 csp소자
JP2003273313A (ja) 半導体装置およびその製造方法
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器
US7193314B2 (en) Semiconductor devices and substrates used in thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5187322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees