JP2010153866A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2010153866A JP2010153866A JP2009290158A JP2009290158A JP2010153866A JP 2010153866 A JP2010153866 A JP 2010153866A JP 2009290158 A JP2009290158 A JP 2009290158A JP 2009290158 A JP2009290158 A JP 2009290158A JP 2010153866 A JP2010153866 A JP 2010153866A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- well
- region
- impurity
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007943 implant Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体素子及びその製造方法を提供する。
【解決手段】この半導体素子の製造方法は、半導体基板に第１導電型不純物を注入する第１インプラント工程を行い、第１導電型の第１ウェルを形成する段階と、第２導電型不純物を第１導電型の第１ウェルに注入する第２インプラント工程を行い、第１導電型の第２ウェルを形成する段階と、第２導電型不純物を第１導電型の第２ウェルに注入する第３インプラント工程を行い、第２導電型不純物領域を形成する段階と、半導体基板上にゲートを形成する段階と、第２導電型不純物を注入する第４インプラント工程を行い、ゲートの一側の第２導電型不純物領域内にドレイン領域を形成する段階と、を含む。
【選択図】図１Ｅ
【解決手段】この半導体素子の製造方法は、半導体基板に第１導電型不純物を注入する第１インプラント工程を行い、第１導電型の第１ウェルを形成する段階と、第２導電型不純物を第１導電型の第１ウェルに注入する第２インプラント工程を行い、第１導電型の第２ウェルを形成する段階と、第２導電型不純物を第１導電型の第２ウェルに注入する第３インプラント工程を行い、第２導電型不純物領域を形成する段階と、半導体基板上にゲートを形成する段階と、第２導電型不純物を注入する第４インプラント工程を行い、ゲートの一側の第２導電型不純物領域内にドレイン領域を形成する段階と、を含む。
【選択図】図１Ｅ
Description
本発明は、半導体素子に係り、より詳細には、高電圧半導体素子に関するものである。
ＬＣＤ（liquid crystal display）、ＰＤＰ（plasma display panel）、ＯＬＥＤ（organic light-emitting diode）などの平板ディスプレイ用駆動ＬＳＩ（large-scale integration）、自動車用ＬＳＩ、ＯＡ（office automation）及び周辺機器用ＬＳＩ、並びにモーター駆動ＬＳＩに用いられる回路は、高電圧素子と低電圧ロジック素子を一つのチップ内に集積している。
高電圧素子と低電圧ロジック素子が一つのチップに集積されるＰＭＩＣ（Power Management Integrated Circuit）製品は日々発展しつつあり、その応用分野も増加の一路をたどっている。
一般に、高電圧素子を形成するために、ロジック素子を形成する前に、高電圧素子のためのウェル形成工程と拡張ドレイン（extended drain）領域形成工程を行う。または、ロジック素子のためのウェル及び高電圧素子のためのウェルを、一つの素子チャネル領域で混用することもできる。
しかしながら、これらの高電圧素子形成のための工程ステップは、全体の製造工程ステップの増加をもたらすことができ、製造工程の増加に伴って製造コストが増加する恐れがある。高電圧用ウェル及びロジック用ウェルの混用は、素子のしきい電圧の不安定性を誘発することができる。また、高電圧素子と低電圧ロジック素子とが一つのチップに集積されるから、素子の小型化には限界がある。
本発明が解決しようとする技術的課題は、ロジック素子のドレイン領域に一つの工程ステップのみを追加することによって局部的に低濃度のウェル領域及び低濃度の拡張ドレイン領域を形成し、局部的な低濃度のウェルタイプを有する高電圧素子及びその製造方法を提供することにある。
上記の課題を達成するための本発明の実施例に係る半導体素子の製造方法は、半導体基板に第１導電型不純物を注入する第１インプラント工程を行い、第１導電型の第１ウェルを形成する段階と、第２導電型不純物を第１導電型の第１ウェルに注入する第２インプラント工程を行い、第１導電型の第２ウェルを形成する段階、第２導電型不純物を第１導電型の第２ウェルに注入する第３インプラント工程を行い、第２導電型不純物領域を形成する段階、半導体基板上にゲートを形成する段階、及び第２導電型不純物を注入する第４インプラント工程を行い、ゲートの一側の第２導電型不純物領域にドレイン領域を形成する段階を含む。
上記の課題を達成するための本発明の実施例に係る半導体素子は、半導体基板に形成される第１不純物濃度を有する第１導電型の第１ウェル、第１ウェル内に形成される、第２不純物濃度を有する第１導電型の第２ウェル、第２ウェル内に形成される、第３不純物濃度を有する第２導電型不純物領域、半導体基板上に形成されるゲート、及びゲートの一側の第２導電型不純物領域に形成される、第４不純物濃度を有する第１導電型ドレイン領域を含む。
本発明の半導体素子及びその製造方法によれば、一つのマスクとイオン注入工程を用いて高電圧素子の製造が可能となり、高電圧素子の大きさを小さくすることによってドレイン及びソース間のパンチスルー（punchthrough）を抑制できるという効果がある。
以下、本発明の技術的課題及び特徴は、添付の図面及び実施例についての説明から明白になる。本発明について具体的に説明すると、下記の通りである。
図１Ａ〜図１Ｅは、本発明の実施例による半導体素子の製造方法を示す図である。
まず、図１Ａに示すように、半導体基板１１０に第１導電型不純物を注入する第１インプラント工程を行い、高農度の第１導電型の第１ウェル１１５を形成する。半導体基板１１０は、第１導電型または第２導電型の基板とすることができる。ここで、半導体基板１１０の不純物濃度は、５Ｅ１６atoms/cm2以下とすることができ、高農度の第１ウェル１１５の不純物濃度は、５Ｅ１６〜１Ｅ１８ atoms/cm2とすることができる。
ここで、第１導電型はｐ型であり、第２導電型はｎ型でありうる。しかし、これに本発明が限定されることはなく、第１導電型をｎ型とし、第２導電型をp型とすることもできる。
次に、第１導電型の第１ウェル１１５が形成されている半導体基板１１０にフォトリソグラフィ（photolithography）工程を行い、半導体基板１１０の一部を露出させる第１フォトレジストパターン１２０を形成する。そして、第１フォトレジストパターン１２０をマスクとして第２導電型不純物を第１導電型の第１ウェル１１５に注入する第２インプラント工程を行い、第１導電型の第１ウェル１１５内に第１導電型の第２ウェル１３０を形成する。
例えば、第２導電型の不純物を高エネルギーで第１導電型の第１ウェル１１５に注入すると、補償（compensation）によって第１導電型の第１ウェル１１５よりも低濃度となった第１導電型の第２ウェル１３０を第１導電型の第１ウェル１１５内に形成することができる。
この時、第１フォトレジストパターン１２０をマスクとして第２導電型不純物を斜めにイオン注入し、濃度の低くなった第１導電型の第２ウェル１３０を形成することができる。このような斜めイオン注入により、後で形成されるチャネル方向への第１導電型の第２ウェル１３０の幅が決定されることができる。
次に、図１Ｃに示すように、第１フォトレジストパターン１２０をマスクとして第２導電型不純物を第１導電型の第２ウェル１３０に注入する第３インプラント工程を行い、第２導電型不純物領域１４０を形成する。第３インプラント工程のためのイオン注入エネルギーは、第２インプラント工程のためのイオン注入エネルギーよりも小さくすることができる。その後、第１フォトレジストパターン１２０をアッシングまたはストリッピング工程によって除去する。
続いて、図１Ｄに示すように、第１導電型の第１ウェル１１５、第１導電型の第２ウェル１３０、及び第２導電型不純物領域１４０の形成されている半導体基板１１０上に、ゲート絶縁膜１５２及びゲート電極１５４が順に積層されてなるゲート１５０を形成する。
このゲート１５０は、第１導電型の第２ウェル１３０及び第２導電型不純物領域１４０とそれぞれ部分的にオーバーラップするように第１導電型の第１ウェル１１５上に形成されることができる。
図１Ｄと違い、ゲート１５０は、第２導電型不純物領域１４０とはオーバーラップせずに、第１導電型の第２ウェル１３０のみと一部がオーバーラップするように第１導電型の第１ウェル１１５上に形成されることもできる。
次に、図１Ｅに示すように、フォトリソグラフィ工程を行うことで、ゲート１５０の形成されている半導体基板１１０上に、第２フォトレジストパターン１６０を形成する。第２フォトレジストパターン１６０は、第２導電型不純物領域１４０のうち、ゲート１５０と隣接した一部は覆い、残りの他部は露出させる。
続いて、第２フォトレジストパターン１６０をマスクとして第２導電型不純物を注入する第４インプラント工程を行い、ゲート１５０の両側の半導体基板１１０にソース領域１７２及びドレイン領域１７４を形成する。
すなわち、ソース領域１７２は、ゲート１５０の一側における第１導電型の第１ウェル１１５に形成される。そして、ドレイン領域１７４は、ゲート１５０の他側における第２導電型不純物領域１４０の上記露出された残りの他部に形成される。ソース領域１７２及びドレイン領域１７４の形成後に、第２フォトレジストパターン１６０を除去する。
高電圧素子の降伏電圧を調節する目的として、ドレイン領域１７４をゲート１５０から一定の距離離間して第２導電型不純物領域に形成することによって、低濃度の拡張ドレイン領域１８０を形成することができる。
図１Ｅに示すように、本発明の実施例による半導体素子は、半導体基板１１０に形成される、第１不純物濃度を有する第１導電型の第１ウェル１１５、第１導電型の第１ウェル１１５内に形成される、第２不純物濃度を有する第１導電型の第２ウェル１３０、第１導電型の第２ウェル１３０内に形成される、第３不純物濃度を有する第２導電型不純物領域１４０、半導体基板１１０上に形成されるゲート１５０、ゲート１５０の一側における第１導電型の第１ウェル１１５に形成されるソース領域１７２、及びゲート１５０の他側における第２導電型不純物領域１４０に形成される、第４不純物濃度を有する第２導電型ドレイン領域１７４を含む。
ここで、第２不純物の濃度は、第１不純物の濃度よりも低い。また、ドレイン領域１７４は、降伏電圧を調節する目的で、ゲート１５０から一定の距離離間して形成されることができる。
図２は、図１Ｅに示す半導体素子の垂直ドーピングプロファイルを示し、図３は、図１Ｅに示す半導体素子の水平ドーピングプロファイルを示す。
図２に示すように、ドレイン領域１７４の不純物濃度ｎ＋が、第２導電型不純物領域１４０の濃度ｎ０よりも高く、第１導電型の第１ウェル１１５の不純物濃度Ｐ０が、第１導電型の第２ウェル１３０の不純物濃度Ｐ−よりも高い。また、図３に示すように、ソース領域１７２の濃度ｎ＋及びドレイン領域１７４の濃度ｎ＋は同一である。
図４は、ロジック素子と高電圧素子のドレイン電流及び電圧特性を示すグラフである。第１グラフｇ１は、ロジック素子のドレイン電圧−電流特性を示し、第２グラフｇ２は、本発明の実施例による高電圧素子のドレイン電圧−電流特性を示す。
図４を参照すると、ドレイン電圧Ｖｄが小さい領域（Ｖｄ＜Ｖｄ１）では、ロジック素子も高電圧素子もそれぞれのドレイン電流Ｉｄ１が一定である。しかし、ドレイン電圧Ｖｄが第１電圧Ｖｄ１を越えると、ロジック素子のドレイン電流は次第に増加し、第２電圧Ｖｄ２になると正常でないドレイン電流が流れることになり、ロジック素子は破壊される。これに対し、ドレイン電圧Ｖｄが第２電圧Ｖｄ２になっても、高電圧素子のドレイン電流Ｉｄ１は一定である。さらに、高電圧素子のドレイン電流は第３電圧Ｖｄ３まで一定である。以降、そのドレイン電圧が第３電圧Ｖｄ３を超えると高電圧素子のドレイン電流も次第に増加し、第４電圧Ｖｄ４になると正常でないドレイン電流が流れ、高電圧素子が破壊される。
以上では具体的な実施例及び添付の図面を挙げて本発明を説明したが、これに限定されず、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有する者にとっては明白である。したがって、本発明の技術的範囲は明細書中の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められるべきである。
Claims (11)
- 半導体基板に第１導電型不純物を注入する第１インプラント工程を行い、第１導電型の第１ウェルを形成する段階と、
第２導電型不純物を前記第１導電型の第１ウェルに注入する第２インプラント工程を行い、第１導電型の第２ウェルを形成する段階と、
第２導電型不純物を前記第１導電型の第２ウェルに注入する第３インプラント工程を行い、第２導電型不純物領域を形成する段階と、
前記半導体基板上にゲートを形成する段階と、
第２導電型不純物を注入する第４インプラント工程を行い、前記ゲートの一側における第２導電型不純物領域にドレイン領域を形成する段階と、
を含むことを特徴とする半導体素子の製造方法。 - 前記第１導電型の第２ウェルを形成する段階は、
前記第１導電型の第１ウェルの形成されている半導体基板に第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをマスクとして前記第２インプラント工程を行う段階と、
を含むことを特徴とする、請求項１に記載の半導体素子の製造方法。 - 前記第２導電型不純物領域を形成する段階は、
前記第１フォトレジストパターンをマスクとして前記第３インプラント工程を行うことを特徴とする、請求項２に記載の半導体素子の製造方法。 - 前記第１導電型の第２ウェルを形成する段階は、
前記第１フォトレジストパターンをマスクとして前記第２導電型不純物を斜めにイオン注入することを特徴とする、請求項１に記載の半導体素子の製造方法。 - 前記第４インプラント工程によって前記ゲートの他側における第１導電型の第１ウェルにソース領域を形成する段階をさらに含むことを特徴とする、請求項１に記載の半導体素子の製造方法。
- 降伏電圧を調節するために、前記ドレイン領域を前記ゲートから一定の距離離間して形成することを特徴とする、請求項１に記載の半導体素子の製造方法。
- 前記第１導電型の第１ウェルの不純物濃度は、前記第１導電型の第２ウェルの不純物濃度よりも高いことを特徴とする、請求項１に記載の半導体素子の製造方法。
- 半導体基板に形成される、第１不純物濃度を有する第１導電型の第１ウェルと、
前記第１ウェル内に形成される、第２不純物濃度を有する第１導電型の第２ウェルと、
前記第２ウェル内に形成される、第３不純物濃度を有する第２導電型不純物領域と、
前記半導体基板上に積層されるゲート絶縁膜及びゲート電極と、
前記ゲート電極の一側の第２導電型不純物領域に形成される、第４不純物濃度を有する第１導電型ドレイン領域を含むことを特徴とする半導体素子。 - 前記第２不純物濃度は、前記第１不純物濃度よりも低いことを特徴とする、請求項８に記載の半導体素子。
- 前記ドレイン領域は、
降伏電圧を調節するために、前記ゲート電極から一定の距離離間して形成されることを特徴とする、請求項８に記載の半導体素子。 - 前記ゲート電極の他側における第１導電型の第１ウェルに形成されるソース領域をさらに含むことを特徴とする、請求項８に記載の半導体素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080132821A KR20100074407A (ko) | 2008-12-24 | 2008-12-24 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010153866A true JP2010153866A (ja) | 2010-07-08 |
Family
ID=42264780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009290158A Pending JP2010153866A (ja) | 2008-12-24 | 2009-12-22 | 半導体素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8119487B2 (ja) |
| JP (1) | JP2010153866A (ja) |
| KR (1) | KR20100074407A (ja) |
| CN (1) | CN101764063A (ja) |
| TW (1) | TW201025461A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101467703B1 (ko) * | 2013-10-10 | 2014-12-02 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조 방법 |
| US9853148B2 (en) * | 2016-02-02 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Power MOSFETs and methods for manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4228586B2 (ja) * | 2002-05-21 | 2009-02-25 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| US20040256692A1 (en) * | 2003-06-19 | 2004-12-23 | Keith Edmund Kunz | Composite analog power transistor and method for making the same |
| SE0303099D0 (sv) * | 2003-11-21 | 2003-11-21 | Infineon Technologies Ag | Method in the fabrication of a monolithically integrated high frequency circuit |
| US7910951B2 (en) * | 2008-06-18 | 2011-03-22 | National Semiconductor Corporation | Low side zener reference voltage extended drain SCR clamps |
-
2008
- 2008-12-24 KR KR1020080132821A patent/KR20100074407A/ko not_active Application Discontinuation
-
2009
- 2009-12-04 US US12/631,438 patent/US8119487B2/en active Active
- 2009-12-16 TW TW098143210A patent/TW201025461A/zh unknown
- 2009-12-17 CN CN200910260392A patent/CN101764063A/zh active Pending
- 2009-12-22 JP JP2009290158A patent/JP2010153866A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20100155841A1 (en) | 2010-06-24 |
| US8119487B2 (en) | 2012-02-21 |
| TW201025461A (en) | 2010-07-01 |
| KR20100074407A (ko) | 2010-07-02 |
| CN101764063A (zh) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1222021C (zh) | Mosfet器件系统和方法 | |
| US7843002B2 (en) | Fully isolated high-voltage MOS device | |
| JP2010157720A (ja) | 半導体素子及びその製造方法 | |
| TWI382538B (zh) | 金屬氧化物半導體電晶體結構 | |
| US8921937B2 (en) | High voltage metal-oxide-semiconductor transistor device and method of fabricating the same | |
| TW201101423A (en) | Integrated circuit system with high voltage transistor and method of manufacture thereof | |
| JP2010135800A (ja) | 半導体素子及びその製造方法 | |
| CN101276788B (zh) | 一种改善绝缘体上硅电路静电放电防护性能的方法 | |
| US7279767B2 (en) | Semiconductor structure with high-voltage sustaining capability and fabrication method of the same | |
| JP2008199029A (ja) | 半導体装置及びその製造方法 | |
| US20170005094A1 (en) | Semiconductor structure and fabrication method thereof | |
| US11049938B2 (en) | P-type lateral double diffused MOS transistor and method of manufacturing the same | |
| JP2010153866A (ja) | 半導体素子及びその製造方法 | |
| US8318559B2 (en) | Method of fabricating CMOS transistor | |
| CN108511464A (zh) | Cmos型ltps tft基板的制作方法 | |
| US10141398B1 (en) | High voltage MOS structure and its manufacturing method | |
| JP2011100913A (ja) | 半導体装置の製造方法 | |
| TW200935522A (en) | Transistor and fabricating method thereof | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| CN104282538B (zh) | 一种制作半导体器件的方法 | |
| JP2009032725A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2006120801A (ja) | 半導体装置及びその製造方法 | |
| JP5100142B2 (ja) | 半導体装置、半導体装置の製造方法及びその使用方法 | |
| TWI581430B (zh) | 金氧半導體元件結構 | |
| KR100501935B1 (ko) | 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법 |