JP2010152957A - インターフェース回路およびインターフェース方法 - Google Patents
インターフェース回路およびインターフェース方法 Download PDFInfo
- Publication number
- JP2010152957A JP2010152957A JP2008327841A JP2008327841A JP2010152957A JP 2010152957 A JP2010152957 A JP 2010152957A JP 2008327841 A JP2008327841 A JP 2008327841A JP 2008327841 A JP2008327841 A JP 2008327841A JP 2010152957 A JP2010152957 A JP 2010152957A
- Authority
- JP
- Japan
- Prior art keywords
- command
- refresh
- clock
- burst
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dram (AREA)
Abstract
【解決手段】 本発明は、外部からのバーストアクセスと擬似SRAMへのアクセスとのインターフェースを採るに当たり、外部からのバーストアクセスに対応する期間に擬似SRAMに対して行われるコマンドサイクル中に、外部からのバーストアクセスに対応するアクセスコマンドに加えてリフレッシュコマンドを埋め込ませることができる。リフレッシュコマンドを埋め込ませる期間については、書き込みのバーストアクセス時において、コマンドサイクル中の、ライトデータの取り込みが行われている期間、読み出しのバーストアクセスにおいて、内部リードデータの読み出し後とすることを特徴とする。
【選択図】図2
Description
以下に本発明の諸態様を付記としてまとまる。
(付記1)
外部からのバーストアクセスに応じて記憶装置に対してアクセスを行うインターフェース回路であって、
前記外部からのバーストアクセスに対応する期間に前記記憶装置に対してコマンドをN回(Nは2以上の整数)発行可能とする制御部を備え、
前記制御部は、
前記N回のうち、多くとも(N−1)回において、前記外部からバーストアクセスに対応するアクセスコマンドを発行し、前記N回から前記多くとも(N−1)回を減じた回数のうちの少なくとも1回において、リフレッシュコマンドを発行することを特徴とするインターフェース回路。
(付記2)
前記アクセスコマンドがライトコマンドである場合、前記リフレッシュコマンドは、該ライトコマンドに先行して発行されることを特徴とする付記1に記載のインターフェース回路。
(付記3)
前記アクセスコマンドがリードコマンドである場合、前記リフレッシュコマンドは、該リードコマンドに後行して発行されることを特徴とする付記1または2に記載のインターフェース回路。
(付記4)
前記アクセスコマンドのサイクル数は、
(外部データバスのバス幅)×(前記外部からのバーストアクセスのバースト長)/(前記記憶装置のデータバスのバス幅)であることを特徴とする付記1乃至3の少なくとも何れか1項に記載のインターフェース回路。
(付記5)
外部データバスのバス幅と前記記憶装置のデータバスのバス幅との間に介在し、両データバスのバス幅の変換を行うバス幅変換部を備えることを特徴とする付記1乃至4の少なくとも何れか1項に記載のインターフェース回路。
(付記6)
前記リフレッシュコマンドの発行を検出し、規定回数を越える前記リフレッシュコマンドに対してはマスクするマスク制御部を備えることを特徴とする付記1乃至5の少なくとも何れか1項に記載のインターフェース回路。
(付記7)
外部からのバーストアクセスに応じて記憶装置に対してアクセスを行うインターフェース方法であって、
前記外部からのバーストアクセスに対応する期間に前記記憶装置に対してN回コマンド(Nは2以上の整数)を発行可能とするステップを有し、
前記ステップは、
前記N回のうち、多くとも(N−1)回において、前記外部からバーストアクセスに対応するアクセスコマンドを発行するステップと、
前記N回から前記多くとも(N−1)回を減じた回数のうちの少なくとも1回において、リフレッシュコマンドを発行するステップとを有することを特徴とするインターフェース方法。
2 擬似SRAM
3 インターフェース回路
10 分周回路
12 コマンドバッファ
14 コマンド制御回路
16 リフレッシュマスク信号生成回路
18 アドレスバッファ
20 シリパラ変換回路
22 リードデータ制御回路
24 パラシリ変換回路
26 書き込みデータバッファ
28 読み出しデータバッファ
ADDR 外部アドレス
ADE アドレス取り込み信号
CE チップ取り込み信号
CME 外部コマンド取り込み信号
MADDR 内部アドレス
MCE 内部チップ取り込み信号
MCLK マクロクロック
MRDATA 内部リードデータ
MREFB リフレッシュマスク信号
MWDATA 内部ライトデータ
MWE 内部ライト取り込み信号
RDATA リードデータ
RDE リード取り込み信号
UCLK ユーザクロック
WDATA ライトデータ
WDE ライトデータ取り込み信号
WE ライト取り込み信号
Claims (6)
- 外部からのバーストアクセスに応じて記憶装置に対してアクセスを行うインターフェース回路であって、
前記外部からのバーストアクセスに対応する期間に前記記憶装置に対してコマンドをN回(Nは2以上の整数)発行可能とする制御部を備え、
前記制御部は、
前記N回のうち、多くとも(N−1)回において、前記外部からバーストアクセスに対応するアクセスコマンドを発行し、前記N回から前記多くとも(N−1)回を減じた回数のうちの少なくとも1回において、リフレッシュコマンドを発行することを特徴とするインターフェース回路。 - 前記アクセスコマンドがライトコマンドである場合、前記リフレッシュコマンドは、該ライトコマンドに先行して発行されることを特徴とする請求項1に記載のインターフェース回路。
- 前記アクセスコマンドがリードコマンドである場合、前記リフレッシュコマンドは、該リードコマンドに後行して発行されることを特徴とする請求項1または2に記載のインターフェース回路。
- 前記アクセスコマンドのサイクル数は、
(外部データバスのバス幅)×(前記外部からのバーストアクセスのバースト長)/(前記記憶装置のデータバスのバス幅)であることを特徴とする請求項1乃至3の少なくとも何れか1項に記載のインターフェース回路。 - 外部データバスのバス幅と前記記憶装置のデータバスのバス幅との間に介在し、両データバスのバス幅の変換を行うバス幅変換部を備えることを特徴とする請求項1乃至4の少なくとも何れか1項に記載のインターフェース回路。
- 外部からのバーストアクセスに応じて記憶装置に対してアクセスを行うインターフェース方法であって、
前記外部からのバーストアクセスに対応する期間に前記記憶装置に対してN回コマンド(Nは2以上の整数)を発行可能とするステップを有し、
前記ステップは、
前記N回のうち、多くとも(N−1)回において、前記外部からバーストアクセスに対応するアクセスコマンドを発行するステップと、
前記N回から前記多くとも(N−1)回を減じた回数のうちの少なくとも1回において、リフレッシュコマンドを発行するステップとを有することを特徴とするインターフェース方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327841A JP2010152957A (ja) | 2008-12-24 | 2008-12-24 | インターフェース回路およびインターフェース方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327841A JP2010152957A (ja) | 2008-12-24 | 2008-12-24 | インターフェース回路およびインターフェース方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010152957A true JP2010152957A (ja) | 2010-07-08 |
Family
ID=42571883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327841A Pending JP2010152957A (ja) | 2008-12-24 | 2008-12-24 | インターフェース回路およびインターフェース方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010152957A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08129882A (ja) * | 1994-10-31 | 1996-05-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001118383A (ja) * | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
JP2001357671A (ja) * | 2000-04-11 | 2001-12-26 | Nec Corp | 半導体記憶装置 |
-
2008
- 2008-12-24 JP JP2008327841A patent/JP2010152957A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08129882A (ja) * | 1994-10-31 | 1996-05-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001118383A (ja) * | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
JP2001357671A (ja) * | 2000-04-11 | 2001-12-26 | Nec Corp | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778099B2 (en) | Semiconductor memory, memory system, and memory access control method | |
JP6169658B2 (ja) | 有向自動リフレッシュ同期 | |
US9418723B2 (en) | Techniques to reduce memory cell refreshes for a memory device | |
JP5098391B2 (ja) | 半導体メモリ、システムおよび半導体メモリの動作方法 | |
JP4723679B2 (ja) | 半導体記憶装置、メモリシステム、及び半導体記憶装置のリフレッシュ制御方法 | |
JP2001118383A (ja) | リフレッシュを自動で行うダイナミックメモリ回路 | |
US6728157B2 (en) | Semiconductor memory | |
KR0142795B1 (ko) | 디램 리프레쉬 회로 | |
KR100895656B1 (ko) | 반도체 메모리, 반도체 메모리의 동작 방법, 메모리컨트롤러 및 시스템 | |
CN103632708B (zh) | 同步动态随机存储器的自刷新控制装置及方法 | |
JPH09180438A (ja) | メモリ制御装置 | |
US8520460B2 (en) | Semiconductor memory device and access method | |
EP1600980B1 (en) | Semiconductor memory device without decreasing performance thereof even if refresh operation or word line changing operation occur during burst operation | |
JP2000311488A (ja) | 半導体記憶装置 | |
JP2008034082A (ja) | 非同期式半導体記憶装置 | |
JP2004171678A (ja) | 情報記憶装置、情報記憶方法、及び情報記憶プログラム | |
JP2010152957A (ja) | インターフェース回路およびインターフェース方法 | |
JP2010237808A (ja) | インターフェース回路、メモリシステム、およびアクセス制御方法 | |
JP2002197864A (ja) | マルチポートメモリおよびその制御方法 | |
JP5330365B2 (ja) | 集積装置、および、制御方法 | |
JP5429335B2 (ja) | 半導体メモリおよびシステム | |
JP3563340B2 (ja) | メモリコントローラ | |
JP2011159341A (ja) | メモリ制御回路 | |
JP2004318500A (ja) | メモリ回路 | |
JP2004071104A (ja) | 半導体記憶装置及び半導体記憶装置を含む記憶素子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110701 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130521 |