JP2010147151A - Double-sided wiring substrate and method of manufacturing the same - Google Patents

Double-sided wiring substrate and method of manufacturing the same Download PDF

Info

Publication number
JP2010147151A
JP2010147151A JP2008321035A JP2008321035A JP2010147151A JP 2010147151 A JP2010147151 A JP 2010147151A JP 2008321035 A JP2008321035 A JP 2008321035A JP 2008321035 A JP2008321035 A JP 2008321035A JP 2010147151 A JP2010147151 A JP 2010147151A
Authority
JP
Japan
Prior art keywords
wiring
layers
interlayer insulating
insulating substrate
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008321035A
Other languages
Japanese (ja)
Inventor
Hirokazu Nanjo
宏和 南條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008321035A priority Critical patent/JP2010147151A/en
Publication of JP2010147151A publication Critical patent/JP2010147151A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a double-sided wiring substrate having an excellent humidity resistance, and to provide a method of manufacturing the same. <P>SOLUTION: A double-sided wiring substrate includes an interlayer insulating substrate 1; first and second wiring layers 2b and 3b respectively buried in both sides of the interlayer insulating substrate so that each outer surface is respectively flush with both sides of the interlayer insulating substrate and each inner surface is separated from each other in a thickness direction; an interlayer conductive via 4 buried in the interlayer insulating substrate to electrically connect the inner surfaces of the first and second wiring layers; first and second solder resist layers 2a and 3a covering both sides of the interlayer insulating substrate 1 and each outer surface of the first and second wiring layers 2b and 3b respectively to be flush with each other; and via holes 2c and 3c formed in each solder resist layer in a way that they lead to each outer surface of the first and second wiring layers. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は両面配線基板及びその製造方法、特に、耐湿性に優れたフレキシブル配線基板に好適する両面配線基板及びその製造方法に関する。   The present invention relates to a double-sided wiring board and a manufacturing method thereof, and more particularly to a double-sided wiring board suitable for a flexible wiring board excellent in moisture resistance and a manufacturing method thereof.

近年、携帯電話やデジタルカメラなどの各種電子機器に組み込まれる回路配線基板は、小形化、薄形化、軽量化及び多機能化などが益々要求されてきている。特に多機能化に伴うこのような要求に応えるために、複数或いは数多くの回路配線基板を積層した積層配線基板の開発が進み、一方では、各種電子機器の機械的操作を受ける部分に内装するのに好適な肉厚の薄い柔軟なフレキシブル配線基板の使用範囲も拡大されてきている。   In recent years, circuit wiring boards incorporated in various electronic devices such as mobile phones and digital cameras are increasingly required to be smaller, thinner, lighter, and multifunctional. In order to meet such demands in particular with multi-functionalization, development of a laminated wiring board in which a plurality or many circuit wiring boards are laminated has progressed, and on the other hand, it is embedded in a part that receives mechanical operations of various electronic devices. The range of use of a flexible flexible wiring board having a thin thickness suitable for the above has been expanded.

このようなフレキシブル配線基板は、従来の一般的な技術によれば、ポリイミド樹脂製の絶縁基板の両面に、それぞれ銅箔を直接電着或いはラミネートしたり接着剤を介して圧着するなどした3層構造の基材を用い、前記両面の各銅箔にフォトリソグラフィ技術により、それぞれ回路パターンを形成して得られている。   According to the conventional general technique, such a flexible wiring board has three layers in which copper foil is directly electrodeposited or laminated on both sides of an insulating substrate made of polyimide resin, or is bonded with an adhesive. Using a base material having a structure, a circuit pattern is formed on each of the copper foils on both sides by photolithography.

また、その層間接続は、前記3層構造基材にレーザ或いはドリル加工などによりスルーホール又はブラインドホールを形成し、このようなホールに電解或いは無電解めっきを施すことによって行われている。更には、前記フレキシブル配線基板の表面保護やはんだ層形成などのために、前記めっきによる層間接続後の配線基板表面に、カバーレイやソルダーレジスト層などの被覆層が設けられている。   The interlayer connection is performed by forming a through hole or a blind hole in the three-layer structure base material by laser or drilling, and subjecting such a hole to electrolysis or electroless plating. Furthermore, in order to protect the surface of the flexible wiring board and form a solder layer, a coating layer such as a coverlay or a solder resist layer is provided on the surface of the wiring board after the interlayer connection by plating.

ところが、このような背景の中でポリイミド樹脂を用いた従来技術においては、次の(1)〜(6)などの問題点がある。   However, in such a background, the prior art using a polyimide resin has the following problems (1) to (6).

(1)ポリイミド樹脂は高い吸水率を有するためにガラスエポキシ樹脂基板などを用いた一般的なリジッド基板よりも耐湿性が劣る。 (1) Since the polyimide resin has a high water absorption rate, the moisture resistance is inferior to a general rigid substrate using a glass epoxy resin substrate or the like.

(2)このように耐湿性が劣ると層間導電ビア部分及びその周囲の積層境界の回路配線層に湿気が侵入し、その部分を腐食させ電気的特性の低下や接続不良などを生じさせ易い。 (2) When the moisture resistance is inferior as described above, moisture easily penetrates into the interlayer conductive via portion and the circuit wiring layer around the laminated boundary, and the portion is easily corroded to cause deterioration of electrical characteristics or poor connection.

(3)前記導電ビア用のスルーホールやブラインドホールへめっきを施す際に、回路パターン化された各銅箔表面にもめっき層が形成されて回路パターン層が厚肉になり、回路配線のファインパターン化を阻害し高密度化並びに多機能化の妨げになる。 (3) When plating the through holes and blind holes for the conductive vias, a plated layer is also formed on the surface of each copper foil patterned to make the circuit pattern layer thicker. This hinders patterning and hinders high density and multi-functionality.

(4)この厚肉化を避けるために、特別にマスキング手法を採用したり、厚肉化される分の寸法を配線基板の設計ファクターとして余分に追加しなければならない。 (4) In order to avoid this increase in thickness, a special masking method must be employed, or the dimension for increasing the thickness must be added as a design factor of the wiring board.

(5)前記めっき処理の際には、スルーホールやブラインドホールへのシード層形成を含む前処理工程が必要であり、導電ビア形成を含む多数の基板製造工程を要する。 (5) In the case of the plating process, a pretreatment process including a seed layer formation in a through hole or a blind hole is necessary, and a number of substrate manufacturing processes including a conductive via formation are required.

(6)スルーホールやブラインドホールへのめっきによる導電ビアが形成された配線基板をコア基板とし、その上に他の配線基板を積層する場合、前記各ホール内の空隙に非導電性ペーストなどを充填して前記コア基板の表面全体を平坦化する必要があり、このような充填工程などの格別な工数増加を招く。 (6) When a wiring board on which conductive vias are formed by plating through holes or blind holes is used as a core board and another wiring board is laminated thereon, a non-conductive paste or the like is put in the gaps in the holes. It is necessary to fill and flatten the entire surface of the core substrate, which causes a special increase in man-hours such as the filling step.

なお、他の従来技術として、配線基板の一部にソルダーレジストを採用した特許文献1や導電ビアに導電性ペーストを採用した特許文献2などがみられるので、参考までに例示する。
特開平08― 51282号公報 特開2002―344103号公報
In addition, as other prior arts, there are Patent Document 1 in which a solder resist is used for a part of a wiring substrate, Patent Document 2 in which a conductive paste is used for a conductive via, and the like are illustrated for reference.
JP-A-08-51282 JP 2002-344103 A

本発明は、前記従来技術の問題点を解決するものであり、特に、耐湿性に優れた両面配線基板及びその製造方法を提供することを目的とする。   An object of the present invention is to solve the problems of the prior art, and particularly to provide a double-sided wiring board excellent in moisture resistance and a method for manufacturing the same.

請求項1に記載の本発明の両面配線基板は、層間絶縁基板と、各外面が前記層間絶縁基板の両面とそれぞれ面一となり各内面が厚さ方向に相互に離間するように前記層間絶縁基板の両面内にそれぞれ埋設された第1及び第2配線層と、前記第1、第2配線層の各内面間を電気的に接続するために前記層間絶縁基板内に埋設された層間導電ビアと、前記層間絶縁基板の両面及び第1、第2配線層の各外面をそれぞれ面一に覆う第1及び第2ソルダーレジスト層と、前記各ソルダーレジスト層に形成され前記第1、第2配線層の各外面に通じるビアホールとを備えていることを特徴とする。   The double-sided wiring board of the present invention according to claim 1 is the interlayer insulating substrate, and the interlayer insulating substrate such that each outer surface is flush with both surfaces of the interlayer insulating substrate and the inner surfaces are separated from each other in the thickness direction. First and second wiring layers embedded in both surfaces of the first and second wiring layers, and interlayer conductive vias embedded in the interlayer insulating substrate to electrically connect the inner surfaces of the first and second wiring layers, First and second solder resist layers covering both surfaces of the interlayer insulating substrate and outer surfaces of the first and second wiring layers, respectively, and the first and second wiring layers formed on the respective solder resist layers And a via hole that communicates with each outer surface.

請求項2に記載の本発明の両面配線基板の製造方法は、(A)第1、第2配線基材層の各一方の面に第1、第2ソルダーレジスト層をそれぞれ積層する工程と、(B)前記第1、第2ソルダーレジスト層にそれぞれビアホールを形成し第1、第2配線基材層の前記各一方の面を部分的に露出させる工程と、(C)前記第1、第2配線基材層をパターニングして第1、第2配線層を形成することによって、前記各ソルダーレジスト層上に前記第1、第2配線層がそれぞれ設けられた第1、第2配線基板材を形成する工程と、(D)可塑性の層間絶縁基板材に、前記第1、第2配線層に対する層間導電ビア用のビアホールを形成し、前記ビアホールに導電性ペーストを充填する工程と、(E)前記層間絶縁基板材の両面に前記第1、第2配線層をそれぞれ対面配置して前記第1、第2配線基板材を重ね合わせ、前記層間絶縁基板材と前記第1、第2配線基板材とを相互に圧着する工程ととを備えていることを特徴とする。   The method for manufacturing a double-sided wiring board of the present invention according to claim 2 includes: (A) a step of laminating first and second solder resist layers on one side of each of the first and second wiring base layers; (B) forming a via hole in each of the first and second solder resist layers to partially expose the one surface of the first and second wiring substrate layers; and (C) the first and second layers. First and second wiring board materials in which the first and second wiring layers are respectively provided on the solder resist layers by patterning two wiring base layers to form first and second wiring layers (D) forming a via hole for an interlayer conductive via for the first and second wiring layers in a plastic interlayer insulating substrate material, and filling the via hole with a conductive paste; ) The first and second wiring layers are formed on both surfaces of the interlayer insulating substrate material. And a step of superposing the first and second wiring board materials to face each other and crimping the interlayer insulating board material and the first and second wiring board materials to each other. Features.

本発明の両面配線基板及びその製造方法によれば、層間絶縁基板の両面の第1、第2配線層の各外面を覆うソルダーレジスト層は、その耐湿性(低吸水率)がポリイミド樹脂などに比して著しく優れた性質を有するので、前記第1、第2配線層及び層間導電ビアへの水気或いは湿気の侵入を長期期間に亘って防止できる。従って、前記層間導電ビア部分及びその周囲の積層境界の第1、第2配線層などの電気回路部材の腐食が避けられ、要求される設計上の電気的特性や接続状態が長期期間に亘って良好に維持される。   According to the double-sided wiring board and the manufacturing method thereof of the present invention, the solder resist layer covering the outer surfaces of the first and second wiring layers on both sides of the interlayer insulating board has a moisture resistance (low water absorption) of polyimide resin or the like. Since it has remarkably superior properties, it is possible to prevent water or moisture from entering the first and second wiring layers and the interlayer conductive vias over a long period of time. Therefore, corrosion of the electric circuit members such as the first and second wiring layers in the interlayer conductive via portion and the surrounding lamination boundary can be avoided, and the required design electrical characteristics and connection state can be maintained over a long period. Maintained well.

また、層間導電ビアは、層間絶縁基板材に設けたビアホールに導電ペーストを充填して形成され、その両端が第1、第2配線層に圧着して接続されていてめっき工程が不要であるので、第1、第2配線層のファインパターン化の妨げとなる肉厚の増加、特別なマスキングの追加、余分な設計ファクターの追加やめっき前処理の繁雑さなどを回避することができる。   In addition, the interlayer conductive via is formed by filling a via hole provided in the interlayer insulating substrate material with a conductive paste, and both ends thereof are crimped and connected to the first and second wiring layers, so that a plating process is unnecessary. It is possible to avoid an increase in thickness that hinders the fine patterning of the first and second wiring layers, the addition of special masking, the addition of extra design factors and the complexity of the pre-plating process.

そして、前記従来技術の問題点(6)で述べたような空隙が、両面配線基板内に存在しないので、他の配線基板を積層する場合に、その空隙に非導電性ペーストを充填するというような格別な工程を要することがなく、製造が容易であり製造コストを低減することができる。   And, since the gap as described in the problem (6) of the prior art does not exist in the double-sided wiring board, when other wiring boards are laminated, the gap is filled with a non-conductive paste. No special process is required, the manufacturing is easy, and the manufacturing cost can be reduced.

しかも、ソルダーレジスト層は、層間絶縁基板の両面及びこの絶縁基板両側に埋設された第1、第2配線層の各外面を面一に覆って形成されていて、その平坦性が得られるので、この上に他の配線基板を積層して積層配線基板を形成する場合にも平坦性が保たれる。   In addition, the solder resist layer is formed so as to cover both surfaces of the interlayer insulating substrate and the outer surfaces of the first and second wiring layers embedded on both sides of the insulating substrate, so that flatness is obtained. Even when another wiring board is laminated thereon to form a laminated wiring board, flatness is maintained.

更に、第1、第2配線基材層及び第1、第2配線層は、一般に薄肉で変形し易いが、前記ソルダーレジスト層が、両面配線基板の製造工程を通じてこれら配線基材層及び配線層に対する支持層或いはサポータ層として利用できる。従って、その形状が維持されると共に工程中の作業性の向上が確保されるなどの効果を奏することができる。   Furthermore, although the first and second wiring base layers and the first and second wiring layers are generally thin and easily deformed, the solder resist layer is formed through the manufacturing process of the double-sided wiring board. It can be used as a support layer or supporter layer. Therefore, the shape can be maintained and the improvement of workability during the process can be ensured.

以下、本発明の両面配線基板及びその製造方法の一実施形態について、図1及び図2を参照して説明する。図1(a)〜図1(h)は一実施形態に係る両面配線基板の製造工程を示す工程別断面図であり、図2は図1(g)に示された工程に組込まれる層間絶縁基板材の製造工程を示す工程別断面図である。   Hereinafter, an embodiment of a double-sided wiring board and a manufacturing method thereof according to the present invention will be described with reference to FIGS. FIG. 1A to FIG. 1H are cross-sectional views showing a manufacturing process of a double-sided wiring board according to an embodiment, and FIG. 2 is an interlayer insulation incorporated in the process shown in FIG. It is sectional drawing according to process which shows the manufacturing process of a board | substrate material.

まず、図1(h)を参照して本実施形態に係る両面配線基板の構造について説明すると、層間絶縁基板1は、熱硬化性樹脂、熱可塑性樹脂及び光硬化性樹脂などから適宜選択された絶縁性のフレキシブルフィルムを用いて形成されている。また、前記層間絶縁基板用のこれらの樹脂はいずれにあってもガラスクロスを含ませて形成されていてもよい。   First, the structure of the double-sided wiring board according to the present embodiment will be described with reference to FIG. 1H. The interlayer insulating substrate 1 is appropriately selected from a thermosetting resin, a thermoplastic resin, a photocurable resin, and the like. It is formed using an insulating flexible film. In addition, any of these resins for the interlayer insulating substrate may be formed including glass cloth.

前記層間絶縁基板1の両面には、第1及び第2配線基板材2、3がそれぞれ配置されていて、前記第1配線基板材2は、低吸水率を有する耐湿性絶縁層である第1ソルダーレジスト層2a、その一方の面に例えば銅箔をパターン化して形成された第1配線層2b、及び前記第1配線層2bの外面の一部に通じるように第1ソルダーレジスト層2aを貫通して形成されたビアホール2cを有する。   First and second wiring board materials 2 and 3 are respectively disposed on both surfaces of the interlayer insulating substrate 1, and the first wiring board material 2 is a first moisture-resistant insulating layer having a low water absorption rate. The solder resist layer 2a, the first wiring layer 2b formed by patterning, for example, copper foil on one surface thereof, and the first solder resist layer 2a so as to penetrate a part of the outer surface of the first wiring layer 2b The via hole 2c is formed.

前記第2配線基板材3は、第1配線基板材2と同様に、第2ソルダーレジスト層3a、その一方の面に形成された第2配線層3b、及び前記ソルダーレジスト層3aを貫通して第2配線層3bの外面の一部に通じるビアホール3cを有する。   Similar to the first wiring board material 2, the second wiring board material 3 penetrates the second solder resist layer 3a, the second wiring layer 3b formed on one surface thereof, and the solder resist layer 3a. There is a via hole 3c that communicates with part of the outer surface of the second wiring layer 3b.

前記各ソルダーレジスト層2a、3a同士も、また、各配線層2b、3b同士も互いに同一の材料が用いられている。しかし、第1及び第2配線層2b、3bの各回路パターン形状は、両面配線基板に組み込まれる回路或いはシステムに応じた適宜の形態とされる。なお、前記ビアホール2c、3cは、各一端開口面が第1、第2配線層2b、3bによって塞がれているためにブラインドホールとなっている。   The solder resist layers 2a and 3a and the wiring layers 2b and 3b are made of the same material. However, each circuit pattern shape of the first and second wiring layers 2b and 3b is in an appropriate form according to the circuit or system incorporated in the double-sided wiring board. The via holes 2c and 3c are blind holes because the opening surfaces of the one ends are closed by the first and second wiring layers 2b and 3b.

そして、前記第1、第2配線層2b、3bは、それらの対面する各内面が前記層間絶縁基板1を挟んで厚さ方向に相互に離間し、各配線層2b、3bの各外面が前記層間絶縁基板1の両面とそれぞれ面一となるように、前記層間絶縁基板1の両面内部にそれぞれ埋設されている。   The inner surfaces of the first and second wiring layers 2b and 3b are separated from each other in the thickness direction across the interlayer insulating substrate 1, and the outer surfaces of the wiring layers 2b and 3b are The interlayer insulating substrate 1 is embedded in both surfaces so as to be flush with both surfaces of the interlayer insulating substrate 1.

前記第1、第2配線層2b、3bの各内面間には、導電性ペーストからなる層間導電ビア4が層間絶縁基板1内に貫通状態で埋設されていて、各配線層2b、3b相互を電気的に接続している。また、前記第1、第2ソルダーレジスト層2a、3aは、前記層間絶縁基板1の両面及び第1、第2配線層2b、3bの各外面にそれぞれ面一に平坦性を保って被覆されている。   Between the inner surfaces of the first and second wiring layers 2b and 3b, an interlayer conductive via 4 made of a conductive paste is embedded in the interlayer insulating substrate 1 so as to penetrate the wiring layers 2b and 3b. Electrically connected. The first and second solder resist layers 2a and 3a are coated on both surfaces of the interlayer insulating substrate 1 and the outer surfaces of the first and second wiring layers 2b and 3b, respectively, so as to maintain flatness. Yes.

このように、層間絶縁基板1の両面の第1、第2配線層2b、3bの各外面を覆う各ソルダーレジスト層2a、3aは、その耐湿性(低吸水率)が、一般的なリジッド基板に劣ることなく、ポリイミド樹脂に比して数十倍にも及ぶ低い吸水率となる優れた性質を有するものであるから、前記第1、第2配線層2b、3b及びこれら相互間の層間導電ビア4への外部からの水気或いは湿気の侵入を長期期間に亘って防止できる。従って、前記層間導電ビア4及びその周囲の積層境界の第1、第2配線層2b、3bなどの電気回路部材の腐食が避けられ、要求される設計上の電気的特性や接続状態が長期期間に亘って良好に維持され前記従来技術の問題点(1)、(2)を解決できる。   As described above, the solder resist layers 2a and 3a covering the outer surfaces of the first and second wiring layers 2b and 3b on both surfaces of the interlayer insulating substrate 1 have a moisture resistance (low water absorption) and are generally rigid boards. Therefore, the first and second wiring layers 2b and 3b and the interlayer conductivity between them can be reduced. Intrusion of moisture or moisture from the outside into the via 4 can be prevented over a long period of time. Therefore, corrosion of the electric circuit members such as the interlayer conductive via 4 and the first and second wiring layers 2b and 3b at the peripheral boundary of the interlayer conductive via 4 can be avoided, and the required design electrical characteristics and connection state can be maintained for a long period. The problems (1) and (2) of the prior art can be solved.

しかも、ソルダーレジスト層2a、3aは、層間絶縁基板の両面及びこの絶縁基板両側に埋設された第1、第2配線層2b、3bの各外面を面一に覆って形成されていて、その平坦性が得られるので、この上に他の配線基板を積層して積層配線基板を形成する場合にも積層配線基板の平坦性が得られる。   In addition, the solder resist layers 2a and 3a are formed so as to cover both surfaces of the interlayer insulating substrate and the outer surfaces of the first and second wiring layers 2b and 3b embedded on both sides of the insulating substrate. Therefore, even when another wiring board is laminated on this to form a laminated wiring board, the flatness of the laminated wiring board can be obtained.

次に、前記両面配線基板の製造方法について説明する。図1(a)〜図1(f)は、前記第1、第2配線基板材2、3の製造過程を説明するための図であり、第2配線基板材3に係わる部分については、図中に括弧( )印付の引用符号を付して説明する。   Next, a method for manufacturing the double-sided wiring board will be described. FIG. 1A to FIG. 1F are diagrams for explaining the manufacturing process of the first and second wiring board materials 2 and 3, and the portions related to the second wiring board material 3 are shown in FIG. The description will be given with a quotation mark in parentheses ().

図1(a)の工程では、導電材料として例えば銅箔を用いた第1及び第2配線基材層2B、3Bの各一方の面に第1及び第2ソルダーレジスト層2a、3aをそれぞれ積層した基材を用意する。前記ソルダーレジスト材としては、液状のもの或いはドライフィルム状のものを用いることができ、また、熱硬化型、UVインキ型或いは写真現像型ソルダーレジストなどのいずれかを選択して用いることができる。前記ソルダーレジスト材料の一具体例としては、フレキシブルプリント基板向けのドライフィルムソルダーレジスト;ニチゴーモートン社製の型番DM−140を用いることができる。   In the process of FIG. 1A, the first and second solder resist layers 2a and 3a are respectively laminated on one surface of each of the first and second wiring base layers 2B and 3B using, for example, copper foil as a conductive material. A prepared substrate is prepared. As the solder resist material, a liquid or dry film can be used, and any one of a thermosetting type, a UV ink type, a photographic development type solder resist and the like can be selected and used. As a specific example of the solder resist material, a dry film solder resist for a flexible printed board; Model No. DM-140 manufactured by Nichigo Morton can be used.

従って、前記第1、第2配線基材層2B、3Bと前記第1、第2ソルダーレジスト層2a、3aとのそれぞれの積層形態は、液状のソルダーレジスト材の塗布による方法やソルダーレジストフィルムの重ね合わせ接着による方法を適宜選択採用することによって得ることができる。   Accordingly, each of the laminated forms of the first and second wiring base layers 2B and 3B and the first and second solder resist layers 2a and 3a is a method of applying a liquid solder resist material or a solder resist film. It can be obtained by appropriately selecting and adopting a method of superposition adhesion.

特に、前記ソルダーレジストフィルムを採用する場合は、いずれも相互同一幅の長尺帯状の銅箔ロール及びソルダーレジストフィルムロールをR−R自動生産ラインに乗せて互いに張り合わせ、所定の長さにて裁断して、個々の配線層基材層とソルダーレジスト層とからなる積層基材を高い生産性をもって作り出すことができる。   In particular, when the solder resist film is adopted, both of the strip-shaped copper foil roll and the solder resist film roll having the same width are put on each other on the RR automatic production line and cut to a predetermined length. Thus, a laminated substrate composed of individual wiring layer substrate layers and solder resist layers can be produced with high productivity.

図1(b)の工程では、前記第1、第2ソルダーレジスト層2a、3aのそれぞれに対し、フォトリソグラフィ技術によるパターン形成を適用して、例えばビアホール2c、3cを形成する。   In the step of FIG. 1B, via holes 2c and 3c are formed, for example, by applying pattern formation by photolithography to each of the first and second solder resist layers 2a and 3a.

前記各ビアホール2c、3cは、前記各ソルダーレジスト層2a、3aをそれぞれ貫通し、各配線基材層2B、3Bの各一方の面である外面を部分的に露出するように形成され、それらの内部に例えば導電ペーストを充填することによって導電ビアを形成できるようになっている。   Each of the via holes 2c and 3c is formed so as to penetrate the solder resist layers 2a and 3a, respectively, and to partially expose the outer surface that is one surface of each of the wiring base material layers 2B and 3B. For example, a conductive via can be formed by filling the inside with a conductive paste, for example.

この工程において、前記第1、第2ソルダーレジスト層2a、3aとして写真現像型ソルダーレジストを用いておくと、ソルダーレジスト層表面に個別のフォトレジストを被覆する工程を要せず、所定パターン形状のマスクを用いるだけで、ソルダーレジスト層2a、3a自身を直接パターン化できるので、工程短縮化や低コスト化を図れるという有利さがある。   In this step, if a photo-developing solder resist is used as the first and second solder resist layers 2a and 3a, a step of coating an individual photoresist on the surface of the solder resist layer is not required, and a predetermined pattern shape is obtained. Since the solder resist layers 2a and 3a themselves can be directly patterned only by using a mask, there is an advantage that the process can be shortened and the cost can be reduced.

図1(c)の工程では、前記第1及び第2配線基材層2B、3Bの各他方の面(内面)にフォトレジスト膜Pを被覆する。このフォトレジスト膜Pは、前記ソルダーレジスト層2a、3aの形成と同時或いは直後に行ってもよい。そこで、図1(d)に示すように、フォトレジスト膜Pにフォトリソグラフィ技術を適用して、予定された回路パターンに見合ったエッチングレジストパターンPaを形成する。   In the step of FIG. 1C, a photoresist film P is coated on the other surfaces (inner surfaces) of the first and second wiring substrate layers 2B and 3B. This photoresist film P may be performed simultaneously with or immediately after the formation of the solder resist layers 2a and 3a. Accordingly, as shown in FIG. 1D, an etching resist pattern Pa corresponding to a predetermined circuit pattern is formed by applying a photolithography technique to the photoresist film P.

図1(e)の工程では、前記エッチングレジストパターンPaをマスクとして用い、前記マスクから露出する部分の前記第1及び第2配線基材層2B、3Bを化学的エッチング技術によりエッチン除去してパターニングすることによって、所定の回路パターン形状に形成された第1及び第2配線層2b、3bを前記各ソルダーレジスト層2a、3a上(図中下面)にそれぞれ設ける。   In the step shown in FIG. 1E, the etching resist pattern Pa is used as a mask, and the portions of the first and second wiring base layers 2B and 3B exposed from the mask are removed by chemical etching and patterned. Thus, the first and second wiring layers 2b and 3b formed in a predetermined circuit pattern shape are respectively provided on the solder resist layers 2a and 3a (lower surfaces in the drawing).

図1(f)の工程では、前記エッチングレジストパターンPaを除去して、前記第1、第2ソルダーレジスト層2a、3aが前記第1及び第2配線層2b、3bの各一方の面(外面)にそれぞれ重なった2層構造の積層形態に形成された第1及び第2配線基板材2、3を取り出す。   In the step of FIG. 1F, the etching resist pattern Pa is removed, and the first and second solder resist layers 2a and 3a are formed on one surface (outer surface) of each of the first and second wiring layers 2b and 3b. The first and second wiring board materials 2 and 3 formed in a two-layered stacked structure overlapping each other are taken out.

図1(g)の工程では、層間絶縁基板材1aの上下両面に、前記第1、第2配線層2b、3bがそれぞれ対面するようにして、前記第1、第2配線基板材2、3を配置する。ここで、前記層間絶縁基板材1aの製造工程について図2を参照して説明する。   In the step of FIG. 1G, the first and second wiring board materials 2 and 3 are arranged such that the first and second wiring layers 2b and 3b face the upper and lower surfaces of the interlayer insulating substrate material 1a. Place. Here, the manufacturing process of the said interlayer insulation board | substrate material 1a is demonstrated with reference to FIG.

まず、図2(a)に示すように、前記層間絶縁基板材1aの基材料としての基材1Aを用意する。前記基材1Aは、熱硬化性樹脂、熱可塑性樹脂及び光硬化性樹脂などから適宜選択された絶縁性のフレキシブルフィルムを用いて形成されている。また、これらの樹脂にガラスクロスを含ませておいてもよい。   First, as shown in FIG. 2A, a base material 1A is prepared as a base material of the interlayer insulating substrate material 1a. The base material 1A is formed using an insulating flexible film appropriately selected from a thermosetting resin, a thermoplastic resin, a photocurable resin, and the like. Moreover, you may include glass cloth in these resins.

次に、図2(b)に示すように、前記基材1Aに複数のビアホールHを設けることによって層間絶縁基板材1aを形成する。前記各ビアホールHは、予定された層間接続パターン配置に合わせて形成される。また、ビアホールHの形成は、前記基材1Aが例えば熱硬化性樹脂や熱可塑性樹脂である場合には、ドリル加工或いはレーザ加工によって行ったり、フォトリソグラフィ技術によって行うことができる。また、前記基材1Aとしてポジ型或いはネガ型の写真現像樹脂を用いることができ、その場合には、フォトビア形式のビアホールHを前記基材1Aに光学的に直接形成することができる。   Next, as shown in FIG. 2B, an interlayer insulating substrate material 1a is formed by providing a plurality of via holes H in the base material 1A. Each of the via holes H is formed in accordance with a predetermined interlayer connection pattern arrangement. The via hole H can be formed by drilling or laser processing or by photolithography when the substrate 1A is, for example, a thermosetting resin or a thermoplastic resin. In addition, a positive or negative photographic developing resin can be used as the substrate 1A. In this case, a photo-via type via hole H can be optically directly formed on the substrate 1A.

そして、図2(c)に示すように、前記層間絶縁基板材1aの複数のビアホールHに、例えば銀などの良導電性金属粒子や金属間合金を促進する金属粒子を熱硬化性樹脂に混入させた導電性ペースト4aを充填する。前記導電性ペースト4aは、その両端面が層間絶縁基板材1aの両面と面一となる程度の厚さでビアホールH内の全体を埋め尽くして形成されている。しかし、図示されていないが、前記導電性ペースト4aは、その両端が層間絶縁基板材1aの両面からそれぞれ幾分突出するように形成させておいてもよい。   Then, as shown in FIG. 2 (c), in the plurality of via holes H of the interlayer insulating substrate material 1a, for example, highly conductive metal particles such as silver or metal particles that promote intermetallic alloys are mixed in the thermosetting resin. The conductive paste 4a is filled. The conductive paste 4a is formed by filling the entire inside of the via hole H with such a thickness that both end surfaces thereof are flush with both surfaces of the interlayer insulating substrate material 1a. However, although not shown, the conductive paste 4a may be formed so that both ends thereof protrude somewhat from both surfaces of the interlayer insulating substrate material 1a.

このようにして形成された前記層間絶縁基板材1aは、前述のように、図1(g)の工程に持ち込まれ、この段階では、前記導電性ペースト4aと共に未硬化或いは半硬化状態にあって、可塑性を有している。   As described above, the interlayer insulating substrate material 1a formed in this way is brought into the process of FIG. 1G, and at this stage, it is in an uncured or semi-cured state together with the conductive paste 4a. , Has plasticity.

次に、図1(h)の工程では、前記層間絶縁基板材1aの両面にそれぞれ重ね合わされた前記第1、第2配線基板材2、3を、加熱条件下で上下両面から一括して加圧することによって、前記層間絶縁基板材1aと前記第1、第2配線基板材2、3とを相互に熱圧着する。   Next, in the step of FIG. 1 (h), the first and second wiring board materials 2 and 3 superposed on both surfaces of the interlayer insulating substrate material 1a are added together from the upper and lower surfaces under heating conditions. By pressing, the interlayer insulating substrate material 1a and the first and second wiring substrate materials 2 and 3 are thermocompression bonded to each other.

前述のような一括加熱圧着工程において、前記層間絶縁基板材1aが前記第1、第2配線基板材2、3の相互間の隙間を全体的に埋めるように塑性流動しかつ可塑変形した後、硬化することによって、これら部材を相互に接着した層間絶縁基板1が形成される。また、前記導電性ペースト4aが前記加熱圧着により上下両端から圧縮され、両端面が第1、第2配線層2b、3bの各内面にそれぞれ圧接接合して硬化することによって、層間導電ビア4が形成される。   In the batch thermocompression bonding process as described above, after the interlayer insulating substrate material 1a plastically flows and plastically deforms so as to entirely fill the gap between the first and second wiring substrate materials 2 and 3, By curing, an interlayer insulating substrate 1 in which these members are bonded to each other is formed. In addition, the conductive paste 4a is compressed from the upper and lower ends by the thermocompression bonding, and both end surfaces are pressed and bonded to the inner surfaces of the first and second wiring layers 2b and 3b, respectively. It is formed.

ところで、前記第1、第2ソルダーレジスト層2a、3aは、図1(a)〜図1(h)に示された工程を通して、前記第1、第2配線基材層2B、3B及び第1、第2配線層2b、3bに対する支持層或いはサポータとして作用してこれら配線部材の変形を防止し、
両面配線基板の製造過程における部品操作の作業性を向上することができる。
By the way, the first and second solder resist layers 2a and 3a are formed through the first and second wiring base layers 2B and 3B and the first through the steps shown in FIGS. , Acting as a support layer or supporter for the second wiring layers 2b, 3b to prevent deformation of these wiring members,
It is possible to improve the workability of component operation in the manufacturing process of the double-sided wiring board.

以上のようして形成された前記両面配線基板をコア基板として、更に、この上に他の配線基板を積層して積層配線基板を作製する場合は、図1(f)に示された前記第1、第2配線基板材2、3と同様にソルダーレジスト層上に所望の回路パターン形状を有する配線層を設けた他の配線基板材を個別に必要な数だけ用意する。   When the double-sided wiring board formed as described above is used as a core board and another wiring board is further laminated thereon to produce a laminated wiring board, the first wiring shown in FIG. Similar to the first and second wiring board materials 2 and 3, other necessary wiring board materials each having a wiring layer having a desired circuit pattern shape on the solder resist layer are prepared individually.

そして、前記コア基板としての両面配線基板の最外層となるソルダーレジスト層2a、3aに設けられたビアホール2c、3cに導電ペーストを充填し、その上に積層される他の配線基板材の配線層の表面に前記導電ペーストの一端面を突き合わせて接触させた状態にしておき、隣り合う配線基板材相互を接着材によって接着する。   Then, a conductive paste is filled in the via holes 2c and 3c provided in the solder resist layers 2a and 3a which are the outermost layers of the double-sided wiring board as the core substrate, and wiring layers of other wiring board materials laminated thereon The one end face of the conductive paste is brought into contact with and brought into contact with the surface, and the adjacent wiring board materials are bonded together with an adhesive.

この際に、これらの積層体に加熱圧着を施すことによって、前記導電ペーストはその両端面が隣り合う各配線層の表面にそれぞれ圧接接合された状態で硬化し、積層基板用の他の層間導電ビアが形成される。また、この際に、隣り合う配線基板材同士が前記接着材によって強固に圧着される。前記接着材は、前記配線基板材に塗布して設けられる液状材料であってもよいし、前記各配線基板材間に重ね合わせて熱圧着される熱硬化性の粘着フィルム材であってもよい。   At this time, by applying thermocompression to these laminates, the conductive paste is cured in a state in which both end surfaces are pressure-bonded to the surfaces of the adjacent wiring layers, and other interlayer conductive layers for the laminated substrate. A via is formed. At this time, the adjacent wiring board materials are firmly bonded by the adhesive. The adhesive material may be a liquid material that is applied to the wiring board material, or may be a thermosetting adhesive film material that is thermocompression-bonded between the wiring board materials. .

このような本発明の一実施形態に係わる両面配線基板やこれをコア基板とする積層配線基板の製造方法によれば、これら配線基板の最外層はソルダーレジスト層によってカバーされているので、低吸水率の耐湿性に優れた配線基板が確実に得られ、前記従来技術の問題点(1)及び(2)を解決することができる。   According to such a double-sided wiring board according to an embodiment of the present invention and a method of manufacturing a multilayer wiring board using the same as a core board, the outermost layer of these wiring boards is covered with a solder resist layer, and therefore, a low water absorption Accordingly, the wiring board having excellent moisture resistance can be obtained with certainty, and the problems (1) and (2) of the prior art can be solved.

また、層間導電ビアは、めっき処理を要することなく、層間絶縁基板材やソルダーレジスト層に設けられたビアホールを充填導電性ペーストを充填して形成できるので、前記従来技術の問題点(3)〜(5)を容易かつ確実に解決することができる。しかも、前記層間導電ビア自体が層間絶縁基板及びソルダーレジスト層に設けられた前記ビアホールを完全に埋め尽くすものであるから、積層配線基板の製造過程を通じて前記従来技術の問題点(6)におけるような空隙が存在しないために、格別なビアホール充填工程を伴う平坦化工程を有せず、この問題も解決できる。   In addition, since the interlayer conductive via can be formed by filling the via hole provided in the interlayer insulating substrate material or the solder resist layer with the filling conductive paste without requiring a plating process, the problems (3) to (3) of the prior art described above. (5) can be solved easily and reliably. In addition, since the interlayer conductive via itself completely fills the via hole provided in the interlayer insulating substrate and the solder resist layer, the problem (6) in the prior art is achieved through the manufacturing process of the multilayer wiring substrate. Since there is no air gap, there is no flattening step with a special via hole filling step, and this problem can be solved.

更に、前記ソルダーレジスト層2a、3aは、前記両面配線基板や積層配線基板の全製造工程を通じて、前記第1、第2配線基板材2、3の構成部材である配線基材層(2B、3B)や配線層(2b、3B)に対する絶縁基板の役割有すると共に、これらの各配線基板の最終構造における最外層の耐湿性向上のための役割を有する。従って、製造工程面では、材質的に変形し易い配線基板材や配線層の形状ががソルダーレジスト層によってサポートされるので、作業性が向上すると共に、耐湿性に優れた両面配線基板や積層配線基板の最終構造が得られる。   Further, the solder resist layers 2a and 3a are wiring base material layers (2B and 3B) which are constituent members of the first and second wiring board materials 2 and 3 through the entire manufacturing process of the double-sided wiring board and the laminated wiring board. ) And the wiring layers (2b, 3B) and the role of improving the moisture resistance of the outermost layer in the final structure of each wiring substrate. Therefore, in terms of the manufacturing process, the shape of the wiring board material and the wiring layer that are easily deformed by the material is supported by the solder resist layer, so that the workability is improved and the double-sided wiring board and the laminated wiring having excellent moisture resistance are improved. The final structure of the substrate is obtained.

なお、前記実施形態においては、前記層間絶縁基板1がフレキシブル材料であることによって、両面配線基板や積層配線基板がフレキシブル配線基板が構成されているが、層間絶縁基板1をガラスエポキシ樹脂基板のように剛性の大きい材料とすることによって、リジット配線基板を構成することもできる。   In the above embodiment, the interlayer insulating substrate 1 is made of a flexible material, so that the double-sided wiring substrate and the multilayer wiring substrate constitute a flexible wiring substrate. However, the interlayer insulating substrate 1 is a glass epoxy resin substrate. In addition, a rigid wiring board can be formed by using a material having high rigidity.

本発明の一実施形態に係る両面配線基板及びその製造方法を説明するための図であり、(a)〜(h)は工程別断面、そのうち(h)はその両面配線基板の構造を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure for demonstrating the double-sided wiring board which concerns on one Embodiment of this invention, and its manufacturing method, (a)-(h) is a cross section according to a process, Among them, (h) is a cross section which shows the structure of the double-sided wiring board. FIG. 図1(g)の工程に取り込む層間絶縁基板材の製造方法を説明するための図であり、(a)〜(c)は工程別断面図である。It is a figure for demonstrating the manufacturing method of the interlayer insulation board | substrate material taken in to the process of FIG.1 (g), (a)-(c) is sectional drawing according to process.

符号の説明Explanation of symbols

1 層間絶縁基板
1a 層間絶縁基板材
1A 基材
2 第1配線基板材
2a 第1ソルダーレジスト層
2b 第1配線層
2B 第1配線基材層
2c、3c、H ビアホール
3 第2配線基板材
3a 第2ソルダーレジスト層
3b 第2配線層
3B 第2配線基材層
4 層間導電ビア
4a 導電性ペースト
P フォトレジスト膜
Pa エッチングレジストパターン
1 Interlayer Insulating Substrate 1a Interlayer Insulating Substrate Material 1A Base Material 2 First Wiring Substrate Material 2a First Solder Resist Layer 2b First Wiring Layer 2B First Wiring Substrate Layer 2c, 3c, H Via Hole 3 Second Wiring Substrate Material 3a First 2 solder resist layer 3b second wiring layer 3B second wiring substrate layer 4 interlayer conductive via 4a conductive paste P photoresist film Pa etching resist pattern

Claims (2)

層間絶縁基板と、各外面が前記層間絶縁基板の両面とそれぞれ面一となり各内面が厚さ方向に相互に離間するように前記層間絶縁基板の両面内にそれぞれ埋設された第1及び第2配線層と、前記第1、第2配線層の各内面間を電気的に接続するために前記層間絶縁基板内に埋設された層間導電ビアと、前記層間絶縁基板の両面及び第1、第2配線層の各外面をそれぞれ面一に覆う第1及び第2ソルダーレジスト層と、前記各ソルダーレジスト層に形成され前記第1、第2配線層の各外面に通じるビアホールとを備えていることを特徴とする両面配線基板。   An interlayer insulating substrate, and first and second wirings embedded in both surfaces of the interlayer insulating substrate such that each outer surface is flush with both surfaces of the interlayer insulating substrate and each inner surface is separated from each other in the thickness direction An interlayer conductive via embedded in the interlayer insulating substrate to electrically connect the inner surface of each of the first and second wiring layers, both surfaces of the interlayer insulating substrate, and the first and second wirings The first and second solder resist layers covering each outer surface of the layer flush with each other, and via holes formed in the respective solder resist layers and leading to the respective outer surfaces of the first and second wiring layers. Double-sided wiring board. (A)第1、第2配線基材層の各一方の面に第1、第2ソルダーレジスト層をそれぞれ積層する工程と、
(B)前記第1、第2ソルダーレジスト層にそれぞれビアホールを形成し第1、第2配線基材層の前記各一方の面を部分的に露出させる工程と、
(C)前記第1、第2配線基材層をパターニングして第1、第2配線層を形成することによって、前記各ソルダーレジスト層上に前記第1、第2配線層がそれぞれ設けられた第1、第2配線基板材を形成する工程と、
(D)可塑性の層間絶縁基板材に、前記第1、第2配線層に対する層間導電ビア用のビアホールを形成し、前記ビアホールに導電性ペーストを充填する工程と、
(E)前記層間絶縁基板材の両面に前記第1、第2配線層をそれぞれ対面配置して前記第1、第2配線基板材を重ね合わせ、前記層間絶縁基板材と前記第1、第2配線基板材とを相互に圧着する工程と、
を備えていることを特徴とする両面配線基板の製造方法。
(A) a step of laminating first and second solder resist layers on one surface of each of the first and second wiring substrate layers;
(B) forming a via hole in each of the first and second solder resist layers and partially exposing the one surface of the first and second wiring base layers;
(C) The first and second wiring layers are provided on the solder resist layers by patterning the first and second wiring base layers to form the first and second wiring layers, respectively. Forming first and second wiring board materials;
(D) forming a via hole for an interlayer conductive via for the first and second wiring layers in a plastic interlayer insulating substrate material, and filling the via hole with a conductive paste;
(E) The first and second wiring board materials are overlapped with the first and second wiring layers facing each other on both surfaces of the interlayer insulating substrate material, and the interlayer insulating substrate material and the first and second wiring layers are overlapped. A step of crimping the wiring board material to each other;
A method for manufacturing a double-sided wiring board, comprising:
JP2008321035A 2008-12-17 2008-12-17 Double-sided wiring substrate and method of manufacturing the same Pending JP2010147151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008321035A JP2010147151A (en) 2008-12-17 2008-12-17 Double-sided wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008321035A JP2010147151A (en) 2008-12-17 2008-12-17 Double-sided wiring substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010147151A true JP2010147151A (en) 2010-07-01

Family

ID=42567284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008321035A Pending JP2010147151A (en) 2008-12-17 2008-12-17 Double-sided wiring substrate and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010147151A (en)

Similar Documents

Publication Publication Date Title
US8052881B2 (en) Method of manufacturing multilayer printed circuit board having buried holes
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JP2008131036A (en) Printed circuit board and method of manufacturing the same
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
JP2011091308A (en) Printed wiring board
TW201410097A (en) Multilayer flexible printed circuit board and method for manufacturing same
KR100674295B1 (en) Method for manufacturing multilayer printed circuit board
TWI578864B (en) Base board for built-in parts and method of manufacturing the same
TW201637522A (en) Printed circuit boards having profiled conductive layer and methods of manufacturing same
US10772220B2 (en) Dummy core restrict resin process and structure
JP2009010266A (en) Printed circuit board and method of manufacturing same
TW200814893A (en) Multilayer circuit board having cable section, and manufacturing method thereof
JP2007208229A (en) Manufacturing method of multilayer wiring board
CN209861268U (en) Multi-layer circuit board structure with through hole and blind hole simultaneously
JP2005175185A (en) Flexible wiring board
TWI442844B (en) Embedded flex circuit board and method of fabricating the same
JP2010147151A (en) Double-sided wiring substrate and method of manufacturing the same
JP2009188154A (en) Printed circuit board and its production process
KR100658972B1 (en) Pcb and method of manufacturing thereof
JPH06232558A (en) Manufacture of multilayer printed wiring board
JP3549063B2 (en) Manufacturing method of printed wiring board
JP4199957B2 (en) Manufacturing method of multilayer wiring board
JPH11289165A (en) Multilayer wiring board and method for manufacturing the same
JP2000133943A (en) Manufacture of multilayered board
JP4745128B2 (en) Build-up board manufacturing method, build-up board, and electronic apparatus using build-up board