JP2010146280A - コンピュータ装置、cpuクロック調整方法 - Google Patents

コンピュータ装置、cpuクロック調整方法 Download PDF

Info

Publication number
JP2010146280A
JP2010146280A JP2008322680A JP2008322680A JP2010146280A JP 2010146280 A JP2010146280 A JP 2010146280A JP 2008322680 A JP2008322680 A JP 2008322680A JP 2008322680 A JP2008322680 A JP 2008322680A JP 2010146280 A JP2010146280 A JP 2010146280A
Authority
JP
Japan
Prior art keywords
event
cpu
clock frequency
clock
past
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008322680A
Other languages
English (en)
Inventor
Takeshi Shimada
剛 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2008322680A priority Critical patent/JP2010146280A/ja
Publication of JP2010146280A publication Critical patent/JP2010146280A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】イベントに対するコンピュータ装置からのレスポンスを早くする。
【解決手段】本発明は、CPU1を有し、CPU1のクロック周波数を調整するコンピュータ装置に適用される。本発明のコンピュータ装置は、次に発生するイベントを予測するイベント予測手段313と、予測されたイベントが発生する前に、そのイベントに応じてCPU1のクロック周波数を事前に調整するクロック調整手段312と、を有する。
【選択図】図1

Description

本発明は、CPU(Central Processing Unit)を搭載したPC(Personal Computer)やPOS(Point Of Sales)などのコンピュータ装置において、CPUのクロック周波数を調整する技術に関する。
近年、CPUは、処理性能が大幅に向上しているが、その反面、消費電力が増加する傾向にある。
そのため、最近は、CPUの負荷に応じて、CPUのクロック周波数を調整し、消費電力を抑える方法が注目を浴びている。
上記の方法は、具体的には、CPUの負荷が低い時にはクロック周波数を低くし、CPUの負荷が高い時にはクロック周波数を高くする方法である。上記の方法に対応したCPUとしては、例えば、主にバッテリ駆動のノート型PCなどに搭載され、クロック周波数がコア電圧で可変するCPUが挙げられる。
以下、上記の方法に対応したCPUを搭載した従来のコンピュータ装置の構成について、図4を参照して説明する。
図4に示すように、従来のコンピュータ装置は、CPU1と、ROM(Read Only Memory)2と、補助記憶装置3と、入力装置4と、制御回路5と、RAM(Random Access Memory)6と、を有している。
CPU1は、コア電圧によりクロック周波数が可変する。
CPU1が後述するOS31を起動すると、CPU1上に、OS31内のドライバ(Driver)311およびクロック調整手段312が実現される。ドライバ311は、CPU1のコア電圧を変化させる手段であり、クロック調整手段312は、ドライバ311を通してCPU1のコア電圧を変化させてCPU1のクロック周波数を調整する手段である。
ROM2は、本コンピュータ装置の基本制御を行うための基本制御プログラム21を記憶する。CPU1は、本コンピュータ装置の起動時には、ROM2から基本制御プログラム21を読み出し、基本制御プログラム21に従って初期設定を行う。
その他にも、ROM2は、本コンピュータ装置に固有の基本情報を記憶する。この基本情報には、CPU1の固有の情報(VID(Voltage ID),FID(Frequency ID))も含まれる。CPU1は、初期設定時に、ROM2からCPU1の固有の情報を読み出す。
補助記憶装置3は、OS31を記憶するハードディスクなどの一般的な記憶手段である。CPU1は、補助記憶装置3からOS31を読み出し、OS31を起動する。OS31の起動時には、CPU1は、初期設定時に得られたCPU1の固有の情報をOS31に通知する。これを基に、OS31は、CPU1のクロック周波数の変動範囲を知ることができ、この変動範囲内でCPU1のクロック周波数を調整する。
入力装置4は、オペレータが入力等の操作を行うキーボードやタッチパネルなどである。
制御回路5は、一般的にCPU1とは異なるバスに接続されるROM2、補助記憶装置3、および入力装置4と接続されていて、これらを制御する。
RAM6は、CPU1のワークエリアとなる一般的な記憶手段である。CPU1は、RAM6にデータを一時的に記憶させながら演算を行う。
ここで、図4に示したコンピュータ装置において、CPU1のクロック周波数を高くする場合の動作について説明する。
一般的に、CPU1のクロック周波数を高くするのは、オペレータが入力装置4を操作するなどのイベントが発生した時となる。
そのため、OS31内のクロック調整手段312は、イベントが発生すると、その後に、ドライバ311を通してCPU1のコア電圧を変化させて、CPU1のクロック周波数を高くする。この方法は、例えば、特許文献1に開示されている。
特開平11−110063号公報
しかし、特許文献1に開示された方法では、イベントが発生した後に、CPU1のクロック周波数を高くしている。
そうすると、イベントにより発生した処理と、CPU1のクロック周波数を高くする処理と、が並行して処理されるため、イベントによって発生する処理を実行する際にはその処理に十分なリソースが与えられず、レスポンスが遅れてしまうという課題があった。
例えば、何のアプリケーションも起動していない状態で、業務アプリケーションを起動するというイベントが発生したとする。この場合、CPU1のクロック周波数を高くする処理と、業務アプリケーションを実行する処理と、が並行して行われる。
このため、業務アプリケーションを実行する処理に与えられるリソースが制限され、その結果、オペレータは、業務アプリケーション、すなわちコンピュータ装置からのレスポンスが遅く感じられることがあった。
そこで、本発明の目的は、上述した課題を解決し、イベントに対するコンピュータ装置からのレスポンスを早くすることができるコンピュータ装置、CPUクロック調整方法を提供することにある。
本発明のコンピュータ装置は、
CPUを有し、該CPUのクロック周波数を調整するコンピュータ装置であって、
次に発生するイベントを予測するイベント予測手段と、
前記予測されたイベントが発生する前に、該イベントに応じて前記CPUのクロック周波数を事前に調整するクロック調整手段と、を有する。
本発明のクロック調整方法は、
CPUを有するコンピュータ装置において、該CPUのクロック周波数を調整するクロック調整方法であって、
次に発生するイベントを予測するイベント予測ステップと、
前記予測されたイベントが発生する前に、該イベントに応じて前記CPUのクロック周波数を事前に調整するクロック調整ステップと、を有する。
本発明は、コンピュータ装置において、次に発生するイベントを予測し、イベント発生前にCPUのクロック周波数を事前に調整している。
したがって、イベントによって発生する処理を実行する際には、その処理に十分なリソースを事前に与えることができるため、オペレータがイベントに対する素早いレスポンスを得ることが可能となる。
例えば、外部センサを利用した場合は、オペレータが入力装置の操作を行おうと、入力装置に手を伸ばした時にそれを外部センサで検知し、操作開始前からCPUのクロック周波数を最適値に調整し、オペレータの操作を受け付けることが可能となるため、オペレータは素早いレスポンスを得ることができる。
また、過去のイベントのイベントパターンの情報を利用した場合は、現在のイベントの次に発生するイベントを予測することが可能となるため、オペレータは素早いレスポンスや効率的な演算速度を得ることができる。また、適切なタイミングでCPUのクロック周波数を調整できるため、消費電力を抑えることが可能となる。
以下に、本発明を実施するための最良の形態について図面を参照して説明する。
図1に示すように、本実施形態のコンピュータ装置は、図4に示した従来のコンピュータ装置と比較して、外部センサ7を設けた点と、OS31内にイベント予測手段313が存在する点と、が異なる。なお、図1において、図4と同様の構成要素には同一の符号を付している。
以下では、図4に示した従来のコンピュータ装置と異なる点を中心に説明する。
イベント予測手段313は、次に発生するイベントを予測する手段である。なお、イベント予測手段313は、ドライバ311およびクロック調整手段312と同様に、CPU1がOS31を起動することで、CPU1上に実現される。
例えば、イベント予測手段313は、外部センサ7を利用して、イベントの発生を予測する。
外部センサ7は、入力装置4の近くに配置され、入力装置4の付近に近づいたオペレータの存在を検知する人感センサなどの検知手段である。
イベント予測手段313は、外部センサ7により入力装置4の付近のオペレータの存在が検知されると、オペレータが入力装置4を操作するイベントが発生すると予測する。
または、イベント予測手段313は、過去に発生したイベントに関するイベントログをRAM6や補助記憶装置3に記憶させておき、そのイベントログを利用して、イベントの発生を予測する。
RAM6や補助記憶装置3には、イベントログとして、以下のような情報を記憶させる。
・過去のイベントのイベント発生時のクロック周波数
・過去のイベントのイベント開始時間
・過去のイベントのイベント完了時間
・過去に連続して発生したイベントのイベントパターン
なお、イベントパターンは、イベント予測手段313が過去のイベントのイベント開始時間およびイベント完了時間の情報等を基に、予め解析したものである。
イベント予測手段313は、RAM6や補助記憶装置3内にイベントログとして記憶されているイベントパターンの情報に基づいて、現在のイベントの次に発生するイベントを予測する。
クロック調整手段312は、イベント予測手段313により上記のようにしてイベントの発生が予測されると、予測されたイベントが発生する前に、予測されたイベントに応じてCPU1のクロック周波数を事前に調整する。
このとき、クロック調整手段312は、RAM6や補助記憶装置3内にイベントログとして記憶されている、予測されたイベントが過去に発生したときのCPU1のクロック周波数に基づいて、CPU1のクロック周波数を調整する。
以下に、図1に示した本実施形態のコンピュータ装置の動作について、図2のCPU1の状態遷移図を参照して説明する。
図2に示すように、CPU1は、本コンピュータ装置の起動時に、ROM2から基本制御プログラム21を読み込み、基本制御プログラム21に従って、初期設定を行う。この初期設定時に、CPU1は、CPU1の固有の情報(VID,FID)を読み出す(ステップS1)。
以降に、CPU1が補助記憶装置3内に記憶されたOS31を起動すると、CPU1上に、ドライバ311、クロック調整手段312、およびイベント予測手段313が実現される。このOS31の起動時に、CPU1は、初期設定時にROM2から読み出したCPU1の固有の情報(VID,FID)をOS31に通知する(ステップS2,S3)。これを基に、OS31内の各手段は、CPU1のクロック周波数の変動範囲を知ることができるため、この変動範囲内でCPU1のクロック周波数を調整する。
一般的に、CPU1のクロック周波数を高くするのは、上述のように、イベントが発生した時となる。しかし、特許文献1のように、イベントが発生した後に、CPU1のクロック周波数を高くすると、イベントによって発生する処理と、CPU1のクロック周波数を高くする処理と、が並行して処理される。そのため、イベントによって発生する処理に与えられるリソースが制限され、イベントに対するレスポンスが遅れてしまう。
そこで、本実施形態では、イベント予測手段313が、次に発生するイベントを予測し(ステップS4)、クロック調整手段312が、予測されたイベントの発生前に事前にCPU1のクロック周波数を高くする(ステップS5)。
例えば、CPU1のクロック周波数を高くする処理に必要な時間が3秒であるとすると、クロック調整手段312は、イベントが発生する3秒前にトリガを発生させ、ドライバ311を通してCPU1のクロック周波数を高くする。
以下、イベントを予測する2つの方法について具体的に説明する。
(1)第1の方法
本方法は、外部センサ7を利用する方法である。
本コンピュータ装置がPCやPOSなどである場合、入力装置4としてキーボードやタッチパネルが使用される。その場合、外部センサ7を入力装置4の付近に設置し、オペレータがキーボード入力やタッチパネル入力の操作を行おうと手を伸ばした時に、それを外部センサ7が検知する。
すると、イベント予測手段313は、オペレータが入力装置4を操作するイベントが発生すると予測し、クロック調整手段312は、ドライバ311を通してCPU1のクロック周波数を高くする。
このように、外部センサ7を利用することで、入力装置4を操作するイベントが実際に発生する前にCPU1のクロック周波数を事前に高くすることができる。
その結果、オペレータが操作を開始する時は、既にCPU1のクロック周波数は高くなっているため、オペレータは、本コンピュータ装置から素早いレスポンスを得ることが可能となる。
この時、クロック調整手段312は、クロック周波数を次のように調整する。
RAM6および補助記憶装置3内に、過去のイベントのイベント発生時のCPU1のクロック周波数の情報をイベントログとして記憶させる。
そして、クロック調整手段312は、イベントログとして記憶されている、入力装置4を操作するイベントが過去に発生した時のCPU1のクロック周波数の情報を基に、CPU1のクロック周波数を最適値(最大値など)に調整する。
(2)第2の方法
本方法は、RAM6や補助記憶装置3内に記憶されているイベントログを利用する方法である。
本コンピュータ装置がPCやPOSである場合、一般的に、連続して発生するイベントのイベントパターンが固定化されていることが多い。
そこで、図3に示すように、RAM6や補助記憶装置3の一部をイベントパターンの解析を行うためのワークエリアとして利用し、イベント予測手段313は、このワークエリアにおいて、過去に連続して発生したイベントのイベントパターンを解析し、これをイベントログとしてRAM6や補助記憶装置3に記憶させる。
イベントパターンの解析では、例えば、RAM6および補助記憶装置3内に、過去のイベントのイベント開始時間およびイベント完了時間の情報をイベントログとして記憶させ、これを利用することが考えられる。
また、クロック調整手段312は、過去のイベントのイベント完了時間の情報を基に、イベントパターンに含まれる各イベントのイベント完了時間をタイムアウト時間として設定する。
(2−1)PCの場合
例えば、図3に示すように、PCに、3つの入力装置4−1〜4−3が備えられており、オペレータが入力装置4−1〜4−3を操作するイベントを、それぞれ操作イベントI/O#1〜I/O#3と表す場合に、次のイベントパターンが記憶されているとする。
・イベントパターン1
I/O#1→I/O#2→I/O#3の順序で操作イベントが発生するパターン
・イベントパターン2
I/O#1→I/O#1→I/O#3の順序で操作イベントが発生するパターン
この場合、I/O#1→I/O#2の順序で操作イベントが発生した場合は、イベントパターン1と一致する可能性が高いため、次に発生するイベントとしては操作イベントI/O#3が考えられる。
そのため、イベント予測手段313は、現在の操作イベントI/O#2の次に操作イベントI/O#3が発生すると予測し、クロック調整手段312は、現在の操作イベントI/O#2が完了した時点で、操作イベントI/O#3に応じてCPU1のクロック周波数を事前に調整しておく。
ただし、操作イベントI/O#3が発生せずにタイムアウト時間が経過した場合は、クロック調整手段312は、操作イベントI/O#3が完了したとみなし、その時のCPU1の負荷に応じて、CPU1のクロック周波数を調整する。
(2−2)POSの場合
例えば、POSでは、商品のバーコードをスキャンするイベントや、スキャンが不可の場合に商品の金額を入力するイベントが繰り返し行われ、その後の精算処理で、精算金額を入力するイベントが行われる。
そのため、商品のバーコードをスキャンするイベントが発生した後も、入力の待ち時間などもあるものの、精算処理が完了するまでは、次の商品のバーコードをスキャンするイベントなどが発生する可能性が高い。
そこで、イベント予測手段313は、POSにおける上述のイベントパターンを解析し、イベントログとしてRAM6や補助記憶装置3に記憶させておく。
そして、イベント予測手段313は、商品のバーコードをスキャンするイベントが発生した場合には、POSにおける上述のイベントパターンの情報に基づいて、精算処理が完了するまでは引き続きイベントが発生すると予測し、クロック調整手段312は、CPU1のクロック周波数を低くせずに、引き続き最適値を保ち続ける。
ただし、次の商品をスキャンするイベントや次の商品の金額を入力するイベントが発生せずにタイムアウト時間が経過した場合は、クロック調整手段312は、そのイベントが完了したとみなし、消費電力を抑えるためにCPU1のクロック周波数を低くする。
その後も、イベント予測手段313は、現在までのイベントパターンの情報に基づいて、再び、ある一定時間後にイベントが発生することを予測すると、クロック調整手段312は、そのイベントが発生する前にCPU1のクロック周波数を事前に最適値に調整しておく。
なお、本コンピュータ装置がPOSなどのように様々なオペレータにより操作される装置である場合は、オペレータに応じて、商品のバーコードをスキャンする処理から精算処理までの処理時間が異なる。そのため、このような場合は、RAM6にイベントログを記憶させて動的にイベントの発生を予測することで、効率的にCPU1のクロック周波数を調整することが可能となる。
本発明の一実施形態のコンピュータ装置の構成を示すブロック図である。 図1に示したCPUの状態遷移図である。 図1に示した補助記憶装置やRAMに記憶されるイベントログを説明する図である。 従来のコンピュータ装置の一構成例を示すブロック図である。
符号の説明
1 CPU
2 ROM
21 基本制御プログラム
3 補助記憶装置
31 OS
311 ドライバ
312 クロック調整手段
313 イベント予測手段
4 入力装置
5 制御回路
6 RAM
7 外部センサ

Claims (12)

  1. CPUを有し、該CPUのクロック周波数を調整するコンピュータ装置であって、
    次に発生するイベントを予測するイベント予測手段と、
    前記予測されたイベントが発生する前に、該イベントに応じて前記CPUのクロック周波数を事前に調整するクロック調整手段と、を有するコンピュータ装置。
  2. オペレータが操作を行う入力手段と、
    前記入力手段付近の人体の存在を検知する検知手段と、をさらに有し、
    前記イベント予測手段は、
    前記入力手段付近の人体の存在が検知されると、前記入力手段にてオペレータが操作を行うイベントが次に発生すると予測する、請求項1に記載のコンピュータ装置。
  3. 過去のイベントが発生したときの前記CPUのクロック周波数の情報を記憶する記憶手段をさらに有し、
    前記クロック調整手段は、
    前記予測されたイベントが過去に発生したときの前記CPUのクロック周波数の情報に基づいて、前記CPUのクロック周波数を調整する、請求項1または2に記載のコンピュータ装置。
  4. 過去に連続して発生したイベントのイベントパターンの情報を記憶する記憶手段をさらに有し、
    前記イベント予測手段は、
    前記イベントパターンの情報に基づいて、現在のイベントの次に発生するイベントを予測する、請求項1に記載のコンピュータ装置。
  5. 前記記憶手段は、
    過去のイベントが発生したときの前記CPUのクロック周波数の情報をさらに記憶し、
    前記クロック調整手段は、
    前記予測されたイベントが過去に発生したときの前記CPUのクロック周波数の情報に基づいて、前記CPUのクロック周波数を調整する、請求項4に記載のコンピュータ装置。
  6. 前記記憶手段は、
    過去のイベントが発生したときの該イベントの完了時間の情報をさらに記憶し、
    前記クロック調整手段は、
    前記予測されたイベントが過去に発生したときの該イベントの完了時間をタイムアウト時間として設定し、
    前記予測されたイベントが発生せずに前記タイムアウト時間が経過した場合は、該イベントが完了したとみなす、請求項4または5に記載のコンピュータ装置。
  7. CPUを有するコンピュータ装置において、該CPUのクロック周波数を調整するクロック調整方法であって、
    次に発生するイベントを予測するイベント予測ステップと、
    前記予測されたイベントが発生する前に、該イベントに応じて前記CPUのクロック周波数を事前に調整するクロック調整ステップと、を有するクロック調整方法。
  8. オペレータが操作を行う入力手段付近の人体の存在を検知する検知ステップをさらに有し、
    前記イベント予測ステップでは、
    前記入力手段付近の人体の存在が検知されると、前記入力手段にてオペレータが操作を行うイベントが次に発生すると予測する、請求項7に記載のクロック調整方法。
  9. 過去のイベントが発生したときの前記CPUのクロック周波数の情報を記憶手段に記憶する記憶ステップをさらに有し、
    前記クロック調整ステップでは、
    前記予測されたイベントが過去に発生したときの前記CPUのクロック周波数の情報に基づいて、前記CPUのクロック周波数を調整する、請求項7または8に記載のクロック調整方法。
  10. 過去に連続して発生したイベントのイベントパターンの情報を記憶手段に記憶する記憶ステップをさらに有し、
    前記イベント予測ステップでは、
    前記イベントパターンの情報に基づいて、現在のイベントの次に発生するイベントを予測する、請求項7に記載のクロック調整方法。
  11. 前記記憶ステップでは、
    過去のイベントが発生したときの前記CPUのクロック周波数の情報を前記記憶手段にさらに記憶し、
    前記クロック調整ステップでは、
    前記予測されたイベントが過去に発生したときの前記CPUのクロック周波数の情報に基づいて、前記CPUのクロック周波数を調整する、請求項10に記載のクロック調整方法。
  12. 前記記憶ステップでは、
    過去のイベントが発生したときの該イベントの完了時間の情報を前記記憶手段にさらに記憶し、
    前記クロック調整ステップでは、
    前記予測されたイベントが過去に発生したときの該イベントの完了時間をタイムアウト時間として設定し、
    前記予測されたイベントが発生せずに前記タイムアウト時間が経過した場合は、該イベントが完了したとみなす、請求項10または11に記載のクロック調整方法。
JP2008322680A 2008-12-18 2008-12-18 コンピュータ装置、cpuクロック調整方法 Pending JP2010146280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008322680A JP2010146280A (ja) 2008-12-18 2008-12-18 コンピュータ装置、cpuクロック調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008322680A JP2010146280A (ja) 2008-12-18 2008-12-18 コンピュータ装置、cpuクロック調整方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013019245A Division JP5561806B2 (ja) 2013-02-04 2013-02-04 コンピュータ装置、cpuクロック調整方法

Publications (1)

Publication Number Publication Date
JP2010146280A true JP2010146280A (ja) 2010-07-01

Family

ID=42566660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008322680A Pending JP2010146280A (ja) 2008-12-18 2008-12-18 コンピュータ装置、cpuクロック調整方法

Country Status (1)

Country Link
JP (1) JP2010146280A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013025712A (ja) * 2011-07-25 2013-02-04 Sorimachi Giken:Kk 販売情報管理装置、販売情報管理システム及び販売情報管理方法
JP2014119697A (ja) * 2012-12-19 2014-06-30 Panasonic Corp 画像処理装置、および画像処理方法
JP2014182736A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 携帯情報端末、制御方法、制御プログラム
JP2021047707A (ja) * 2019-09-19 2021-03-25 株式会社東芝 制御方法及び半導体集積回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566863A (ja) * 1991-09-09 1993-03-19 Canon Inc 情報処理装置
JPH10207584A (ja) * 1997-01-28 1998-08-07 Canon Inc 電子機器
JPH10326126A (ja) * 1997-05-26 1998-12-08 Nec Shizuoka Ltd 赤外線センサー付きパーソナルコンピュータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566863A (ja) * 1991-09-09 1993-03-19 Canon Inc 情報処理装置
JPH10207584A (ja) * 1997-01-28 1998-08-07 Canon Inc 電子機器
JPH10326126A (ja) * 1997-05-26 1998-12-08 Nec Shizuoka Ltd 赤外線センサー付きパーソナルコンピュータ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013025712A (ja) * 2011-07-25 2013-02-04 Sorimachi Giken:Kk 販売情報管理装置、販売情報管理システム及び販売情報管理方法
JP2014119697A (ja) * 2012-12-19 2014-06-30 Panasonic Corp 画像処理装置、および画像処理方法
JP2014182736A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 携帯情報端末、制御方法、制御プログラム
JP2021047707A (ja) * 2019-09-19 2021-03-25 株式会社東芝 制御方法及び半導体集積回路
JP7199329B2 (ja) 2019-09-19 2023-01-05 株式会社東芝 制御方法及び半導体集積回路

Similar Documents

Publication Publication Date Title
JP3058986B2 (ja) コンピュータシステムの節電制御装置
JP3090767B2 (ja) コンピュータシステムの節電制御装置
US7185211B2 (en) Power management in computing applications
JP4416090B2 (ja) システム、方法、機械読み取り可能な媒体
CN100495370C (zh) 根据优先级次序操作闪存的设备和方法
US7587618B2 (en) Computer system and unit, and power supply control method therefor
JP5950165B2 (ja) 個人認証装置および個人認証方法
US7472291B2 (en) Method and apparatus for integrating ACPI functionality and power button functionality into a single power key
WO2014125857A1 (ja) 入力装置とその制御方法、および、プログラム
KR101474856B1 (ko) 음성인식을 통해 이벤트를 발생시키기 위한 장치 및 방법
JP2010146280A (ja) コンピュータ装置、cpuクロック調整方法
JP6004883B2 (ja) 画像形成装置及びその制御方法、並びにプログラム
US9606649B2 (en) Electronic device, information processing apparatus and control method therefor
CN106650383A (zh) 终端控制方法和终端控制装置
KR20140111592A (ko) 다중-기능성 장치용 전력 소비 시뮬레이터
JP5561806B2 (ja) コンピュータ装置、cpuクロック調整方法
JP2001265470A (ja) データ処理システムにおける必要電池寿命に基づく電力管理
US9753544B2 (en) Korean character input apparatus and method using touch screen
EP2796958A1 (en) A clock control circuit and method
CN108027673B (zh) 扩展用户触摸输入
JP6535749B2 (ja) 入出力動作特性に基づくシステムオンチップアイドル電力状態制御のシステムと方法
JP2007102313A (ja) 制御装置およびマルチプロセッサ制御方法
JP4832217B2 (ja) ポインタ表示制御装置
JP5692137B2 (ja) 消費電力制御装置、情報処理装置、消費電力制御方法、及びプログラム
Vandeputte et al. Exploiting program phase behavior for energy reduction on multi-configuration processors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507