JP2010141161A

JP2010141161A - Organic semiconductor device, and method of manufacturing the same

Info

Publication number: JP2010141161A
Application number: JP2008316550A
Authority: JP
Inventors: Makoto Noda; 真野田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-12-12
Filing date: 2008-12-12
Publication date: 2010-06-24
Anticipated expiration: 2028-12-12
Also published as: JP5549073B2

Abstract

<P>PROBLEM TO BE SOLVED: To reduce contact resistance between an organic semiconductor layer and a source drain electrode without decreasing Ion/Ioff (ON current value/OFF current value). <P>SOLUTION: This organic semiconductor device 1 has a gate electrode 12 formed on the surface of a substrate 11, which has insulating properties, a gate insulating film 13 formed on the substrate 11 while consisting of an organic insulating film to coat the gate electrode 12, the source drain electrodes 14, 15 which are formed on the gate insulating film 13 apart from each other and at least the surfaces of which are made of catalyst metal, carbon thin films 16, 17 formed on the source drain electrodes 14, 15, and an organic semiconductor layer 18 formed on the gate insulating film 13 to coat the source drain electrodes 14, 15 on which the carbon thin films 16, 17 are formed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、有機半導体装置およびその製造方法に関するものである。 The present invention relates to an organic semiconductor device and a method for manufacturing the same.

現在、有機ＴＦＴ（Thin Film Transistor）はさまざまな電子機器への応用に向けて研究開発が盛んに行われている。特に、フレキシブルディスプレイのバックプレーンの応用技術に関心が高く、高精細な有機ＴＦＴを製造することが望まれている。 Currently, organic TFTs (Thin Film Transistors) are being actively researched and developed for application to various electronic devices. In particular, there is a great interest in the application technology of flexible display backplanes, and it is desired to produce high-definition organic TFTs.

有機ＴＦＴでは、ボトムコンタクト構造を用いることにより比較的チャネル長の短いＴＦＴを作製することができ、高精細なバックプレーンを実現することができる。 In the organic TFT, a TFT having a relatively short channel length can be manufactured by using the bottom contact structure, and a high-definition back plane can be realized.

本来ＴＦＴは、チャネル長に反比例して、駆動能力が向上するが、ボトムコンタクト構造の有機ＴＦＴでは有機半導体と電極界面で形成される接触抵抗が比較的高いため、チャネル長に反比例した、駆動能力の向上が得られなくなることがある。
特に、優れた特性を示す有機半導体を用いた場合にこの現象が顕著に起こるため、有機半導体と電極間の接触抵抗の低減は有機ＴＦＴにおいて大きな課題となっている。 Originally, TFTs have improved drive capability in inverse proportion to channel length, but organic TFTs with bottom contact structure have relatively high contact resistance formed at the interface between the organic semiconductor and the electrode, so drive capability is inversely proportional to channel length. Improvement may not be obtained.
In particular, when an organic semiconductor exhibiting excellent characteristics is used, this phenomenon occurs remarkably. Therefore, reduction of the contact resistance between the organic semiconductor and the electrode is a big problem in the organic TFT.

このような有機半導体と電極間の接触抵抗の低減方法に、カーボンナノチューブ（ＣＮＴ）を用いる方法がある（例えば、非特許文献１参照。）。
すなわち、カーボンナノチューブを基板上に散布し、有機半導体と電極との間にカーボンナノチューブを介在させることで、接触抵抗の低減を行うものである。
しかしながら、上記手法では、接触抵抗を低減する効果を高めるために高濃度のカーボンナノチューブを散布すると、チャネル領域にも影響がおよび、その結果、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少するという問題がある。 As a method for reducing the contact resistance between the organic semiconductor and the electrode, there is a method using carbon nanotubes (CNT) (for example, see Non-Patent Document 1).
That is, the carbon nanotubes are dispersed on the substrate, and the carbon nanotubes are interposed between the organic semiconductor and the electrode, thereby reducing the contact resistance.
However, in the above method, if high-concentration carbon nanotubes are dispersed to increase the effect of reducing the contact resistance, the channel region is also affected, resulting in a decrease in on-current value / off-current value (Ion / Ioff). There is a problem of doing.

S.Liu et al,Appl. Phys. Lett. 92, 053306 （２００８年）S. Liu et al, Appl. Phys. Lett. 92, 053306 (2008)

解決しようとする問題点は、接触抵抗を低減する効果を高めるために高濃度のカーボンナノチューブを散布すると、チャネル領域にも影響がおよび、その結果、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少する点である。 The problem to be solved is that when a high concentration of carbon nanotubes is dispersed to enhance the effect of reducing the contact resistance, the channel region is also affected. As a result, the on-current value / off-current value (Ion / Ioff) This is the point that decreases.

本発明は、Ｉon／Ｉoffを低減させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減することを可能にする。 The present invention makes it possible to reduce the contact resistance between the organic semiconductor layer and the source / drain electrodes without reducing Ion / Ioff.

本発明の有機半導体装置（第１有機半装置）は、表面が絶縁性を有する基板の表面上に形成されたゲート電極と、前記基板上に形成されていて前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜と、前記ゲート電極の両側上方の前記ゲート絶縁膜上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、前記ソース・ドレイン電極の表面に形成された炭素薄膜と、前記ゲート絶縁膜上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を有するものである。 An organic semiconductor device (first organic half device) of the present invention includes a gate electrode formed on a surface of a substrate having an insulating surface, and an organic insulating film formed on the substrate and covering the gate electrode A source / drain electrode formed on the surface of the source / drain electrode, and a source / drain electrode made of a catalyst metal at least on the surface. A carbon thin film and an organic semiconductor layer which is formed on the gate insulating film and covers the source / drain electrodes on which the carbon thin film is formed.

本発明の第１有機半導体装置では、ソース・ドレイン電極の表面に炭素薄膜が形成されていることから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属からなることから、炭素薄膜はソース・ドレイン電極に選択的に形成されている。したがって、炭素薄膜は、ソース・ドレイン電極の表面に形成されていて、チャネルが形成されるゲート絶縁膜上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。 In the first organic semiconductor device of the present invention, since the carbon thin film is formed on the surface of the source / drain electrode, the carbon is densely present on the surface of the source / drain electrode. Contact resistance between the electrode and the organic semiconductor layer is reduced. Further, since the source / drain electrodes have at least the surface thereof made of a catalyst metal, the carbon thin film is selectively formed on the source / drain electrodes. Therefore, since the carbon thin film is formed on the surface of the source / drain electrode and is not formed on the gate insulating film where the channel is formed, the on-current value / off-current value (Ion / Ioff) decreases. There is nothing.

本発明の有機半導体装置（第２有機半装置）は、表面が絶縁性を有する基板の表面上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、前記ソース・ドレイン電極の表面に形成された炭素薄膜と、前記基板上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層と、前記有機半導体層上に形成されたゲート絶縁膜と、前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上に形成されたゲート電極を有するものである。 An organic semiconductor device (second organic half device) according to the present invention includes a source / drain electrode, the surface of which is formed on a surface of an insulating substrate so as to be spaced apart, and at least the surface of which is made of a catalytic metal. A carbon thin film formed on the surface of the electrode; an organic semiconductor layer which is formed on the substrate and covers the source / drain electrode on which the carbon thin film is formed; and a gate insulation formed on the organic semiconductor layer And a gate electrode formed on the gate insulating film above the source / drain electrodes.

本発明の第２有機半導体装置では、ソース・ドレイン電極の表面に炭素薄膜が形成されていることから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属からなることから、炭素薄膜はソース・ドレイン電極に選択的に形成されている。したがって、炭素薄膜は、ソース・ドレイン電極の表面に形成されていて、チャネルが形成される基板上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。 In the second organic semiconductor device of the present invention, since the carbon thin film is formed on the surface of the source / drain electrode, carbon is densely present on the surface of the source / drain electrode. Contact resistance between the electrode and the organic semiconductor layer is reduced. Further, since the source / drain electrodes have at least the surface thereof made of a catalyst metal, the carbon thin film is selectively formed on the source / drain electrodes. Therefore, since the carbon thin film is formed on the surface of the source / drain electrode and is not formed on the substrate on which the channel is formed, the on-current value / off-current value (Ion / Ioff) may decrease. Absent.

本発明の有機半導体装置の製造方法（第１製造方法）は、表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、前記ゲート電極の両側上方の前記ゲート絶縁膜上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の表面に前記炭素薄膜を形成する工程と、前記ゲート絶縁膜上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程を有する。 The organic semiconductor device manufacturing method (first manufacturing method) according to the present invention includes a step of forming a gate electrode on a surface of a substrate having an insulating surface, and an organic insulating film covering the gate electrode on the substrate. A step of forming a gate insulating film, a step of forming a source / drain electrode having at least a surface formed of a catalytic metal on the gate insulating film above both sides of the gate electrode, and the source / drain electrode Forming the carbon thin film on the surface, and forming an organic semiconductor layer covering the source / drain electrodes on which the carbon thin film is formed on the gate insulating film.

本発明の有機半導体装置の第１製造方法では、ソース・ドレイン電極の表面に炭素薄膜を形成することから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属で形成されることから、炭素薄膜はソース・ドレイン電極に選択的に形成される。したがって、ゲート絶縁膜上のチャネルが形成される領域上に炭素薄膜が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。 In the first manufacturing method of the organic semiconductor device of the present invention, since the carbon thin film is formed on the surface of the source / drain electrode, carbon is densely present on the surface of the source / drain electrode. Contact resistance between the drain electrode and the organic semiconductor layer is reduced. In addition, since the source / drain electrode has a surface formed of at least a catalytic metal, the carbon thin film is selectively formed on the source / drain electrode. Therefore, since the carbon thin film is not formed on the region where the channel is formed on the gate insulating film, the on-current value / off-current value (Ion / Ioff) does not decrease.

本発明の有機半導体装置の製造方法（第２製造方法）は、表面が絶縁性を有する基板の表面上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の表面に炭素薄膜を形成する工程と、前記基板上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程と、前記有機半導体層上にゲート絶縁膜を形成する工程と、前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上にゲート電極を形成する工程を有する。 The organic semiconductor device manufacturing method (second manufacturing method) of the present invention includes a step of separately forming source / drain electrodes having at least a surface formed of a catalytic metal on a surface of a substrate having an insulating surface; Forming a carbon thin film on the surface of the source / drain electrode; forming an organic semiconductor layer covering the source / drain electrode on which the carbon thin film is formed; and on the organic semiconductor layer. Forming a gate insulating film; and forming a gate electrode on the gate insulating film above the source / drain electrodes.

本発明の有機半導体装置の第２製造方法では、ソース・ドレイン電極の表面に炭素薄膜を形成することから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属で形成されることから、炭素薄膜はソース・ドレイン電極に選択的に形成される。したがって、基板上のチャネルが形成される領域上に炭素薄膜が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。 In the second manufacturing method of the organic semiconductor device of the present invention, since the carbon thin film is formed on the surface of the source / drain electrode, carbon is densely present on the surface of the source / drain electrode. Contact resistance between the drain electrode and the organic semiconductor layer is reduced. In addition, since the source / drain electrode has a surface formed of at least a catalytic metal, the carbon thin film is selectively formed on the source / drain electrode. Therefore, since the carbon thin film is not formed on the region where the channel is formed on the substrate, the on-current value / off-current value (Ion / Ioff) does not decrease.

本発明の第１有機半導体装置は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置となる。 Since the first organic semiconductor device of the present invention can reduce the contact resistance between the organic semiconductor layer and the source / drain electrodes without reducing Ion / Ioff, it becomes a high-performance organic semiconductor device.

本発明の第２有機半導体装置は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置となる。 Since the second organic semiconductor device of the present invention can reduce the contact resistance between the organic semiconductor layer and the source / drain electrodes without reducing Ion / Ioff, it becomes a high-performance organic semiconductor device.

本発明の有機半導体装置の第１製造方法は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置を製造することができる。 The first manufacturing method of the organic semiconductor device of the present invention can reduce the contact resistance between the organic semiconductor layer and the source / drain electrodes without reducing Ion / Ioff, and thus can manufacture a high-performance organic semiconductor device. it can.

本発明の有機半導体装置の第２製造方法は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置を製造することができる。 Since the second method for manufacturing an organic semiconductor device of the present invention can reduce the contact resistance between the organic semiconductor layer and the source / drain electrodes without reducing Ion / Ioff, it is possible to manufacture a high-performance organic semiconductor device. it can.

＜１．第１の実施の形態＞
［有機半導体装置の構成の第１例］
本発明の第１実施の形態に係る有機半導体装置の構成の第１例を、図１の概略構成断面図によって説明する。 <1. First Embodiment>
[First example of configuration of organic semiconductor device]
A first example of the configuration of the organic semiconductor device according to the first embodiment of the present invention will be described with reference to the schematic configuration cross-sectional view of FIG.

図１に示すように、表面が絶縁性を有する基板１１上にゲート電極１２が形成されている。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極１２には、例えば金（Ａｕ）で形成されている。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。 As shown in FIG. 1, a gate electrode 12 is formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The gate electrode 12 is made of, for example, gold (Au). When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 12, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .

上記基板１１上には上記ゲート電極１２を被覆するゲート絶縁膜１３が形成されている。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成されている。有機絶縁膜材料には、例えばポリビニルフェノール（ＰＶＰ）を用いる。または、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を用いることができる。
または、上記ゲート絶縁膜１３は、例えば無機絶縁膜で形成されていてもよい。無機絶縁膜材料には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの無機絶縁材料を用いることもできる。 A gate insulating film 13 that covers the gate electrode 12 is formed on the substrate 11.
The gate insulating film 13 is made of, for example, an organic insulating film. For example, polyvinylphenol (PVP) is used as the organic insulating film material. Alternatively, polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used.
Alternatively, the gate insulating film 13 may be formed of, for example, an inorganic insulating film. As the inorganic insulating film material, for example, an inorganic insulating material such as silicon oxide, silicon nitride, aluminum oxide (Al ₂ O ₃ ), and tantalum oxide (Ta ₂ O ₅ ) can be used.

上記ゲート電極１２の両側上方の上記ゲート絶縁膜１３上にはソース・ドレイン電極１４、１５が離間して形成されている。上記ソース・ドレイン電極１４、１５は、少なくとも表面が触媒金属で形成されている。 On the gate insulating film 13 above both sides of the gate electrode 12, source / drain electrodes 14 and 15 are formed apart from each other. The source / drain electrodes 14 and 15 are at least surfaces formed of a catalytic metal.

例えば、上記ソース・ドレイン電極１４、１５は、全体が触媒金属であるニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている。 For example, the source / drain electrodes 14 and 15 are formed of nickel, cobalt, iron, or an alloy composed of two or more of them, which are catalyst metals as a whole.

または、上記ソース・ドレイン電極１４、１５は、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成されている。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
このソース・ドレイン電極１４、１５の表面には触媒金属膜（図示せず）が形成されている。この触媒金属膜は、少なくとも数原子層の厚さに形成されていればよい。
上記触媒金属膜は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金を挙げることができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている。 Alternatively, the source / drain electrodes 14 and 15 are made of a common electrode material, such as aluminum or aluminum alloy. Of course, it is also possible to form with electrode materials, such as copper, copper alloy, gold | metal | money, platinum, and tungsten.
A catalytic metal film (not shown) is formed on the surfaces of the source / drain electrodes 14 and 15. The catalytic metal film may be formed to have a thickness of at least several atomic layers.
The catalyst metal film includes nickel (Ni), molybdenum (Mo), titanium (Ti), chromium (Cr), cobalt (Co), tungsten (W), zirconium (Zr), tantalum (Ta), iron (Fe). , Copper (Cu), platinum (Pt), zinc (Zn), cadmium (Cd), germanium (Ge), tin (Sn), lead (Pb), bismuth (Bi), silver (Ag), gold (Au) , At least one metal selected from the group consisting of indium (In), manganese (Mn), palladium (Pd) and thallium (Tl), or a metal compound or alloy containing these elements.
Preferably, the catalyst metal film is formed of nickel, cobalt, iron, or an alloy composed of two or more thereof.

なお、上記ソース・ドレイン電極１４、１５は、上記ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金の他に、上記触媒金属膜の金属材料で上記ソース・ドレイン電極１４、１５を形成することもできる。 The source / drain electrodes 14 and 15 are made of a metal material of the catalyst metal film, in addition to the nickel, cobalt, iron, or an alloy made of two or more thereof. Can also be formed.

上記少なくとも表面が触媒金属からなる上記ソース・ドレイン電極１４、１５のそれぞれの表面には、炭素薄膜１６、１７が形成されている。
上記炭素薄膜１６、１７は、例えば、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成されている。
ここでの炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブである。または、カーボングラファイトシートが重なったカーボンナノファイバーである。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したものである。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールである。 Carbon thin films 16 and 17 are formed on the surfaces of the source / drain electrodes 14 and 15 having at least a surface made of a catalyst metal.
The carbon thin films 16 and 17 are made of, for example, carbon nanotubes, carbon nanofibers, or carbon nanowalls.
The carbon thin films 16 and 17 here may have crystallinity or may not have crystallinity.
Specifically, the carbon thin films 16 and 17 are single-walled carbon nanotubes having a structure in which a single-layer carbon graphite sheet is wound, or so-called carbon nanotubes having a structure in which two or more layers of carbon graphite sheets are wound. It is. Or it is the carbon nanofiber which the carbon graphite sheet overlapped. Alternatively, amorphous carbon is deposited (attached) around carbon nanotubes or carbon nanofibers. Alternatively, a carbon nanowall in which a multilayer graphene sheet is vertically grown from a substrate.

上記ゲート絶縁膜１３上には、上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８が形成されている。
上記有機半導体層１８には、例えば、ペンタセンを用いる。または、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。
また、上記有機半導体層１８には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルペンタセン［ＴＩＰＳ（triisopropylsilyl）ペンタセン］、ポリアリルアミン等の高分子材料を用いることができる。
このように、有機半導体装置１が構成されている。 An organic semiconductor layer 18 is formed on the gate insulating film 13 to cover the source / drain electrodes 14 and 15 on which the carbon thin films 16 and 17 are formed.
For example, pentacene is used for the organic semiconductor layer 18. Alternatively, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used.
The organic semiconductor layer 18 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylpentacene [TIPS (triisopropylsilyl) pentacene] or polyallylamine.
In this way, the organic semiconductor device 1 is configured.

上記有機半導体装置１では、ソース・ドレイン電極１４、１５のそれぞれの表面に炭素薄膜１６、１７が形成されていることから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在している。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属からなることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成されている。したがって、チャネルが形成されるゲート絶縁膜１３上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能化な有機半導体装置１となる。 In the organic semiconductor device 1, since the carbon thin films 16 and 17 are formed on the surfaces of the source / drain electrodes 14 and 15, carbon is densely present on the surfaces of the source / drain electrodes 14 and 15. . For this reason, the contact resistance between the source / drain electrodes 14 and 15 and the organic semiconductor layer 18 is reduced via the carbon thin films 16 and 17. Further, since the source / drain electrodes 14 and 15 are made of at least a catalyst metal, the carbon thin films 16 and 17 are selectively formed on the source / drain electrodes 14 and 15. Therefore, since the channel is not formed on the gate insulating film 13, the on-current value / off-current value (Ion / Ioff) does not decrease.
Therefore, since the contact resistance between the organic semiconductor layer 18 and the source / drain electrodes 14 and 15 can be reduced without reducing Ion / Ioff, the organic semiconductor device 1 with high performance can be obtained.

＜２．第２の実施の形態＞
［有機半導体装置の構成の第２例］
本発明の第２実施の形態に係る有機半導体装置の構成の第２例を、図２の概略構成断面図によって説明する。 <2. Second Embodiment>
[Second Example of Configuration of Organic Semiconductor Device]
A second example of the configuration of the organic semiconductor device according to the second embodiment of the present invention will be described with reference to the schematic configuration cross-sectional view of FIG.

図２に示すように、表面が絶縁性を有する基板１１上に金属からなるソース・ドレイン電極１４、１５が離間して形成されている。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。 As shown in FIG. 2, source / drain electrodes 14 and 15 made of metal are formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.

上記基板１１上にはソース・ドレイン電極１４、１５が離間して形成されている。上記ソース・ドレイン電極１４、１５は、少なくとも表面が触媒金属で形成されている。 On the substrate 11, source / drain electrodes 14, 15 are formed apart from each other. The source / drain electrodes 14 and 15 are at least surfaces formed of a catalytic metal.

上記基板１１上には上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５被覆する有機半導体層１８が形成されている。
上記有機半導体層１８には、例えば、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。または、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルペンタセン［ＴＩＰＳ（triisopropylsilyl）ペンタセン］、ポリアリルアミン等の高分子材料を用いることができる。 An organic semiconductor layer 18 covering the source / drain electrodes 14 and 15 on which the carbon thin films 16 and 17 are formed is formed on the substrate 11.
For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used for the organic semiconductor layer 18. Alternatively, a low molecular material such as pentacene or porphyrin, or a high molecular material such as triisopropylsilylpentacene [TIPS (triisopropylsilyl) pentacene] or polyallylamine can be used.

上記有機半導体層１８上には、ゲート絶縁膜１３が形成されている。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成されている。この有機絶縁膜材料には、例えばポリパラキシリレンのようなレジスト溶剤に対して耐性を有する樹脂を用いることができる。
または、上記ゲート絶縁膜１３は、例えば無機絶縁膜で形成されていてもよい。この無機絶縁膜材料には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの無機絶縁材料を用いることもできる。 A gate insulating film 13 is formed on the organic semiconductor layer 18.
The gate insulating film 13 is made of, for example, an organic insulating film. As the organic insulating film material, for example, a resin having resistance to a resist solvent such as polyparaxylylene can be used.
Alternatively, the gate insulating film 13 may be formed of, for example, an inorganic insulating film. As this inorganic insulating film material, for example, an inorganic insulating material such as silicon oxide, silicon nitride, aluminum oxide (Al ₂ O ₃ ), and tantalum oxide (Ta ₂ O ₅ ) can be used.

上記ソース・ドレイン電極１４、１５間上方の上記ゲート絶縁膜１３上には、ゲート電極１２が形成されている。
上記ゲート電極１２には、例えば、金（Ａｕ）を用いる。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
このように、有機半導体装置２が構成されている。 A gate electrode 12 is formed on the gate insulating film 13 above the source / drain electrodes 14 and 15.
For the gate electrode 12, for example, gold (Au) is used. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 12, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
Thus, the organic semiconductor device 2 is configured.

上記有機半導体装置２では、ソース・ドレイン電極１４、１５のそれぞれの表面に炭素薄膜１６、１７が形成されていることから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在している。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属からなることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成されている。したがって、炭素薄膜１６、１７はソース・ドレイン電極１４、１５の表面に形成されていて、チャネルが形成される基板１１上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能化な有機半導体装置２となる。 In the organic semiconductor device 2, since the carbon thin films 16 and 17 are formed on the surfaces of the source / drain electrodes 14 and 15, carbon is densely present on the surfaces of the source / drain electrodes 14 and 15. . For this reason, the contact resistance between the source / drain electrodes 14 and 15 and the organic semiconductor layer 18 is reduced via the carbon thin films 16 and 17. Further, since the source / drain electrodes 14 and 15 are made of at least a catalyst metal, the carbon thin films 16 and 17 are selectively formed on the source / drain electrodes 14 and 15. Therefore, since the carbon thin films 16 and 17 are formed on the surface of the source / drain electrodes 14 and 15 and are not formed on the substrate 11 on which the channel is formed, the on current value / off current value (Ion / Ioff). ) Will not decrease.
Therefore, since the contact resistance between the organic semiconductor layer 18 and the source / drain electrodes 14 and 15 can be reduced without reducing Ion / Ioff, the organic semiconductor device 2 with high performance is obtained.

＜３．第３の実施の形態＞
［有機半導体装置の製造方法の第１例］
本発明の第３実施の形態に係る有機半導体装置の製造方法の構成の第１例を、図３の製造工程断面図によって説明する。 <3. Third Embodiment>
[First Example of Manufacturing Method of Organic Semiconductor Device]
A first example of the structure of the method for manufacturing an organic semiconductor device according to the third embodiment of the present invention will be described with reference to the manufacturing process sectional view of FIG.

［ゲート電極の形成］
図３（１）に示すように、表面が絶縁性を有する基板１１上にゲート電極１２を形成する。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極１２を形成するには、例えば、上記基板１１上に金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金（Ａｕ）を用いる。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
また、上記ゲート電極１２の形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。 [Formation of gate electrode]
As shown in FIG. 3A, a gate electrode 12 is formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The gate electrode 12 is formed by, for example, forming a metal film (not shown) on the substrate 11 and then patterning the metal film by a photolithography technique and an etching technique.
For example, gold (Au) is used for the metal film. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 12, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
Further, as a method for forming the gate electrode 12, a lift-off method, a plate printing method, an inkjet printing method, or the like may be used.

［ゲート絶縁膜の形成］
次に、図３（２）に示すように、上記基板１１上に上記ゲート電極１２を被覆する有機絶縁膜からなるゲート絶縁膜１３を形成する。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリビニルフェノール（ＰＶＰ）を用いる。その形成方法は、例えばスピンコートを用いる。塗布後、１５０℃〜１８０℃で１時間のベーキングを行う。このとき、ＰＶＰに添加されている架橋剤により、ＰＶＰが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール（ＰＶＰ）中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記有機絶縁膜材料としては、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。
また、上記ゲート絶縁膜１３には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの無機絶縁膜を用いることもできる。
上記有機絶縁膜はスピンコート、上記無機絶縁膜は、蒸着、スパッタ、ＣＶＤ法等の成膜方法を用いて形成することができる。 [Formation of gate insulating film]
Next, as shown in FIG. 3B, a gate insulating film 13 made of an organic insulating film covering the gate electrode 12 is formed on the substrate 11.
The gate insulating film 13 is formed of, for example, an organic insulating film. For example, polyvinylphenol (PVP) is used as the organic insulating film material. For example, spin coating is used as the formation method. After coating, baking is performed at 150 ° C. to 180 ° C. for 1 hour. At this time, since the PVP is crosslinked by the crosslinking agent added to the PVP, the subsequent photolithography process can be performed.
That is, by cross-linking the hydroxyl group in polyvinyl phenol (PVP) by a cross-linking reaction using a cross-linking agent, it is possible to increase the resistance of the organic solvent used thereafter.
As the organic insulating film material, polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used.
The gate insulating film 13 may be an inorganic insulating film such as silicon oxide, silicon nitride, aluminum oxide (Al ₂ O ₃ ), and tantalum oxide (Ta ₂ O ₅ ).
The organic insulating film can be formed by spin coating, and the inorganic insulating film can be formed by a film forming method such as vapor deposition, sputtering, or CVD.

［ソース・ドレイン電極の形成］
次に、図３（３）に示すように、上記ゲート絶縁膜１３上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極１４、１５を離間して形成する。例えば、上記ゲート電極１２上方の両側に、上記ソース・ドレイン電極１４、１５は形成される。 [Formation of source / drain electrodes]
Next, as shown in FIG. 3 (3), source / drain electrodes 14, 15 having at least a surface formed of a catalyst metal are formed on the gate insulating film 13 apart from each other. For example, the source / drain electrodes 14 and 15 are formed on both sides above the gate electrode 12.

上記ソース・ドレイン電極１４、１５を形成するには、まず、レジスト塗布およびフォトリソグラフィ技術によって、上記ゲート絶縁膜１３上に、ソース・ドレイン電極を形成する領域に開口部を設けたレジストパターン（図示せず）を形成する。
その後、蒸着法、例えば抵抗加熱蒸着法により、上記ゲート絶縁膜１３上に、例えば触媒金属膜を、例えば５０ｎｍの厚さに堆積して形成する。このとき、上記レジストパターン上にも触媒金属膜が堆積して形成される。
次に、上記レジストパターン上に堆積された触媒金属膜とともに上記レジストパターンを除去することで、ゲート絶縁膜１３上に触媒金属膜からなるソース・ドレイン電極１４、１５が離間して形成される。
上記ソース・ドレイン電極１４、１５の形成方法は、例えば、上記ゲート絶縁膜１３上に触媒金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって触媒金属膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。 In order to form the source / drain electrodes 14, 15, first, a resist pattern in which openings are formed in regions where the source / drain electrodes are to be formed on the gate insulating film 13 by resist coating and photolithography. (Not shown).
Thereafter, for example, a catalytic metal film is deposited and formed on the gate insulating film 13 to a thickness of, for example, 50 nm by an evaporation method, for example, a resistance heating evaporation method. At this time, a catalytic metal film is also deposited on the resist pattern.
Next, by removing the resist pattern together with the catalyst metal film deposited on the resist pattern, source / drain electrodes 14 and 15 made of the catalyst metal film are formed on the gate insulating film 13 at a distance.
The source / drain electrodes 14 and 15 are formed by, for example, forming a catalytic metal film (not shown) on the gate insulating film 13 and then patterning the catalytic metal film by a photolithography technique and an etching technique. It may be formed. Moreover, you may produce using methods, such as a normal plate printing technique and the printing technique by an inkjet system.

上記触媒金属膜は、例えば、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金で形成することができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成される。 The catalytic metal film may be, for example, nickel (Ni), molybdenum (Mo), titanium (Ti), chromium (Cr), cobalt (Co), tungsten (W), zirconium (Zr), tantalum (Ta), iron ( Fe), copper (Cu), platinum (Pt), zinc (Zn), cadmium (Cd), germanium (Ge), tin (Sn), lead (Pb), bismuth (Bi), silver (Ag), gold ( Au), indium (In), manganese (Mn), palladium (Pd) and at least one metal selected from the group consisting of thallium (Tl), or a metal compound or alloy containing these elements Can do.
Preferably, the catalytic metal film is formed of nickel, cobalt, iron, or an alloy composed of two or more thereof.

［ソース・ドレイン電極表面への触媒金属膜の形成］
または、前記図３（３）に示した、上記ソース・ドレイン電極１４、１５の形成工程において、上記ソース・ドレイン電極１４、１５を、例えば、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成してもよい。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
この場合、図４に示すように、上記ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０を形成する。この触媒金属膜１９、２０は、少なくとも数原子層の厚さに形成されていればよい。
この触媒金属膜１９、２０は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金で形成することができる。
好ましくは、上記触媒金属膜１９、２０は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成される。 [Formation of catalytic metal film on source / drain electrode surface]
Alternatively, in the step of forming the source / drain electrodes 14 and 15 shown in FIG. 3 (3), the source / drain electrodes 14 and 15 may be made of, for example, a general electrode material such as aluminum or aluminum alloy. May be formed. Of course, it is also possible to form with electrode materials, such as copper, copper alloy, gold | metal | money, platinum, and tungsten.
In this case, as shown in FIG. 4, catalytic metal films 19 and 20 are formed on the surfaces of the source / drain electrodes 14 and 15. The catalytic metal films 19 and 20 may be formed to have a thickness of at least several atomic layers.
The catalytic metal films 19 and 20 are made of nickel (Ni), molybdenum (Mo), titanium (Ti), chromium (Cr), cobalt (Co), tungsten (W), zirconium (Zr), tantalum (Ta), iron. (Fe), copper (Cu), platinum (Pt), zinc (Zn), cadmium (Cd), germanium (Ge), tin (Sn), lead (Pb), bismuth (Bi), silver (Ag), gold (Au), indium (In), manganese (Mn), palladium (Pd), and at least one metal selected from the group consisting of thallium (Tl), or a metal compound or alloy containing these elements. be able to.
Preferably, the catalytic metal films 19 and 20 are made of nickel, cobalt, iron, or an alloy made of two or more thereof.

要するに、上記ソース・ドレイン電極１４、１５を形成する工程では、次の工程で形成される炭素薄膜の成長を促す触媒作用のある金属材料が、ソース・ドレイン電極１４、１５の最表面に形成されていることが重要である。 In short, in the step of forming the source / drain electrodes 14, 15, a catalytic metal material that promotes the growth of the carbon thin film formed in the next step is formed on the outermost surfaces of the source / drain electrodes 14, 15. It is important that

ここで、上記触媒金属膜１９、２０の具体的な製造方法について、図５、図６および図７によって説明する。 Here, a specific method for manufacturing the catalytic metal films 19 and 20 will be described with reference to FIGS.

図５に示すように、ゲート絶縁膜１３上にソース・ドレイン電極１４、１５を形成した後、新たにソース・ドレイン電極１４、１５の周囲に隙間を設けてレジストマスク３１を形成する。すなわち、レジストマスク３１には、開口部３２、３３内に上記ソース・ドレイン電極１４、１５が位置するように、開口部３２、３３が形成されている。その開口部３２、３３のレジストマスク３１側の側壁とソース・ドレイン電極１４、１５の側壁との間には隙間が設けられている。
その後、例えば蒸着法によって、上記ソース・ドレイン電極１４、１５の表面に上記触媒金属膜１９、２０を形成する。よって、上記隙間が狭い場合、例えば形成しようとする触媒金属膜１９、２０の膜厚程度の隙間の場合には、図示したように、その隙間は上記触媒金属膜１９、２０によって埋め込まれる。上記隙間が広い場合には、図示していないが、上記触媒金属膜１９、２０とレジストマスク３１との間に上記隙間の一部が残される。 As shown in FIG. 5, after the source / drain electrodes 14 and 15 are formed on the gate insulating film 13, a resist mask 31 is formed by newly providing a gap around the source / drain electrodes 14 and 15. That is, the openings 32 and 33 are formed in the resist mask 31 so that the source / drain electrodes 14 and 15 are located in the openings 32 and 33. A gap is provided between the side walls of the openings 32 and 33 on the resist mask 31 side and the side walls of the source / drain electrodes 14 and 15.
Thereafter, the catalytic metal films 19 and 20 are formed on the surfaces of the source / drain electrodes 14 and 15, for example, by vapor deposition. Therefore, when the gap is narrow, for example, when the gap is about the thickness of the catalyst metal films 19 and 20 to be formed, the gap is filled with the catalyst metal films 19 and 20 as shown in the figure. When the gap is wide, although not shown, a part of the gap is left between the catalytic metal films 19 and 20 and the resist mask 31.

または、図６に示すように、レジストマスク３４を用いたリフトオフ法によって、ゲート絶縁膜１３上にソース・ドレイン電極１４、１５を形成する。
次いで、上記レジストマスク３４をそのままマスクに用いて、例えば斜め蒸着法によって、上記ソース・ドレイン電極１４、１５の表面に上記触媒金属膜１９、２０を形成する。
その後、上記レジストマスク３４を、上記レジストマスク３４上に形成された上記ソース・ドレイン電極１４、１５形成時の金属膜および上記触媒金属膜１９、２０の形成時の金属膜とともに除去する。なお、図面は上記レジストマスク３４を除去する直前の状態を示した。
上記レジストマスク３４は、ソース・ドレイン電極１４、１５が形成される開口部３５、３６の側壁が逆テーパ形状に形成されることが好ましい。上記開口部３５、３６の側壁が逆テーパ形状に形成されることによって、上記ソース・ドレイン電極１４、１５が形成されるとき、上記レジストマスク３４とソース・ドレイン電極１４、１５との間に隙間が生じる。この隙間を利用して、斜め蒸着法によって、上記ソース・ドレイン電極１４、１５の上面とともに側面にも上記触媒金属膜１９、２０が形成されることになる。 Alternatively, as shown in FIG. 6, source / drain electrodes 14 and 15 are formed on the gate insulating film 13 by a lift-off method using a resist mask 34.
Next, using the resist mask 34 as a mask as it is, the catalytic metal films 19 and 20 are formed on the surfaces of the source / drain electrodes 14 and 15 by, for example, oblique deposition.
Thereafter, the resist mask 34 is removed together with the metal film formed on the resist mask 34 when the source / drain electrodes 14 and 15 are formed and the metal film when the catalyst metal films 19 and 20 are formed. The drawing shows a state immediately before the resist mask 34 is removed.
In the resist mask 34, the side walls of the openings 35 and 36 in which the source / drain electrodes 14 and 15 are formed are preferably formed in a reverse tapered shape. When the source / drain electrodes 14 and 15 are formed by forming the side walls of the openings 35 and 36 in an inversely tapered shape, a gap is formed between the resist mask 34 and the source / drain electrodes 14 and 15. Occurs. The catalytic metal films 19 and 20 are formed on the side surfaces as well as the upper surfaces of the source / drain electrodes 14 and 15 by the oblique deposition method using this gap.

または、図７に示す製造方法によっても、上記触媒金属膜１９、２０を形成することができる。以下、その方法について説明する。 Alternatively, the catalytic metal films 19 and 20 can also be formed by the manufacturing method shown in FIG. The method will be described below.

図７（１）に示すように、前記図３（１）、（２）によて説明したのと同様な製造方法によって、基板１１上にゲート電極１２を形成し、上記基板１１上にそのゲート電極１２を被覆するゲート絶縁膜１３を形成する。 As shown in FIG. 7A, the gate electrode 12 is formed on the substrate 11 by the same manufacturing method as described with reference to FIGS. A gate insulating film 13 that covers the gate electrode 12 is formed.

次に、図７（２）に示すように、上記ゲート絶縁膜１３上にソース・ドレイン電極となる金属膜３１を形成する。次いで上記金属膜３１のソース・ドレイン電極を形成する領域上、すなわち、上記ゲート電極１２の両側上方の上記金属膜３１上にエッチングマスク３２、３３を形成する。このエッチングマスク３２、３３は、例えば、レジスト塗布およびリソグラフィ技術によって、レジストで形成される。 Next, as shown in FIG. 7B, a metal film 31 to be a source / drain electrode is formed on the gate insulating film 13. Next, etching masks 32 and 33 are formed on the metal film 31 in the region where the source / drain electrodes are to be formed, that is, on the metal film 31 above both sides of the gate electrode 12. The etching masks 32 and 33 are formed of a resist by, for example, resist coating and lithography technology.

次に、図７（３）に示すように、上記エッチングマスク３２、３３を用いたエッチングによって、上記金属膜３１をパターニングし、ソース・ドレイン電極１４、１５を形成する。 Next, as shown in FIG. 7 (3), the metal film 31 is patterned by etching using the etching masks 32 and 33 to form source / drain electrodes 14 and 15.

次に、図７（４）に示すように、上記エッチングマスク３２、３３（前記図７（３）参照）を除去する。この結果、上記ゲート電極１２の両側上方の上記ゲート絶縁膜１３上にソース・ドレイン電極１４、１５が形成される。 Next, as shown in FIG. 7 (4), the etching masks 32 and 33 (see FIG. 7 (3)) are removed. As a result, source / drain electrodes 14 and 15 are formed on the gate insulating film 13 above both sides of the gate electrode 12.

次に、図７（５）に示すように、上記ゲート絶縁膜１３上に上記ソース・ドレイン電極１４、１５を被覆する触媒金属膜３４を形成する。次いで、上記触媒金属膜３４上に上記ソース・ドレイン電極１４、１５を被覆した状態に上記触媒金属膜３４が残せるように、エッチングマスク３５、３６を形成する。すなわち、平面視した状態で、上記エッチングマスク３５、３６は上記ソース・ドレイン電極１４、１５より四方均等に大きく形成される。 Next, as shown in FIG. 7 (5), a catalytic metal film 34 covering the source / drain electrodes 14, 15 is formed on the gate insulating film 13. Next, etching masks 35 and 36 are formed so that the catalyst metal film 34 can remain in a state where the source / drain electrodes 14 and 15 are covered on the catalyst metal film 34. In other words, the etching masks 35 and 36 are formed to be equally larger in all directions than the source / drain electrodes 14 and 15 in a plan view.

次に、図７（６）に示すように、上記エッチングマスク３５、３６を用いたエッチング、例えば異方性ドライエッチングである反応性イオンエッチングによって、上記触媒金属膜３４をエッチングする。その結果、上記ソース・ドレイン電極１４、１５を被覆する触媒金属膜１９、２０が形成される。この触媒金属膜１９、２０は、上記ソース・ドレイン電極１４、１５の表面に対して均等な厚さに形成されていることが好ましい。 Next, as shown in FIG. 7 (6), the catalyst metal film 34 is etched by etching using the etching masks 35 and 36, for example, reactive ion etching which is anisotropic dry etching. As a result, catalyst metal films 19 and 20 covering the source / drain electrodes 14 and 15 are formed. The catalytic metal films 19 and 20 are preferably formed to have a uniform thickness with respect to the surfaces of the source / drain electrodes 14 and 15.

その後、図７（７）に示すように、上記エッチングマスク３５、３６（前記図７（６）参照）を除去する。この結果、上記ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０が形成される。 Thereafter, as shown in FIG. 7 (7), the etching masks 35 and 36 (see FIG. 7 (6)) are removed. As a result, catalytic metal films 19 and 20 are formed on the surfaces of the source / drain electrodes 14 and 15.

上記のようにして、ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０を形成する。 As described above, the catalytic metal films 19 and 20 are formed on the surfaces of the source / drain electrodes 14 and 15.

［炭素薄膜の形成］
次に、図３（４）に示すように、少なくとも表面が触媒金属からなる上記ソース・ドレイン電極１４、１５のそれぞれの表面（触媒金属膜表面）に炭素薄膜１６、１７を選択的に形成する。この炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。上記炭素薄膜１６、１７は、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成される。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブで形成される。または、カーボングラファイトシートが重なったカーボンナノファイバーで形成される。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したもので形成される。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールで形成される。 [Formation of carbon thin film]
Next, as shown in FIG. 3 (4), carbon thin films 16 and 17 are selectively formed on the surfaces (catalyst metal film surfaces) of the source / drain electrodes 14 and 15 at least the surfaces of which are made of a catalyst metal. . The carbon thin films 16 and 17 may have crystallinity or may not have crystallinity. The carbon thin films 16 and 17 are formed of carbon nanotubes, carbon nanofibers, or carbon nanowalls.
Specifically, the carbon thin films 16 and 17 are single-walled carbon nanotubes having a structure in which a single-layer carbon graphite sheet is wound, or so-called carbon nanotubes having a structure in which two or more layers of carbon graphite sheets are wound. Formed with. Or it forms with the carbon nanofiber with which the carbon graphite sheet overlapped. Alternatively, it is formed by depositing (attaching) amorphous carbon around carbon nanotubes or carbon nanofibers. Alternatively, the multilayer graphene sheet is formed of carbon nanowalls grown vertically from the substrate.

例えば、カーボンナノチューブからなる上記炭素薄膜１６、１７の成膜には、例えば、高密度プラズマを生成できるヘリコン波ＣＶＤ（以下、ＰＥＣＶＤという。）装置を用いる。また、基板にバイアスを印加することで、炭素薄膜１６、１７の成長を促進することもできる。
上記ＰＥＣＶＤ装置の成膜条件の一例として、プロセスガスにメタン（ＣＨ₄）と水素（Ｈ₂）を用い、ＣＨ₄のガス流量を５０ｃｍ³／ｍｉｎ、Ｈ₂のガス流量を５０ｃｍ³／ｍｉｎとした。また、電源パワーを１５００Ｗ、基板印加電圧を１００Ｖ、プラズマ密度を３×１０¹²／ｃｍ³、反応雰囲気の圧力を０．１Ｐａ、基板支持部の温度を１８０℃とした。さらに、電子温度を６．５ｅＶ、イオン電流密度を２５ｍＡ／ｃｍ²とした。
上記成膜条件により、１８０℃という低温で、カーボンナノチューブの炭素薄膜１６、１７の成膜が可能になった。 For example, for forming the carbon thin films 16 and 17 made of carbon nanotubes, for example, a helicon wave CVD (hereinafter referred to as PECVD) apparatus capable of generating high-density plasma is used. Further, the growth of the carbon thin films 16 and 17 can be promoted by applying a bias to the substrate.
As an example of the film formation conditions of the PECVD apparatus, methane (CH ₄ ) and hydrogen (H ₂ ) are used as process gases, the CH ₄ gas flow rate is 50 cm ³ / min, and the H ₂ gas flow rate is 50 cm ³ / min. did. The power supply power was 1500 W, the substrate applied voltage was 100 V, the plasma density was 3 × 10 ¹² / cm ³ , the reaction atmosphere pressure was 0.1 Pa, and the substrate support temperature was 180 ° C. Furthermore, the electron temperature was 6.5 eV, and the ion current density was 25 mA / cm ² .
With the film forming conditions, the carbon thin films 16 and 17 of carbon nanotubes can be formed at a low temperature of 180 ° C.

炭素薄膜１６、１７を形成するプラズマＣＶＤ法として、マイクロ波プラズマＣＶＤ法、トランス結合型プラズマＣＶＤ法、誘導結合型プラズマＣＶＤ法、電子サイクロトロン共鳴プラズマＣＶＤ法、ヘリコン波プラズマＣＶＤ法、容量結合型プラズマＣＶＤ法、ＤＣプラズマＣＶＤ法等を挙げることができる。
または、ホットフィラメントＣＶＤ法を採用してもよい。このホットフィラメントプラズマＣＶＤ法を用い例えば場合、例えば、アセチレン（Ｃ₂Ｈ₂）と窒素（Ｎ₂）との混合ガスをプロセスガスに用いることで、２００℃以下の温度で、触媒金属（例えばニッケル）上にのみに、カーボンナノチューブを成長させることができる。
低温による炭素薄膜１６、１７の成長を促進する場合には、高いプラズマ密度を有し、エネルギーを加え基板に活性種を引き込むことのできる、プラズマＣＶＤ法が望ましい。特に低温で成長を促進するためには、上記説明したヘリコン波プラズマＣＶＤ法を用いることが望ましい。
上記各ＣＶＤ時には、基板にバイアスを印加することで、炭素薄膜１６、１７の成長が促進され、２００℃以下の低温でも、炭素薄膜１６、１７の成長を行うことができる。特に基板１１がプラスチックの場合は、バイアスを印加した条件下でＣＶＤを行い、低温で炭素薄膜１６、１７を成長させることができる。
また、熱ＣＶＤを用いた場合でも、ソース・ドレイン電極１４、１５上に選択的に炭素薄膜１６、１７の成長を行うことができる。 As plasma CVD methods for forming the carbon thin films 16 and 17, microwave plasma CVD, transformer coupled plasma CVD, inductively coupled plasma CVD, electron cyclotron resonance plasma CVD, helicon wave plasma CVD, capacitively coupled plasma Examples thereof include a CVD method and a DC plasma CVD method.
Alternatively, a hot filament CVD method may be employed. For example, in the case of using this hot filament plasma CVD method, for example, by using a mixed gas of acetylene (C ₂ H ₂ ) and nitrogen (N ₂ ) as a process gas, at a temperature of 200 ° C. or less, a catalytic metal (for example, nickel) Only on the carbon nanotubes can be grown.
When promoting the growth of the carbon thin films 16 and 17 at a low temperature, a plasma CVD method having a high plasma density and capable of attracting active species to the substrate by applying energy is desirable. In particular, in order to promote growth at a low temperature, it is desirable to use the above-described helicon wave plasma CVD method.
During each of the above CVD, a bias is applied to the substrate to promote the growth of the carbon thin films 16 and 17, and the carbon thin films 16 and 17 can be grown even at a low temperature of 200 ° C. or lower. In particular, when the substrate 11 is made of plastic, the carbon thin films 16 and 17 can be grown at a low temperature by performing CVD under a condition where a bias is applied.
Even when thermal CVD is used, the carbon thin films 16 and 17 can be selectively grown on the source / drain electrodes 14 and 15.

なお、上記成膜条件は一例であって、プロセス温度が２００℃以下となる温度で成膜条件を適宜変更することができる。また、成膜条件を適宜変更することによって、カーボンナノファイバー、カーボンナノウォールを形成することができる。 Note that the film formation conditions are examples, and the film formation conditions can be changed as appropriate at a temperature at which the process temperature is 200 ° C. or lower. Moreover, carbon nanofibers and carbon nanowalls can be formed by appropriately changing the film forming conditions.

また、上記炭素薄膜１６、１７を形成する前に、上記触媒金属表面を還元処理することが好ましい。例えば、アンモニア（ＮＨ₃）プラズマ処理や水素（Ｈ₂）プラズマ処理による前処理を行うことで、触媒金属表面の触媒効果を高めることができる。特に、触媒金属がニッケルのときに大きな効果が得られる。 Further, it is preferable to reduce the surface of the catalytic metal before forming the carbon thin films 16 and 17. For example, the catalytic effect on the surface of the catalytic metal can be enhanced by performing pretreatment by ammonia (NH ₃ ) plasma treatment or hydrogen (H ₂ ) plasma treatment. In particular, a great effect can be obtained when the catalyst metal is nickel.

［有機半導体層の形成］
次に、図３（５）に示すように、上記ゲート絶縁膜１３上に上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８を形成する。
上記有機半導体層１８は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を０．０５ｎｍ／ｓ（０．５Å／s）、成膜雰囲気の温度を６０℃、成膜雰囲気の圧力を１０^-5Ｐａに設定して、例えば５０ｎｍの厚さに形成する。この結果、Ｃ軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層１８の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層１８には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン［ＴＩＰＳ−ペンタセン（triisopropylsilylethynyl pentacene）］、ポリアリルアミン等の高分子材料を用いることができる。 [Formation of organic semiconductor layer]
Next, as shown in FIG. 3 (5), an organic semiconductor layer 18 covering the source / drain electrodes 14, 15 on which the carbon thin films 16, 17 are formed is formed on the gate insulating film 13.
The organic semiconductor layer 18 is formed, for example, by vapor-depositing pentacene by a resistance heating vapor deposition method. For example, the film forming speed is set to 0.05 nm / s (0.5 Å / s), the temperature of the film forming atmosphere is set to 60 ° C., and the pressure of the film forming atmosphere is set to 10 ⁻⁵ Pa. To do. As a result, a pentacene polycrystalline thin film oriented in the C-axis direction can be formed.
Alternatively, for example, an ink jet printing technique is used to form the organic semiconductor layer 18. For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used as the film forming material. Further, spin coating, plate printing, or the like may be used as the film forming technique. The organic semiconductor layer 18 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.

上記有機半導体装置の第１製造方法では、ソース・ドレイン電極１４、１５の表面に炭素薄膜１６、１７を形成することから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在する。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属で形成されることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成される。したがって、ゲート絶縁膜１３上のチャネルが形成される領域上に炭素薄膜１６、１７が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能な有機半導体装置１を製造することができる。 In the first method for manufacturing an organic semiconductor device, since the carbon thin films 16 and 17 are formed on the surfaces of the source / drain electrodes 14 and 15, carbon is densely present on the surfaces of the source / drain electrodes 14 and 15. For this reason, the contact resistance between the source / drain electrodes 14 and 15 and the organic semiconductor layer 18 is reduced via the carbon thin films 16 and 17. Further, since the source / drain electrodes 14 and 15 are formed of at least a catalytic metal, the carbon thin films 16 and 17 are selectively formed on the source / drain electrodes 14 and 15. Therefore, since the carbon thin films 16 and 17 are not formed on the region where the channel is formed on the gate insulating film 13, the on-current value / off-current value (Ion / Ioff) does not decrease.
Therefore, since the contact resistance between the organic semiconductor layer 18 and the source / drain electrodes 14 and 15 can be reduced without reducing Ion / Ioff, the high-performance organic semiconductor device 1 can be manufactured.

また、ソース・ドレイン電極１４、１５の表面は少なくとも触媒金属で形成されていることから、ソース・ドレイン電極１４、１５の表面のみに炭素薄膜１６、１７を選択的に形成することができる。よって、炭素薄膜１６、１７を形成する工程で、マスク工程が不要になっているため、製造コスト、製造負荷が軽減されている。
さらに、ソース・ドレイン電極１４、１５がフォトリソグラフィを用いて形成されるので、ソース・ドレイン電極１４、１５の形成に高精細プロセスを適用することが可能である。
さらに、成膜技術にＣＶＤ法を用いることが可能になるので、大面積の基板に対応したプロセスになっている。すなわち、上記基板１１に大面積の基板を用いることができる。 Further, since the surfaces of the source / drain electrodes 14 and 15 are made of at least a catalytic metal, the carbon thin films 16 and 17 can be selectively formed only on the surfaces of the source / drain electrodes 14 and 15. Therefore, since the mask process is unnecessary in the process of forming the carbon thin films 16 and 17, the manufacturing cost and the manufacturing load are reduced.
Furthermore, since the source / drain electrodes 14 and 15 are formed using photolithography, it is possible to apply a high-definition process to the formation of the source / drain electrodes 14 and 15.
Furthermore, since the CVD method can be used for the film forming technique, it is a process corresponding to a large-area substrate. That is, a large-area substrate can be used as the substrate 11.

＜４．第４の実施の形態＞
［有機半導体装置の製造方法の第２例］
本発明の第４実施の形態に係る有機半導体装置の製造方法の第２例を、図８の製造工程断面図によって説明する。 <4. Fourth Embodiment>
[Second Example of Manufacturing Method of Organic Semiconductor Device]
A second example of the method of manufacturing an organic semiconductor device according to the fourth embodiment of the present invention will be described with reference to the manufacturing process sectional view of FIG.

［ソース・ドレイン電極の形成］
図８（１）に示すように、表面が絶縁性を有する基板１１上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極１４、１５を離間して形成する。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。 [Formation of source / drain electrodes]
As shown in FIG. 8A, source / drain electrodes 14 and 15 having at least a surface formed of a catalyst metal are formed on a substrate 11 having an insulating surface at a distance from each other.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.

［ソース・ドレイン電極表面への触媒金属膜の形成］
または、前記図８（１）に示した、上記ソース・ドレイン電極１４、１５の形成工程において、上記ソース・ドレイン電極１４、１５を、例えば、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成してもよい。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
この場合、前記図４によって説明したように、上記ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０を形成する。この触媒金属膜１９、２０は、少なくとも数原子層の厚さに形成されていればよい。 [Formation of catalytic metal film on source / drain electrode surface]
Alternatively, in the step of forming the source / drain electrodes 14 and 15 shown in FIG. 8 (1), the source / drain electrodes 14 and 15 may be made of, for example, a common electrode material such as aluminum or aluminum alloy. May be formed. Of course, it is also possible to form with electrode materials, such as copper, copper alloy, gold | metal | money, platinum, and tungsten.
In this case, as described with reference to FIG. 4, the catalyst metal films 19 and 20 are formed on the surfaces of the source / drain electrodes 14 and 15. The catalytic metal films 19 and 20 may be formed to have a thickness of at least several atomic layers.

上記触媒金属膜１９、２０の具体的な製造方法について、前記図５、図６および図７によって説明したのと同様である。 A specific method for manufacturing the catalytic metal films 19 and 20 is the same as that described with reference to FIGS.

［炭素薄膜の形成］
次に、図８（２）に示すように、上記ソース・ドレイン電極１４、１５のそれぞれの表面（触媒金属膜表面）に炭素薄膜１６、１７を選択的に形成する。この炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。上記炭素薄膜１６、１７は、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成される。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブで形成される。または、カーボングラファイトシートが重なったカーボンナノファイバーで形成される。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したもので形成される。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールで形成される。 [Formation of carbon thin film]
Next, as shown in FIG. 8B, carbon thin films 16 and 17 are selectively formed on the respective surfaces (catalyst metal film surfaces) of the source / drain electrodes 14 and 15. The carbon thin films 16 and 17 may have crystallinity or may not have crystallinity. The carbon thin films 16 and 17 are formed of carbon nanotubes, carbon nanofibers, or carbon nanowalls.
Specifically, the carbon thin films 16 and 17 are single-walled carbon nanotubes having a structure in which a single-layer carbon graphite sheet is wound, or so-called carbon nanotubes having a structure in which two or more layers of carbon graphite sheets are wound. Formed with. Or it forms with the carbon nanofiber with which the carbon graphite sheet overlapped. Alternatively, it is formed by depositing (attaching) amorphous carbon around carbon nanotubes or carbon nanofibers. Alternatively, the multilayer graphene sheet is formed of carbon nanowalls grown vertically from the substrate.

［有機半導体層の形成］
次に、図８（３）に示すように、上記基板１１上に、上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８を形成する。
上記有機半導体層１８は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を０．０５ｎｍ／ｓ（０．５Å／s）、成膜雰囲気の温度を６０℃、成膜雰囲気の圧力を１０^-5Ｐａに設定して、例えば５０ｎｍの厚さに形成する。この結果、Ｃ軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層１８の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層１８には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン［ＴＩＰＳ−ペンタセン（triisopropylsilylethynyl pentacene）］、ポリアリルアミン等の高分子材料を用いることができる。 [Formation of organic semiconductor layer]
Next, as shown in FIG. 8 (3), an organic semiconductor layer 18 covering the source / drain electrodes 14, 15 on which the carbon thin films 16, 17 are formed is formed on the substrate 11.
The organic semiconductor layer 18 is formed, for example, by vapor-depositing pentacene by a resistance heating vapor deposition method. For example, the film forming speed is set to 0.05 nm / s (0.5 Å / s), the temperature of the film forming atmosphere is set to 60 ° C., and the pressure of the film forming atmosphere is set to 10 ⁻⁵ Pa. To do. As a result, a pentacene polycrystalline thin film oriented in the C-axis direction can be formed.
Alternatively, for example, an ink jet printing technique is used to form the organic semiconductor layer 18. For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used as the film forming material. Further, spin coating, plate printing, or the like may be used as the film forming technique. The organic semiconductor layer 18 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.

［ゲート絶縁膜の形成］
次に、図８（４）に示すように、上記有機半導体層１８上にゲート絶縁膜１３を形成する。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリパラキシリレン（Poly-para-Xylylene）を用いる。このポリパラキシリレンは、例えば熱ＣＶＤ法によって成膜することができる。また、上記ポリパラキシリレンからなるゲート絶縁膜１３は、ペンタセン、ポルフィリン等の低分子材料で形成された上記有機半導体層１８上に形成することができる。またトリイソプロピルシリルエチニルペンタセン［ＴＩＰＳ−ペンタセン］、ポリアリルアミン等の高分子材料で形成された上記有機半導体層１８上にも形成することができる。さらにポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］で形成された上記有機半導体層１８上にも形成することができる。 [Formation of gate insulating film]
Next, as shown in FIG. 8 (4), the gate insulating film 13 is formed on the organic semiconductor layer 18.
The gate insulating film 13 is formed of, for example, an organic insulating film. For example, poly-para-xylylene is used as the organic insulating film material. This polyparaxylylene can be formed by, for example, a thermal CVD method. The gate insulating film 13 made of polyparaxylylene can be formed on the organic semiconductor layer 18 formed of a low molecular material such as pentacene or porphyrin. It can also be formed on the organic semiconductor layer 18 formed of a polymer material such as triisopropylsilylethynylpentacene [TIPS-pentacene] or polyallylamine. Further, it can be formed on the organic semiconductor layer 18 formed of poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)].

また、上記有機半導体層１８がポリ（３ヘキシルチオフェン）で形成されている場合には、上記ゲート絶縁膜１３にポリビニルフェノール（ＰＶＰ）を用いることもできる。その形成方法は、例えばスピンコートを用いる。塗布後、１５０℃〜１８０℃で１時間のベーキングを行う。このとき、ＰＶＰに添加されている架橋剤により、ＰＶＰが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール（ＰＶＰ）中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。 In addition, when the organic semiconductor layer 18 is formed of poly (3-hexylthiophene), polyvinylphenol (PVP) can be used for the gate insulating film 13. For example, spin coating is used as the formation method. After coating, baking is performed at 150 ° C. to 180 ° C. for 1 hour. At this time, since the PVP is crosslinked by the crosslinking agent added to the PVP, the subsequent photolithography process can be performed.
That is, by cross-linking the hydroxyl group in polyvinyl phenol (PVP) by a cross-linking reaction using a cross-linking agent, it is possible to increase the resistance of the organic solvent used thereafter.

また上記有機半導体層１８がポリ（３ヘキシルチオフェン）で形成されている場合には、上記ポリビニルフェノールの代わりにポリメチルメタクリレート（ＰＭＭＡ）を用いることもできる。上記ポリメチルメタクリレートもスピンコートにより成膜することができる。 When the organic semiconductor layer 18 is made of poly (3-hexylthiophene), polymethyl methacrylate (PMMA) can be used instead of the polyvinylphenol. The polymethyl methacrylate can also be formed by spin coating.

また、上記有機半導体層１８がトリイソプロピルシリルペンタセンで形成されている場合には、上記ゲート絶縁膜１３にアモルファスフッソ樹脂（例えば、旭化成株式会社製のサイトップ（商品名））、フッ素系ポリマーを用いることができる。上記アモルファスフッソ樹脂、フッ素系ポリマーは、例えばスピンコートによって成膜することができる。 When the organic semiconductor layer 18 is formed of triisopropylsilylpentacene, an amorphous fluorine resin (for example, Cytop (trade name) manufactured by Asahi Kasei Co., Ltd.) or a fluorine-based polymer is used for the gate insulating film 13. Can be used. The amorphous fluororesin and the fluorine-based polymer can be formed by spin coating, for example.

上記有機絶縁膜材料としては、ポリビニルアルコール（ＰＶＡ）、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。これらの有機絶縁膜はスピンコートを用いて形成することができる。 As the organic insulating film material, polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used. These organic insulating films can be formed by spin coating.

また、上記ゲート絶縁膜１３には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの無機絶縁膜を用いることもできる。
上記無機絶縁膜は、蒸着、スパッタ、ＣＶＤ法等の成膜方法を用いて形成することができる。 The gate insulating film 13 may be an inorganic insulating film such as silicon oxide, silicon nitride, aluminum oxide (Al ₂ O ₃ ), and tantalum oxide (Ta ₂ O ₅ ).
The inorganic insulating film can be formed using a film formation method such as vapor deposition, sputtering, or CVD.

［ゲート電極の形成］
次に、図８（５）に示すように、上記ゲート絶縁膜１３上にゲート電極１２を形成する。上記ゲート電極１２は、例えば、上記ソース・ドレイン電極１４、１５間上のゲート絶縁膜１３上に形成される。
上記ゲート電極１２を形成するには、例えば、上記ゲート絶縁膜１３上に金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金（Ａｕ）を用いる。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
また、形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。 [Formation of gate electrode]
Next, as shown in FIG. 8 (5), the gate electrode 12 is formed on the gate insulating film 13. The gate electrode 12 is formed on the gate insulating film 13 between the source / drain electrodes 14 and 15, for example.
The gate electrode 12 is formed by, for example, forming a metal film (not shown) on the gate insulating film 13 and then patterning the metal film by a photolithography technique and an etching technique.
For example, gold (Au) is used for the metal film. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 12, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
Further, as a forming method, a lift-off method, a plate printing method, an ink jet printing method, or the like may be used.

上記有機半導体装置の第２製造方法では、ソース・ドレイン電極１４、１５の表面に炭素薄膜１６、１７を形成することから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在する。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属で形成されることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成される。したがって、ソース・ドレイン電極１４、１５間の基板１１上のチャネルが形成される領域上に炭素薄膜１６、１７が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能な有機半導体装置２を製造することができる。 In the second method for manufacturing an organic semiconductor device, since the carbon thin films 16 and 17 are formed on the surfaces of the source / drain electrodes 14 and 15, carbon is densely present on the surfaces of the source / drain electrodes 14 and 15. For this reason, the contact resistance between the source / drain electrodes 14 and 15 and the organic semiconductor layer 18 is reduced via the carbon thin films 16 and 17. Further, since the source / drain electrodes 14 and 15 are formed of at least a catalytic metal, the carbon thin films 16 and 17 are selectively formed on the source / drain electrodes 14 and 15. Therefore, since the carbon thin films 16 and 17 are not formed on the region where the channel on the substrate 11 between the source / drain electrodes 14 and 15 is formed, the on-current value / off-current value (Ion / Ioff) is There is no decrease.
Therefore, since the contact resistance between the organic semiconductor layer 18 and the source / drain electrodes 14 and 15 can be reduced without reducing Ion / Ioff, the high-performance organic semiconductor device 2 can be manufactured.

また、ソース・ドレイン電極１４、１５の表面は少なくとも触媒金属で形成されていることから、ソース・ドレイン電極１４、１５の表面のみに炭素薄膜１６、１７を選択的に形成することができる。よって、炭素薄膜１６、１７を形成する工程で、マスク工程が不要になっているため、製造コスト、製造負荷が軽減されている。
さらに、ソース・ドレイン電極１４、１５がフォトリソグラフィを用いて形成することが可能なので、ソース・ドレイン電極１４、１５の形成に高精細プロセスを適用することが可能である。
さらに、成膜技術にＣＶＤ法を用いることが可能になるので、大面積の基板に対応したプロセスになっている。すなわち、上記基板１１に大面積の基板を用いることができる。 Further, since the surfaces of the source / drain electrodes 14 and 15 are made of at least a catalytic metal, the carbon thin films 16 and 17 can be selectively formed only on the surfaces of the source / drain electrodes 14 and 15. Therefore, since the mask process is unnecessary in the process of forming the carbon thin films 16 and 17, the manufacturing cost and the manufacturing load are reduced.
Furthermore, since the source / drain electrodes 14 and 15 can be formed using photolithography, a high-definition process can be applied to the formation of the source / drain electrodes 14 and 15.
Furthermore, since the CVD method can be used for the film forming technique, it is a process corresponding to a large-area substrate. That is, a large-area substrate can be used as the substrate 11.

上記第１実施の形態の有機半導体装置１、上記第２実施の形態の有機半導体装置２、および上記第３実施の形態、第４実施の形態で作製された有機半導体装置は、各種電子機器に搭載されるトランジスタに用いることができる。例えば、ディスプレイのバックプレーン、ＲＦ−ＩＤタグ、センサー、メモリー装置等の回路の一部を構成するトランジスタに用いることができる。 The organic semiconductor device 1 according to the first embodiment, the organic semiconductor device 2 according to the second embodiment, and the organic semiconductor devices manufactured according to the third embodiment and the fourth embodiment are used in various electronic devices. It can be used for a transistor to be mounted. For example, it can be used for a transistor that forms part of a circuit such as a display backplane, an RF-ID tag, a sensor, or a memory device.

本発明の第１実施の形態に係る有機半導体装置の構成の第１例を示した概略構成断面図である。1 is a schematic cross-sectional view showing a first example of a configuration of an organic semiconductor device according to a first embodiment of the present invention. 本発明の第２実施の形態に係る有機半導体装置の構成の第２例を示した概略構成断面図である。It is a schematic structure sectional view showing the 2nd example of composition of an organic semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第３実施の形態に係る有機半導体装置の製造方法の第１例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed the 1st example of the manufacturing method of the organic-semiconductor device which concerns on 3rd Embodiment of this invention. 触媒金属膜を形成する製造方法の一例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed an example of the manufacturing method which forms a catalyst metal film. 触媒金属膜の製造方法の一例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed an example of the manufacturing method of a catalyst metal film. 触媒金属膜の製造方法の一例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed an example of the manufacturing method of a catalyst metal film. 触媒金属膜の製造方法の一例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed an example of the manufacturing method of a catalyst metal film. 本発明の第４実施の形態に係る有機半導体装置の製造方法の第２例を示した製造工程断面図である。製造工程断面図である。It is manufacturing process sectional drawing which showed the 2nd example of the manufacturing method of the organic-semiconductor device which concerns on 4th Embodiment of this invention. It is manufacturing process sectional drawing.

Explanation of symbols

１…有機半導体装置、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４，１５…ソース・ドレイン電極、１６，１７…炭素薄膜、１８…有機半導体層 DESCRIPTION OF SYMBOLS 1 ... Organic semiconductor device, 11 ... Board | substrate, 12 ... Gate electrode, 13 ... Gate insulating film, 14, 15 ... Source-drain electrode, 16, 17 ... Carbon thin film, 18 ... Organic-semiconductor layer

Claims

A gate electrode formed on the surface of the substrate having an insulating surface;
A gate insulating film made of an organic insulating film formed on the substrate and covering the gate electrode;
A source / drain electrode formed on the gate insulating film at a distance and having at least a surface made of a catalytic metal;
A carbon thin film formed on the surface of the source / drain electrode;
An organic semiconductor device comprising an organic semiconductor layer formed on the gate insulating film above both sides of the gate electrode and covering the source / drain electrodes on which the carbon thin film is formed.

The organic semiconductor device according to claim 1, wherein the source / drain electrodes are made of a catalyst metal.

The source / drain electrodes are made of metal,
The organic semiconductor device according to claim 1, wherein the catalytic metal is formed of a catalytic metal film that covers a surface of the source / drain electrode.

The organic semiconductor device according to claim 2, wherein the catalytic metal film is formed of nickel, cobalt, iron, or an alloy made of two or more of them.

The organic semiconductor device according to claim 1, wherein the carbon thin film is formed of carbon nanotubes, carbon nanofibers, or carbon nanowalls.

A source / drain electrode, the surface of which is formed on the surface of a substrate having an insulating property, and at least the surface is made of a catalytic metal;
A carbon thin film formed on the surface of the source / drain electrode;
An organic semiconductor layer which is formed on the substrate and covers the source / drain electrodes on which the carbon thin film is formed;
A gate insulating film formed on the organic semiconductor layer;
An organic semiconductor device having a gate electrode formed on the gate insulating film above the source / drain electrodes.

The organic semiconductor device according to claim 6, wherein the source / drain electrodes are made of a catalyst metal.

The source / drain electrodes are made of metal,
The organic semiconductor device according to claim 6, wherein the catalyst metal is formed of a catalyst metal film that covers the source / drain electrodes.

The organic semiconductor device according to claim 7, wherein the catalytic metal film is formed of nickel, cobalt, iron, or an alloy made of two or more of them.

The organic semiconductor device according to claim 6, wherein the carbon thin film is formed of carbon nanotubes, carbon nanofibers, or carbon nanowalls.

Forming a gate electrode on the surface of the substrate having an insulating surface;
Forming a gate insulating film made of an organic insulating film covering the gate electrode on the substrate;
Forming a source / drain electrode having at least a surface formed of a catalytic metal on the gate insulating film above both sides of the gate electrode; and
Forming a carbon thin film on the surface of the source / drain electrode;
The manufacturing method of the organic-semiconductor device which has the process of forming the organic-semiconductor layer which coat | covers the said source / drain electrode in which the said carbon thin film was formed on the said gate insulating film.

The method of manufacturing an organic semiconductor device according to claim 11, wherein the source / drain electrodes are formed of a catalytic metal film.

The step of forming the source / drain electrodes, at least the surface of which is formed of a catalyst metal, being separated from each other,
Forming a source / drain electrode on the gate insulating film apart from each other;
The method of manufacturing an organic semiconductor device according to claim 11, further comprising forming a catalytic metal film on a surface of the source / drain electrode.

After forming the source / drain electrodes using nickel for the catalytic metal film, and before forming the carbon thin film,
The method for manufacturing an organic semiconductor device according to claim 12, further comprising a reduction process on a surface of the catalytic metal film.

Forming a source / drain electrode having at least a surface formed of a catalytic metal on a surface of a substrate having an insulating surface at a distance; and
Forming the carbon thin film on the surface of the source / drain electrode;
Forming an organic semiconductor layer covering the source / drain electrodes on which the carbon thin film is formed on the substrate;
Forming a gate insulating film on the organic semiconductor layer;
A method of manufacturing an organic semiconductor device, comprising: forming a gate electrode on the gate insulating film above the source / drain electrodes.

The method of manufacturing an organic semiconductor device according to claim 15, wherein the source / drain electrodes are formed of a catalytic metal film.

The step of forming the source / drain electrodes, at least the surface of which is formed of a catalyst metal, being separated from each other,
Forming source / drain electrodes separately on the substrate;
The method for manufacturing an organic semiconductor device according to claim 15, further comprising forming a catalytic metal film on a surface of the source / drain electrode.

After forming the source and drain electrodes using nickel as the catalyst metal and before forming the carbon thin film,
The method for manufacturing an organic semiconductor device according to claim 16, further comprising a reduction process on a surface of the catalytic metal film.