JP5501604B2 - Organic thin film transistor - Google Patents
Organic thin film transistor Download PDFInfo
- Publication number
- JP5501604B2 JP5501604B2 JP2008309618A JP2008309618A JP5501604B2 JP 5501604 B2 JP5501604 B2 JP 5501604B2 JP 2008309618 A JP2008309618 A JP 2008309618A JP 2008309618 A JP2008309618 A JP 2008309618A JP 5501604 B2 JP5501604 B2 JP 5501604B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- organic thin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体部分に有機材料を用いた有機薄膜トランジスタに関し、特に、有機半導体と電気的に接続する、密着性に優れた電極を有する有機薄膜トランジスタに関する。 The present invention relates to an organic thin film transistor using an organic material for a semiconductor portion, and more particularly, to an organic thin film transistor having an electrode that is electrically connected to an organic semiconductor and has excellent adhesion.
近年、シリコンに代表される無機半導体に対して、有機材料からなる半導体を用いた、いわゆる有機薄膜トランジスタが注目されている。 In recent years, so-called organic thin film transistors using a semiconductor made of an organic material have attracted attention with respect to inorganic semiconductors represented by silicon.
有機薄膜トランジスタは、近年ではアモルファスシリコン薄膜トランジスタ(以下a‐Si TFT)と同等の移動度を示す例も報告されている。また、200℃以下の低いプロセス温度で素子を作製することが可能であることから、耐熱性の低いプラスチック基板等にトランジスタ素子を形成することが可能となり、プラスチック基板の柔軟性を活かした、フレキシブルなデバイスを実現するための技術として検討されている。 In recent years, organic thin film transistors have also been reported to exhibit mobility equivalent to that of amorphous silicon thin film transistors (hereinafter a-Si TFTs). In addition, since it is possible to fabricate elements at a low process temperature of 200 ° C. or lower, it becomes possible to form transistor elements on plastic substrates with low heat resistance, etc., making use of the flexibility of plastic substrates. It is being studied as a technology for realizing a simple device.
また、有機材料は、材料の種類によって印刷法等によるデバイス作製も可能であることから、製造コストの低減及び印刷による大面積なデバイスの製造が可能な半導体素子としても期待されている。 In addition, since an organic material can be manufactured by a printing method or the like depending on the type of material, it is also expected as a semiconductor element capable of reducing manufacturing costs and manufacturing a large area device by printing.
一般的に薄膜トランジスタは、ゲート電極、ゲート絶縁層、半導体層及びソース電極とドレイン電極とから構成されており、その素子構造は、主に半導体層上にソース電極とドレイン電極とが形成されているトップコンタクト型と、半導体下部にソース電極とドレイン電極とが形成されているボトムコンタクト型の2種類に大別されている。 In general, a thin film transistor is composed of a gate electrode, a gate insulating layer, a semiconductor layer, and a source electrode and a drain electrode, and the element structure mainly includes a source electrode and a drain electrode formed on the semiconductor layer. There are roughly two types: a top contact type and a bottom contact type in which a source electrode and a drain electrode are formed in the lower part of the semiconductor.
例えば特許文献1に示されているように、トップコンタクト型の構造では、ソース電極とドレイン電極とは、一般的なフォトリソグラフィー法やリフトオフ法、及び電極形状の開口部を有するシャドーマスクを用いたパターン成膜法等によって作製される。
For example, as shown in
トップコンタクト型の場合には、有機材料からなる半導体層上に直接電極が作製されることから、フォトリソグラフィー用の薬品や、電極材料のエッチング等による有機半導体層へのダメージが懸念される。このため、電極形成時の半導体層へのダメージが少ない、上記シャドーマスクやインクジェット印刷技術等によるソース電極とドレイン電極形成が行われてきた。 In the case of the top contact type, since an electrode is directly formed on a semiconductor layer made of an organic material, there is a concern about damage to the organic semiconductor layer due to chemicals for photolithography or etching of the electrode material. For this reason, the source electrode and the drain electrode have been formed by the shadow mask, the ink jet printing technique, etc. with little damage to the semiconductor layer at the time of electrode formation.
しかしながらこれら手法では、薄膜トランジスタ素子の特性に影響する、ソース電極とドレイン電極間の距離であるチャネル長を微細化することが困難である。また、形成される電極の寸法安定性、再現性などにも問題があった。 However, with these methods, it is difficult to reduce the channel length, which is the distance between the source electrode and the drain electrode, which affects the characteristics of the thin film transistor element. There are also problems in the dimensional stability and reproducibility of the electrodes formed.
一方、ボトムコンタクト型の場合には、上記ソース電極とドレイン電極とを形成した後に有機半導体層を形成することから、トップコンタクト型のように有機半導体層へダメージを与えることが無い。このため、前述のチャネル長を微細に形成することが可能なフォトリソグラフィー法やリフトオフ法による、ソース電極とドレイン電極との形成方法を用いることが可能である。 On the other hand, in the case of the bottom contact type, since the organic semiconductor layer is formed after forming the source electrode and the drain electrode, the organic semiconductor layer is not damaged unlike the top contact type. For this reason, it is possible to use a method for forming the source electrode and the drain electrode by the photolithography method or the lift-off method capable of forming the above-described channel length finely.
有機半導体と電気的に接続するためのソース電極とドレイン電極とを構成する材料としては、例えば、特許文献2に示されているように、有機半導体と電気的接続が得やすい金(Au)からなる電極が用いられることが多い。金は良導体であり、電極材料としては一般的に用いられる金属であるが、その一方、金は他の材料に対する密着力が低いという問題が有った。このため、金を電極材料として用いる場合には、特許文献2に開示されているような密着層を金電極と基板との間に形成するなどの対策が一般的に行われてきた。
As a material constituting the source electrode and the drain electrode for electrical connection with the organic semiconductor, for example, as shown in
しかし、非特許文献1によれば、ボトムコンタクト型の有機薄膜トランジスタにおいて、ソース電極とドレイン電極との密着性改善のために用いられる電極と基板との間に設けられた密着層が、ソース電極及びドレイン電極と有機半導体層との間に生じる寄生抵抗の原因となっていることが示されている。
However, according to Non-Patent
非特許文献1によれば、ゲート電極に重畳されたゲート絶縁層上に形成されたボトムコンタクト構造を有する有機薄膜トランジスタでは、ゲート電極に印加されたゲート電圧により有機半導体中に形成されるチャネル層は、ゲート絶縁層/有機半導体層界面から数ナノメートル程度の厚みで形成されており、金電極下部に設けられた密着層が、該チャネル層の膜厚よりも厚い場合には、密着層が、チャネル層に直接接触することになる。このために、ソース電極とドレイン電極とを構成する金電極部分がこのチャネル層に対して直接接触することが出来ず、金電極−密着層−有機半導体の直列構造となるために寄生抵抗が生じるとしている。
According to
この様な寄生抵抗の問題に対しては、非特許文献1及び特許文献3に、膜厚が数ナノメートルの自己組織化単分子膜(Self−Assembled Monolayer:SAM)を極薄い密着層として形成することで寄生抵抗を抑制する方法が開示されている。
しかしながら、SAM膜は特定の表面に対して化学結合可能な官能基を有する有機分子を組み合わせることによって形成可能な有機単分子膜である。上記方法ではSAM膜を構成する有機分子が化学的に結合可能な材料が、SAM膜を形成するための基板表面に形成されている必要が有る。このため、任意の基板表面に密着層としてのSAM膜を形成することが困難であった。 However, the SAM film is an organic monomolecular film that can be formed by combining organic molecules having a functional group capable of chemically bonding to a specific surface. In the above method, a material capable of chemically bonding organic molecules constituting the SAM film needs to be formed on the substrate surface for forming the SAM film. For this reason, it has been difficult to form a SAM film as an adhesion layer on an arbitrary substrate surface.
また、上記密着層としてのSAM膜は、基本的に絶縁体である有機分子から形成されていることから、非特許文献1に記載の構造では、上記有機半導体とゲート絶縁層との界面近傍に形成されたチャネル層には、上記SAM膜と上記SAM膜上に形成された金属電極とが接触することになる。このため、極薄いチャネル層のうち、SAM膜に接している部分はソース電極とドレイン電極との電気接続に対してなんら寄与することは無いという問題も有った。
In addition, since the SAM film as the adhesion layer is basically formed of organic molecules that are insulators, in the structure described in
本発明の目的は、上記の問題点に鑑みてなされたものであり、その目的は、ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極とを有する有機薄膜トランジスタを提供することにある。 The object of the present invention has been made in view of the above-mentioned problems, and the object thereof is a source electrode and a drain electrode that have good adhesion to the gate insulating layer and low parasitic resistance with the organic semiconductor layer. It is providing the organic thin-film transistor which has these.
本発明者は上記課題を解決するために鋭意検討を行った。その結果、これまで密着性を向上する材料として用いられておらず、この材料を有機トランジスタに用いた場合に、素子特性および基板との密着性の双方を満足するような組成比率、特に密着性の向上に着目して組成比を検討した例がない、所定の組成比を有する金合金を、ソース電極及びドレイン電極とゲート絶縁層との間に密着層を設けることにより、上記課題を解決できることを見出し、本発明を完成するに至った。 The present inventor has intensively studied to solve the above problems. As a result, it has not been used as a material for improving adhesion until now, and when this material is used for an organic transistor, a composition ratio that satisfies both element characteristics and adhesion to a substrate, particularly adhesion The above problem can be solved by providing an adhesion layer between the source electrode, the drain electrode, and the gate insulating layer of a gold alloy having a predetermined composition ratio, for which there is no example in which the composition ratio has been studied focusing on the improvement of As a result, the present invention has been completed.
本発明の有機薄膜トランジスタは、上記課題を解決するために、絶縁性基板上に、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体層とを備える有機薄膜トランジスタであり、上記ソース電極と絶縁性基板若しくはゲート絶縁層との間、及び上記ドレイン電極と絶縁性基板若しくはゲート絶縁層との間に、金を主成分とした合金からなる密着層をそれぞれ備え、上記ソース電極及びドレイン電極は金からなり、上記密着層は、金の含有量が、67原子%以上97原子%以下の範囲内であることを特徴としている。 In order to solve the above problems, an organic thin film transistor of the present invention is an organic thin film transistor comprising a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and an organic semiconductor layer on an insulating substrate, An adhesion layer made of an alloy containing gold as a main component is provided between the source electrode and the insulating substrate or the gate insulating layer, and between the drain electrode and the insulating substrate or the gate insulating layer, respectively. The drain electrode is made of gold, and the adhesion layer is characterized in that the gold content is in the range of 67 atomic% to 97 atomic%.
上記構成によれば、所定の組成比の上記金合金からなる密着層を設けているため、ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極とを備えた、優れた特性を有する有機薄膜トランジスタを提供することができるという効果を奏する。 According to the above configuration, since the adhesion layer made of the gold alloy having a predetermined composition ratio is provided, the source electrode and the drain have good adhesion to the gate insulating layer and low parasitic resistance with the organic semiconductor layer. The organic thin-film transistor which has the outstanding characteristic provided with the electrode can be provided.
本発明の有機薄膜トランジスタでは、上記密着層が、ニッケル(Ni)、クロム(Cr)、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、及びモリブデン(Mo)からなる群から選択される少なくとも1種の金属と、金との合金であることが好ましい。 In the organic thin film transistor of the present invention, the adhesion layer is at least selected from the group consisting of nickel (Ni), chromium (Cr), titanium (Ti), aluminum (Al), tantalum (Ta), and molybdenum (Mo). An alloy of one kind of metal and gold is preferable.
上記構成によれば、ゲート絶縁層に対する密着性がより良好で、且つ有機半導体層との間の寄生抵抗がより低いソース電極とドレイン電極とを備えた、優れた特性を有する有機薄膜トランジスタを提供することができる。 According to the above configuration, an organic thin film transistor having excellent characteristics is provided, which has a source electrode and a drain electrode that have better adhesion to the gate insulating layer and lower parasitic resistance with the organic semiconductor layer. be able to.
本発明の有機薄膜トランジスタにおいて、上記密着層は、上記ソース電極及びドレイン電極から、上記ゲート絶縁層へ向かって金の含有率が変化していることが好ましい。 In the organic thin film transistor of the present invention, it is preferable that the adhesion layer has a gold content changing from the source electrode and the drain electrode toward the gate insulating layer.
上記構成によれば、ゲート絶縁層に対する密着性がより良好で、且つ有機半導体層との間の寄生抵抗がより低いソース電極とドレイン電極とを備えた、優れた特性を有する有機薄膜トランジスタを提供することができる。 According to the above configuration, an organic thin film transistor having excellent characteristics is provided, which has a source electrode and a drain electrode that have better adhesion to the gate insulating layer and lower parasitic resistance with the organic semiconductor layer. be able to.
また、例えば、電極中に含まれる金以外の金属材料の比率を膜厚方向に減少するように変化させることによって、密着性の良好な合金部分と電極となるAu部分とを有する金属薄膜を一回のプロセスで作製可能であり、製造コストを低減することが可能となる。 In addition, for example, by changing the ratio of the metal material other than gold contained in the electrode so as to decrease in the film thickness direction, a metal thin film having an alloy portion with good adhesion and an Au portion serving as an electrode is integrated. It can be manufactured by a single process, and the manufacturing cost can be reduced.
本発明の有機薄膜トランジスタにおいて、上記密着層の厚さは、1nm以上3nm以下の範囲内であることが好ましい。 In the organic thin film transistor of the present invention, the thickness of the adhesion layer is preferably in the range of 1 nm to 3 nm.
上記構成によれば、ゲート絶縁層に対する密着性がより良好で、且つ有機半導体層との間の寄生抵抗がより低いソース電極とドレイン電極とを備えた、優れた特性を有する有機薄膜トランジスタを提供することができる。 According to the above configuration, an organic thin film transistor having excellent characteristics is provided, which has a source electrode and a drain electrode that have better adhesion to the gate insulating layer and lower parasitic resistance with the organic semiconductor layer. be able to.
本発明の有機薄膜トランジスタは、ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層をこの順で備え、トランジスタの構造が、ボトムゲート構造であり、且つボトムコンタクト構造であることが好ましい。 The organic thin film transistor of the present invention includes a gate electrode, a gate insulating film, a source electrode and a drain electrode, and an organic semiconductor layer in this order, and the transistor structure preferably has a bottom gate structure and a bottom contact structure.
上記構成によれば、ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極とを有する有機薄膜トランジスタを提供することが可能となる。 According to the above configuration, it is possible to provide an organic thin film transistor having a source electrode and a drain electrode that have good adhesion to the gate insulating layer and low parasitic resistance with the organic semiconductor layer.
本発明の有機薄膜トランジスタにおいて、上記密着層は、上記ソース電極若しくはドレイン電極から、上記ゲート絶縁層へ向かって金の含有率が減少していることが好ましい。 In the organic thin film transistor of the present invention, it is preferable that the adhesion layer has a gold content decreasing from the source electrode or the drain electrode toward the gate insulating layer.
上記構成によれば、ゲート絶縁層に対する密着性がより良好で、且つ有機半導体層との間の寄生抵抗がより低いソース電極とドレイン電極とを備えた、優れた特性を有する有機薄膜トランジスタを提供することができる。 According to the above configuration, an organic thin film transistor having excellent characteristics is provided, which has a source electrode and a drain electrode that have better adhesion to the gate insulating layer and lower parasitic resistance with the organic semiconductor layer. be able to.
また、電極中に含まれる金以外の金属材料の比率を膜厚方向に減少するように変化させることによって、密着性の良好な合金部分と電極となるAu部分とを有する金属薄膜を一回のプロセスで作製可能であり、製造コストを低減することが可能となる。 In addition, by changing the ratio of the metal material other than gold contained in the electrode so as to decrease in the film thickness direction, a metal thin film having an alloy part with good adhesion and an Au part serving as an electrode is formed once. It can be manufactured by a process, and the manufacturing cost can be reduced.
本発明の有機薄膜トランジスタは、以上のように、絶縁性基板上に、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体層とを備える有機薄膜トランジスタであり、上記ソース電極と絶縁性基板若しくはゲート絶縁層との間、及び上記ドレイン電極と絶縁性基板若しくはゲート絶縁層との間に、金を主成分とした合金からなる密着層をそれぞれ備え、上記ソース電極及びドレイン電極は金からなり、上記密着層は、金の含有量が、67原子%以上97原子%以下の範囲内であることを特徴としている。 As described above, the organic thin film transistor of the present invention is an organic thin film transistor including a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and an organic semiconductor layer on an insulating substrate. An adhesion layer made of an alloy containing gold as a main component is provided between the insulating substrate or the gate insulating layer, and between the drain electrode and the insulating substrate or the gate insulating layer, respectively. It is made of gold, and the adhesion layer is characterized in that the gold content is in the range of 67 atomic% to 97 atomic%.
このため、ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極を有する有機薄膜トランジスタを提供することができるという効果を奏する。 For this reason, there is an effect that an organic thin film transistor having a source electrode and a drain electrode having good adhesion to the gate insulating layer and low parasitic resistance with the organic semiconductor layer can be provided.
本発明の実施の形態について図面を用いて詳細に説明すれば以下のとおりであるが、本発明はこれに限定されるものではない。 Embodiments of the present invention will be described in detail below with reference to the drawings. However, the present invention is not limited to these.
(1)有機薄膜トランジスタ
図1に有機薄膜トランジスタの要部構成を示し、(a)は上面図であり、(b)は図1(a)におけるA−A’線矢視断面図である。
(1) Organic Thin Film Transistor FIG. 1 shows a main part configuration of an organic thin film transistor, where (a) is a top view and (b) is a cross-sectional view taken along line AA ′ in FIG.
図1に示すように、本実施の形態に係る有機薄膜トランジスタは、ゲート電極2上にゲート絶縁層3を備え、当該ゲート絶縁層3上にソース電極4とドレイン電極5とを備え、当該ソース電極4及びドレイン電極5上に、チャネル領域11を含む有機半導体層9を備える有機薄膜トランジスタである。
As shown in FIG. 1, the organic thin film transistor according to the present embodiment includes a
上記有機薄膜トランジスタでは、上記ソース電極4とゲート絶縁層3との間、及び上記ドレイン電極5とゲート絶縁層3との間に、密着層7をそれぞれ備える。
The organic thin film transistor includes an
上記ゲート電極2を構成する材料は特には限定されず、従来公知の材料を用いることができる。例えば、Al、Ti、Mo、Ta、シリコン(Si)、銀(Ag)またはこれらの合金がゲート電極2の構成材料として挙げられる。
The material which comprises the said
上記ゲート絶縁層3を構成する材料は、絶縁性であれば特に制限は無く、例えば、酸化シリコン、酸化アルミニウム、酸化タンタル等の無機絶縁膜や、ポリイミド、ポリビニルフェノール等の有機系材料を採用することができる。
The material constituting the
上記ソース電極4及びドレイン電極5を構成する材料は金であり、上記密着層7を構成する材料は、金を主成分とした合金である。
The material constituting the
上記合金を構成する、金以外の金属としては特には限定されないが、例えば、Ni、Cr、Ti、Al、Ta、及びMoが挙げられる。 Although it does not specifically limit as metals other than gold | metal | money which comprises the said alloy, For example, Ni, Cr, Ti, Al, Ta, and Mo are mentioned.
上記密着層7を構成する上記合金における金の含有量は、67原子%以上97原子%以下の範囲内であり、70原子%以上97原子%以下の範囲内であることが好ましい。
The gold content in the alloy constituting the
上記合金における金の含有量が67原子%未満であれば、密着層7を設けない場合と比べて電界効果移動度が低下してしまう。また、上記合金における金の含有量が97原子%より高いと、ゲート絶縁層3と電極との密着性が不十分となる。
If the gold content in the alloy is less than 67 atomic%, the field-effect mobility is reduced as compared with the case where the
ここで、「原子%」とは、その物質における全原子数に対する、対象となる原子の数の百分率を意味する。 Here, “atomic%” means the percentage of the number of target atoms with respect to the total number of atoms in the substance.
上記密着層7の膜厚は1nm以上3nm以下の範囲内であることが好ましい。膜厚が当該範囲内であれば、寄生抵抗を増加させることなく、上記ソース電極4及びドレイン電極5とゲート絶縁層3との密着性を向上させることができる。
The thickness of the
上記有機半導体層9は、有機材料を主成分として含む層である。有機半導体層9を構成する材料としては、従来公知の有機薄膜トランジスタに用いられる有機半導体であれば特には限定されない。例えば、フラーレン、ポリチオフェン、ペンタセン等及びこれらの誘導体が挙げられる。 The organic semiconductor layer 9 is a layer containing an organic material as a main component. The material constituting the organic semiconductor layer 9 is not particularly limited as long as it is an organic semiconductor used in a conventionally known organic thin film transistor. For example, fullerene, polythiophene, pentacene and the like and derivatives thereof can be mentioned.
本実施の形態に係る有機薄膜トランジスタでは、金合金からなる密着層7を、ソース電極4及びドレイン電極5と、ゲート絶縁層3との間に備えているため、ソース電極4及びドレイン電極5とゲート絶縁層3とを良好に密着させることができる。
In the organic thin film transistor according to this embodiment, since the
また、ボトムゲート型の薄膜トランジスタ構造において、ゲート電極2に対して電圧を印加したときに、ゲート絶縁層3と有機半導体層9との界面近傍に形成される有機薄膜トランジスタのチャネル領域11は、ソース電極4及びドレイン電極5、並びに密着層7に接触することになる。
Further, in the bottom gate type thin film transistor structure, when a voltage is applied to the
本実施の形態では、密着層7として、有機半導体層9との電気的接続性が良好な金合金を用いたことにより、ソース電極4及びドレイン電極5と、有機半導体層9との間の寄生抵抗を抑制し、優れた特性の有機薄膜トランジスタを得ることが可能となる。
In the present embodiment, a gold alloy having good electrical connectivity with the organic semiconductor layer 9 is used as the
(2)有機薄膜トランジスタの製造方法
本実施の形態に係る有機薄膜トランジスタは、例えば、以下のように製造することができる。図2は、本実施の形態に係る有機薄膜トランジスタの製造工程の一例を示す断面図である。
(2) Manufacturing Method of Organic Thin Film Transistor The organic thin film transistor according to this embodiment can be manufactured as follows, for example. FIG. 2 is a cross-sectional view showing an example of the manufacturing process of the organic thin film transistor according to the present embodiment.
(a)ゲート電極の作製
図2(a)に示すように、まず、ゲート電極2を、基板1上に形成する。
(A) Production of Gate Electrode As shown in FIG. 2A, first, the
尚、本実施の形態では説明の簡略化のために基板1全面がゲート電極2となる場合について説明しているが、ゲート電極2は、フォトリソグラフィー法やマスク成膜法等を用いて、パターン化してもよい。
In this embodiment, the case where the entire surface of the
上記基板1としては、例えば、ガラス基板、及び石英基板等の透明基板、酸化膜付シリコン基板、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、及びポリイミド等の高分子からなるプラスチック基板を用いてもよい。また、上記基板の表面に必要に応じて絶縁層を形成したものを基板として用いてもよい。
As the
(b)ゲート絶縁層の作製
次に、ゲート電極2に重畳するようにゲート絶縁層3を形成する。ゲート絶縁層3の作製には、通常の真空蒸着やスパッタ成膜、スピンコーティング法やインクジェット法等、様々な方法を用いることが可能である。
(B) Production of Gate Insulating Layer Next, the
(c)密着層の作製
続いて、ゲート絶縁層3の上に、ソース電極4及びドレイン電極5を作製する。
(C) Production of Adhesion Layer Subsequently, the
図2(b)に示すように、基板1上に形成されたゲート絶縁層3の上にフォトレジストを塗布し、フォトリソグラフィー手法を用いて、ソース電極4及びドレイン電極5が形成される領域に開口を有したフォトレジスト膜6を形成する。この時、対向する2つの開口部分間の距離が図1に示す有機薄膜トランジスタのチャネル長Lに相当し、対向する二つの開口部分の長さがチャネル幅Wに相当する。
As shown in FIG. 2B, a photoresist is applied on the
次に、図2(c)に示すように、この開口部が形成されたフォトレジスト膜6に対して、密着層7となる金合金を成膜する。
Next, as shown in FIG. 2C, a gold alloy to be the
上記金合金は、真空蒸着法やスパッタリング法のような一般的な金属薄膜の成膜手法で形成が可能である。例えば、金の含有量が67原子%以上97原子%以下の範囲内である上記合金からなる成膜材料を予め作製して、上記成膜方法により成膜を行ってもよい。また、金からなる成膜源と、金以外の金属からなる成膜源との複数の成膜源を用いて、同時に基板上に金属膜の成膜を行う、いわゆる共蒸着法やコスパッタ法のような成膜手法を用いてもよい。 The gold alloy can be formed by a general metal thin film forming method such as vacuum vapor deposition or sputtering. For example, a film formation material made of the above alloy having a gold content in the range of 67 atomic% or more and 97 atomic% or less may be formed in advance and film formation may be performed by the film formation method described above. In addition, a so-called co-evaporation method or co-sputtering method is used in which a metal film is formed on a substrate at the same time using a plurality of film formation sources including a gold film formation source and a metal film formation source other than gold. Such a film forming method may be used.
(d)ソース電極・ドレイン電極の作製
続いて、図2(d)に示すように、電極(ソース電極及びドレイン電極)8となるAuを上記密着層7に重畳して形成する。Auからなる電極8は上記蒸着法やスパッタリング法のような、いわゆる物理蒸着法を用いて作製してもよいし、上記密着層7をシード層として無電解金メッキ法等を用いて作製してもよい。
(D) Production of Source / Drain Electrode Subsequently, as shown in FIG. 2 (d), Au to be an electrode (source electrode and drain electrode) 8 is formed so as to overlap the
次に、上記フォトレジスト膜6を基板1上から除去することにより、図2(e)に示しす、開口部内に形成された密着層7及び電極8が形成される。
Next, by removing the
尚、本実施の形態では、一例としてリフトオフ法によるソース電極とドレイン電極の作製方法を説明したが、これ以外の方法でソース電極とドレイン電極を作製してもよい。具体的には、フォトリソグラフィー法や、マスク蒸着法等の通常の製造工程を用いて作製することが可能である。このような方法を採用することにより、トランジスタ素子の特性に影響するソース電極とドレイン電極間の距離(チャネル長)などを、目的に合せて微細加工したり、簡便にマスク蒸着で作製したりすることが可能となり、素子特性の向上や寸法安定性の向上、作製工数の削減等を図ることが可能となる。 Note that although a method for manufacturing a source electrode and a drain electrode by a lift-off method has been described as an example in this embodiment, the source electrode and the drain electrode may be manufactured by a method other than this. Specifically, it can be manufactured using a normal manufacturing process such as a photolithography method or a mask vapor deposition method. By adopting such a method, the distance (channel length) between the source electrode and the drain electrode, which affects the characteristics of the transistor element, can be finely processed according to the purpose, or simply produced by mask vapor deposition. Therefore, it is possible to improve element characteristics, improve dimensional stability, reduce manufacturing man-hours, and the like.
(e)有機半導体層の作製
最後に、図2(f)に示すように、有機半導体層9を、ソース電極4及びドレイン電極5に重畳するように形成する。
(E) Production of Organic Semiconductor Layer Finally, as shown in FIG. 2 (f), the organic semiconductor layer 9 is formed so as to overlap the
有機半導体層9は、例えば、抵抗加熱による真空蒸着法を用いて作製することができ、また、可溶性の材料であれば、塗布法や印刷法等の一般的な手法を用いて作製することが可能である。 The organic semiconductor layer 9 can be manufactured using, for example, a vacuum evaporation method using resistance heating, and can be manufactured using a general method such as a coating method or a printing method as long as it is a soluble material. Is possible.
有機半導体層9は基板1上全面に形成してもよいが、寄生容量等の観点からソース電極4及びドレイン電極5上に重畳するようにパターン化することが好ましい。
The organic semiconductor layer 9 may be formed on the entire surface of the
尚、有機半導体層9のパターン形成には種々の方法があるが、図2(f)ではその一例として、有機半導体層9の形状に合せた開口部を有する蒸着用マスク10を用いて、有機半導体層9を蒸着法により形成する場合を示している。
There are various methods for forming the pattern of the organic semiconductor layer 9. In FIG. 2 (f), as an example, an
以上のような工程によって、本実施の形態におけるボトムゲート型で、ボトムコンタクト型の構造を有する有機薄膜トランジスタが作製される。 Through the steps as described above, an organic thin film transistor having a bottom-gate type structure according to this embodiment is manufactured.
尚、上述の説明では、トランジスタの構成が、ボトムゲート構造であり、且つボトムコンタクト構造である場合について説明したが、これに限るものではない。上記トランジスタの構成は、トップゲート構造であってもよい。 In the above description, the case where the transistor has a bottom gate structure and a bottom contact structure has been described. However, the present invention is not limited to this. The transistor may have a top gate structure.
また、以上に説明した本発明は、以下のように言い換えることもできる。即ち、
(1)絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、有機材料からなる半導体層を備えた有機薄膜トランジスタにおいて、該ソース・ドレイン電極は、金からなる電極部分と、金を主体とした合金からなる密着部分とを備えていることを特徴とする有機薄膜トランジスタであって、金を主体とした該合金は、金以外の金属含有量が3原子%乃至30原子%であることを特徴とする有機薄膜トランジスタ。
Moreover, the present invention described above can be paraphrased as follows. That is,
(1) In an organic thin film transistor comprising a gate electrode, a gate insulating film, a source / drain electrode, and a semiconductor layer made of an organic material on an insulating substrate, the source / drain electrode includes an electrode portion made of gold and An organic thin film transistor comprising an adhesion portion made of an alloy mainly composed of gold, wherein the alloy mainly composed of gold has a metal content other than gold of 3 atomic% to 30 atomic%. An organic thin film transistor, wherein
(2)前記、金を主体とした合金は、Ni、Cr、Ti、Al、Ta、Moの何れかとの合金であることを特徴とする(1)記載の有機薄膜トランジスタ。 (2) The organic thin film transistor according to (1), wherein the alloy mainly composed of gold is an alloy with any of Ni, Cr, Ti, Al, Ta, and Mo.
(3)前記密着部分の金を主体とした合金は、その膜厚方向に合金の含有率が変化していることを特徴とする(1)または(2)に記載の有機薄膜トランジスタ。 (3) The organic thin film transistor according to (1) or (2), wherein the alloy mainly composed of gold in the contact portion has an alloy content changing in a film thickness direction.
(4)前記有機薄膜トランジスタは、基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極および有機半導体層をこの順で備えたボトムゲート構造、且つボトムコンタクト構造であることを特徴とする(1)〜(3)の何れか1つに記載の有機薄膜トランジスタ。 (4) The organic thin film transistor has a bottom gate structure and a bottom contact structure in which a gate electrode, a gate insulating film, a source / drain electrode, and an organic semiconductor layer are provided in this order on a substrate (1) )-(3) The organic thin-film transistor as described in any one.
(5)前記ソース・ドレイン電極は、前記密着部分と、前記電極部分とが積層して形成されていることを特徴とする(1)〜(4)の何れか1つに記載の有機薄膜トランジスタ。 (5) The organic thin film transistor according to any one of (1) to (4), wherein the source / drain electrode is formed by stacking the contact portion and the electrode portion.
(6)前記積層して構成されたソース・ドレイン電極の密着部分の膜厚は1乃至3nmであることを特徴とする(5)に記載の有機薄膜トランジスタ。 (6) The organic thin film transistor according to (5), wherein a film thickness of a close contact portion of the stacked source / drain electrodes is 1 to 3 nm.
(7)前記ソース・ドレイン電極は、膜厚の増加方向に金以外の材料の含有率が減少する金合金からなることを特徴とする(1)〜(4)の何れか1つに記載の有機薄膜トランジスタ。 (7) The source / drain electrodes are made of a gold alloy in which the content of materials other than gold decreases in the direction of increasing film thickness, according to any one of (1) to (4), Organic thin film transistor.
また、本発明は上記の各実施形態に限定されるものではなく、請求項に示した範囲で種種の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 Further, the present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and can be obtained by appropriately combining technical means disclosed in different embodiments. Embodiments are also included in the technical scope of the present invention.
以下、本発明を実施例により具体的に説明する。 Hereinafter, the present invention will be specifically described by way of examples.
〔参考例1〕
ゲート絶縁層を模した酸化シリコン(SiO2)付シリコン基板上に、Au−Ni合金からなる密着層及び金からなる電極層をマスク蒸着法によって形成し、Niの含有量が表1に示す値である密着層をそれぞれ有する積層体を作製した。
[Reference Example 1]
An adhesion layer made of an Au—Ni alloy and an electrode layer made of gold were formed on a silicon substrate with a silicon oxide (SiO 2 ) simulating a gate insulating layer by a mask vapor deposition method, and the Ni content is a value shown in Table 1. The laminated body which each has the adhesion layer which is is produced.
尚、ソース電極及びドレイン電極は0.4mm×1.4mmの矩形電極として作製し、密着層の膜厚は3nm、ソース電極及びドレイン電極の膜厚はそれぞれ25nmとして作製した。 The source electrode and the drain electrode were prepared as rectangular electrodes of 0.4 mm × 1.4 mm, the adhesion layer was formed with a thickness of 3 nm, and the source electrode and the drain electrode were formed with a thickness of 25 nm.
次に、電極を作製した上記各積層体を、アセトン溶液中で1分間超音波洗浄することで機械的な振動を与えた後に、該電極の剥離の状況を目視及び光学顕微鏡で観察して、ソース電極及びドレイン電極と基板との密着性を確認した。密着性評価の結果を表1に示す。 Next, after applying the mechanical vibration by ultrasonically washing each of the laminates for producing the electrodes in an acetone solution for 1 minute, the state of peeling of the electrodes is observed visually and with an optical microscope, The adhesion between the source and drain electrodes and the substrate was confirmed. The results of adhesion evaluation are shown in Table 1.
表1に示すように、密着層として、Niを含まないAuとした場合、並びにNiの含有量を1原子%とした場合には、ゲート絶縁層であるSiO2との密着性が弱く、作製したソース電極及びドレイン電極が基板上のSiO2表面から剥離した。 As shown in Table 1, when the adhesion layer is made of Au not containing Ni, and when the Ni content is 1 atomic%, the adhesion with the SiO 2 that is the gate insulating layer is weak and the production is made. The source and drain electrodes thus peeled off from the SiO 2 surface on the substrate.
Niの含有量を3原子%(Auの含有量を97原子%)程度まで増加した場合では、基板上のSiO2表面からソース電極及びドレイン電極の剥離は発生せず、良好な密着性を示すことが確認された。 When the Ni content is increased to about 3 atomic% (Au content is 97 atomic%), the source electrode and the drain electrode are not peeled off from the SiO 2 surface on the substrate, and good adhesion is exhibited. It was confirmed.
更に、上記密着性の評価において、密着層におけるNiの含有量を10原子%(Auの含有量を90原子%)として、Au−Ni合金からなる密着層の膜厚を表2に示す値に変化させ、密着性を評価した。結果を表2に示す。 Further, in the evaluation of the adhesion, the Ni content in the adhesion layer is 10 atomic% (Au content is 90 atomic%), and the film thickness of the adhesion layer made of the Au—Ni alloy is set to the value shown in Table 2. The adhesiveness was evaluated by changing. The results are shown in Table 2.
表2に示すように、上記密着層の膜厚を1nm以上とすることで密着性の改善に効果があることが確認された。 As shown in Table 2, it was confirmed that the adhesion was improved by setting the film thickness of the adhesion layer to 1 nm or more.
尚、密着層の膜厚を更に厚くした場合にも同様に密着性の改善効果が得られると考えられるが、密着層である金合金の電気的な抵抗率は電極部分であるAuの抵抗率に比較すると高く、膜厚が厚くなるに従って密着層による寄生抵抗が増加し、後述する参考例2の結果の様に寄生抵抗の増大による素子特性が低下することが予想される。 In addition, even if the thickness of the adhesion layer is further increased, it is considered that the effect of improving the adhesion is obtained in the same manner. However, the electrical resistivity of the gold alloy as the adhesion layer is the resistivity of Au as the electrode portion. The parasitic resistance due to the adhesion layer increases as the film thickness increases, and it is expected that the element characteristics are decreased due to the increase in parasitic resistance as in the result of Reference Example 2 described later.
上記と同様の実験を、密着層のNiを、Ti、Cr,Al,Ta及びMoにそれぞれ変更して行ったところ、ほぼ同様の結果が得られた。 When an experiment similar to the above was performed by changing Ni in the adhesion layer to Ti, Cr, Al, Ta and Mo, respectively, almost the same results were obtained.
これらの結果より、上記密着層となる金を主体とした金合金において、Au以外の合金材料の含有率を3原子%以上33原子%以下(Auの含有量を67原子%以上97原子%以下)、及び金合金層からなる密着層の膜厚を1nmから3nm程度とすることによって、良好な素子特性を有する有機薄膜トランジスタを作製できることが確認できた。 From these results, in the gold alloy mainly composed of gold as the adhesion layer, the content of the alloy material other than Au is 3 atomic% to 33 atomic% (the Au content is 67 atomic% to 97 atomic%). It was confirmed that an organic thin film transistor having good device characteristics can be produced by setting the thickness of the adhesion layer made of a gold alloy layer to about 1 nm to 3 nm.
〔参考例2〕
図1に示すような構造の有機薄膜トランジスタとして、基板1とゲート電極2とを兼ねたn型シリコン基板上に、ゲート絶縁層3として膜厚310nmのSiO2を形成し、この上に密着層7として、AuとNiとの合金膜を膜厚3nmで形成し、更に電極8としてAuを膜厚25nmで形成してリフトオフ法によりソース電極4とドレイン電極5を作製した。
[Reference Example 2]
As an organic thin film transistor having a structure as shown in FIG. 1, a SiO 2 film having a thickness of 310 nm is formed as a
この上に有機半導体層9としてフラーレンC60をマスク蒸着法によって膜厚100nmで成膜することによりn型の有機薄膜トランジスタを作製した。尚、有機薄膜トランジスタは、密着層7におけるNiの含有量を0原子%から100原子%まで変化させて、複数作製した。
To prepare a n-type organic thin film transistor by forming a film in a film thickness 100nm by mask deposition method fullerene C 60 as the organic semiconductor layer 9 on this. A plurality of organic thin film transistors were manufactured by changing the Ni content in the
得られたトランジスタを用いて、Niの含有量に対する薄膜トランジスタの電界効果移動度の評価を行った。尚、作製した有機薄膜トランジスタのチャネル長Lは10μm、チャネル幅Wは1mmとした。 Using the obtained transistor, the field effect mobility of the thin film transistor with respect to the Ni content was evaluated. The channel length L of the produced organic thin film transistor was 10 μm and the channel width W was 1 mm.
図3に、有機薄膜トランジスタの素子特性を示す電界効果移動度と、密着層である金合金の組成比との関係を示す。 FIG. 3 shows the relationship between the field effect mobility indicating the element characteristics of the organic thin film transistor and the composition ratio of the gold alloy as the adhesion layer.
図3に示すように、密着層におけるNiの含有量が33原子%(Auの含有量が67原子%)程度である場合には、Niを含まないAuのみからなる電極を有する場合(白丸)とほぼ同様の高い電界効果移動度を示した。これに対して、Niの含有量を50原子%(Auの含有量を50原子%)程度まで増加させた場合には電界効果移動度の急激な減少が確認され、素子特性が劣化した。この原因としては、密着層に含まれるNiの量が増加することによって、有機半導体層9と密着層7との間の電気的な寄生抵抗が増大することにより、結果として、ソース電極4及びドレイン電極5と有機半導体層9との間の寄生抵抗が増大し、有機薄膜トランジスタの特性を示す電界効果移動度が低下したと考えられる。
As shown in FIG. 3, when the content of Ni in the adhesion layer is about 33 atomic% (the content of Au is 67 atomic%), the case where the electrode is made of only Au not containing Ni (white circle) High field-effect mobility was almost the same. On the other hand, when the Ni content was increased to about 50 atomic% (Au content was 50 atomic%), a sharp decrease in field effect mobility was confirmed, and the device characteristics deteriorated. This is because the electrical parasitic resistance between the organic semiconductor layer 9 and the
また、密着層をAuのみで作製した場合や、Niの含有量を1原子%とした場合では、ゲート絶縁層であるSiO2と密着層との密着性が弱く、作製したソース電極及びドレイン電極が基板上のSiO2表面から剥離した。密着層におけるNiの含有量を3原子%(Auの含有量を97原子%)程度まで増加させた場合には、基板上のSiO2表面からソース電極とドレイン電極の剥離は発生せず、良好な密着性を示した。 Further, when the adhesion layer is made of only Au, or when the Ni content is 1 atomic%, the adhesion between SiO 2 as the gate insulating layer and the adhesion layer is weak, and the produced source electrode and drain electrode Peeled from the SiO 2 surface on the substrate. When the Ni content in the adhesion layer is increased to about 3 atomic% (Au content is 97 atomic%), the source electrode and the drain electrode are not peeled off from the SiO 2 surface on the substrate. Showed good adhesion.
〔実施例1〕
実施例1では、密着層としてAuとNiとの合金を用いて図4に示す有機薄膜トランジスタを作製した。
[Example 1]
In Example 1, the organic thin film transistor shown in FIG. 4 was produced using an alloy of Au and Ni as the adhesion layer.
まず、図5(a)に示すように、基板12としてガラス基板(コーニング社、商品名:Eagle2000)を用いた。そして、当該基板12上に、Tiに対してSiを10原子%添加したTiSi合金からなる金属ターゲットを用いて、スパッタリング法を行い、TiSiからなる金属膜を40nmの膜厚で形成した。このTiSiからなる金属膜を、フォトリソグラフィー及びエッチング法を用いて所望のパターンに加工することでゲート電極13を形成した。
First, as shown in FIG. 5A, a glass substrate (Corning Inc., trade name: Eagle 2000) was used as the
続いて、SiO2ターゲットを用いて、酸素を供給しながらスパッタリング成膜を行うことにより、ゲート電極13上にゲート絶縁層14としてSiO2を膜厚200nmで形成した。
Then, using the SiO 2 target, by performing sputtering while supplying oxygen, and the SiO 2 was formed to a thickness of 200nm as the
次に、フォトレジストとしてリフトオフプロセス用のネガ型フォトレジスト(日本ゼオン社、商品名:ZPN1150)を用いて、スピンコート法により膜厚4μmのレジスト膜を形成した。その後、フォトリソグラフィー法を用いて、露光及び現像工程を行うことで、図5(b)に示す、ソース電極及びドレイン電極を作製するための開口部を有するフォトレジスト膜15を形成した。
Next, a 4 μm-thick resist film was formed by spin coating using a negative photoresist for lift-off process (trade name: ZPN1150, Nippon Zeon Co., Ltd.) as a photoresist. Thereafter, an exposure and development process is performed using a photolithography method, thereby forming a
次に、図5(c)に示すように、上記密着層におけるNiの組成比が3原子%(Auの含有量が97原子%)となるように調整した、Au及びNiの混合材料を用いて、真空蒸着法により、膜厚2nmで、ソース電極及びドレイン電極の密着層16となる、Au−Ni合金からなる金属膜を形成した。この時の真空蒸着装置の到達真空度は2×10-5Paであり、基板加熱は行わなかった。
Next, as shown in FIG. 5C, a mixed material of Au and Ni, which is adjusted so that the composition ratio of Ni in the adhesion layer is 3 atomic% (the content of Au is 97 atomic%), is used. Then, a metal film made of an Au—Ni alloy was formed by vacuum deposition with a film thickness of 2 nm and serving as the
続いて、図5(d)に示す電極17として、Auからなる金属膜を、同様に真空蒸着法により、膜厚40nmで成膜した。
Subsequently, as an
密着層16及び電極17を順次積層した後、ゲート絶縁層14上のフォトレジスト膜15を除去するために、得られた積層体をアセトン等の有機溶媒中に浸漬させるリフトオフ工程を行い、フォトレジスト膜15と、その上に積層されていた不要なAu/Au−Ni積層膜とを取り除いた。
After sequentially laminating the
この時、薄膜トランジスタのチャネル長Lに相当するソース電極19とドレイン電極20との間隔は10μm、チャネル幅Wに相当する長さは1mmであった。
At this time, the distance between the
最後に、n型の有機半導体であるフラーレンC60を用いて、真空蒸着法により、基板温度120℃の条件で所定の開口部を有するマスク(図示せず)を介した蒸着を行い、図5(f)に示すような、膜厚100nmの有機半導体層21を作製した。
Finally, using fullerene C 60 which is an n-type organic semiconductor, vapor deposition is performed by a vacuum vapor deposition method through a mask (not shown) having a predetermined opening at a substrate temperature of 120 ° C. An
図6に、実施例1で作製したn型有機薄膜トランジスタのゲート電圧(Vg)−ドレイン電流(Id)特性を示す。作製した有機薄膜トランジスタの移動度は約2.2cm2/Vsであった。 FIG. 6 shows the gate voltage (Vg) -drain current (Id) characteristics of the n-type organic thin film transistor fabricated in Example 1. The mobility of the produced organic thin film transistor was about 2.2 cm 2 / Vs.
実施例1の有機薄膜トランジスタでは、密着層として、密着性が良好で、且つ有機半導体との電気接続性が良い、Niを3原子%含有した金合金を用いたことにより、有機半導体層とソース電極及びドレイン電極との間の寄生抵抗が抑制され、図6に示すように良好なトランジスタ特性を得ることが出来た。 In the organic thin film transistor of Example 1, an organic semiconductor layer and a source electrode were used as the adhesion layer by using a gold alloy containing 3 atomic% of Ni having good adhesion and good electrical connectivity with the organic semiconductor. In addition, parasitic resistance between the first electrode and the drain electrode is suppressed, and good transistor characteristics can be obtained as shown in FIG.
尚、有機薄膜トランジスタの密着性の評価は以下のように行った。 In addition, evaluation of the adhesiveness of the organic thin-film transistor was performed as follows.
〔密着性の評価方法〕
密着性の評価は、レジストを取り除く工程における、ソース電極及びドレイン電極の剥離状態を観察して、レジストを取り除く工程において密着層が全く剥離していない場合に、密着性が良好であると判断した。尚、以下の実施例においても同様に評価した。
[Adhesion evaluation method]
In the evaluation of adhesion, the peeling state of the source electrode and the drain electrode in the step of removing the resist was observed, and when the adhesion layer was not peeled off in the step of removing the resist, it was judged that the adhesion was good. . The same evaluation was made in the following examples.
〔実施例2〕
図7(a)に、実施例2で作製した有機薄膜トランジスタの概略断面図を示す。
[Example 2]
FIG. 7A shows a schematic cross-sectional view of the organic thin film transistor fabricated in Example 2. FIG.
実施例2では、実施例1と同様に、基板30上にゲート電極31、ゲート絶縁層32、ソース電極37とドレイン電極38,及び有機半導体39を有するボトムゲート/ボトムコンタクト型の有機薄膜トランジスタを作製した。
In Example 2, as in Example 1, a bottom gate / bottom contact type organic thin film transistor having a
本実施例2における有機トランジスタのソース電極37及びドレイン電極38は、図7(b)に示すようにそれぞれ一つの金属膜から形成されているが、その金属膜を構成する金属の比率は、図7(b)に示す膜厚方向Zに対して、図7(c)に示すように変化している。
The
本実施例2の有機薄膜トランジスタの作製では、ソース電極37及びドレイン電極38の密着性を改善する為にAuとCrとの合金を密着層として用いた。
In the production of the organic thin film transistor of Example 2, an alloy of Au and Cr was used as an adhesion layer in order to improve the adhesion between the
図7(c)に示すように、ソース電極37及びドレイン電極38を構成する金属層36は、基板側に近い領域では密着層としてCrが約20原子%(Auが約80原子%)程度含まれたAu−Cr合金となっており、膜厚が増加するに従ってCrの含有率が減少して最終的にAuからなる電極部分として機能する領域が形成されている。この様に本実施例2の有機薄膜トランジスタは、ソース電極とドレイン電極となる金属膜中のAuとCrの含有比率を厚み方向に異ならせることによって、密着層と電極部分とを備えたソース電極とドレイン電極を有している。
As shown in FIG. 7C, the
尚、上記構成では、密着層の厚さは2nmであり、上記密着層における金の含有量は、約88原子%であった。 In the above configuration, the thickness of the adhesion layer was 2 nm, and the gold content in the adhesion layer was about 88 atomic%.
この様な有機薄膜トランジスタは以下のようにして作製される。 Such an organic thin film transistor is manufactured as follows.
基板上にゲート電極、ゲート絶縁層及びソース電極とドレイン電極を形成するためのフォトレジスト膜を形成するまでの工程は、実施例1と同様であるので、ここでは、続く密着層と電極部分とからなる金属膜の形成について図8(a)〜(e)を用いて説明を行う。 Since the steps up to forming the gate electrode, the gate insulating layer, and the photoresist film for forming the source electrode and the drain electrode on the substrate are the same as those in Example 1, here, the following adhesion layer, electrode portion, The formation of the metal film made of will be described with reference to FIGS.
実施例1と同様の操作により、図8(a)に示す、基板30上にゲート電極31、ゲート絶縁層32を形成し、ソース電極とドレイン電極が形成される領域に開口部を有するフォトレジスト膜33をゲート絶縁層32上に形成した。
A photoresist having a
次に、上記基板30に対してソース電極37及びドレイン電極38を形成するための金属膜を作製した。
Next, a metal film for forming the
図8(b)に示すように、2種類の金属材料を同時に真空蒸着法により蒸着可能な、いわゆる2元系の抵抗加熱蒸着装置を用い、Au及びCrの2種類の蒸着材料を用いて以下のように金属膜の形成を行った。 As shown in FIG. 8B, a so-called binary resistance heating vapor deposition apparatus capable of simultaneously vapor-depositing two kinds of metal materials by a vacuum vapor deposition method, and using two kinds of vapor deposition materials of Au and Cr A metal film was formed as described above.
まず、Auを充填した蒸発源34とCrを充填した蒸発源35とを備えた抵抗加熱蒸着装置(図示せず)内に、上記フォトレジスト膜33及び開口部を形成した基板30を導入し、装置内を排気して真空引きを行った。この時の装置内の到達圧力は5×10−5Paであった。
First, the photoresist film 33 and the
蒸着装置内には、図8(b)に示すように、Auの蒸発源34及びCrの蒸発源35が設置されており、各材料が充填されたルツボを電流制御等によって加熱することで、Au及びCrの蒸着速度を個別に制御しながら成膜を行う事が可能となっている。各蒸発源のルツボ上には、それぞれシャッターが設けられており、該シャッターの開閉を行うことで、基板に対する金属蒸気の供給を制御し、2種類の金属膜の堆積のオン・オフを個別に制御することが可能になっている。
As shown in FIG. 8B, an evaporation source 34 of Au and an
次に、密着層であるAu−Cr合金膜を形成するために、それぞれ蒸着可能温度まで加熱したAu蒸着源34及びCr蒸着源35のシャッターを同時に開くことで、基板30表面にAu及びCrの金属蒸気の供給を同時に開始し、Au及びCrの合金からなる密着層を基板30表面のゲート絶縁層32及びフォトレジスト膜33上に成膜した。
Next, in order to form an Au—Cr alloy film as an adhesion layer, the Au deposition source 34 and the
成膜したAu−Cr合金膜の組成比の制御は、それぞれの材料の蒸発速度を、蒸着源を加熱するための電流量を制御することで行った。 The composition ratio of the formed Au—Cr alloy film was controlled by controlling the evaporation rate of each material and the amount of current for heating the evaporation source.
作製したAu−Cr合金膜の組成を調べた所、基板側に近い領域ではCrの含有量は20原子%(Auの含有量は80原子%)程度であった。Au−Cr密着層の膜厚は蒸着装置内に設けられた水晶振動子(図示せず)でモニタしながら制御を行い、膜厚2nmに達した時にCr蒸着源35側のシャッターを閉じることでCr蒸気の供給を遮断してAu−Cr合金からなる密着層の膜厚を制御した。
When the composition of the produced Au—Cr alloy film was examined, the Cr content was about 20 atomic% (Au content was about 80 atomic%) in the region close to the substrate side. The film thickness of the Au—Cr adhesion layer is controlled while being monitored by a crystal resonator (not shown) provided in the vapor deposition apparatus, and when the film thickness reaches 2 nm, the shutter on the Cr
この時、基板30表面には、図8(c)に示すように、引き続きAu蒸着源34からAu蒸気が供給されており、これによって密着層であるAu−Cr合金上に、Auのみからなる電極が連続して形成されることになる。Auからなる電極の膜厚は先程と同様に水晶振動子によりモニタしながら制御を行うことで、最終的に膜厚40nmのAuからなる電極を形成した。
At this time, as shown in FIG. 8C, Au vapor is continuously supplied from the Au vapor deposition source 34 to the surface of the
この様にして図7(b)、(c)に示したように、膜厚方向に組成が変化した、Crを含有したAu−Cr合金からなる密着層と、Auのみからなる電極とを含む金属層36を形成した。
In this way, as shown in FIGS. 7B and 7C, it includes an adhesion layer made of an Au—Cr alloy containing Cr and having an electrode made only of Au, the composition of which changed in the film thickness direction. A
本実施例2の手法によれば、密着層領域となるAu−Cr合金層と電極部分領域となるAu層とを真空中で連続して形成することが可能であり、各領域を個別に形成した場合に比較して蒸発源の交換や成膜装置間における基板の移動等の必要も無く製造工程の簡略化が行える。 According to the method of Example 2, it is possible to continuously form the Au—Cr alloy layer as the adhesion layer region and the Au layer as the electrode partial region in a vacuum, and form each region individually. Compared to the case, the manufacturing process can be simplified without the necessity of replacing the evaporation source or moving the substrate between the film forming apparatuses.
更に密着層と電極部分との間への酸化層や不純物等の異物の混入による電気特性の劣化を抑制することが可能となり、この金属膜から形成されるソース電極とドレイン電極の電気的特性を更に向上させることが可能となる。 Furthermore, it becomes possible to suppress the deterioration of the electrical characteristics due to the inclusion of foreign matters such as oxide layers and impurities between the adhesion layer and the electrode part, and the electrical characteristics of the source electrode and the drain electrode formed from this metal film can be reduced. Further improvement is possible.
続いて、基板表面のフォトレジスト膜33の剥離を行い、フォトレジスト開口部以外のフォトレジスト上の金属層36を除去することで、図8(d)に示すように、Au−Cr合金からなる密着層と、Auからなる、ソース電極37及びドレイン電極38を形成した。
Subsequently, the photoresist film 33 on the surface of the substrate is peeled off, and the
作製したソース電極とドレイン電極の電極間隔(チャネル長)は5μm、向かい合う電極の長さ(チャネル幅)は1mmとした。 The electrode spacing (channel length) between the fabricated source electrode and drain electrode was 5 μm, and the length of the electrodes facing each other (channel width) was 1 mm.
続いて、図8(e)に示すように、有機半導体層39としてフラーレンC60からなる有機薄膜を抵抗加熱蒸着法により、マスクを介して膜厚60nmで蒸着することにより、有機薄膜トランジスタを完成させた。この時のC60膜の成膜条件は、到達真空度4×105Pa,基板温度150℃,成膜速度1.2nm/minであった。得られた上記有機薄膜トランジスタの移動度は約2.1cm2/Vsであった。
Subsequently, as shown in FIG. 8E, an organic thin film made of fullerene C 60 is deposited as the
本実施例では、ソース電極とドレイン電極となる金属膜の組成をその膜厚方向に制御して作製することにより、基板側には密着性に優れ、且つ有機半導体との電気接続性の良いAuとCrの合金からなる密着層を形成した。そして、続けて、膜中のCr成分を減少させることで有機半導体との電気接続性に優れる、Auからなるソース電極とドレイン電極の作製を行った。これによって、優れた電気的特性を有する電極をより少ないプロセス工程によって作製することが出来た。 In this embodiment, the composition of the metal film to be the source electrode and the drain electrode is controlled in the film thickness direction, so that Au is excellent in adhesion on the substrate side and has good electrical connectivity with the organic semiconductor. An adhesion layer made of an alloy of Cr and Cr was formed. Subsequently, a source electrode and a drain electrode made of Au, which have excellent electrical connectivity with the organic semiconductor by reducing the Cr component in the film, were prepared. As a result, an electrode having excellent electrical characteristics could be produced with fewer process steps.
なお、本実施例においては、密着層と電極部分とを連続して形成しているが、金の含有量が変化する金合金からなる部分が密着層であり、金からなる部分がソース電極及びドレイン電極である(図7(c)参照)。 In this example, the adhesion layer and the electrode portion are formed continuously, but the portion made of a gold alloy whose gold content changes is the adhesion layer, and the portion made of gold is the source electrode and This is the drain electrode (see FIG. 7C).
〔実施例3〕
本発明の実施例3ではソース電極とドレイン電極を実施例2と同様に作製した後、有機半導体層としてp型の有機半導体層であるペンタセンを用いて形成することで、p型の有機薄膜トランジスタを作製した。図9に本実施例3で作製したp型有機薄膜トランジスタの特性を示す。
Example 3
In Example 3 of the present invention, a source electrode and a drain electrode were prepared in the same manner as in Example 2, and then formed using pentacene, which is a p-type organic semiconductor layer, as an organic semiconductor layer, thereby forming a p-type organic thin film transistor. Produced. FIG. 9 shows the characteristics of the p-type organic thin film transistor fabricated in Example 3.
作製した有機薄膜トランジスタの移動度は約0.4cm2/Vsであった。また、作製した有機薄膜トランジスタは、基板との密着性が良好で且つ有機半導体との電気接続性の良いAu−Cr合金からなる密着層と、有機半導体であるペンタセンとの電気接続性に優れるソース電極及びドレイン電極を備えているため、寄生抵抗の影響の少ない良好な特性を有していた。 The mobility of the produced organic thin film transistor was about 0.4 cm 2 / Vs. In addition, the organic thin film transistor thus produced has a good adhesion to the substrate and a good adhesion between the organic semiconductor and an adhesion layer made of an Au-Cr alloy, and a source electrode excellent in electrical connectivity between the organic semiconductor and pentacene. In addition, since it has a drain electrode, it has good characteristics with little influence of parasitic resistance.
〔実施例4〕
本発明の実施例4では、前述の実施例2,3で作製したn型及びp型の有機薄膜トランジスタを用いて、相補型の集積素子、いわゆるCMOS(Complementary MOS)素子を構成した。
Example 4
In Example 4 of the present invention, a complementary integrated element, a so-called CMOS (Complementary MOS) element, was constructed using the n-type and p-type organic thin film transistors fabricated in Examples 2 and 3 described above.
図10に、本実施例4のCMOS素子の概略図及び要部断面図を示す。 FIG. 10 shows a schematic view and a cross-sectional view of the main part of the CMOS device of the fourth embodiment.
CMOS素子は図10(a)及び(b)に示す様に、n型の有機薄膜トランジスタ52のゲート電極41と、p型の有機薄膜トランジスタ53のゲート電極42と、ソース電極とドレイン電極45〜47とが接続されて形成されており、各種論理回路の基本素子として応用の範囲が広く、消費電力が小さいといった利点がある。
10A and 10B, the CMOS device includes a
図11(a)に示すように、基板40にn型、p型それぞれのトランジスタのゲート電極41,42を形成した。本実施例4では、基板40としてガラス基板(コーニング社、商品名:Eagle2000)を用い、ゲート電極41,42を形成するための金属膜として、Tiに対してSiを10原子%添加したTiSi合金からなる金属ターゲットを用いて、スパッタリング法を行い、TiSiからなる金属膜を40nmの膜厚で形成した。その後、フォトリソグラフィー及びエッチング法を用いて所望のパターンに加工することでゲート電極41,42を作製した。
As shown in FIG. 11A,
ゲート電極41,42は図10(a)の上面図に示したとおり、電気的に接続された同一の電極となっており、n型、p型双方のトランジスタの共通したゲート電極として作用する。
As shown in the top view of FIG. 10A, the
次に、図11(b)に示すように、ゲート電極41,42上にゲート絶縁層43として、ZrとSiとの合金ターゲットを用いて酸素を供給しながらスパッタリング成膜したZrSiOx膜を膜厚100nmで作製し、ゲート絶縁層43を形成した。
Next, as shown in FIG. 11B, a ZrSiO x film formed by sputtering while supplying oxygen using an alloy target of Zr and Si as a
続いて、図11(c)に示すように、ソース電極及びドレイン電極を作製するために、所定の開口部を有するフォトレジスト膜44をゲート絶縁層43上にフォトリソグラフィー法を用いて形成した。その後、前述の実施例2のように、AuとTiの2種類の蒸着源を有する真空蒸着装置(図示せず)を用いて金属膜の成膜を行った。
Subsequently, as shown in FIG. 11C, a
密着層となるAuとTiとの合金部分は、Tiの含有率を約30原子%(Auの含有率を約70原子%)、密着層の膜厚1nmとなる成膜条件で形成を行い、更にTiの供給を停止後に、Auからなる電極部分を蒸着して全体で膜厚40nmの金属膜を作製した。 The alloy portion of Au and Ti that becomes the adhesion layer is formed under the film forming conditions that the Ti content is about 30 atomic% (Au content is about 70 atomic%) and the adhesion layer has a thickness of 1 nm. Further, after the supply of Ti was stopped, an electrode portion made of Au was vapor-deposited to produce a metal film having a thickness of 40 nm as a whole.
続いて、不要なフォトレジスト膜44を剥離液等によって除去することで、図11(d)に示すようなソース電極及びドレイン電極45〜47を作製した。
Subsequently,
次に、図11(e)に示すように、n型トランジスタの有機半導体層48を形成するために、所定の領域に開口部を有する蒸着用マスク49を用いて、フラーレンC60の真空蒸着を行った。この時の真空蒸着装置(図示せず)の到達真空度は5×10−5Pa、フラーレンC60の膜厚は60nmとした。
Next, as shown in FIG. 11 (e), in order to form the
続いて、図11(f)に示すように、p型トランジスタを作製する領域にペンタセンからなる有機半導体層50を作製するために、この領域に開口を有する蒸着用マスク51を用いてペンタセンの真空蒸着を行い、有機半導体層50を形成した。この時のペンタセン半導体膜の膜厚は40nmとした。
Subsequently, as shown in FIG. 11 (f), in order to produce an
以上のようにして、図11(g)に示すようにフラーレンC60をn型の有機半導体層とした有機薄膜トランジスタ52と、ペンタセンをp型の有機半導体とした有機薄膜トランジスタ53とからなる本実施例4の有機薄膜トランジスタからなるCMOS素子を作製した。
As described above, as shown in FIG. 11G, the present embodiment is composed of the organic
上記有機CMOS素子では、n型、p型それぞれの有機薄膜トランジスタを作製するにあたり、それぞれのトランジスタに用いられるソース電極及びドレイン電極を同一の工程で形成することが可能であり、素子作製に必要なプロセス工程数を減少させることが可能となる。また、良好な密着性を有し、且つ有機半導体との間の寄生抵抗も少ない密着層と、n型、p型どちらの半導体層に対しても優れた電気接続性を有する電極部分とを兼ね備えたソース電極とドレイン電極を用いていることから、各有機半導体層とソース電極及びドレイン電極との間の寄生抵抗が減少することでCMOS素子を構成するn型、p型それぞれの有機トランジスタの特性が向上し、良好なCMOS素子特性を得ることが可能となる。 In the above-mentioned organic CMOS device, when manufacturing n-type and p-type organic thin film transistors, the source electrode and the drain electrode used for each transistor can be formed in the same process, and the process necessary for device manufacture It becomes possible to reduce the number of processes. In addition, it has both an adhesion layer that has good adhesion and low parasitic resistance with the organic semiconductor, and an electrode portion that has excellent electrical connectivity to both n-type and p-type semiconductor layers. Since the source and drain electrodes are used, the parasitic resistance between each organic semiconductor layer and the source and drain electrodes is reduced, so that the characteristics of the n-type and p-type organic transistors constituting the CMOS device are reduced. As a result, good CMOS device characteristics can be obtained.
作製したn型、p型の有機薄膜トランジスタの移動度は、それぞれ約0.68cm2/Vs、0.59cm2/Vsであった。n型の移動度が実施例1,2と比較して低いのはゲート絶縁層を変更している影響と考えられる。 Prepared n-type, the mobility of p-type organic thin film transistor were about 0.68cm 2 /Vs,0.59cm 2 / Vs. The low n-type mobility compared to Examples 1 and 2 is considered to be due to the effect of changing the gate insulating layer.
図12に本実施例4で作製した有機CMOS回路によるインバータ動作特性を示す。本実施例4で作製したCMOS素子を用いて構成したインバータ回路において、0〜5Vの入力電圧(Vin)に対して、良好な反転出力(Vout)が得られており、寄生抵抗等による特性の劣化が無い、良好なインバータ特性が得られていることを確認した。 FIG. 12 shows the inverter operating characteristics of the organic CMOS circuit fabricated in the fourth embodiment. In the inverter circuit configured by using the CMOS element manufactured in the fourth embodiment, a good inversion output (V out ) is obtained with respect to an input voltage (V in ) of 0 to 5 V, which is caused by parasitic resistance or the like. It was confirmed that good inverter characteristics without deterioration of characteristics were obtained.
本発明の有機薄膜トランジスタは、ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極を有する。このため、各種電子部品に好適に使用できる。 The organic thin film transistor of the present invention has a source electrode and a drain electrode that have good adhesion to the gate insulating layer and low parasitic resistance with the organic semiconductor layer. For this reason, it can be used suitably for various electronic components.
1,12,30,40 基板
2,13,31,41,42 ゲート電極
3,14,32,43 ゲート絶縁層
6,15,33,44 フォトレジスト膜
4,19,37,45 ソース電極
5,20,38,47 ドレイン電極
46 ソース/ドレイン電極
7,16 密着層
8,17 電極(ソース電極、ドレイン電極)
9,21,39,48,50 有機半導体層
10,49,51 蒸着用マスク
11 チャネル領域
34,35 蒸発源
36 金属膜
52 n型有機薄膜トランジスタ
53 p型有機薄膜トランジスタ
1, 12, 30, 40
9, 21, 39, 48, 50
Claims (5)
上記ソース電極と絶縁性基板若しくはゲート絶縁層との間、及び上記ドレイン電極と絶縁性基板若しくはゲート絶縁層との間に、金を主成分とした合金からなる密着層をそれぞれ備え、
上記ソース電極及びドレイン電極は金からなり、
上記密着層は、金の含有量が、67原子%以上97原子%以下の範囲内であり、
上記密着層が、ニッケル(Ni)、クロム(Cr)、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、及びモリブデン(Mo)からなる群から選択される少なくとも1種の金属と、金との合金から構成されることを特徴とする有機薄膜トランジスタ。 An organic thin film transistor comprising a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and an organic semiconductor layer on an insulating substrate,
Between the source electrode and the insulating substrate or the gate insulating layer, and between the drain electrode and the insulating substrate or the gate insulating layer, an adhesion layer made of an alloy mainly composed of gold is provided, respectively.
The source electrode and drain electrode are made of gold,
The adhesion layer, the content of gold state, and are within the following 97 atomic% 67 atomic% or more,
The adhesion layer includes at least one metal selected from the group consisting of nickel (Ni), chromium (Cr), titanium (Ti), aluminum (Al), tantalum (Ta), and molybdenum (Mo); and gold the organic thin film transistor according to claim Rukoto composed of an alloy of.
上記密着層は、上記ソース電極と上記ゲート絶縁層との間、及び上記ドレイン電極と上記ゲート絶縁層との間に設けられていることを特徴とする請求項1に記載の有機薄膜トランジスタ。 In the adhesion layer, the gold content changes from the source electrode and the drain electrode toward the gate insulating layer ,
The organic thin film transistor according to claim 1, wherein the adhesion layer is provided between the source electrode and the gate insulating layer and between the drain electrode and the gate insulating layer .
トランジスタの構造が、ボトムゲート構造であり、且つボトムコンタクト構造であることを特徴とする請求項1に記載の有機薄膜トランジスタ。 A gate electrode, a gate insulating film, a source electrode and a drain electrode, and an organic semiconductor layer are provided in this order,
2. The organic thin film transistor according to claim 1, wherein the transistor has a bottom gate structure and a bottom contact structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309618A JP5501604B2 (en) | 2008-12-04 | 2008-12-04 | Organic thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309618A JP5501604B2 (en) | 2008-12-04 | 2008-12-04 | Organic thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135542A JP2010135542A (en) | 2010-06-17 |
JP5501604B2 true JP5501604B2 (en) | 2014-05-28 |
Family
ID=42346541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008309618A Expired - Fee Related JP5501604B2 (en) | 2008-12-04 | 2008-12-04 | Organic thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5501604B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5725614B2 (en) | 2011-08-04 | 2015-05-27 | 国立大学法人大阪大学 | Organic transistor and manufacturing method thereof |
US9379341B2 (en) | 2012-08-24 | 2016-06-28 | Osaka University | Organic thin film transistor and method for producing same |
EP3635796B1 (en) * | 2017-05-26 | 2024-03-20 | Council of Scientific and Industrial Research | An assembly of porphyrin-fullerene and use thereof |
CN110741461B (en) | 2017-06-07 | 2023-09-26 | 三菱电机株式会社 | Method for manufacturing semiconductor device |
WO2024004128A1 (en) * | 2022-06-30 | 2024-01-04 | シャープディスプレイテクノロジー株式会社 | Display device and method for manufacturing same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4355796B2 (en) * | 2003-08-29 | 2009-11-04 | 国立大学法人京都大学 | Organic semiconductor device and manufacturing method thereof |
JP2006319102A (en) * | 2005-05-12 | 2006-11-24 | Ricoh Co Ltd | Light emitting element |
JP4274219B2 (en) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | Electronic devices, organic electroluminescence devices, organic thin film semiconductor devices |
JP2008085042A (en) * | 2006-09-27 | 2008-04-10 | Seiko Epson Corp | Method of manufacturing semiconductor device, semiconductor device, and electronic device |
US7923718B2 (en) * | 2006-11-29 | 2011-04-12 | Xerox Corporation | Organic thin film transistor with dual layer electrodes |
-
2008
- 2008-12-04 JP JP2008309618A patent/JP5501604B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010135542A (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7141816B2 (en) | Field effect transistor | |
Sun et al. | Inorganic semiconductors for flexible electronics | |
US9053937B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2005086147A (en) | Method of forming metal single layer film, method of forming wiring, and manufacturing method of field-effect transistor | |
JP5501604B2 (en) | Organic thin film transistor | |
US20130153903A1 (en) | Ambipolar transistor device structure and method of forming the same | |
TWI552191B (en) | Connection structure and manufacturing method thereof, semiconductor device | |
JP4951878B2 (en) | Method for manufacturing field effect transistor | |
TW201244199A (en) | Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus | |
WO2008093854A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
JP2010161312A (en) | Organic thin-film transistor and method of manufacturing the same | |
JP2010205765A (en) | Method for manufacturing self-aligned semiconductor transistor | |
JP4826074B2 (en) | Field effect transistor | |
JP5549073B2 (en) | Organic semiconductor device and manufacturing method thereof | |
JP4586345B2 (en) | Field effect transistor | |
US20090117686A1 (en) | Method of fabricating organic semiconductor device | |
CN108376711B (en) | Method for preparing two-dimensional semiconductor transistor with top gate structure and polymer electrolyte dielectric layer | |
WO2011065083A1 (en) | Organic thin film transistor, and process for production thereof | |
JP5158010B2 (en) | Method for manufacturing field effect transistor | |
JP2008300419A (en) | Organic thin-film transistor | |
JP7206887B2 (en) | Organic thin film transistors and electronic devices | |
KR102038552B1 (en) | Method of mamufacturing field-effect transistor using transition metal dichalcogenide | |
KR100627622B1 (en) | Process for preparing organic thin film transistor with short channel length using AFM lithography | |
JP2008300546A (en) | Organic thin-film transistor | |
Reker et al. | Complementary Inverter Circuits on Flexible Substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5501604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |